[go: up one dir, main page]

KR960003853B1 - 반도체 장치 및 그의 제조방법 - Google Patents

반도체 장치 및 그의 제조방법 Download PDF

Info

Publication number
KR960003853B1
KR960003853B1 KR1019920701096A KR920701096A KR960003853B1 KR 960003853 B1 KR960003853 B1 KR 960003853B1 KR 1019920701096 A KR1019920701096 A KR 1019920701096A KR 920701096 A KR920701096 A KR 920701096A KR 960003853 B1 KR960003853 B1 KR 960003853B1
Authority
KR
South Korea
Prior art keywords
die pad
semiconductor device
lead frame
slope
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019920701096A
Other languages
English (en)
Other versions
KR920702549A (ko
Inventor
가즈또 쓰지
요시유끼 요네따
준이찌 가사이
Original Assignee
후지쓰 가부시끼가이샤
세까자와 다다시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 세까자와 다다시 filed Critical 후지쓰 가부시끼가이샤
Publication of KR920702549A publication Critical patent/KR920702549A/ko
Application granted granted Critical
Publication of KR960003853B1 publication Critical patent/KR960003853B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
반도체 장치 및 그의 제조방법
[도면의 간단한 설명 ]
제 1 도는 종래의 일실시예에 의한 반도체 장치의 횡단측면도.
제 2a 도는 종래기술의 문제점을 나타내는 도면.
제 2b 도는 종래기술의 문제점을 나타내는 도면.
제 3 도는 본 발명의 일실시예에 의한 반도체 장치의 횡단측면도.
제 4a 도는 리드프레임의 평면도.
제 4b 도는 리드프레임의 일부 확대된 횡단측면도.
제 5 도는 본 발명의 반도체 장치의 제조방법 설명도.
[발명의 상세한 설명]
[발명의 분야]
본 발명은 반도체 장치 및 그의 제조방법에 관한 것이며 특히 리드프레임을 사용하여 수지로 밀봉시킨 반도체 장치와 그러한 제조방법에 관한 것이다.
[기술배경]
제 1 도는 리드프레임을 사용하여 수지로 밀봉시킨 종래의 반도체 장치의 일예를 나타내는 횡단측면도이다. 제 1 도에서, 11은 반도체 칩, 12는 수지 패캐이지(package), 13은 와이어, 14는 다이패드(die pad), 15는 리드(lead), 16은 지지 바아(bar)를 나타낸다.
반도체 칩(11)은 평판형의 다이패드(14)위에 고정되어 있으며 또한 와이어 접속에 의해 와이어(13)를 통해 리드(15)에 접속되어 있다. 리드(15)는 반도체 칩(15)위에 형성된 회로들과 외부 접속시켜준다.
수지 패캐이지(12)는 반도체 칩(11)과 그 주변을 밀봉하여 주위로부터 반도체 칩(11)과 그 주변을 보호해 준다.
주변은 다이패드(14), 와이어(13) 및 반도체(11)에 부착된 리드(15)의 부분들을 포함한다.
상술한 반도체 장치는 일반적으로 수지 밀봉 반도체 장치로 호칭된다. 그러한 반도체 장치는 다이패드(14)와 다이패드(14) 외부에 배치된 리드(15)를 갖는 리드프레임을 사용하여 제조된다. 반도체 칩(11)은 다이 패드(14)위에 탑재되어 와이어(13)접속후 수지 모울딩에 의해 수지 패캐이지(12)가 형성된다.
종래의 실시 제조에 사용된 리드프레임은 다이패드(14)용 지지체로서 리드(15)와 정렬되어 다이패드(14)로부터 연장되는 식으로 지지바아(16)을 제공후 리드(15)와 지지바아(16)가 접속된 패턴형상으로 금속판을 프레스 가공 또는 식각하여 형성된다.
수지 패캐이지(12)가 형성된 후 그 작업에서 나오는 불필요 부분들을 절단하다
최근에 반도체 장치의 소형화, 표면실장화로의 이행에 수반하여 상기 종래예에서는 수지 패캐이지(12)의 자연적인 습기 흡수 또는 기판 실장시에 열스트레스에 의해 제 2a 도에 보인 바와같이 수지 패캐이지(12)의 다이패드(14)연부에서 발생하는 크랙이 커지는 심각한 문제가 야기되었다. 이는 다이패드(14)의 연부가 날카로워서 생기는 것이다.
종래에는 이를 프레스가공에 의해 리드 프레임상의 다이패드(14)의 연부를 연마하여 사면처리했다. 그러나 사면 처리하는 동안 버어(burr)(18)가 쉽게 생길 수 있어 이로 인해 크랙(7)이 생기는 것을 완전히 방지 하는 것이 불가능하다.
본 발명자는 다이패드의 사면처리의 간단한 수단으로서 전체 리드프레임을 화학약품내에 침지시켜 식각하는 방법을 시도해봤다. 그러나 그렇지 않은 리드프레임으로는 기대하는 기능을 행할 수 없는 다음과 같은 문제점이 발생되었다. 다이패드의 소망하는 사면을 얻기전에 리드와 다른 미세폭 부분이 심하게 식각되어 그 부분의 형상이 파괴되고 또한 리드프레임의 두께가 불규칙해지고, 반도체 칩을 탑재시에 리드프레임의 반송이 부정확하게 되고 , 또한 수지 패캐이지를 형성하는 수지 모울드 공정에서 다량의 수지 버어가 생긴다. 그다음 수지 패캐이지 형성후, 리드 절곡시에 절곡칫수가 불안정해진다.
일본 특개평 1-251747에는 리드프레임의 다이패드에 레지스트를 도포하여 다이패드의 연부를 식각에 의해 사면 처리하는 방법이 개시되어 있다. 그러나, 형성된 리드프레임에 레지스트를 도포하면 리드프레임의 변형으로 인해 고정밀성을 보장할 수 없다. 따라서 그 방법은 식각된다하더라도 연부를 사면처리하는 난이성과 비실용성으로 인해 실용화될 수 없다.
[발명의 개시]
따라서 본 발명의 목적은 전술한 종래 기술의 단점이 제거된 신규하고도 유용한 반도체 장치와 그의 제조 방법을 제공하는데 있다.
본 발명의 더 구체적인 목적은 수지패캐이지내의 다이패드의 연부에서 시작하는 크랙이 생기지 않게한 반도체를 제공하는데 있다.
본 발명의 또다른 목적은 다이패드 외부에 제공된 복수의 리드들과 다이패드를 포함하는 리드프레임을 사용하여 반도체 칩을 다이패드상에 탑재후 다이패드와 그 주변을 수지로 밀봉하여 제조되는 반도체 장치에 있어서, 상기 다이패드는 리드를 갖는 리드프레임의 요부와 별도로 형성후 상기 다이패드의 전체 연부를 사면 처리하여 되며 또한 평판형상을 갖는 것이 특징인 반도체 장치　를 제공하는데 있다.
본 발명의 다른 목적은 사면 처리된 세라믹 다이패드를 형성하는데 있다.
본 발명의 다른 목적은 사면 처리된 수지 다이패드를 형성하는데 있다.
본 발명의 다른 목적은 마무리하여 연부처리한 금속 다이패드를 형성하는데 있다.
본 발명의 다른 목적은 다이패드의 연부를 사면처리할 때 0.03mm 이상의 곡률반경을 생기게 하는데 있다.
본 발명의 또 다른 목적은 사면처리된 연부를 갖는 다이패드를 형성하는 단계들을 포함하되, 상호 연결된 리드들을 포함하는 리드프레임의 요부와 상기 다이패드를 지지하는 지지바아를 형성하는 단계와, 상기 지지바아를 상기 다이패드와 접속하는 단계와, 상기 지지바아가 접속된 다이패드위에 반도체 칩을 탑재하는 단계와, 상기 반도체 칩을 복수의 리드들과 와이어 접속하는 단계와, 상기 다이패드상의 반도체 칩과 와이어 접속된 리드들을 수지로 밀봉하는 단계를 포함하는 것이 특징인 반도체 제조방법을 제공하는데 있다.
[발명의 최상 실시 양태]
제 3 도는 본 발명의 실시예의 횡단측면도이다. 제 4a 및 제 4b 도는 제각기 리드프레임의 평면도이고 또한 리드프레임의 일부 확대 횡단측면도이다. 전체 도면에서 동일 부분에서 동일번호를 부여한다. 제 3 도를 참조하면, 도면에 도시된 반도체 장치의 실시예는 제 1 도에 도시된 종래기술의 경우에서와 같이 다음에 언급한 리드프레임과 다이패드를 사용함에 의해 제조된다. 반도체 칩(11), 수지 패캐이지(12) 및 와이어(13)는 종래기술에서와 동일한 반면 다이패드(14)가 다이패드(24)로 교체됐고 또한 리드(25)로부터 분리되어 있다.
도면에서, 26은 지지바아를 나타낸다.
다이패드(24)는 종래에서와 같이 예를들어 AIN(알미늄니트라이드)을 평판형상으로 모울딩한 후 전체 연부상에 사면(24a)을 형성함으로써 형성된 소성 세라믹으로 구성된다. 다이패드(24)의 재료(AIN)는 다이패드(24)용 재료로서 가장 적합하게 만드는 속성들로서 수지 패캐이지(2)에 비해 작은 선형 팽창계수, 작은 열응력, 수지 패캐이지(24)와의 양호한 접착 및 큰 열도전율을 갖는다. 다이패드(24)는 AIN등의 세라믹 뿐만 아니라 42% 니켈 또는 NI 합금(42합금)함유 FE 등의 금속 또는 수지로 형성할 수 있다.
금속을 사용할때에는, 금속은 사면(24a)이 생성되도록 예를들어 알루미나 분말(바렐 연마 : barrel polishing)로 충분히 연마해야 한다.
수지를 사용할때에는 세라믹의 경우에서와 같이 형성시에 사면(24a)을 생성한다.
세라믹과 수지는 사면(24a)을 형성하도록 추가 공정이 필요없는 장점을 갖고 있다.
본 발명에서는 다이패드(24)를 독립된 부분으로서 제조하기 때문에 사면(24a)을 아주 쉽게 형성할 수 있다.
사면(24a)의 곡률 반경은 약 0.03mm가 되야한다. 이 사면(24a)은 다이패드(24)의 연부의 날카로움이 없으므로 수지 패캐이지(2)내에 제 2a 도에 보인 바와같이 크랙(7)이 생기는 것을 방지해준다.
사면(24a)의 곡률반경과 반도체 장치내의 크랙 발생간의 관계에 관해 100샘플들을 포함하여 실험을 통해 다음 데이터를 얻었다.
사면(24a)의 곡률반경이 0.03mm 이상을 보장함으로써 크랙(7)의 발생을 충분히 방지하는 것이 가능한 것이 증명됐다.
원래 곡률반경이 큰 것이 바람직하다.
전술한 예의 반도체 장치를 제조시에 사용되는 리드프레임의 일실시예를 아래에 설명한다.
이 리드프레임은 다이패드(24)의 출력에 배치된 리드들(25)을 갖고 있으며, 또한 그 리드(25)를 따라 고정된 다이패드(24) 지지용 지지체(26)을 갖고 있다.
리드(25)와 지지바아(26)의 이 조립체는 금속판을 상호 연결된 패턴으로 프레그 가공 또는 식각하여 절취한다. 독립적으로 제조된 다이패드(24)로부터 분리 제조되는 리드프레임의 요부는 지지바아(26)과 접속을 통해 다이패드(24)와 통합된다. 따라서, 다이패드(24)용 재료의 선택은 리드프레임의 요부에 사용된 금속으로 제한되지 않고, 금속, 세라믹 또는 수지로 제조할 수도 있다. 불필요한 잉여부분들은 제 1 도에 보인 종래의 제조기술의 경우에서와 같이 패캐이지(12)가 형성된 후 절취된다.
이 리드프레임의 최대 특징은 다이패드(24)의 전체연부는 제 4b 도의 일부 확대 횡단 측면도에 보인바와 같이 사면(24a)을 갖는다는 것이다. 사면(24a)의 곡률반경과 그의 용도에 대해서는 이미 설명했다.
다이패드(24)와 지지바아(26)의 접합은 세라믹과 수지의 경우 레이저 용접으로, 금속의 경우 전기용접, 수지의 경우 접착제로 행한다.
다이패드(24)의 두께는 상술한 지식에 근거하여 선택될 수 있고 예를들어 리드프레임의 요부와 비슷한 두께가 좋다.
제 4a 및 제 4b 도에서 지지바아(26)는 다이패드(24)의 상부에 접합되고 그렇지 않으면 하부에 접합될 수도 있다.
제 5 도는 본 발명에서 실시한 반도체 장치 제조방법 설명도이다.
제 5 도를 참조하면, 단계(40)에서 다이패드(24)는 그위에 사면(24a)과 더불어 형성된다. 전술한 바와같이, 세라믹과 수지는 다이패드(24)를 형성하기 위해 단 하나의 공정만 필요한 반면 금속은 추가 연마 공정이 필요하다.
리드프레임의 요부의 절단은 상술한 단계(40)를 행할 때 동시에 단계(41)에서 행한다. 리드프레임의 요부의 도금은 단계(42)에서 행한다.
리드프레임은 다이패드(24)를 리드프레임의 요부내의 지지바아(26)와 접합함으로써 단계(43)에서 완성된다.
반도체 칩(11)은 단계(44)에서 다이패드(24)위에 탑재된 다음 단계(45)에서 반도체 칩(11)과 리드(15)간에 와이어(13)가 접속된다. 단계(46)에서, 수지 패캐이지(12)가 보울드되고 단계(47)에서 패캐이지를 리드프레임의 잉여부분을 절단함으로써 반도체 장치가 완성된다.
따라서 크랙(17)의 발생은 다이패드(종래의 예에서 14로 도시됨)의 연부의 날카로움에 의한 것이었으나, 그 날카로운 연부를 사면처리함으로써 전술한 크랙의 발생이 방지될 수 있다.
사면의 곡률반경을 0.03mm 이상으로 보장해줌으로써 다음에 언급한 바와같이 크랙의 발생을 만족스럽게 방지할 수 있다.
또한, 전술한 리드프레임은 다이패드가 독립도니 부분이기 때문에 쉽게 사면처리될 수 있고, 또한 그 때문에 다이패드용 재료의 선택이 다양하다.
[산업상 응용 가능성]
본 발명은 다이패드의 연부가 사면처리되기 때문에 다이패드의 연부에서 수지패캐이지에 크랙 발생이 시작되는 것을 방지할 수 있다. 본 발명은 리드프레임의 요부로부터 다이패드를 별도로 제조함으로써 다이패드의 연부의 사면처리를 가능하게 한다.

Claims (5)

  1. 다이패드(24)와 상기 다이패드 외부에 구비된 복수의 리드들(25)을 포함하는 리드프레임을 사용하여 제조되며, 상기 다이패드에 반도체 칩(11)을 탑재후 상기 다이패드(24)와 그 주변을 수지(12)로 밀봉하여 제조되는 반도체장치에 있어서, 전체사면(24a) 처리된 평판형상의 다이패드(24)와 상기 다이패드(24)와 별도로 형성되는 지지바아(26)와 리드(25)를 갖는 리드프레임 요부로 구성하되, 상기 사면(24a)은 0.03mm 이상의 곡률반경을 가지며, 상기 다이패드(24)와 상기 리드프레임 요부가 상기 지지바아(26)에 결합된 것이 특징인 반도체 장치.
  2. 제 1 항에 있어서, 상기 다이패드(24)는 세라믹으로 제조되며, 또한 상기 사면(24a)은 다이패드의 형성중 사면처리되는 것이 특징인 반도체장치.
  3. 제 1 항에 있어서, 상기 다이패드(24)는 수지로 제조되며, 또한 상기 사면(24a)는 다이패드의 형성중 사면처리되는 것이 특징인 반도체 장치.
  4. 제 1 항에 있어서, 상기 다이패드(24)는 금속으로 제조되며, 또한 상기 사면(24a)은 다이패드의 형성중 사면처리 되는 것이 특징인 반도체장치.
  5. 사면처리된 연부를 갖는 다이패드를 형성하는 단계와, 상호연결된 리드들과 상기 다이패드를 지시하는 지지바아를 포함하는 리드프레임의 요부를 형성하는 단계와, 상기 다이패드와 상기 지지바아를 접합하는 단계와, 상기 지지바아가 접합된 다이패드상에 반도체 칩을 탑재하는 단계와 상기 반도체 칩을 복수의 리드들과 와이어 접속하는 단계와, 상기 다이패드상에 탑재된 반도체 칩과 와이어 접속된 리드들을 수지로 밀봉하는 단계를 포함하는 것이 특징인 반도체장치의 제조방법.
KR1019920701096A 1990-09-10 1991-09-09 반도체 장치 및 그의 제조방법 Expired - Fee Related KR960003853B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP23962290 1990-09-10
JP90-239622 1990-09-10
PCT/JP1991/001195 WO1992004730A1 (en) 1990-09-10 1991-09-09 Semiconductor device and its manufacturing process

Publications (2)

Publication Number Publication Date
KR920702549A KR920702549A (ko) 1992-09-04
KR960003853B1 true KR960003853B1 (ko) 1996-03-23

Family

ID=17047471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920701096A Expired - Fee Related KR960003853B1 (ko) 1990-09-10 1991-09-09 반도체 장치 및 그의 제조방법

Country Status (5)

Country Link
US (1) US5440170A (ko)
EP (1) EP0503072B1 (ko)
KR (1) KR960003853B1 (ko)
DE (1) DE69128464T2 (ko)
WO (1) WO1992004730A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960000706B1 (ko) * 1993-07-12 1996-01-11 한국전기통신공사 전력소자용 플라스틱 패키지 구조 및 그 제조방법
TW270213B (ko) * 1993-12-08 1996-02-11 Matsushita Electric Ind Co Ltd
US5532905A (en) * 1994-07-19 1996-07-02 Analog Devices, Inc. Thermally enhanced leadframe for packages that utilize a large number of leads
US5519576A (en) * 1994-07-19 1996-05-21 Analog Devices, Inc. Thermally enhanced leadframe
US5594234A (en) * 1994-11-14 1997-01-14 Texas Instruments Incorporated Downset exposed die mount pad leadframe and package
FR2732509B1 (fr) * 1995-03-31 1997-06-13 Sgs Thomson Microelectronics Boitier de montage d'une puce de circuit integre
JPH1065085A (ja) * 1996-06-28 1998-03-06 Siemens Ag パワーパッケージ内で使用するためのリードフレーム
JP2936062B2 (ja) * 1996-11-11 1999-08-23 富士通株式会社 半導体装置の製造方法
DE19808193B4 (de) * 1998-02-27 2007-11-08 Robert Bosch Gmbh Leadframevorrichtung und entsprechendes Herstellungsverfahren
JP3892139B2 (ja) * 1998-03-27 2007-03-14 株式会社ルネサステクノロジ 半導体装置
JP4523138B2 (ja) * 2000-10-06 2010-08-11 ローム株式会社 半導体装置およびそれに用いるリードフレーム
JP3418373B2 (ja) * 2000-10-24 2003-06-23 エヌ・アール・エス・テクノロジー株式会社 弾性表面波装置及びその製造方法
WO2007018473A1 (en) * 2005-08-05 2007-02-15 Infineon Technologies Ag Leadframe and semiconductor package
TW201251524A (en) * 2011-06-02 2012-12-16 Univ Nat Taipei Technology Circuit board with heat sink and method of fabricating the same
EP2790213A3 (en) * 2013-04-11 2015-04-01 Chun Ho Fan Cavity package

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676542A (en) * 1979-11-28 1981-06-24 Hitachi Ltd Resin-sealed semiconductor device
JPS5966157A (ja) * 1982-10-08 1984-04-14 Fujitsu Ltd 半導体装置及びその製造方法
JPS5979536A (ja) * 1982-10-29 1984-05-08 Nec Corp 樹脂封止型半導体装置
JPS5996757A (ja) * 1982-11-25 1984-06-04 Toshiba Corp 半導体装置
JPS59117141A (ja) * 1982-12-24 1984-07-06 Hitachi Ltd 半導体装置
JPS59175753A (ja) * 1983-03-25 1984-10-04 Toshiba Corp 半導体装置およびリ−ドフレ−ム
JPH0828447B2 (ja) * 1983-10-05 1996-03-21 富士通株式会社 半導体装置の製造方法
JPS61108160A (ja) * 1984-11-01 1986-05-26 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
US4918511A (en) * 1985-02-01 1990-04-17 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
US4884124A (en) * 1986-08-19 1989-11-28 Mitsubishi Denki Kabushiki Kaisha Resin-encapsulated semiconductor device
JPS6354759A (ja) * 1986-08-25 1988-03-09 Hitachi Micro Comput Eng Ltd 電子装置
US4942452A (en) * 1987-02-25 1990-07-17 Hitachi, Ltd. Lead frame and semiconductor device
JPS63308359A (ja) * 1987-06-10 1988-12-15 Mitsui Haitetsuku:Kk リ−ドフレ−ムの製造方法
JPS6414942A (en) * 1987-07-08 1989-01-19 Mitsubishi Electric Corp Resin sealed semiconductor integrated circuit device
JPS6481257A (en) * 1987-09-22 1989-03-27 Nitto Denko Corp Resin-sealed semiconductor device
JP2699517B2 (ja) * 1988-02-24 1998-01-19 モトローラ・インコーポレーテッド 丸形またはテーパ状エッジおよびコーナーを有する半導体デバイス
JPH01243531A (ja) * 1988-03-25 1989-09-28 Hitachi Ltd 半導体装置
JPH01251747A (ja) * 1988-03-31 1989-10-06 Toshiba Corp 半導体装置およびその製造方法
JPH022046A (ja) * 1988-06-10 1990-01-08 Nec Data Terminal Ltd 多目的シリアルプリンタ
JPH02138765A (ja) * 1988-07-28 1990-05-28 Seiko Epson Corp 半導体装置
JPH0290663A (ja) * 1988-09-28 1990-03-30 Hitachi Cable Ltd リードフレーム
JPH02129953A (ja) * 1988-11-09 1990-05-18 Seiko Epson Corp 半導体材料
JPH0383366A (ja) * 1989-08-28 1991-04-09 Matsushita Electron Corp 半導体装置
JPH03293756A (ja) * 1990-04-12 1991-12-25 Mitsubishi Electric Corp 半導体装置用リードフレーム及びその製造方法
US5196725A (en) * 1990-06-11 1993-03-23 Hitachi Cable Limited High pin count and multi-layer wiring lead frame

Also Published As

Publication number Publication date
US5440170A (en) 1995-08-08
EP0503072B1 (en) 1997-12-17
KR920702549A (ko) 1992-09-04
DE69128464T2 (de) 1998-04-16
EP0503072A4 (en) 1993-10-06
WO1992004730A1 (en) 1992-03-19
EP0503072A1 (en) 1992-09-16
DE69128464D1 (de) 1998-01-29

Similar Documents

Publication Publication Date Title
KR960003853B1 (ko) 반도체 장치 및 그의 제조방법
KR101054602B1 (ko) 반도체 장치의 제조 방법
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
JP2001189410A (ja) 半導体装置およびその製造方法
JP4522049B2 (ja) 半導体装置
JP2003236632A (ja) 金属板及びその成形方法
JP2526846B2 (ja) 樹脂封止型半導体装置のリ―ド切断方法
US4592131A (en) Method for manufacturing resin-sealed semiconductor device
JPH08318328A (ja) リード切断用金型
JPH04134852A (ja) リードフレーム
JPH05190748A (ja) 電子部品の実装パッケージ製造方法
TWI249834B (en) Semiconductor device and its manufacturing method
JPH05144988A (ja) 半導体装置の製造方法並びに半導体製造装置及びリードフレーム
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
JPH0766350A (ja) 半導体装置用リードフレーム
JPS63308358A (ja) リ−ドフレ−ム
JPH10154784A (ja) リードフレームの製造方法
KR100243370B1 (ko) 반도체 리드 프레임의 제조 방법
KR920006185B1 (ko) 접합형 리드 프레임을 사용한 ic 제조방법
JPH05275603A (ja) リードフレーム用金属板
KR200160429Y1 (ko) 리드프레임 패드 챔퍼용 금형
JP3076948B2 (ja) リードフレームおよびこれを用いた半導体装置の製造方法
JP2964403B1 (ja) リードフレームに半導体チップをマウントしたパッケージの製造方法
JPH08264702A (ja) 半導体装置のリードフレーム及びこれを用いた半導体装置
JPH0823062A (ja) 樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20020313

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20030324

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20030324

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000