JPS59175753A - 半導体装置およびリ−ドフレ−ム - Google Patents
半導体装置およびリ−ドフレ−ムInfo
- Publication number
- JPS59175753A JPS59175753A JP58049930A JP4993083A JPS59175753A JP S59175753 A JPS59175753 A JP S59175753A JP 58049930 A JP58049930 A JP 58049930A JP 4993083 A JP4993083 A JP 4993083A JP S59175753 A JPS59175753 A JP S59175753A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin
- chip
- lead frame
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 229920005989 resin Polymers 0.000 claims abstract description 22
- 239000011347 resin Substances 0.000 claims abstract description 22
- 229920003002 synthetic resin Polymers 0.000 claims abstract description 15
- 239000000057 synthetic resin Substances 0.000 claims abstract description 15
- 229920001721 polyimide Polymers 0.000 claims abstract description 10
- 239000004642 Polyimide Substances 0.000 claims abstract description 3
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000009719 polyimide resin Substances 0.000 claims description 7
- 210000001331 nose Anatomy 0.000 abstract 4
- 239000000853 adhesive Substances 0.000 abstract 1
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 210000003128 head Anatomy 0.000 abstract 1
- 238000000465 moulding Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000008646 thermal stress Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229920006332 epoxy adhesive Polymers 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は樹脂封止型の半導体装置と、これを製造するた
めのリードフレームの改良に関する。
めのリードフレームの改良に関する。
第１図は従来の半導体装置の一例を示す断面図である。
同図において、１はベッド部である。
該ベッド部１上には銀−エポキシ系接着剤等のマウント
剤２を介して半導体テップ３がマウントされている。こ
９＃導体チッゾ３の表面に形成された内部端子は、ヒン
ディングワイヤ４を介してベッド部１の周囲に配設され
たリード５に接続されている。そして、ベッド部１、半
導体ベレット３、ボンディングワイヤ４およびリード５
の一部はエポキシ樹脂等の樹脂モールド層６で封止され
ている。また、リード５は樹脂モールド層５の側壁から
外部に延出され、下方に折り曲げられている。
剤２を介して半導体テップ３がマウントされている。こ
９＃導体チッゾ３の表面に形成された内部端子は、ヒン
ディングワイヤ４を介してベッド部１の周囲に配設され
たリード５に接続されている。そして、ベッド部１、半
導体ベレット３、ボンディングワイヤ４およびリード５
の一部はエポキシ樹脂等の樹脂モールド層６で封止され
ている。また、リード５は樹脂モールド層５の側壁から
外部に延出され、下方に折り曲げられている。
上記従来の樹脂封止型半導体装置は第２図に示すような
リードフレーム１を用いて製造される。このリードフレ
ームＬは銅あるいハＮｒ／Ｆｅ合金等の導電性金属板を
プレス加工、エツチング加工等によって所定の／Ｊター
／形状としたものである。第２図のリードフレーム乙で
ハ、外枠８によって３つの領域に区画され、夫々の領域
内に同一の・やターンが形成されている。即ち、左端の
部位・やターンに示すように、夫々の領域の略中央には
ベッド部ｌが配置され、該ベッド部ｌはタイバー９１金
介して外枠８に連結され、支持されている。ベッド部ｌ
の周囲には多数のリード５・・・がベッド部金取り囲ん
で配設され、該リード５・・・は夫々外枠８に連結され
−Ｃいる。
リードフレーム１を用いて製造される。このリードフレ
ームＬは銅あるいハＮｒ／Ｆｅ合金等の導電性金属板を
プレス加工、エツチング加工等によって所定の／Ｊター
／形状としたものである。第２図のリードフレーム乙で
ハ、外枠８によって３つの領域に区画され、夫々の領域
内に同一の・やターンが形成されている。即ち、左端の
部位・やターンに示すように、夫々の領域の略中央には
ベッド部ｌが配置され、該ベッド部ｌはタイバー９１金
介して外枠８に連結され、支持されている。ベッド部ｌ
の周囲には多数のリード５・・・がベッド部金取り囲ん
で配設され、該リード５・・・は夫々外枠８に連結され
−Ｃいる。
また、同じ方向に延出されるリード５・・・はタイバー
９２で連結され、該タイバー９□は外枠８に連結されて
いる。このタイバー９２を境にして、リード５・・・は
内部リード５１と外部リード５２とに分けられている。
９２で連結され、該タイバー９□は外枠８に連結されて
いる。このタイバー９２を境にして、リード５・・・は
内部リード５１と外部リード５２とに分けられている。
第２図のリードフレームにょシ第１図の樹脂封止型半導
体装置を製造するには、まず第２図における中間の単位
・ぞターンに示したように、ベッド部ｌ上に半導体チッ
プ３をマウントする。
体装置を製造するには、まず第２図における中間の単位
・ぞターンに示したように、ベッド部ｌ上に半導体チッ
プ３をマウントする。
続いて、７」ボンディングワイヤ４でｄ？ンディングパ
ッドと内部リード５１の先ｙｉＭ部との田」を接続した
後、右端の単位・ンターンに示すように所定領域を樹脂
モールド層６で封止する。次に、タイバー９１，９２ヲ
切除すると共に、外部リード５２を外枠８から切シ離し
た後、分離された夫々の外部リード５２を所定方向に折
夛曲げれば第１図の構造金もった樹脂封止型半導体装置
が得られる。
ッドと内部リード５１の先ｙｉＭ部との田」を接続した
後、右端の単位・ンターンに示すように所定領域を樹脂
モールド層６で封止する。次に、タイバー９１，９２ヲ
切除すると共に、外部リード５２を外枠８から切シ離し
た後、分離された夫々の外部リード５２を所定方向に折
夛曲げれば第１図の構造金もった樹脂封止型半導体装置
が得られる。
このように、リードフレームは半導体テップ３とリード
５とを所定の位置関係に保持し、ボンディングワイヤ４
による接続を確実に行なって樹脂封止型半導体装置を製
造する直接的な器具に類するものである。
５とを所定の位置関係に保持し、ボンディングワイヤ４
による接続を確実に行なって樹脂封止型半導体装置を製
造する直接的な器具に類するものである。
なお、ベッド部ｌを支持しているタイバー９１も樹脂封
止されて第１図の半導体装置内に残在し、かつその切断
面は樹脂モールド層６の端面に露出することになる。そ
して、このタイバーの露出した切断面は基板バイアスを
加えて動作させる半導体装置においては基板電位を測定
するために利用されている。
止されて第１図の半導体装置内に残在し、かつその切断
面は樹脂モールド層６の端面に露出することになる。そ
して、このタイバーの露出した切断面は基板バイアスを
加えて動作させる半導体装置においては基板電位を測定
するために利用されている。
上記従来の樹脂封止型半導体装置およびＩＪ−ドフレー
ムには次のような問題があった。
ムには次のような問題があった。
まず、第１図の半導体装置において、樹脂モールド１＠
６とその内部に封止されている部材との線膨張率に差
があるため、熱サイクル試験等により熱応力が発生し、
モールド樹脂層６に亀裂を生じるという問題があった。
６とその内部に封止されている部材との線膨張率に差
があるため、熱サイクル試験等により熱応力が発生し、
モールド樹脂層６に亀裂を生じるという問題があった。
特に、この亀裂はベッド部１の周縁に沿って発生し、金
属性のベッド部１と樹脂モールド層６との界面で特に大
きな熱応力が発生することを示している。
属性のベッド部１と樹脂モールド層６との界面で特に大
きな熱応力が発生することを示している。
次に、従来のリードフレームによって樹脂封止型半導体
装置を製造する場合、ベッド部１が半導体チップ３のサ
イズよりも太きすぎると、第３図に示すようにボンガイ
フグ長ｔ′が長くなるためボンディングワイヤ４にアン
ダーループを生じ、ベッドタッチＡによる均一ト不良を
起こし易い。従って、このベッドタッチによるショート
不りを回避するために、個々のチップサイズに応じた適
切な大きさのベッド部１を肩するリードフレームを用い
なければならず、リードフレームの汎用化が図れないと
いう問題があった。
装置を製造する場合、ベッド部１が半導体チップ３のサ
イズよりも太きすぎると、第３図に示すようにボンガイ
フグ長ｔ′が長くなるためボンディングワイヤ４にアン
ダーループを生じ、ベッドタッチＡによる均一ト不良を
起こし易い。従って、このベッドタッチによるショート
不りを回避するために、個々のチップサイズに応じた適
切な大きさのベッド部１を肩するリードフレームを用い
なければならず、リードフレームの汎用化が図れないと
いう問題があった。
また、従来のリードフレームは第４図（４）に示すよう
に内部リード５１の先端部レベルがベッド部ｌのレベル
に対して浮き沈みを生じたり、りイバ−５１の捻れによ
り第４図（Ｂ）に示すようにベッド部１がリード面に対
して傾蓋１したシといった変形を生じ易いという問題が
あった。このような変形が生じると、ワイヤボンディン
グ時にミスボ／ディングを起こしたシ、また前記のよう
なベッ２タッチ全生じ易くなる。特に、近年のリードフ
レームは半導体素子の高集積化に対応してリートパター
ンが微細化されているため、このような変形を起こし易
くなっている。
に内部リード５１の先端部レベルがベッド部ｌのレベル
に対して浮き沈みを生じたり、りイバ−５１の捻れによ
り第４図（Ｂ）に示すようにベッド部１がリード面に対
して傾蓋１したシといった変形を生じ易いという問題が
あった。このような変形が生じると、ワイヤボンディン
グ時にミスボ／ディングを起こしたシ、また前記のよう
なベッ２タッチ全生じ易くなる。特に、近年のリードフ
レームは半導体素子の高集積化に対応してリートパター
ンが微細化されているため、このような変形を起こし易
くなっている。
本発明は上記事情に鑑みてなぜれたもので、熱応力によ
る樹脂モールド層の亀裂発生を防止した、信頼性の高い
樹脂封止型半導体装置を提供することを第１の目的とす
るものである。
る樹脂モールド層の亀裂発生を防止した、信頼性の高い
樹脂封止型半導体装置を提供することを第１の目的とす
るものである。
本発明の第２の目的は、ペッドタッチによるショート不
良の発生を生じることなく種々のサイズの半導体チップ
に対して汎用性を有すると共に、インナーリード先端お
よびベッド部に変形を生じず、しかも上記信頼性の高い
樹脂封止型半導体装置を製造することができるリードフ
レームを提供することである。
良の発生を生じることなく種々のサイズの半導体チップ
に対して汎用性を有すると共に、インナーリード先端お
よびベッド部に変形を生じず、しかも上記信頼性の高い
樹脂封止型半導体装置を製造することができるリードフ
レームを提供することである。
本発明による半導体装置は、耐熱性合成樹脂からなる絶
縁性のフィルム乃至薄板上にマウントされた半導体チッ
プと、該半導体チップの周囲に配設された金属製のリー
ドと、該リードの一端部を前記半導体チップに接続する
ボンディングワイヤと、前記耐熱性合成樹脂からなる絶
縁性のフィルム乃至薄板、半導体チップ、ボンディング
ワイヤおよびリードの一部′ｆ：封止する樹脂モールド
層とからなることを特徴とするものである。
縁性のフィルム乃至薄板上にマウントされた半導体チッ
プと、該半導体チップの周囲に配設された金属製のリー
ドと、該リードの一端部を前記半導体チップに接続する
ボンディングワイヤと、前記耐熱性合成樹脂からなる絶
縁性のフィルム乃至薄板、半導体チップ、ボンディング
ワイヤおよびリードの一部′ｆ：封止する樹脂モールド
層とからなることを特徴とするものである。
上自己本発明の半導体装置では、従来のような金属製の
マウント部の代りに、耐熱性合成樹脂からなる絶縁性の
フィルム乃至薄板が用いられ、その上に半導体チップが
マウントされている。
マウント部の代りに、耐熱性合成樹脂からなる絶縁性の
フィルム乃至薄板が用いられ、その上に半導体チップが
マウントされている。
この耐熱性合成樹脂の線膨張係数は樹脂モールド層の線
膨張係数と大差ないから、両者の間に生じる熱応力は極
めて小さい。従って、樹脂モールド層の亀裂発生は回避
され、高い信頼性が得られる。
膨張係数と大差ないから、両者の間に生じる熱応力は極
めて小さい。従って、樹脂モールド層の亀裂発生は回避
され、高い信頼性が得られる。
本発明によるリードフレームは、リートパターンを支持
固定する金属製の外枠と、該外枠に連結支持されてこの
外枠で囲まれた領域内に延設され、かつその先端が半導
体チップの設置予定部を取シ囲むように配設された多数
の釡属製リートパターンど、該リードパターンの先端で
囲まれた領域を髭って前記多数のリード・やターンの下
面に固着された耐熱性合成樹脂からなる絶縁性のフィル
ム乃至薄板とを具備したことを特徴とするものである。
固定する金属製の外枠と、該外枠に連結支持されてこの
外枠で囲まれた領域内に延設され、かつその先端が半導
体チップの設置予定部を取シ囲むように配設された多数
の釡属製リートパターンど、該リードパターンの先端で
囲まれた領域を髭って前記多数のリード・やターンの下
面に固着された耐熱性合成樹脂からなる絶縁性のフィル
ム乃至薄板とを具備したことを特徴とするものである。
上記本発明の！７−１’フレームによシ樹脂封止型半導
体装置を製造する際には、前記耐熱性合成樹脂からなる
絶縁性のフィルム乃至薄板上に半導体チップをマウント
した後、従来と同様にワイヤゲンディング、樹脂封止、
およびリードフォーミング等の工程ヲ行なえばよい。こ
れによって前記特徴的な構造をもった本発明の樹脂封止
型半導体装置が得られる。
体装置を製造する際には、前記耐熱性合成樹脂からなる
絶縁性のフィルム乃至薄板上に半導体チップをマウント
した後、従来と同様にワイヤゲンディング、樹脂封止、
およびリードフォーミング等の工程ヲ行なえばよい。こ
れによって前記特徴的な構造をもった本発明の樹脂封止
型半導体装置が得られる。
また、本発明のリードフレームでは、半導体テップをマ
ウントされる耐熱性合成樹脂のフィルム乃至薄板が絶縁
体であるため、ペッドタッチによるショート不良を生じ
ることがなぐ、従ってリードフレームの汎用化が図れる
。更に、各リード・ぞターンの先端部は耐熱性合成樹脂
のフィルム乃至薄板で連結されているから、リードノ？
ターン先端部の浮き沈みといっだ変形を防止できる。
ウントされる耐熱性合成樹脂のフィルム乃至薄板が絶縁
体であるため、ペッドタッチによるショート不良を生じ
ることがなぐ、従ってリードフレームの汎用化が図れる
。更に、各リード・ぞターンの先端部は耐熱性合成樹脂
のフィルム乃至薄板で連結されているから、リードノ？
ターン先端部の浮き沈みといっだ変形を防止できる。
以下、第５図〜第９図を参照して本発明による半導体装
置およびリードフレームの実施例を説明する。
置およびリードフレームの実施例を説明する。
第５図は本発明の一実施例になるリードフレームの要部
を示す平面図であり、第６図はその断面図である。これ
らの図において、１ノ川はインナーリード、１２はタイ
バーである。インナーリード１２・・・は第２図の従来
のリードフレームと同じ態様で外部リードとして延出さ
れると共に、図示しない外枠に連結されている。また、
タイバー１２も第２図と同じ態様で外枠に連結されてい
る。これらインナーリード１１・・・およびタイバー１
２は、図示のようにその先端が半導体チップの設置予定
領域を取９囲むように配設されている。また、インナー
リード１１・・・およびタイバー１２の先端で囲まれた
領域は、該領域よシも寸法の大きいポリイミド樹脂テー
プ１３で覆われ、該ポリイミド樹脂テープはインナーリ
ード１１およびタイツマー１２の下面に接着されている
。
を示す平面図であり、第６図はその断面図である。これ
らの図において、１ノ川はインナーリード、１２はタイ
バーである。インナーリード１２・・・は第２図の従来
のリードフレームと同じ態様で外部リードとして延出さ
れると共に、図示しない外枠に連結されている。また、
タイバー１２も第２図と同じ態様で外枠に連結されてい
る。これらインナーリード１１・・・およびタイバー１
２は、図示のようにその先端が半導体チップの設置予定
領域を取９囲むように配設されている。また、インナー
リード１１・・・およびタイバー１２の先端で囲まれた
領域は、該領域よシも寸法の大きいポリイミド樹脂テー
プ１３で覆われ、該ポリイミド樹脂テープはインナーリ
ード１１およびタイツマー１２の下面に接着されている
。
上記構成からなるリードフレームによシ樹脂封止型牛導
体装置全製造するには、第７図に示すように、ポリイミ
ド樹脂テープ１３上に銀−エポキシ系接着剤１４を介し
て半導体チップ１５をマウントした後、デンディングワ
イヤ１６による接続全行なう。
体装置全製造するには、第７図に示すように、ポリイミ
ド樹脂テープ１３上に銀−エポキシ系接着剤１４を介し
て半導体チップ１５をマウントした後、デンディングワ
イヤ１６による接続全行なう。
このとさ、半導体す、ノ１５のマウント面がインナーリ
ード１１のレベルよシも低いから、ボンディングワイヤ
１６がアンダーループを生じてもマウント基板であるポ
リイミド樹脂チー″ｆ１３に接触し難く、また、たとえ
接触したとしてもポリ１′ミド情脂チーｆ１ａは絶縁性
であるからショート不良を生じることはない。従って、
上記実施例のリードフレームではボンディングワイヤ１
６のアンダーループは何等障害にならないため、サイズ
の小さい半導体チップ１５に対しても汎用することがで
きる。また、インナーリードト・・の先端がポリイミド
樹月旨テーグ１３に接着して固定されているから、イン
ナーリード１１・・・の先端部および半導体チノ７″１
５のマウント部は極めて安定である。従って、従来のリ
ードフレームのように、第４図（Ａ） ＣＢ）で説明し
た変形によるミスポンプ″イングを防止することができ
る。
ード１１のレベルよシも低いから、ボンディングワイヤ
１６がアンダーループを生じてもマウント基板であるポ
リイミド樹脂チー″ｆ１３に接触し難く、また、たとえ
接触したとしてもポリ１′ミド情脂チーｆ１ａは絶縁性
であるからショート不良を生じることはない。従って、
上記実施例のリードフレームではボンディングワイヤ１
６のアンダーループは何等障害にならないため、サイズ
の小さい半導体チップ１５に対しても汎用することがで
きる。また、インナーリードト・・の先端がポリイミド
樹月旨テーグ１３に接着して固定されているから、イン
ナーリード１１・・・の先端部および半導体チノ７″１
５のマウント部は極めて安定である。従って、従来のリ
ードフレームのように、第４図（Ａ） ＣＢ）で説明し
た変形によるミスポンプ″イングを防止することができ
る。
第８図は第５図のリードフレームによって製造された本
発明の一実施例になる樹脂封止型半導体装置を示す断面
図である。この半導体装置は、第７図の状態に組み立て
た後、従来と同様に樹脂モールド層１７による封止工程
、およびリードフォーミング工程を経て製造される。図
中１８はリードフォーミングされた外部リードである。
発明の一実施例になる樹脂封止型半導体装置を示す断面
図である。この半導体装置は、第７図の状態に組み立て
た後、従来と同様に樹脂モールド層１７による封止工程
、およびリードフォーミング工程を経て製造される。図
中１８はリードフォーミングされた外部リードである。
図示の通シ、この実施例では従来の半導体装置において
樹脂モールド層に亀裂を生じる原因となっていた金属製
のベッド部の代シに、ポリイミド樹脂チー７′１３上に
半導体チッｆ１５がマウントされている。この場合、ポ
リイミド樹脂テープ１３と樹脂モールド層１７（通常は
エポキシ樹脂）とは両者共に合成樹脂であることから線
膨張係数が極めて近似している。このため、両者の弁面
に生じる熱応力は著しく抑減され、熱サイクル試験等に
おいても樹脂モールド層１７に亀裂を生じるのを防止で
き、信頼性を向上することができる。
樹脂モールド層に亀裂を生じる原因となっていた金属製
のベッド部の代シに、ポリイミド樹脂チー７′１３上に
半導体チッｆ１５がマウントされている。この場合、ポ
リイミド樹脂テープ１３と樹脂モールド層１７（通常は
エポキシ樹脂）とは両者共に合成樹脂であることから線
膨張係数が極めて近似している。このため、両者の弁面
に生じる熱応力は著しく抑減され、熱サイクル試験等に
おいても樹脂モールド層１７に亀裂を生じるのを防止で
き、信頼性を向上することができる。
第９図は本発明の他の実施例になるリードフレームの平
面図である。この実施例はタイバー１２が配設されてい
ない以外は総て第５図の実施例と同じ構成であり、同じ
構成部分には同一の参照番号を付しである。タイバー１
２を設けなかったのは、半導体チップがマウントされる
ポリイミド樹脂テープ１３をインナーリード１１・・・
の先端部下面に接着して固定したため、従来のリードフ
レームにおいてベッド部１を支持するために設けられた
タイバー９１は必要ないからでるる。但し、既述のよう
に従来の９−ド７し〜ムにおけるタイバー９１は、半導
体チップの基板′電位を測定する手段としての意味をも
有しているから、このような機能全必要とする場合には
第５図の実施例のようにタイバー１２を設けるのが望ま
しい。
面図である。この実施例はタイバー１２が配設されてい
ない以外は総て第５図の実施例と同じ構成であり、同じ
構成部分には同一の参照番号を付しである。タイバー１
２を設けなかったのは、半導体チップがマウントされる
ポリイミド樹脂テープ１３をインナーリード１１・・・
の先端部下面に接着して固定したため、従来のリードフ
レームにおいてベッド部１を支持するために設けられた
タイバー９１は必要ないからでるる。但し、既述のよう
に従来の９−ド７し〜ムにおけるタイバー９１は、半導
体チップの基板′電位を測定する手段としての意味をも
有しているから、このような機能全必要とする場合には
第５図の実施例のようにタイバー１２を設けるのが望ま
しい。
なお、上記実施例はＤＩＰ型（デュアル・イン・リード
・・ぐ、テープ）の半導体装置とこれ全製造するリード
フレームに関するものであるが、本発明はフラットノや
ソケーノタイプ等、どのようなタイプの半導体装置およ
びリードフレームについても適用できることは明らかで
ある。
・・ぐ、テープ）の半導体装置とこれ全製造するリード
フレームに関するものであるが、本発明はフラットノや
ソケーノタイプ等、どのようなタイプの半導体装置およ
びリードフレームについても適用できることは明らかで
ある。
以上詳述したように、本発明によればグＩ脂モールド層
に亀裂が生じるの全防止した信頼性の高い樹脂封止型半
導体装置およびこれ？：製造するリードフレームを提供
できるものである。
に亀裂が生じるの全防止した信頼性の高い樹脂封止型半
導体装置およびこれ？：製造するリードフレームを提供
できるものである。
第１図は従来の樹脂封止型半導体装置の一例を示す断面
図、第２図は従来のリードフレームと、該リードフレー
ムによる樹脂封止型半導体装置の製造工程を説明するだ
めの平面図、第３図および第４図（Ａ） （Ｂ）は夫々
従来のリードフレームの問題点を説明するための断面図
、第５図は本発明の一実施例になるリードフレームの’
１ｆｆ８［ｉ平面図であり、第６図はその断面図、第７
図は第５図および第６図のリードフレームによる樹脂封
止型半導体装置の製造工程を説明するだめの断面図、第
８図は本発明の一実施例になる樹脂封止型半導体装置の
断面図、第９図は本発明の他の実施例になるリードフレ
ームの要部平面図ζ゛ろう。 １）・・・インナーリード、１２・・・タイバー、１３
・・・、ｊ５リイミド（封月旨テーゾ、１４・・・銀−
エポキシ系接着剤、１５・・・半導体チップ、１６・・
・ボンディングワイヤ、１７・・・樹脂モールド層、１
８・・・外部リード。
図、第２図は従来のリードフレームと、該リードフレー
ムによる樹脂封止型半導体装置の製造工程を説明するだ
めの平面図、第３図および第４図（Ａ） （Ｂ）は夫々
従来のリードフレームの問題点を説明するための断面図
、第５図は本発明の一実施例になるリードフレームの’
１ｆｆ８［ｉ平面図であり、第６図はその断面図、第７
図は第５図および第６図のリードフレームによる樹脂封
止型半導体装置の製造工程を説明するだめの断面図、第
８図は本発明の一実施例になる樹脂封止型半導体装置の
断面図、第９図は本発明の他の実施例になるリードフレ
ームの要部平面図ζ゛ろう。 １）・・・インナーリード、１２・・・タイバー、１３
・・・、ｊ５リイミド（封月旨テーゾ、１４・・・銀−
エポキシ系接着剤、１５・・・半導体チップ、１６・・
・ボンディングワイヤ、１７・・・樹脂モールド層、１
８・・・外部リード。
Claims (4)
- （１）耐熱性合成樹脂からなる絶縁性のフィルム乃至薄
板上にマウントされた半導体チップと、該半導体チップ
の周囲に配設された金属製のリードと、該リードの一端
部と前記半導体チップとを接続するボンディングワイヤ
と、前記耐熱性合成樹脂からなる絶縁性のフィルム乃至
薄板、半導体チ、グ、ボンディングワイヤおよびリード
の一端部を封止する樹脂モールド層とからなシー、前記
リードの他端部が前記樹脂モールド層から外部に延出は
れていることを特徴とする半導体装置。 - （２） 前記耐熱性合成樹脂からなる絶縁性のフィル
ム捷たは薄板がポリイミドテーゾであることを特徴とす
る特許請求の範囲第（１）項記載の半導体装置。 - （３）リードパターンを支持固定する金属製の外枠と、
該外枠に連結支持されてこの外枠で囲まれた領域内に延
設され、かつその先端が半導体チップの設置予定部を取
り囲むように配設された多数の金属製リード・ぐターン
と、該リードパターンの先端で囲まれた領域を覆って前
記多数のリードパターンの下面に固着された耐熱性合成
樹脂からなる絶縁性のフィルム乃至薄板とを具備したこ
とを特徴とするリードフレーム。 - （４） 前記耐熱性合成樹脂旨からなる絶縁性のフィ
ルム乃至薄板がポリイミド樹脂テープであることを特徴
とする特許請求の範囲第（３）項記載のリードフレーム
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58049930A JPS59175753A (ja) | 1983-03-25 | 1983-03-25 | 半導体装置およびリ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58049930A JPS59175753A (ja) | 1983-03-25 | 1983-03-25 | 半導体装置およびリ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59175753A true JPS59175753A (ja) | 1984-10-04 |
Family
ID=12844728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58049930A Pending JPS59175753A (ja) | 1983-03-25 | 1983-03-25 | 半導体装置およびリ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59175753A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5218229A (en) * | 1991-08-30 | 1993-06-08 | Micron Technology, Inc. | Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment |
| US5428885A (en) * | 1989-01-14 | 1995-07-04 | Tdk Corporation | Method of making a multilayer hybrid circuit |
| US5440170A (en) * | 1990-09-10 | 1995-08-08 | Fujitsu Limited | Semiconductor device having a die pad with rounded edges and its manufacturing method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5629352A (en) * | 1979-08-17 | 1981-03-24 | Nec Corp | Resin-sealed semiconductor device |
| JPS5632454B2 (ja) * | 1971-09-28 | 1981-07-28 |
-
1983
- 1983-03-25 JP JP58049930A patent/JPS59175753A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5632454B2 (ja) * | 1971-09-28 | 1981-07-28 | ||
| JPS5629352A (en) * | 1979-08-17 | 1981-03-24 | Nec Corp | Resin-sealed semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5428885A (en) * | 1989-01-14 | 1995-07-04 | Tdk Corporation | Method of making a multilayer hybrid circuit |
| US5440170A (en) * | 1990-09-10 | 1995-08-08 | Fujitsu Limited | Semiconductor device having a die pad with rounded edges and its manufacturing method |
| US5218229A (en) * | 1991-08-30 | 1993-06-08 | Micron Technology, Inc. | Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978861B2 (ja) | モールドｂｇａ型半導体装置及びその製造方法 | |
| KR100241476B1 (ko) | 집적 회로용 절연 리드 프레임 및 그의 제조 방법 | |
| JPH041503B2 (ja) | ||
| JPH0878605A (ja) | リードフレームおよびそれを用いた半導体集積回路装置 | |
| JPH1174404A (ja) | ボールグリッドアレイ型半導体装置 | |
| JP3837215B2 (ja) | 個別半導体装置およびその製造方法 | |
| US6645844B2 (en) | Methods for high density direct connect LOC assembly | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| JP2000077596A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JPS59175753A (ja) | 半導体装置およびリ−ドフレ−ム | |
| JP3226244B2 (ja) | 樹脂封止型半導体装置 | |
| JPS59207646A (ja) | 半導体装置およびリ−ドフレ−ム | |
| JPS61147555A (ja) | 半導体装置 | |
| JPS6084854A (ja) | 樹脂封止型半導体装置 | |
| JP3013810B2 (ja) | 半導体装置の製造方法 | |
| JP3672885B2 (ja) | 半導体装置 | |
| KR0155441B1 (ko) | 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지 | |
| KR100328293B1 (ko) | 티에스오피형 반도체장치 | |
| JP3383475B2 (ja) | 半導体装置およびその製造に用いるリードフレーム | |
| JPH0547985A (ja) | 半導体装置の製造方法 | |
| JP3632883B2 (ja) | 半導体装置 | |
| JPH09270435A (ja) | 半導体装置の製造方法 | |
| JPS6342860B2 (ja) | ||
| JPH11111910A (ja) | マルチチップマウント半導体装置及びその製造方法 | |
| JPH10163410A (ja) | 半導体装置およびその製造方法 |