JPS5979536A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPS5979536A JPS5979536A JP57190202A JP19020282A JPS5979536A JP S5979536 A JPS5979536 A JP S5979536A JP 57190202 A JP57190202 A JP 57190202A JP 19020282 A JP19020282 A JP 19020282A JP S5979536 A JPS5979536 A JP S5979536A
- Authority
- JP
- Japan
- Prior art keywords
- island
- resin
- semiconductor device
- leads
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体素子を金属板の小片(アイランドと称
す)に搭載し、樹脂封止した樹脂封止型の半導体装置に
関する。
す)に搭載し、樹脂封止した樹脂封止型の半導体装置に
関する。
従来の樹脂封止型半導体装置は、集積回路素子などの半
導体素子を搭載するアイランドと、アイランドに搭載し
た半導体素子の電極からの電気接続をとるだめの多数の
引出しリードとは、プレス加工などにより一枚の金属板
から一体に形成されておった。したがって、アイランド
の周囲に多数の引き出しリードの先端部(ステッチと称
す)が集るような配置となって、アイランドの中央部に
搭載した半導体素子と各リードのステッチとの距離を短
くして短いボンディング線でこの間を接続しようとすれ
ば、当然アイランドの面積も小さくせざるを得す、この
アイランドを通して封止樹脂に放熱せられるべき放熱効
果も充分には期待できず、このようなアイランドに消*
電力の大きい集積回路素子を搭載することはできなかっ
た。
導体素子を搭載するアイランドと、アイランドに搭載し
た半導体素子の電極からの電気接続をとるだめの多数の
引出しリードとは、プレス加工などにより一枚の金属板
から一体に形成されておった。したがって、アイランド
の周囲に多数の引き出しリードの先端部(ステッチと称
す)が集るような配置となって、アイランドの中央部に
搭載した半導体素子と各リードのステッチとの距離を短
くして短いボンディング線でこの間を接続しようとすれ
ば、当然アイランドの面積も小さくせざるを得す、この
アイランドを通して封止樹脂に放熱せられるべき放熱効
果も充分には期待できず、このようなアイランドに消*
電力の大きい集積回路素子を搭載することはできなかっ
た。
本発明の目的は、半導体素子を搭載したアイランドから
の放熱特性を改善して消費電力の大きい半導体素子を備
えしめた樹脂封止型の半導体装置を提供するにある。
の放熱特性を改善して消費電力の大きい半導体素子を備
えしめた樹脂封止型の半導体装置を提供するにある。
本発明の樹脂封止型半導体装置は、半導体素子を搭載し
たアイランドと、このアイランドと別個に製造され、先
端部が前記半導体素子の周囲に配置された多数のリード
と、前記半導体素子およびリード先端部を共に封止した
封止樹脂とを含む構成を有する。
たアイランドと、このアイランドと別個に製造され、先
端部が前記半導体素子の周囲に配置された多数のリード
と、前記半導体素子およびリード先端部を共に封止した
封止樹脂とを含む構成を有する。
つぎに本発明を実施例により説明する。
第1図(a) 、 (bl 、 (clはそれぞれ、本
発明の一実施例のtM 14Ji而図、縦断面図、封止
樹脂を透視した平面図である。これらの図に2いて、半
導体素子、例えシJj集積回路素子3を搭載したアイラ
ンド4と、集積回路素子3の周囲に先端部が集るように
配置された多数のリード2とは別々に製作されているも
のであシ、アイランド4に搭載した集積回路素子3およ
びリード2のステッチならびに集積回路素子3の′市、
極とり一層2のステッチとの間を接続したポンディフグ
線5は、封止樹脂1により共に封止されている3、) しかして、本発明では、アイランド4とリード2どは別
個に作られているので、従来のような一体製造のものの
ように形状に制限を受けることなく、アイランド4の上
方にリード2が位置されるようにもアイランドの形を大
きくでき、よって、集積回路素子3からアイランド4に
伝導し、さらに封止樹脂1に逃げる集積回路素子の発生
熱の放散の効率を大きく改善し、消費電力の大きい集積
回路素子でも、大きな放熱効果により、温度上U−が押
さえられて叶カ一杯の働らきをさせることができる。寸
だ、従来のアイランドとリードとの一体購成の場合、リ
ード20強度の点で材質は制限されたが、アイランド4
とリード2とを別々に作ることにより、アイランド4の
材質をリード2と異なった熱伝導の高い材料とすること
により、単に形を太きくしたよりも一層の放熱効果の上
昇が得られる。
発明の一実施例のtM 14Ji而図、縦断面図、封止
樹脂を透視した平面図である。これらの図に2いて、半
導体素子、例えシJj集積回路素子3を搭載したアイラ
ンド4と、集積回路素子3の周囲に先端部が集るように
配置された多数のリード2とは別々に製作されているも
のであシ、アイランド4に搭載した集積回路素子3およ
びリード2のステッチならびに集積回路素子3の′市、
極とり一層2のステッチとの間を接続したポンディフグ
線5は、封止樹脂1により共に封止されている3、) しかして、本発明では、アイランド4とリード2どは別
個に作られているので、従来のような一体製造のものの
ように形状に制限を受けることなく、アイランド4の上
方にリード2が位置されるようにもアイランドの形を大
きくでき、よって、集積回路素子3からアイランド4に
伝導し、さらに封止樹脂1に逃げる集積回路素子の発生
熱の放散の効率を大きく改善し、消費電力の大きい集積
回路素子でも、大きな放熱効果により、温度上U−が押
さえられて叶カ一杯の働らきをさせることができる。寸
だ、従来のアイランドとリードとの一体購成の場合、リ
ード20強度の点で材質は制限されたが、アイランド4
とリード2とを別々に作ることにより、アイランド4の
材質をリード2と異なった熱伝導の高い材料とすること
により、単に形を太きくしたよりも一層の放熱効果の上
昇が得られる。
このように本発明によれは、アイランド4とリード2と
を別個に製造することにより、外形を変えずにアイラン
ド4のみを太きくシ、さらに利料の制限からも免れて、
熱伝導の高い材料がアイランドを作り、大消費電力の樹
脂封止型半導体装置を実現可能にしている。
を別個に製造することにより、外形を変えずにアイラン
ド4のみを太きくシ、さらに利料の制限からも免れて、
熱伝導の高い材料がアイランドを作り、大消費電力の樹
脂封止型半導体装置を実現可能にしている。
!!1図fa) 、 (bl 、 (c)はそれぞれ本
発明の一実施例の(1へ断面図、縦断面図、封止樹脂を
透視した平面図である。 1・・・・・・封止鉗脂、2・・・・・・リード、3・
・・・・・集積回路素子、4・・・・・・アイランド、
5・・・・・・ポンディング綾。 躬 1 〆
発明の一実施例の(1へ断面図、縦断面図、封止樹脂を
透視した平面図である。 1・・・・・・封止鉗脂、2・・・・・・リード、3・
・・・・・集積回路素子、4・・・・・・アイランド、
5・・・・・・ポンディング綾。 躬 1 〆
Claims (1)
- 【特許請求の範囲】 (11半導体素子をアイランドに搭載し、先端部が前記
半導体素子の周囲に集るように多数のリードを配置し、
樹脂で封止した樹脂封止型半導体装R7において、前記
アイランドとリードとは別個に製造されていることを特
徴とする樹脂封止型半導体装1d。 (2) 上記アイランドは上記リードより熱抵抗の小
さい材t1を用いて別個に製造されていることを特徴と
する特許請求の範囲第1項に記載の樹脂制止型半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57190202A JPS5979536A (ja) | 1982-10-29 | 1982-10-29 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57190202A JPS5979536A (ja) | 1982-10-29 | 1982-10-29 | 樹脂封止型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5979536A true JPS5979536A (ja) | 1984-05-08 |
Family
ID=16254150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57190202A Pending JPS5979536A (ja) | 1982-10-29 | 1982-10-29 | 樹脂封止型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5979536A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62269325A (ja) * | 1986-05-16 | 1987-11-21 | Mitsubishi Electric Corp | 半導体装置 |
WO1992004730A1 (en) * | 1990-09-10 | 1992-03-19 | Fujitsu Limited | Semiconductor device and its manufacturing process |
-
1982
- 1982-10-29 JP JP57190202A patent/JPS5979536A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62269325A (ja) * | 1986-05-16 | 1987-11-21 | Mitsubishi Electric Corp | 半導体装置 |
WO1992004730A1 (en) * | 1990-09-10 | 1992-03-19 | Fujitsu Limited | Semiconductor device and its manufacturing process |
US5440170A (en) * | 1990-09-10 | 1995-08-08 | Fujitsu Limited | Semiconductor device having a die pad with rounded edges and its manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4400965B2 (ja) | 積層化半導体パッケージ及びその製造方法 | |
US6853070B2 (en) | Die-down ball grid array package with die-attached heat spreader and method for making the same | |
JPH0492462A (ja) | 半導体装置 | |
JPH0732215B2 (ja) | 半導体装置 | |
US6703691B2 (en) | Quad flat non-leaded semiconductor package and method of fabricating the same | |
JPH03204965A (ja) | 樹脂封止型半導体装置 | |
JP2017139290A (ja) | 樹脂封止型半導体装置 | |
JPS5979536A (ja) | 樹脂封止型半導体装置 | |
JP2517691B2 (ja) | 半導体装置及びその製造方法 | |
JPH06188280A (ja) | 半導体装置 | |
JPH04249353A (ja) | 樹脂封止型半導体装置 | |
JPH0563136A (ja) | 混成集積回路装置 | |
JPH10144827A (ja) | 樹脂封止半導体装置、その製造方法及びその金型 | |
CN209000902U (zh) | 一种框架类产品增强散热的封装结构 | |
JPH0567697A (ja) | 樹脂封止型半導体装置 | |
CN211555859U (zh) | 一种半导体封装结构 | |
CN213212151U (zh) | 一种半导体封装结构 | |
JPH0741164Y2 (ja) | 半導体装置 | |
CN211605145U (zh) | 一种碳化硅芯片在to-220中的封装结构 | |
CN102054799A (zh) | 内脚露出芯片倒装锁定孔散热块凸柱外接散热器封装结构 | |
JPS6138193Y2 (ja) | ||
KR0124827Y1 (ko) | 기판실장형 반도체 패키지 | |
JPH05218263A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置 | |
KR20040003841A (ko) | 열방출 특성을 개선한 반도체 패키지 및 그 제조방법 | |
JPH03190264A (ja) | 樹脂封止型半導体装置 |