[go: up one dir, main page]

KR100550693B1 - 전기 광학 기판 장치의 제조 방법 및 기판 장치의 제조 방법 - Google Patents

전기 광학 기판 장치의 제조 방법 및 기판 장치의 제조 방법 Download PDF

Info

Publication number
KR100550693B1
KR100550693B1 KR1020020015561A KR20020015561A KR100550693B1 KR 100550693 B1 KR100550693 B1 KR 100550693B1 KR 1020020015561 A KR1020020015561 A KR 1020020015561A KR 20020015561 A KR20020015561 A KR 20020015561A KR 100550693 B1 KR100550693 B1 KR 100550693B1
Authority
KR
South Korea
Prior art keywords
contact hole
hole
film
conductive layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020020015561A
Other languages
English (en)
Other versions
KR20020075286A (ko
Inventor
가타야마시게노리
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20020075286A publication Critical patent/KR20020075286A/ko
Application granted granted Critical
Publication of KR100550693B1 publication Critical patent/KR100550693B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/105—Materials and properties semiconductor single crystal Si

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

전기 광학 기판 장치는 기판상에 화소 전극과 이에 접속된 화소 스위칭용의 TFT를 구비한다. 이 TFT는 바디 콘택트를 갖지 않은 SOI 구조의 P 채널형 TFT이다.
이에 의해, 각 화소의 개구 영역을 넓히는데 적합한 동시에 비교적 고성능의 트랜지스터를 각 화소에 구축하여, 밝고 고품위의 화상 표시를 실행할 수 있도록 한다.

Description

전기 광학 기판 장치의 제조 방법 및 기판 장치의 제조 방법{ELECTRO OPTICAL SUBSTRATE DEVICE AND MANUFACTURING METHOD FOR SAME, ELECTRO OPTICAL APPARATUS, ELECTRONIC APPARATUS AND MANUFACTURING METHOD FOR A SUBSTRATE DEVICE}
도 1은 본 발명의 실시예인 전기 광학 기판 장치의 단면도,
도 2는 비교예로서 SOI 구조를 갖는 N 채널 MOS 트랜지스터에 있어서의 게이트 전압(｜Vg｜)에 대한 드레인 전류(｜Id｜)의 특성을 각종의 드레인 전압(｜Vd｜)에 대하여 도시하는 특성도,
도 3은 본 실시예에 있어서의 SOI 구조를 갖는 P 채널 MOS 트랜지스터에 있어서의 게이트 전압(｜Vg｜)에 대한 드레인 전류(｜Id｜)의 특성을 각종 드레인 전압(｜Vd｜)에 대하여 도시하는 특성도,
도 4는 본 발명의 실시예의 전기 광학 장치에 있어서의 TFT 어레이 기판을 그 위에 형성된 각 구성 요소와 함께 대향 기판의 측에서 본 평면도,
도 5는 도 4의 H-H' 단면도,
도 6은 본 발명의 실시예의 전기 광학 장치에 있어서의 화상 표시영역을 구성하는 매트릭스 형상의 복수의 화소에 설치된 각종 소자, 배선 등의 등가 회로,
도 7은 실시예의 전기 광학 장치에 있어서의 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소군의 평면도,
도 8은 도 7의 A-A' 단면도,
도 9는 비교예에 있어서의 화소 스위칭용 TFT에서의 잉여 캐리어를 뽑아내기 위한 도전층의 평면도,
도 10은 본 발명의 전자 기기의 실시예인 투사형 칼라 표시 장치에 있어서의 라이트 밸브에 따른 회로 구성을 도시한 블록도,
도 11은 본 발명의 전자 기기의 실시예인 투사형 칼라 표시 장치의 일례인 칼라 액정 프로젝터를 도시하는 도식적 단면도,
도 12는 기판 장치의 콘택트 홀 부근의 모양을 도시하는 단면도,
도 13은 기판 장치의 제조 방법을 도 12에 대응하는 단면으로 도시하는 공정도,
도 14는 콘택트 홀의 형상의 다른 구체예를 나타내는 단면도,
도 15는 콘택트 홀의 형상의 또 다른 구체예를 나타내는 단면도.
도면의 주요 부분에 대한 부호의 설명
1a : 반도체층 1a' : 채널 영역
1b : 저농도 소스 영역 1c : 저농도 드레인 영역
1d : 고농도 소스 영역 1e : 고농도 드레인 영역
2 : 절연막 3a : 주사선
6a : 데이터선 9a : 화소 전극
10 : 기판 11a : 하측 차광막
12 : 제 1 하지 절연막 13 : 제 2 하지 절연막
16 : 배향막 20 : 대향 기판
30 : TFT 50 : 액정층
70 : 축적 용량 70-1 내지 70-2 : 축적 용량
81, 82, 83, 85 : 콘택트 홀 20 : 전기 광학 기판 장치
300 : 용량선 301 : 절연막
302 : 드레인 전극 303 : 소스 전극
601 : 제 1 도전층 602 : 제 2 도전층
610 : 층간 절연막 611 : 콘택트 홀
620 : 이온 경로
본 발명은 박막 트랜지스터(이하 적절히 TFT라 칭함)에 의해 화소 전극을 액티브 매트릭스 구동하는 소위 TFT 액티브 매트릭스 구동 방식의 액정 장치 등의 전기 광학 장치를 구성하는 전기 광학 기판 장치 및 그 제조 방법, 상기 전기 광학 기판 장치를 포함하는 전기 광학 장치, 상기 전기 광학 장치를 구비하는 전자 기기 및 기판 장치의 제조 방법의 기술 분야에 속한다.
이러한 종류의 전기 광학 기판 장치로는 매트릭스 형상으로 배열된 복수의 화소 전극에 각기, 화소 전극 스위칭용의 TFT가 설치되어 있다. 그리고 각 TFT는 주사 신호가 그 게이트 전극에 인가되는 때에 온(on) 상태로 되고, 상기 TFT를 거쳐 화상 신호가 화소 전극에 입력된다.
특히, 화소 스위칭을 제어할 때에 고성능의 트랜지스터 특성을 갖는 TFT에 의해 제어할 수 있도록, 캐리어가 고 이동도의 전자인 N 채널형의 TFT가 이용되고 있다. 그리고 최근, 전기 광학 장치의 구동 주파수가 높아짐에 따라, 보다 높은 구동 주파수에 대응 가능하도록, 캐리어가 고 이동도의 전자인 N 채널형의 TFT가 여전히 이용되고 있다.
그 밖에 고주파수 구동 등, 보다 고도한 구동을 실행하기 위해서는 이러한 화소 스위칭용 TFT를 더욱 고성능으로 할 필요가 발생한다. 이 때문에, 반도체 제조 기술에 있어서의 SOI(Silicon On Insulator) 구조 혹은 SOI 기술을 이러한 종류의 전기 광학 기판 장치에 응용하는 시도도 행해지고 있다. 구체적으로는 기판상에 형성한 석영, 사파이어 등의 절연체층상에 단결정 반도체층을 접착 등에 의해 형성하고, 이 단결정 반도체층에 트랜지스터를 만들어 넣는다. 관련된 SOI 기술을 응용하면, 비결정 실리콘 TFT나 폴리실리콘 TFT보다도 고성능의 단결정 실리콘 TFT를 전기 광학 기판 장치상에 만들어 넣는 것도 가능하도록 되어 있다.
그러나, SOI 구조를 채용한 경우, N 채널 MOS형의 TFT에서는 그 동작 중에 채널 영역에 잉여 캐리어인 정공이 축적되는 경향이 있다. 이것은 본원 발명자의 연구에 의하면, SOI 구조에는 채널 영역 아래에 절연체층이 배치되어 있기 때문에, 기판 부유 효과에 의한 기생 쌍극자 현상에 기인한 것으로 고찰되어 있다. 이 현상은 N 채널 MOS형 TFT의 경우, 드레인 공핍층 내에 이온 임펙트화에 의해 생성되는 전자 정공쌍 중 전자는 드레인에 그 상태로 흘러가지만, 정공은 잉여 캐리어로서 채널 하부의 소스 근방에 축적되고, 채널의 포텐셜이 상승하여 임펙트 이온화가 더 증장(增長)된 결과, 잉여 정공의 축적량이 증가하여 드레인 전류가 급속하게 증가한다는 현상이다.
따라서, SOI 구조를 채용한 N 채널 MOS형의 TFT에서는, 실제상, 이러한 잉여 캐리어를 뽑아내기 위한 바디 콘택트를 취할 필요가 있다. 보다 구체적으로는 채널 영역으로부터 반도체층 부분을, 잉여 캐리어를 뽑아내기 위해 연장하는 동시에, 이 연장 부분에 잉여 캐리어 인발용 도전층을 접촉시킬 필요가 있다. 이 때문에, 기판상에 있어서의 적층 구조 및 제조 프로세스의 복잡화를 초래한다는 문제점이 발생한다. 또한, 이러한 바디 콘택트는 화상 표시 영역 내에 실제로 표시에 기여하지 않는 각 화소의 비개구 영역이라는 한정된 영역 내에 TFT를 만들어 넣는 것을 곤란하게 하거나, 혹은 각 화소의 개구 영역을 넓히는데 방해가 된다는 문제점이 있다.
본 발명은 상술한 문제점을 감안하여 성립된 것으로, 각 화소의 개구 영역을 넓히는데 바람직한 동시에 비교적 고성능의 트랜지스터를 각 화소에 구비하고 있고, 밝고 고품위의 화상 표시를 가능하게 하는 전기 광학 기판 장치 및 그 제조 방법, 상기 전기 광학 기판 장치를 포함하는 전기 광학 장치, 상기 전기 광학 장치를 구비하는 전자 기기 및 그와 같은 전기 광학 장치에 바람직하게 사용되는 기판 장치의 제조 방법을 제공하는 것을 과제로 한다.
본 발명의 전기 광학 기판 장치는 상기 과제를 해결하기 위해서, 기판상에, 절연체층과 상기 절연체층상에 형성되어 있고 P형의 소스 영역 및 P형의 드레인 영역 및 채널 영역을 포함하는 N형의 단결정 반도체층과, 상기 채널 영역에서의 상기 단결정 반도체층상에 게이트 절연막을 거쳐 형성된 게이트 전극과, 상기 게이트 전극에 접속된 주사선과, 상기 소스 영역 및 상기 드레인 영역의 한쪽에 접속된 데이터선과, 상기 소스영역 및 상기 드레인 영역의 다른쪽에 접속된 화소 전극을 구비하고 있고, 상기 단결정 반도체층, 상기 게이트 절연막 및 상기 게이트 전극으로, 상기 화소 전극을 스위칭 제어하는 P 채널형 트랜지스터가 구축되어 있다.
본 발명의 전기 광학 기판 장치를 이용하면, 주사선 및 데이터선에 접속된 트랜지스터에 의해 화소 전극을 스위칭 제어함으로써, 액티브 매트릭스 구동이 가능한 전기 광학 장치를 구축할 수 있다. 여기서 특히, 본 발명의 전기 광학 기판 장치로는 N형의 단결정 반도체층이 절연체층상에 형성되어 있고, 소위 SOI 기판상에 P 채널형의 트랜지스터가 구축되어 있다. 그리고, P 채널형의 트랜지스터는 정공을 캐리어로 하고 있고, 이동도가 낮은 만큼 트랜지스터로서의 성능은 N 채널형의 트랜지스터에 비해 일반적으로 열세이지만, SOI 기판상에 형성되어 있기 때문에, 예컨대 폴리실리콘이나 비결정 실리콘을 반도체층으로서 이용하여 구성한 M0S 트랜지스터에 비해, 그 트랜지스터로서의 성능은 열세이지 않게 할 수 있다. 즉, 상기 SOI 기판상의 P 채널형의 트랜지스터에 의해, 화소 전극을 스위칭 제어하는데 트랜지스터로서 충분히 높은 성능을 얻을 수 있다. 역으로, SOI 기판상에 형성되어 있지만, P 채널형인 이유로, N 채널형의 경우와 같이, 전술한 기판 부유 효과에 의한 기생 쌍극자 현상은 실용상 거의 문제가 되지 않는다. 이것은 P 채널형의 트랜지스터라면 전술한 정공의 임펙트 이온화율이 작기 때문인 것으로 고찰된다. 이 때문에, 상기 P 채널형의 트랜지스터로는, 전술한 바와 같이 N 채널형의 트랜지스터의 경우에 실용상 필요하지 않게 된다. 따라서, 이러한 잉여 캐리어를 뽑아내기 위한 구조를 각 화소에 장착하지 않아도 무방한 만큼, 각 화소에서의 개구율을 높이는 것이 가능해지고, 동시에 각 화소에 따른 적층 구조나 제조 프로세스의 복잡화를 초래하지 않게 된다. 이 결과, 최종적으로는 비교적 고성능의 트랜지스터에 의해 스위칭 제어 혹은 액티브 매트릭스 구동 가능하고, 밝고 고품위의 화상 표시를 가능하게 하는 전기 광학 기판 장치를 실현할 수 있다.
본 발명의 전기 광학 기판 장치의 일 형태로 상기 트랜지스터는 P 채널 MOS형 트랜지스터로 구성된다.
이 형태에 의하면, 기판상에 P 채널 MOS형 트랜지스터를 구비하기 때문에, N 채널 MOS형의 트랜지스터와 같이 동작 중에 반도체층 속에 축적되는 캐리어를 뽑아내기 위한 도전층을 설치할 필요가 없어진다. 그리고, 상기 P 채널형의 트랜지스터는 SOI 기판상에 만들어진 트랜지스터이기 때문에, 트랜지스터로서 화소 전극을 스위칭 제어하는데 충분히 높은 성능을 얻을 수 있다.
본 발명의 전기 광학 기판 장치의 다른 형태로는 상기 게이트 전극상에 형성된 층간 절연막과, 상기 층간 절연막상에 형성되며 또한 상기 소스 영역에 접속된 P형 도전층으로 구성되는 소스 전극과, 상기 층간 절연막상에 형성되며 또한 상기 드레인 영역에 접속된 P형 도전층으로 구성되는 드레인 전극을 더 구비하고 있고, 상기 데이터선은 상기 소스 전극 및 상기 드레인 전극의 한쪽을 중계하여 상기 소스 영역 및 상기 드레인 영역의 한쪽에 접속되어 있고, 상기 화소 전극은 상기 소스 전극 및 상기 드레인 전극의 다른쪽을 중계하여 상기 소스 영역 및 상기 드레인 영역의 다른쪽에 접속되어 있다.
이 형태에 의하면, P형의 소스 영역에는 P형 도전층으로 구성되는 소스 전극이 접속되어 있기 때문에, 양자간에 양호한 전기적인 접속이 가능하다. 가령 N형 도전층으로 구성되는 소스 전극을 접속한 경우에는, 양자간에 PN 접합이 발생하여 양호한 전기적인 접속은 기대할 수 없다. 그밖에, P형의 드레인 영역에는 P형 도전층으로 구성되는 드레인 전극이 접속되어 있기 때문에, 양자간에 양호한 전기적인 접속이 가능하다.
이 형태에서 상기 P형 도전층은 도전층을 퇴적한 후에 이온 주입(ion implantation)에 의해 P형 도핑될 수도 있다.
이와 같이 구성하면, 이온 주입에 의해 P형으로 도핑된 도전층과, P형의 소스 영역 혹은 드레인 영역을 양호하게 전기적으로 접속할 수 있다.
혹은 이 형태로 상기 소스 전극은 상기 층간 절연막에 개공(開孔)된 콘택트 홀을 거쳐 상기 소스 영역에 접속되어 있고, 상기 드레인 전극은 상기 층간 절연막 에 개공된 콘택트 홀을 거쳐 상기 드레인 영역에 접속될 수도 있다.
이와 같이 구성하면, 콘택트 홀을 거쳐 P형 도전층으로 구성되는 소스 전극과 P형의 소스 영역을 양호하게 전기적으로 접속할 수 있고, 콘택트 홀을 거쳐 P형 도전층으로 구성되는 드레인 전극과 P형의 드레인 영역을 양호하게 전기적으로 접속할 수 있다.
본 발명의 전기 광학 기판 장치의 다른 형태로는 상기 기판상에 상기 채널 영역을 하측으로부터 덮는 하측 차광막을 더 구비하고 있고, 상기 절연체층은 상기 하측 차광막상에 형성되어 있다.
이 형태에 의하면, 채널 영역은 하측 차광막에 의해 하측으로부터 덮여있기 때문에, 기판의 이면 반사광이나 상기 전기 광학 기판 장치를 포함하여 이루어지는 라이트 밸브를 복수 이용한 복판식의 프로젝터에 있어서의 다른 라이트 밸브로부터 출사되어 합성 광학계를 투과해 들어오는 광 등의 복귀 광으로부터 채널 영역을 차광할 수 있다. 이 결과, 채널 영역에서의 복귀 광에 기인한 광전 효과에 의한 광 리크 전류의 발생을 효과적으로 방지할 수 있다.
본 발명의 전기 광학 기판 장치의 다른 형태로, 상기 절연체층에 있어서의 상기 단결정 반도체층에 면하는 측의 표면에는 CMP 처리가 실시되어 있다.
이 형태에 의하면, 절연체층의 표면에 대하여 CMP 처리가 실시되어 있기 때문에, 상기 절연체층의 표면상에 단결정 반도체층을 접착하는 것이 가능해진다. 특히, 하측 차광막을 형성한 경우에도, 이와 같이 CMP 처리를 절연체층에 실시함으로써 이와 같은 SOI 구조를 문제없이 얻을 수 있다.
본 발명의 전기 광학 기판 장치의 다른 형태로, 상기 기판은 석영유리로 이루어진다.
이 형태에 의하면, 석영 유리상에 P 채널형 트랜지스터가 구축된 SOI 구조를 얻을 수 있다.
혹은 본 발명의 전기 광학 기판 장치의 다른 형태로, 상기 기판은 유리로 이루어진다.
이 형태에 의하면, 유리상에 P 채널형 트랜지스터가 구축된 SOI 구조를 얻을 수 있다.
본 발명의 전기 광학 기판 장치의 다른 형태로, 상기 화소 전극은 투명 전극으로 이루어진다.
이 형태에 의하면, 상기 전기 광학 기판 장치를 이용하여, 투명 전극을 거쳐 광이 투과하는 투과형의 전기 광학 장치나 투명 전극을 거쳐 광이 반사하는 반사형의 전기 광학 장치를 실현할 수 있다.
본 발명의 전기 광학 기판 장치의 다른 형태로, 상기 화소 전극은 반사 전극으로 이루어진다.
이 형태에 의하면, 상기 전기 광학 기판 장치를 이용하여 반사 전극으로 광이 반사하는 반사형의 전기 광학 장치를 실현할 수 있다.
본 발명의 전기 광학 기판 장치의 다른 형태로는, 상기 기판상에 있어서의 상기 화소 전극이 형성된 화상 표시 영역의 주변에 주변 회로를 더 구비하고 있고, 상기 주변 회로는 N 채널형의 트랜지스터를 포함하여 이루어지며, 상기 N 채널형의 트랜지스터에는 그 반도체층에 축적되는 캐리어를 빨아내는 도전층이 설치되어 있고, 상기 화상 표시 영역에 설치된 상기 P 채널형의 트랜지스터에는 그 반도체층에 축적된 캐리어를 빨아내는 도전층이 설치되어 있지 않다.
이 형태에 의하면, 주사선 구동 회로, 데이터선 구동 회로 등의 주변 회로는 보다 고성능의 N 채널형의 트랜지스터로 적어도 부분적으로 구성되어 있다. 여기서 특히, 주변 영역은 화소의 개구 영역을 확보할 필요가 있는 화상 표시 영역에 비해, 그와 같은 개구 영역을 확보할 필요가 없는 만큼, 회로를 장착하기 위한 면적에 여유가 있다. 따라서, 주변 회로를 구성하는 N 채널형의 트랜지스터에는 축적되는 잉여 캐리어를 빨아내는 도전층을 설치해도 문제는 상대적으로 작다. 역으로, 이와 같은 잉여 캐리어를 빨아내는 도전층을 설치한 고성능의 N 채널형의 트랜지스터를 포함하여 구성되는 주변 회로를 이용하여, 보다 고도한 구동이나 제어가 가능해진다. 그 밖에, 화상 표시 영역에서의 P 채널형의 트랜지스터에는 축적되는 잉여 캐리어를 빨아내는 도전층이 설치되지 않게 되기 때문에, 각 화소에 있어서의 개구 영역을 넓게 취하는 것이 가능해진다. 이 결과, 최종적으로는 밝고 고품위의 화상 표시가 가능해진다.
본 발명의 전기 광학 기판 장치의 다른 형태로는 상기 기판상에 상기 소스 영역 및 상기 드레인 영역의 다른쪽과 상기 화소 전극을 중계 접속하는 동시에 화소 전위측 용량 전극을 포함하는 중간 도전층과, 상기 화소 전위측 용량 전극에 유전체막을 거쳐 대향 배치된 고정 전위측 용량 전극을 포함하는 용량선을 더 구비하고 있고, 상기 화소 전위측 용량 전극 및 상기 고정 전위측 용량 전극으로부터 상 기 화소 전극에 접속된 축적 용량이 구축되어 있으며, 상기 용량선 및 상기 중간 도전층중 적어도 한쪽은 도전성의 차광막으로 구성되고, 상기 기판상에 있어서 상기 채널 영역을 상측에서 덮는 부분을 포함한다.
이 형태에 의하면, 화소 전극과 소스 영역 및 드레인 영역의 다른쪽과의 사이는 중간 도전층에 의해 중계 접속되어 있다. 이 때문에, 양자간의 층간 거리가 길더라도, 장거리의 콘택트 홀 등으로 양자간을 접속하는 기술적인 곤란성을 회피하면서, 양자간을 양호하게 전기적으로 접속할 수 있다. 또한, 이와 같이 중계 접속하는 기능을 갖는 중간 도전층은 축적 용량의 화소 전위측 용량 전극으로도 기능한다. 따라서, 중계 접속용의 도전층과 화소 전위측 용량 전극용의 도전층을 별개로 형성하는 경우에 비해, 적층 구조 및 제조 프로세스의 단순화를 도모할 수 있다. 덧붙여, 이와 같이 축적 용량을 구축하는 중간 도전층과 용량선 중 적어도 한쪽이 도전성의 차광막으로 구성되어, 채널 영역을 상측에서 피복하기 때문에, 상측으로부터의 입사광에 대하여 채널 영역을 차광할 수 있다. 이 때문에, 채널 영역에서의 입사광에 기인한 광전 효과에 의한 광 리크 전류의 발생을 효과적으로 방지할 수 있다. 게다가, 이러한 차광막을 별도로 형성하는 경우에 비해 적층 구조 및 제조 프로세스의 단순화를 도모할 수 있다.
한편, 데이터선과 소스 영역 및 드레인 영역의 한쪽과의 사이에도 중간 도전층과 동일막으로 이루어지는 섬 형상의 중계 접속용의 도전층을 설치할 수도 있다. 또한, 본 형태에서 전술한 하측 차광막을 설치하면 채널 영역을 상하로부터 차광할 수 있기 때문에 한층 더 효과적이다.
이 형태에서 상기 축적 용량은 평면적으로 보아 상기 주사선에 중첩되는 영역에 적어도 부분적으로 설치할 수도 있다.
이와 같이 구성하면, 주사선에 중첩되는 영역에도 축적 용량을 장착할 수 있기 때문에, 각 화소에 있어서의 개구 영역을 좁히지 않고, 축적 용량을 증대시키는 것이 가능해진다.
혹은 이 형태에서 상기 축적 용량은 평면적으로 보아 상기 데이터선에 중첩되는 영역에 적어도 부분적으로 설치할 수도 있다.
이와 같이 구성하면, 데이터선에 중첩되는 영역에도 축적 용량을 장착할 수 있기 때문에, 각 화소에 있어서의 개구 영역을 좁히지 않고, 축적 용량을 증대시키는 것이 가능해진다.
본 발명의 전기 광학 장치는 상기 과제를 해결하기 위해서, 상술한 본 발명의 전기 광학 기판 장치(단, 상술한 각종 형태를 포함함)와, 상기 전기 광학 기판 장치에 대향 배치된 대향 기판과, 상기 대향 기판과 상기 전기 광학 기판 장치의 사이에 삽입된 전기 광학 물질을 구비한다.
본 발명의 전기 광학 장치에 의하면, 상술한 본 발명의 전기 광학 기판 장치를 구비하여 구성되어 있기 때문에, 밝고 고품위의 화상을 표시 가능하다.
본 발명의 전자 기기는 상기 과제를 해결하기 위해서 상술한 본 발명의 전기 광학 장치를 구비한다.
본 발명의 전자 기기는 상술한 본 발명의 전기 광학 장치를 구비하여 구성되어 있기 때문에, 밝고 고품위의 화상 표시가 가능한, 예컨대 프로젝터, OA 기기에 장착되는 표시 장치, 휴대 전화의 표시 장치 등의 각종 전자 기기를 실현할 수 있다.
본 발명의 전기 광학 기판 장치의 제조 방법은 상기 과제를 해결하기 위해서, 상술한 본 발명의 전기 광학 기판 장치에 있어서의 콘택트 홀을 구비한 형태를 제조하는 제조 방법으로서, 상기 단결정 반도체층상에 상기 층간 절연막을 형성하는 제 1 성막 공정과, 상기 층간 절연막에 대하여 상기 콘택트 홀을 개공하는 개공 공정과, 상기 콘택트 홀이 개공된 층간 절연막상에 상기 P형 도전층으로 되는 소정 종류의 재료막을 형성하는 제 2 성막 공정과, 상기 형성된 재료막에 대하여 이온 주입에 의해 이온을 주입함으로써 상기 P형 도전층을 형성하는 이온 주입 공정을 포함하고 있고, 상기 이온 주입 공정에서 상기 이온을 주입하는 것은 상기 콘택트 홀의 측면에 형성된 상기 재료막 부분에 상기 이온이 주입되도록 상기 콘택트 홀의 중심선에 대하여 소정 각도 X만큼 기울여 실행되고, 또한 상기 소정 각도 X는 상기 콘택트 홀의 저면에 형성된 상기 재료막 부분에 상기 이온이 주입되는 범위 내로 설정되어 있다.
본 발명의 전기 광학 기판 장치의 제조 방법에 의하면, 콘택트 홀이 개공된 층간 절연막상에 소스 전극 혹은 드레인 전극을 이루는 P형 도전층을 형성할 때는 우선, 예컨대 폴리실리콘 등의 P형 도전층으로 되는 소정 종류의 재료막을 CVD(화학 증착)법 등에 의해 형성한다. 그 후, 이 형성된 재료막에 대하여, 예컨대 B(붕소) 등의 이온을 이온 주입에 의해 주입함으로써 P형 도전층을 형성한다.
여기서 특히, 콘택트 홀의 측면은 기판상에 깍아 세운 듯이 서 있기 때문에, 가령 이온 주입 공정에서, 콘택트 홀의 중심선을 따라 즉 콘택트 홀의 측면을 따라 이온을 주입한다면, 상기 측면에 형성된 재료막 부분에 이온을 주입하는 것은 거의 또는 실제상 전혀 실행할 수 없다. 그렇다고 해서, 가령 이온 주입 공정에서, 콘택트 홀의 중심선에 대하여 크게 경사진 방향으로 이온을 주입한다면, 이번에는 콘택트 홀의 저면에 형성된 재료막 부분에 이온을 주입하는 것이 거의 또는 실제상 전혀 실행할 수 없게 된다. 확실히, 콘택트 홀의 가장자리 및 주변 부분이 콘택트 홀의 저면에 비스듬히 대향하는 이온 경로를 방해하기 때문이다. 아무튼, 콘택트 홀 내의 재료막을 균일하게 저저항화하는 것이 곤란 혹은 불가능하게 되고, 화소 전극 또는 데이터선과 소스 영역 또는 드레인 영역의 사이에 P형 도전층에 의해 양호한 전기적 접속 상태를 실현하기 곤란해진다.
그럼에도 불구하고, 본 발명에 의하면 이온 주입 공정에서의 이온의 주입은 콘택트 홀의 중심선에 대하여 소정 각도 X만큼 기울여 실행되기 때문에, 콘택트 홀의 측면에 형성된 재료막 부분에 이온이 주입된다. 동시에, 상기 소정 각도 X는 콘택트 홀의 저면에 형성된 재료막 부분에 이온이 주입되는 범위 내로 설정되어 있기 때문에, 콘택트 홀의 저면에 형성된 재료막 부분에도 이온을 주입할 수 있다. 따라서, 콘택트 홀 내의 재료막을 비교적 용이하게 저저항화하는 것이 가능해져, 화소 전극 또는 데이터선과 소스 영역 또는 드레인 영역과의 사이에 P형 도전층에 의해 양호한 전기적 접속 상태를 실현하는 것이 가능해진다. 이 때문에, 최종적으로는 표시 화상의 품위 향상을 도모할 수 있다.
이상과 같이, 상술한 본 발명의 전기 광학 기판 장치에 있어서의 콘택트 홀 을 구비한 형태를 이온 주입 공정을 이용하여 비교적 용이하게 제조하는 것이 가능해진다.
본 발명의 전기 광학 기판 장치의 제조 방법의 일 형태에서는, 상기 이온 주입 공정에서, 상기 이온 주입은 상기 콘택트 홀의 중심선에 대하여 서로 앞뒤가 바뀌거나 또는 동시에 복수 방향으로 상기 소정 각도 X만큼 기울여 실행되고, 상기 소정 각도 X는 상기 복수 방향의 각각에 대하여 상기 콘택트 홀의 저면의 중앙에 위치하는 상기 재료막 부분에 상기 이온이 주입되는 범위 내로 설정되어 있다.
이 형태에 의하면 이온 주입 공정에서는, 예컨대 서로 앞뒤를 바꾸어 또는 동시에 사방으로 기울여 이온이 주입된다. 여기서 특히, 콘택트 홀의 저면의 각 영역에 대해서는 경사의 방위에 따라 다른 영역을 향하는 이온 경로가 콘택트 홀의 가장자리 및 주변 부분에 의해 방해받는 동시에, 경사 방위에 따라 다른 영역을 향하는 이온 경로가 콘택트 홀의 가장자리 및 주변 부분에 의해 방해받지 않는다. 게다가 콘택트 홀의 측면의 각 영역에 대해서도, 경사의 방위에 따라 다른 영역을 향하는 이온 경로가 콘택트 홀의 가장자리 및 주변 부분에 의해 방해받는 동시에, 경사 방위에 따라 다른 영역을 향하는 이온 경로가 콘택트 홀의 가장자리 및 주변 부분에 의해 방해받지 않는다. 따라서, 이온의 주입의 경사 방위를 변환함으로써, 콘택트 홀의 저면의 각 영역에 대하여 이온이 주입되는 영역을 변환할 수 있다. 이 때문에, 예컨대 콘택트 홀의 중앙을 둘러싸고 삼방, 사방, 팔방, 전체 방위 등, 경사의 방위를 적절한 방위로 변환함으로써, 콘택트 홀의 저면에서의 이온이 주입되는 영역을 상기 저면의 대부분 혹은 전체 영역으로 하는 것이 가능해진다. 동시 에, 콘택트 홀의 측면에 대해서도, 이온이 주입되는 영역을 거의 대부분 혹은 전체 영역으로 하는 것이 가능해진다. 따라서, 콘택트 홀 내의 재료막을 비교적 용이하게 저저항화하는 것이 가능해지고, 화소 전극 또는 데이터선과 소스영역 또는 드레인 영역과의 사이에 P형 도전층에 의해 양호한 전기적 접속 상태를 실현하는 것이 가능해진다.
본 발명의 전기 광학 기판 장치의 제조 방법의 일 형태에서는, 상기 개공 공정에서 상기 콘택트 홀은 기둥 형상으로 개공되고, 상기 이온 주입 공정에서 상기 소정 각도 X는 상기 콘택트 홀의 직경을 a로 하고, 상기 콘택트 홀의 깊이를 e로 하고, 상기 재료막의 막 두께를 c로 할 때, 0<X≤tan-1{(a-2c)/2e}를 만족하도록 설정된다.
이 형태에서 콘택트 홀은 예컨대 원기둥 형상, 각기둥 형상 등, 기둥 형상으로 개공된다. 따라서, 그 측면에 형성되는 재료막 부분은 깎아 세운 듯이 서 있다. 그럼에도 불구하고, 이온 주입 공정에 따른 소정 각도 X는 0<X로 설정되기 때문에, 콘택트 홀의 측면에 형성되는 재료막 부분에 이온을 주입할 수 있다. 게다가, X≤tan-1{(a-2c)/2e}를 만족시키도록 소정 각도 X가 설정되기 때문에, 콘택트 홀의 저면의 중앙에도 이온을 주입할 수 있다. 따라서, 전술한 바와 같이 이온 주입의 경사 방위는, 예컨대 서로 앞뒤가 바뀌거나 또는 동시에 사방 등의 복수 방향으로 설정함으로써 콘택트 홀의 저면 및 측면의 대부분 혹은 전체 영역에 이온을 주입하는 것도 가능해진다.
혹은 본 발명의 전기 광학 기판 장치의 제조 방법의 다른 형태에서는, 상기 개공 공정에서, 상기 콘택트 홀은 상기 층간 절연막측으로부터 상기 도전층측을 향하여 확장되는 원추대 형상 혹은 각추대 형상으로 개방되며, 상기 이온 주입 공정에서 상기 소정 각도 X는 상기 콘택트 홀의 저면에 있어서의 직경을 a로 하고, 상기 콘택트 홀의 입구측의 가장자리에 있어서의 직경을 d로 하고, 상기 콘택트 홀의 깊이를 e로 하고, 상기 재료막의 막 두께를 c로 할 때, 0≤X≤tan-1{(d-a)/2e}를 만족시키도록 설정된다.
이 형태에서는, 콘택트 홀은 도전층측을 향해 확장되는, 즉 기판상에서 상측을 향해 개방된 원추대 형상 혹은 각추대 형상으로 개방된다. 따라서, 그 측면에 형성된 재료막 부분은 경사를 이루어 깍아 세운 듯이 서 있다. 그런데, 이온 주입 공정에 따른 소정 각도 X는 0≤X로 설정되기 때문에, 콘택트 홀의 측면에 형성되는 재료막 부분에 이온을 주입할 수 있다. 특히, 콘택트 홀의 측면에 경사가 있기 때문에, 그 비율에 따라 가령 X=0이어도 콘택트 홀의 측면에 형성되는 재료막 부분에 이온을 주입할 수 있다. 게다가 X≤tan-1{(d-a)/2e}를 만족시키도록 소정 각도 X가 설정되기 때문에, 콘택트 홀의 저면의 중앙에도 이온을 주입할 수 있다. 따라서, 전술한 바와 같이 이온 주입의 경사 방위를, 예컨대 서로 앞뒤를 바꾸거나 또는 동시에 사방 등의 복수 방위로 함으로써, 콘택트 홀의 저면 및 측면의 대부분 혹은 전체 영역에 이온을 주입하는 것도 가능해진다.
혹은 본 발명의 전기 광학 기판 장치의 제조 방법의 다른 형태에서는, 상기 개공 공정에서, 상기 콘택트 홀은 상기 층간 절연막측으로부터 상기 도전층측을 향하여 확장되는 원추대 형상 혹은 각추대 형상에 개방된 제 1 콘택트 홀 부분과 상기 제 1 부분의 바닥으로부터 연속하여 기둥 형상으로 개방된 제 2 콘택트 홀 부분으로 구성되도록 개방되고, 상기 이온 주입 공정에서 상기 소정 각도 X는 상기 제 2 콘택트 홀 부분의 직경을 a로 하고, 상기 제 1 콘택트 홀 부분의 입구측의 가장자리에서의 직경을 d로 하고, 상기 제 1 콘택트 홀 부분의 깊이를 e로 하고, 상기 제 2 콘택트 홀 부분의 깊이를 b로 하고, 상기 재료막의 막 두께를 c로 할 때, 0<X≤(a-2c)/2(csinY+b-c) 단, Y=tan-1{(d-a)/2e}를 만족시키도록 설정된다.
이 형태에서는, 콘택트 홀은 도전층측을 향해 확장되는 원추대 형상 혹은 각추대 형상으로 개방된 제 1 콘택트 홀 부분과 상기 제 1 부분의 바닥으로부터 연속하여 기둥 형상으로 개방된 제 2 콘택트 홀 부분으로 구성된다. 즉 기판상의 콘택트 홀의 바닥측에 제 2 콘택트 홀 부분으로서 전술한 기둥 형상의 콘택트 홀이 개방되고, 그 콘택트 홀로부터 상측(콘택트 홀의 입구측)에 연속하여 전술한 원추대 형상 혹은 각추대 형상의 콘택트 홀이 제 1 콘택트 홀 부분으로 개방되어 있다. 따라서, 제 1 콘택트 홀 부분의 측면에 형성되는 재료막 부분은 경사를 이루어 깎아 세운 듯이 서 있다. 또한, 제 2 콘택트 홀 부분의 측면에 형성되는 재료막 부분은 거의 수직하게 깎아 세운 듯이 서 있다. 그런데, 이온 주입 공정에 따른 소정 각도 X는 0<X로 설정되기 때문에, 제 1 및 제 2 콘택트 홀 부분의 측면에 형성되는 재료막 부분에 이온을 주입할 수 있다. 게다가, X≤(a-2c)/2(csinY+b-c) 단, Y=tan-1{(d-a)/2e}를 만족시키도록 소정 각도 X가 설정되기 때문에, 제 2 콘택트 홀 부분의 저면의 중앙에도 이온을 주입할 수 있다. 따라서, 전술한 바와 같이 이온 주입의 경사 방위를, 예컨대 서로 앞뒤를 바꾸거나 또는 동시에 사방 등의 복수 방향으로 함으로써, 콘택트 홀의 저면 및 측면의 대부분 혹은 전체 영역에 이온을 주입하는 것도 가능해진다.
본 발명의 기판 장치의 제조 방법은 상기 과제를 해결하기 위해서, 기판상에 구멍을 낸 층간 절연막과 상기 층간 절연막상에 형성되는 동시에 상기 구멍 내에 설치된 도전층을 구비하고, 상기 도전층으로부터 전자 소자 혹은 전자 회로의 적어도 일부가 상기 기판상에 구성되는 기판 장치를 제조하는 기판 장치의 제조 방법으로서, 상기 층간 절연막에 대하여 상기 구멍을 내는 공정과, 상기 구멍을 낸 층간 절연막상에 상기 도전층으로 구성되는 소정 종류의 재료막을 형성하는 공정과, 상기 형성된 재료막에 대하여 이온 주입에 의해 이온을 주입함으로써 상기 도전층을 형성하는 이온 주입 공정을 포함하고 있고, 상기 이온 주입 공정에서 상기 이온의 주입은 상기 구멍의 측면에 형성된 상기 재료막 부분에 상기 이온이 주입되도록 상기 구멍의 중심선에 대하여 소정 각도 X만큼 기울여 실행되고, 또한 상기 소정 각도 X는 상기 구멍의 저면에 형성된 상기 재료막 부분에 상기 이온이 주입되는 범위 내로 설정되어 있다.
본 발명의 기판 장치의 제조 방법에 의하면, 구멍을 낸 층간 절연막상에 전자 소자 혹은 전자 회로의 적어도 일부가 되는 도전층을 형성할 때는, 우선 예컨대 폴리실리콘 등의 도전층으로 되는 소정 종류의 재료막을 CVD(화학 증착)법 등에 의해 형성한다. 그 후 이 형성된 재료막에 대하여, 예컨대 B(붕소) 등의 이온을 이온 주입에 의해 주입함으로써 도전층을 형성한다.
여기서 특히 구멍의 측면은 기판상에 깎아 세운 듯이 서 있기 때문에, 가령 이온 주입 공정에서 구멍의 중심선을 따라 즉 구멍의 측면을 따라 이온을 주입한다면 상기 측면에 형성된 재료막 부분에 이온을 주입하는 것은 거의 또는 실제상 전혀 불가능하다. 그렇다고 해서, 가령 이온 주입 공정에서 구멍의 중심선에 대하여 크게 경사진 방향에서 이온을 주입한다면, 이번에는 구멍의 저면에 형성된 재료막 부분에 이온을 주입하는 것이 거의 또는 실제상 전혀 불가능하게 된다. 아마, 구멍의 가장자리 및 주변 부분이 구멍의 저면으로 경사져 향하는 이온 경로를 방해하기 때문이다. 아무튼, 구멍 내의 재료막을 균일하게 저저항화하는 것이 곤란하거나 혹은 불가능해져, 도전층에 의해 양호한 전자 소자 혹은 전자 회로를 구축하기 곤란하게 된다.
그런데, 본 발명에 의하면 이온 주입 공정에서의 이온의 주입은 구멍의 중심선에 대하여 소정 각도 X만큼 기울여 실행되기 때문에, 구멍의 측면에 형성된 재료막 부분에 이온이 주입된다. 동시에, 상기 소정 각도 X는 구멍의 저면에 형성된 재료막 부분에 이온이 주입되는 범위 내로 설정되어 있기 때문에, 구멍의 저면에 형성된 재료막 부분에도 이온을 주입할 수 있다. 따라서, 구멍 내의 재료막을 비교적 용이하게 저저항화하는 것이 가능해지고, 도전층에 의해 양호한 전자 소자 혹은 전자 회로를 구축하는 것이 가능해진다.
본 발명의 기판 장치의 제조 방법의 일 형태에서는, 상기 기판 장치는 상기 기판상에 상기 구멍을 거쳐 상기 도전층과 접속된 다른 도전층을 더 구비하여 구성되고, 상기 다른 도전층상에 상기 층간 절연막을 형성하는 공정을 더 포함한다.
이 형태에 의하면, 콘택트 홀로서 기능하는 구멍을 이용하고, 층간 절연막으로 층간 절연된 두개의 도전층을 포함하여 구성되는 전자 소자 혹은 전자 회로를 기판상에 구축할 수 있다.
혹은 본 발명의 기판 장치의 제조 방법의 다른 형태에서는, 상기 구멍을 내는 공정에서, 상기 구멍은 상기 층간 절연막을 관통하지 않고 홈 형상 혹은 오목 형상으로 형성된다.
이 형태에 의하면, 구멍은 관통하지 않아, 콘택트 홀로서 이용되는 일이 없다. 그런데 각종 요청이나 장치 수단에 따라, 요철이 존재하는 층간 절연막의 표면에 도전층을 형성하는 것이 필요하거나 혹은 바람직한 전자 소자 혹은 전자 회로에 관련된 기판 장치를 제조하는 경우가 있다. 이러한 경우에도 본 발명에 있어서 상술한 효과는 상응하여 발휘된다.
본 발명의 기판 장치의 제조 방법의 다른 형태에서는, 상기 이온 주입 공정에서, 상기 이온의 주입은 상기 구멍의 중심선에 대하여 서로 앞뒤를 바꾸거나 또는 동시에 복수 방향으로 상기 소정 각도 X만큼 기울여 실행되고, 상기 소정 각도 X는 상기 복수 방위의 각각에 대해서 상기 구멍의 저면의 중앙에 위치하는 상기 재료막 부분에 상기 이온이 주입되는 범위 내로 설정되어 있다.
이 형태에 의하면, 이온 주입 공정에서, 예컨대 서로 앞뒤를 바꾸거나 또는 동시에 사방으로 기울여 이온이 주입된다. 여기서 특히, 구멍 저면의 각 영역에 대해서는 경사 방위에 따라 다른 영역을 향하는 이온 경로가 구멍의 가장자리 및 주변 부분에 의해 방해받는 동시에, 경사 방위에 따라 다른 영역을 향하는 이온 경로가 구멍의 가장자리 및 주변 부분에 의해 방해받지 않는다. 게다가, 구멍의 측면의 각 영역에 대해서도 경사 방위에 따라 다른 영역을 향하는 이온 경로가 구멍의 가장자리 및 주변 부분에 의해 방해받는 동시에, 경사 방위에 따라 다른 영역을 향하는 이온 경로가 구멍의 가장자리 및 주변 부분에 의해 방해받지 않는다. 따라서, 이온 주입의 경사 방위를 변환함으로써, 구멍의 저면의 각 영역에 대해서 이온이 주입되는 영역을 변환할 수 있다. 이 때문에, 예컨대 구멍의 중앙을 둘러싸고 삼방, 사방, 팔방, 전체 방위 등, 경사 방위를 적절한 방향으로 변환함으로써, 구멍의 저면에서의 이온이 주입되는 영역을 상기 저면의 대부분 혹은 전체 영역으로 하는 것이 가능해진다. 동시에, 구멍의 측면에 대해서도 이온이 주입되는 영역을 거의 대부분 혹은 전체 영역으로 하는 것이 가능해진다. 따라서, 구멍 내의 재료막을 비교적 용이하게 저저항화하는 것이 가능해진다.
본 발명의 기판 장치의 제조 방법의 일 형태에서는, 상기 구멍을 내는 공정에서, 상기 구멍은 기둥 형상으로 개방되고, 상기 이온 주입 공정에서, 상기 소정 각도 X는 상기 구멍의 직경을 a로 하고, 상기 구멍의 깊이를 e로 하고, 상기 재료막의 막 두께를 c로 할 때, 0<X≤tan-1{(a-2c)/2e}를 만족시키도록 설정된다.
이 형태에서, 구멍은, 예컨대 원기둥 형상, 각기둥 형상 등, 기둥 형상으로 개방된다. 따라서, 그 측면에 형성된 재료막 부분은 깎아 세운 듯이 서 있다. 그런데, 이온 주입 공정에 따른 소정 각도 X는 0<X로 설정되므로, 구멍의 측면에 형성된 재료막 부분에 이온을 주입할 수 있다. 게다가, X≤tan-1{(a-2c)/2e}를 만족하도록 소정 각도 X가 설정되기 때문에, 구멍의 저면의 중앙에도 이온을 주입할 수 있다. 따라서, 전술한 바와 같이 이온 주입의 경사 방위를, 예컨대 서로 앞뒤를 바꾸거나 또는 동시에 사방 등의 복수 방향으로 함으로써 구멍의 저면 및 측면의 대부분 혹은 전체 영역에 이온을 주입하는 것도 가능해진다.
혹은 본 발명의 기판 장치의 제조 방법의 다른 형태에서는, 상기 구멍을 내는 공정에서, 상기 구멍은 상기 층간 절연막측으로부터 상기 도전층측을 향하여 확장되는 원추대 형상 혹은 각추대 형상으로 개방되고, 상기 이온 주입 공정에서 상기 소정 각도 X는 상기 구멍의 저면에 있어서의 직경을 a로 하고, 상기 구멍의 입구측의 가장자리에 있어서의 직경을 d로 하고, 상기 구멍의 깊이를 e로 하고, 상기 재료막의 막 두께를 c로 할 때, 0≤X≤tan-1{(d-a)/2e}를 만족하도록 설정된다.
이 형태에서, 구멍은 도전층측을 향해 확장되는, 즉 기판상에서 상측을 향해 개방된 원추대 형상 혹은 각추대 형상으로 개방된다. 따라서, 그 측면에 형성되는 재료막 부분은 기울여 깎아 세운 듯이 서 있다. 그런데, 이온 주입 공정에 따른 소정 각도 X는 0≤X로 설정되기 때문에, 구멍의 측면에 형성되는 재료막 부분에 이온을 주입할 수 있다. 특히, 구멍의 측면에 경사가 있기 때문에, 그 비율에 따라 가령 X=0이어도 구멍의 측면에 형성되는 재료막 부분에 이온을 주입하는 것도 가능하다. 게다가 X≤tan-1{(d-a)/2e}를 만족시키도록 소정 각도 X가 설정되기 때문에, 구멍의 저면의 중앙에도 이온을 주입할 수 있다. 따라서, 전술한 바와 같이 이온 주입의 경사 방위를, 예컨대 서로 앞뒤를 바꾸거나 또는 동시에 사방 등의 복수 방향으로 함으로써 구멍의 저면 및 측면의 대부분 혹은 전체 영역에 이온을 주입하는 것도 가능해진다.
혹은 본 발명의 기판 장치의 제조 방법의 다른 형태에서는, 상기 구멍을 내는 공정에서, 상기 구멍은 상기 층간 절연막측에서 상기 도전층측을 향해 확장되는 원추대 형상 혹은 각추대 형상으로 개방된 제 1 구멍 부분과 상기 제 1 부분의 바닥으로부터 연속하여 기둥 형상으로 개방된 제 2 구멍 부분으로 구성되도록 개방되고, 상기 이온 주입 공정에서 상기 소정 각도 X는 상기 제 2 구멍 부분의 직경을 a로 하고, 상기 제 1 구멍 부분의 입구측의 가장자리에 있어서의 직경을 d로 하고, 상기 제 1 구멍 부분의 깊이를 e로 하고, 상기 제 2 구멍 부분의 깊이를 b로 하고, 상기 재료막의 막 두께를 c로 할 때, 0<X≤(a-2c)/2(csinY+b-c) 단, Y=tan-1{(d-a)/2e}를 만족시키도록 설정된다.
이 형태에서, 구멍은 도전층측을 향하여 확장되는 원추대 형상 혹은 각추대 형상으로 개방된 제 1 구멍 부분과 상기 제 1 부분의 바닥으로부터 연속하여 기둥 형상으로 개방된 제 2 구멍 부분으로 구성된다. 즉 기판상에 구멍의 바닥측에 제 2 구멍 부분으로서 상술한 기둥 형상의 구멍이 개방되고, 그 구멍으로부터 상측(구멍의 입구측)에 연속하여 상술한 원추대 형상 혹은 각추대 형상의 구멍이 제 1 구멍 부분으로서 개방되어 있다. 따라서, 제 1 구멍 부분의 측면에 형성되는 재료막 부분은 기울여 깎아 세운 듯이 서 있다. 또한, 제 2 구멍 부분의 측면에 형성되는 재료막 부분은 거의 수직하게 깎아 세운 듯이 서 있다. 그런데, 이온 주입 공정에 따른 소정 각도 X는 0<X로 설정되기 때문에, 제 1 및 제 2 구멍 부분의 측면에 형성되는 재료막 부분에 이온을 주입할 수 있다. 게다가, X≤(a-2c)/2(csinY+b-c) 단, Y=tan-1{(d-a)/2e}를 만족시키도록 소정 각도 X가 설정되기 때문에, 제 2 구멍 부분의 저면의 중앙에도 이온을 주입할 수 있다. 따라서, 전술한 바와 같이 이온 주입의 경사 방위를, 예컨대 서로 앞뒤를 바꾸거나 또는 동시에 사방 등의 복수 방향으로 함으로써 구멍의 저면 및 측면의 거의 혹 전체 영역에 이온을 주입하는 것도 가능해진다.
본 발명의 기판 장치의 제조 방법의 다른 형태에서는, 상기 이온 주입 공정에서, 상기 이온의 주입은 폴리실리콘을 포함하여 이루어지는 상기 재료막을 P형의 도핑된 폴리실리콘으로 이루어지는 상기 도전층으로 하도록 설정된다.
이 형태에 의하면, P형의 도핑된 폴리실리콘으로 이루어지는 도전층에 의해, 양호한 전자 소자 혹은 전자 회로를 구축하는 것이 가능해진다.
본 발명의 이와 같은 작용 및 다른 이득은 다음에 설명하는 실시예에 의해 명확해진다.
이하, 본 발명의 실시예를 도면에 근거하여 설명한다.
(전기 광학 기판 장치)
도 1은 본 발명의 실시예인 전기 광학 기판 장치의 단면도이다. 본 실시예의 전기 광학 기판 장치는, 예컨대 후술하는 전기 광학 장치를 구성하는 한 쌍의 기판 중의 TFT 어레이 기판측을 구성하는 것이지만, 그 용도는 특별히 이에 한정되는 것이 아니다.
도 1에 있어서, 전기 광학 기판 장치(200)는, 기판(10)상에, 하측 차광막(11a), 제 1 하지(下地) 절연막(12), 제 2 하지 절연막(13), 화소 스위칭용의 TFT(30)를 구성하는 단결정 실리콘층으로 이루어진 반도체층(1a), TFT(30)를 구성하는 게이트 전극을 포함하는 주사선(3a), TFT(30)를 구성하는 게이트 절연막을 포함하는 절연막(2), 제 1 층간 절연막(41), TFT(30)의 소스 전극(303) 및 축적 용량(70)의 화소 전위측 용량 전극을 포함하는 TFT(30)의 드레인 전극(302), 축적 용량(70)의 유전체막(75), 축적 용량(70)의 고정 전위측 용량 전극을 포함하는 용량선(300), 제 2 층간 절연막(42), 데이터선(6a), 제 3 층간 절연막(43) 및 화소 전극(9a)을 이 순서로 구비하여 구성되어 있다.
기판(10)은 유리 기판, 석영 기판, 실리콘 기판 등으로 구성되고, 상기 전기 광학 기판 장치를 투과형으로 하는 경우에는 투명 기판으로 되며, 전기 광학 기판 장치를 반사형으로 하는 경우에는 불투명 기판으로 된다.
하측 차광막(11a)은 예컨대, Ti(티타늄), Cr(크롬), W(텅스텐), Ta(탄탈), Mo(몰리브덴) 등의 고융점 금속 중의 적어도 하나를 포함하는 금속 단체, 합금, 금속 실리사이드, 폴리사이드, 이들을 적층한 것 등으로 구성된다. 하측 차광막(11a)은 TFT(30)를 구성하는 반도체층(1a) 중 적어도 채널 영역(1a')을 도면의 하측으로부터 덮음으로써, 도면의 하측으로부터 TFT(30)을 향하는 복귀 광을 차광한다.
제 1 하지 절연막(12)은 기판(10)의 전체면에 형성됨으로써, 기판(10)의 표면의 연마시에 있어서의 거칠기나 세정 후에 남는 오물 등에 의한 TFT(30) 특성의 열화를 방지하는 기능을 갖는다. 하지 절연막(12)은 예컨대, 상압(常壓), 감압 CVD법, 플라즈마 CVD법 등에 의해 TEOS(테트라·에틸·오르소·실리케이트) 가스, TEB(테트라·에틸·보트레이트) 가스, TMOP(테트라·메틸·옥시·포스레이트) 가스 등을 이용하여, NSG(비도핑형·실리케이트·유리), PSG(인·실리케이트·유리), BSG(붕소·실리케이트·유리), BPSG(붕소·인·실리케이트·유리) 등을 적층한 혹은 단층의 실리케이트 유리막, 질화 실리콘막이나 산화 실리콘막 등으로 형성한다. 그 막 두께는, 예컨대 약 500 내지 2000㎚ 정도로 한다.
제 1 하지 절연막(12)의 표면에는 CMP 처리가 실시되어 평탄화되어 있고, 이 평탄화된 표면에 반도체층(1a)이 형성된 제 2 하지 절연막(13)이 접합되어 있다. 즉, 본 실시예에서 제 2 하지 절연막(13)은 내장 산화막으로 되고, 그 위에 단결정 실리콘막으로 구성되는 반도체층(1a)이 형성된 SOI 구조가 구축되어 있다. 예컨대, 별도로 준비한 반도체 기판상에 우선 반도체층(1a)을 형성하고, 이 표면을 산화함으로써 제 2 하지 절연막(13)을 형성하며, 이 제 2 하지 절연막(13)의 표면과 제 1 하지 절연막(12)의 표면을 접합하여 열 처리한 후에, 반도체층(1a)을 남기도록 반도체 기판을 분리함으로써, 이러한 SOI 구조를 얻을 수 있다. 관련된 반도체층(1a)의 두께는, 예컨대 약 30 내지 150㎚이고, 절연막(2)의 두께는, 예컨대 약 20 내지 150㎚이다.
화소 스위칭용의 TFT(30)는 LDD(Lightly Doped Drain) 구조를 갖고 있고, 주사선(3a)의 일부로 구성되는 게이트 전극, 상기 주사선(3a)으로부터의 전계에 의해 채널이 형성되는 반도체층(1a)의 채널 영역(1a'), 주사선(3a)과 반도체층(1a)을 절연하는 게이트 절연막을 포함하는 절연막(2), 반도체층(1a)의 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c), 반도체층(1a)의 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e), 소스 전극(303) 및 드레인 전극(302)을 구비하여 구성되어 있다.
주사선(3a)상에는 고농도 소스 영역(1d)과 소스 전극(303)을 통하게 하는 콘택트 홀(82) 및 고농도 드레인 영역(1e)과 드레인 전극(302)을 통하게 하는 콘택트 홀(83)이 각각 형성된 제 1 층간 절연막(41)이 형성되어 있다. 제 1 층간 절연막(41)은, 예컨대 실리케이트 유리막, 질화 실리콘막, 산화 실리콘막 등으로 형성되고, 그 막 두께는 예컨대 약 500 내지 2000㎚ 정도로 한다.
고농도 드레인 영역(1e)에는 화소 전극(9a)이 콘택트 홀(83, 85)을 거쳐 중계 접속용의 도전층으로도 기능하는 드레인 전극(302)에 의해 중계 접속되어 있다. 고농도 소스 영역(1d)에는 데이터선(6a)이 콘택트 홀(81, 82)을 거쳐 중계 접속용의 도전층으로도 기능하는 소스 전극(303)에 의해 중계 접속되어 있다.
드레인 전극(302)의 일부로 구성되는 화소 전위측 용량 전극상에는 유전체막(301)을 거쳐 고정 전위측 용량 전극을 포함하는 용량선(300)이 형성되어 있다. 용량선(300)은, 예컨대 Ti, Cr, W, Ta, Mo 등의 고융점 금속 중 적어도 하나를 포함하는 금속 단체, 합금, 금속 실리사이드, 폴리사이드, 이들을 적층한 것 등으로 구성된다. 본 실시예에서는 이와 같이 드레인 전극(302)의 일부와 용량선(300)의 일부가 유전체막(301)을 거쳐 대향 배치됨으로써, 축적 용량(70)이 구축되어 있다.
용량선(300)상에는 소스 전극(303)과 데이터선(6a)을 통하게 하는 콘택트 홀(81) 및 드레인 전극(302)과 화소 전극(9a)을 통하게 하는 콘택트 홀(85)이 각각 형성된 제 2 층간 절연막(42)이 형성되어 있다. 제 2 층간 절연막(42)은 예컨대 실리콘 유리막, 질화 실리콘막, 산화 실리콘막 등으로 형성되고, 그 막 두께는 예컨대 약 500 내지 2000㎚ 정도로 한다.
제 2 층간 절연막(42)상에는 데이터선(6a)이 형성되어 있고, 이들의 위에는 또한 드레인 전극(302)으로의 콘택트 홀(85)이 형성된 제 3 층간 절연막(43)이 형성되어 있다. 관련된 데이터선(6a)은 예컨대, 스퍼터링, 포토리소그래피, 에칭 등에 의해 소정 패턴을 갖도록 Al(알루미늄) 등의 저저항 금속막으로 형성되고, 그 막 두께는 배선 폭에 따라 필요한 도전성이 얻어지도록, 예컨대 수백 ㎚ 정도로 된다. 그 외에 제 3 층간 절연막(43)은 예컨대 실리콘 유리막, 질화 실리콘막, 산화 실리콘막 등으로 형성되고, 그 막 두께는 예컨대 약 500 내지 2000㎚ 정도로 한다.
화소 전극(9a)은 이와 같이 구성된 제 3 층간 절연막(7)의 표면에 설치되어 있다. 화소 전극(9a)은 예컨대 스퍼터링, 포토리소그래피, 에칭 등에 의해 ITO(Indium Tin 0xide) 막 등의 투명 도전성막으로 형성한다. 또한, 후술하는 전기 광학 장치와 같이 러빙 처리가 실시된 배향막(配向膜)을 형성해도 무방하다.
상술한 바와 같은 구성을 갖는 본 실시예의 전기 광학 기판 장치로서 특히, 반도체층(1a)은 N형 단결정 실리콘으로 구성되고, 그 속에 P형의 고농도 소스 영역(1d) 및 P형의 저농도 소스 영역(1b) 및 P형의 고농도 드레인 영역(1e) 및 P형의 저농도 소스 영역(1c)이 형성되어 있다. 즉, TFT(30)는 강화형 P 채널 M0S 트랜지스터로 구성되어 있다.
여기서 도 2에 비교예로서의 SOI 구조를 갖는 N 채널 MOS 트랜지스터에 있어서의 게이트 전압(｜Vg｜)에 대한 드레인 전류(｜Id｜)의 특성을 각종 드레인 전압(｜Vd｜)에 대하여 나타낸다. 또한, 도 3에 본 실시예와 같은 S0I 구조를 갖는 P 채널 M0S 트랜지스터에 있어서의 게이트 전압(｜Vg｜)에 대한 드레인 전류(｜Id｜)의 특성을 각종의 드레인 전압(｜Vd｜)에 대하여 도시한다.
도 2에 대응하는 비교예에서는, 전술한 배경 기술과 같은 동작 중에 반도체층 속에 축적되는 잉여 캐리어를 뽑아내기 위한 바디 콘택트는 설치되어 있지 않다. 또한, 도 3에 대응하는 본 실시예의 경우에도, 이러한 바디 콘택트는 설치되어 있지 않다. 또한, 비교예에서는 채널 길이를 2.0㎛로 하고, LDD 길이를 1.0㎛로 하고, 채널 폭을 20㎛로 하고 있으며, 본 실시예에서는 채널 길이를 3.0㎛로 하고, LDD 길이를 1.0㎛로 하고, 채널 폭을 20㎛로 하고 있다.
이들 특성도로 알 수 있는 바와 같이, 비교예의 경우에는 드레인 전류(｜Vd ｜)가 작은 동안은 본 실시예의 경우보다도 양호한 트랜지스터 특성을 얻을 수 있다. 이것은 N 채널 MOS 트랜지스터 쪽이 상대적으로 이동도가 높은 전자를 다수 캐리어로 하고 있고, 상대적으로 이동도가 낮은 정공을 다수 캐리어로 하는 P 채널 M0S 트랜지스터보다도 기본적으로 고성능인 것에 근거한다.
그러나, 이러한 종류의 전기 광학 기판 장치에서 실용상 이용되는 범위 내에서 드레인 전압(｜Vd｜)이 어느 정도 커지면, 비교예에서는 양호한 트랜지스터 특성을 얻을 수 없게 된다. 이에 대하여, 본 실시예의 경우에는 이러한 종류의 전기 광학 기판 장치에서 실용상 사용되는 범위 내에서 드레인 전압(｜Vd｜)이 어느 정도 커지더라도 양호한 트랜지스터 특성을 얻을 수 있다. 특히 본 실시예에서의 TFT(30)는 SOI 구조를 갖기 때문에, 예컨대 폴리실리콘이나 비결정 실리콘을 반도체층으로서 이용하여 구성한 M0S 트랜지스터에 비해, 그 트랜지스터로서의 성능은 열화하지 않도록 할 수 있다. 그리고, 본 실시예에서는 P 채널형이기 때문에 전술한 정공의 임펙트 이온화율이 작게 되어, N 채널형의 경우와 같이, 전술한 기판 부유 효과에 의한 기생 쌍극자 현상은 실용상 거의 문제가 되지 않는다.
이 때문에, 비교예의 경우에는, 실제상 축적되는 잉여 캐리어를 뽑아내기 위한 바디 콘택트가 필요하게 되는데 비해, 본 실시예에서는 바디 콘택트가 필요하지 않다.
덧붙여 도 1에 도시한 본 실시예에서는 특히, P형의 고농도 소스 영역(1d)에 접속된 소스 전극(303)은 P형 도전층으로 구성된다. 따라서, 양자간에 PN 접합은 존재하지 않아, 양호한 전기적인 접속을 얻을 수 있다. 마찬가지로 P형의 고농도 드레인 영역(1e)에 접속되는 드레인 전극은 P형 도전층으로 구성된다. 따라서, 양자간에 PN 접합은 존재하지 않아, 양호한 전기적인 접속을 얻을 수 있다. 이와 같은 P형 도전층은 예컨대, 폴리실리콘막 등의 도전층을 퇴적한 후에, 이온 주입에 의해 P형으로 도핑함으로써 비교적 용이하게 형성할 수 있다. 또한, 이와 같은 드레인 전극(302) 및 소스 전극(303)의 막 두께는, 예컨대 50 내지 500㎚ 정도로 된다.
한편, 본 실시예에서는, 기판(10)으로서 석영 유리, 유리 등의 투명 기판을 이용하고, 화소 전극(9a)으로도 ITO막 등의 투명 전극을 이용함으로써, 투과형의 전기 광학 기판 장치나 화소 전극(9a) 혹은 화소 전극(9a) 및 기판(10)을 거쳐 광이 반사하는 반사형의 전기 광학 장치를 구축할 수 있다. 혹은, 본 실시예에서는 화소 전극(9a)으로서 Al막 등의 반사 전극을 이용함으로써, 반사형의 전기 광학 기판 장치를 구축할 수 있다. 또한, 반투과 반사 전극 혹은 반투과 반사판을 이용함으로써 반사형과 투과형을 전환 가능한 반투과 반사형의 전기 광학 장치를 구축할 수 있다.
다음으로 이상과 같이 구성된 전기 광학 기판 장치를 구비하여 구성되는, 본 발명의 전기 광학 장치에 따른 실시예를 도면에 근거하여 설명한다. 이하의 실시예는 본 발명의 전기 광학 장치를 액정 장치에 적용한 것이다.
(전기 광학 장치의 전체 구성)
우선, 본 발명의 실시예에 있어서의 전기 광학 장치의 전체 구성에 대하여 도 4 및 도 5를 참조하여 설명한다. 여기서는 전기 광학 장치의 일례인 구동 회로 내장형의 TFT 액티브 매트릭스 구동 방식의 액정 장치를 예로 든다.
도 4는 TFT 어레이 기판을 그 위에 형성된 각 구성 요소와 함께 대향 기판측으로부터 본 평면도이고, 도 5는 도 4의 H-H' 단면도이다.
도 4 및 도 5에 있어서, 본 실시예에 따른 전기 광학 장치에는 도 1에 도시한 전기 광학 기판 장치(200)와 대향 기판(20)이 대향 배치되어 있다.
전기 광학 기판 장치(200)를 구성하는 기판(10)과 대향 기판(20)의 사이에 액정층(50)이 봉입되어 있고, 기판(10)과 대향 기판(20)은 화상 표시 영역(10a)의 주위에 위치하는 밀봉 영역에 설치된 밀봉재(52)에 의해 서로 접착되어 있다. 밀봉재(52)는 양 기판을 접합시키기 위해서, 예컨대 열 경화 수지, 열 및 광 경화 수지, 광 경화 수지, 자외선 경화 수지 등으로 구성되고, 제조 프로세스에 있어서 기판(10)상에 도포된 후, 가열, 가열 및 광 조사, 광 조사, 자외선 조사 등에 의해 경화된 것이다.
이러한 밀봉재(52) 속에는 양 기판 사이의 간격(기판 사이 갭)을 소정의 값으로 하기 위한 유리 섬유 혹은 유리 비드 등의 갭 재료가 혼합되어 있다. 즉, 본 실시예의 전기 광학 장치는 프로젝터의 라이트 밸브용으로서 소형으로 확대 표시를 하는데 적합하다. 단, 상기 전기 광학 장치가 액정 모니터나 액정 텔레비전과 같이 대형으로 등배 표시를 실행하는 액정 장치이면, 이러한 갭 재료는 액정층(50) 속에 포함되어 있어도 무방하다.
대향 기판(20)의 4 구석에는 상하 도통재(106)가 설치되어 있고, 기판(10)에 설치된 상하 도통 단자와 대향 기판(20)에 설치된 대향 전극(21)의 사이에 전기적인 도통을 취한다.
도 4 및 도 5에 있어서, 밀봉재(52)가 배치된 밀봉 영역의 내측에 병행하여, 화상 표시 영역(10a)을 규정하는 차광성의 사각 테두리(53)가 대향 기판(20)측에 설치되어 있다. 사각 테두리(53)는 기판(10)측에 설치할 수도 있다는 것은 말할 필요도 없다. 화상 표시 영역의 주변으로 확장되는 주변 영역 중, 밀봉재(52)가 배치된 밀봉 영역의 외측 부분에는 데이터선 구동 회로(101) 및 외부 회로 접속 단자(102)가 기판(10)의 한변을 따라 설치되어 있고, 주사선 구동 회로(104)가 이 한변에 인접하는 두변을 따라 설치되어 있다. 또한 기판(10)의 남은 한변에는 화상 표시 영역(10a)의 양측에 설치된 주사선 구동 회로(104) 사이를 연결하기 위한 복수의 배선(105)이 설치되어 있다.
도 5에 있어서, 기판(10)상에는 화소 스위칭용의 TFT나 주사선, 데이터선 등의 배선이 형성된 후의 화소 전극(9a)상에 배향막이 형성되어 있다. 그 밖에, 대향 기판(20)상에는 대향 전극(21) 외에, 최상층 부분에 배향막이 형성되어 있다. 또한, 액정층(50)은 예컨대 일종 또는 수종류의 네마틱 액정을 혼합한 액정으로 구성되고, 이들 한 쌍의 배향막 사이에서, 소정의 배향 상태를 취한다.
본 실시예에서는 사각 테두리(53) 아래에 있는 기판(10)상의 영역에 샘플링 회로(118)가 설치되어 있다. 샘플링 회로(118)는 화상 신호선상의 화상 신호를 데이터선 구동 회로(101)로부터 공급되는 샘플링 회로 구동 신호에 따라 샘플링하여 데이터선에 공급하도록 구성되어 있다.
(전기 광학 장치의 회로 구성 및 동작)
다음으로 이상과 같이 구성된 전기 광학 장치에 있어서의 회로 구성 및 동작에 관해서 도 6을 참조하여 설명한다. 도 6은 전기 광학 장치의 화상 표시 영역을 구성하는 매트릭스 형상으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가 회로와 주변 회로를 도시하는 블록도이다.
도 6에 있어서, 본 실시예에서의 전기 광학 장치의 화상 표시 영역을 구성하는 매트릭스 형상으로 형성된 복수의 화소에는 각기, 화소 전극(9a)과 상기 화소 전극(9a)을 스위칭 제어하기 위한 TFT(30)가 형성되어 있고, 화상 신호가 공급되는 데이터선(6a)이 상기 TFT(30)의 소스 전극에 전기적으로 접속되어 있다.
화상 표시 영역(10a) 밖인 주변 영역에는 데이터선(6a)의 일단(도 6의 하단)이 샘플링 회로(118)의 예컨대 TFT로 구성되는 각 스위칭 소자의 드레인에 접속되어 있다. 그밖에, 화상 신호선(115)은 인출 배선(116)을 거쳐 샘플링 회로(118)의 TFT의 소스에 접속되어 있다. 데이터선 구동 회로(101)에 접속된 샘플링 회로 구동 신호선(114)은 샘플링 회로(118)의 TFT의 게이트에 접속되어 있다. 그리고, 화상 신호선(115)상의 화상 신호(S1, S2, ‥, Sn)는 데이터선 구동 회로(101)로부터 샘플링 회로 구동 신호선(114)을 거쳐 샘플링 회로 구동 신호가 공급됨에 따라 샘플링 회로(118)에 의해 샘플링되어 각 데이터선(6a)에 공급되도록구성되어 있다.
이와 같이 데이터선(6a)에 입력한 화상 신호(S1, S2,‥, Sn)는 이 순서로 선순차(線順次)로 공급해도 무방하고, 서로 인접하는 복수의 데이터선(6a)끼리에 대 하여 그룹마다 공급하도록 해도 무방하다.
또한, 화소 스위칭용의 TFT(30)의 게이트에 주사선(3a)이 전기적으로 접속되어 있고, 소정의 타이밍으로 주사선(3a)에 펄스적으로 주사 신호(G1, G2,‥, Gm)를 주사선 구동 회로(104)에 의해, 이 순서로 선순차로 인가하도록 구성되어 있다. 화소 전극(9a)은 TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간만큼 그 스위치를 폐쇄함으로써, 데이터선(6a)에서 공급되는 화상 신호(S1, S2,‥, Sn)를 소정의 타이밍으로 입력한다. 화소 전극(9a)을 거쳐 전기 광학 물질의 일례인 액정에 입력된 소정 레벨의 화상 신호(S1, S2,‥, Sn)는 대향 기판에 형성된 대향 전극(21)과의 사이에 일정 기간 유지된다. 액정은 인가되는 전위 레벨에 의해 분자 집합의 배향이나 질서가 변화함으로써, 광을 변조하여 계조(階調) 표시를 가능하게 한다. 정상 백색(normally white) 모드이면, 각 화소의 단위로 인가된 전압에 따라 입사광에 대한 투과율이 감소하고, 정상 흑색(normally black) 모드이면, 각 화소의 단위로 인가된 전압에 따라 입사광에 대한 투과율이 증가되어, 전체적으로 전기 광학 장치로부터는 화상 신호에 따른 콘트라스트를 갖는 광이 출사된다. 여기서, 유지된 화상 신호가 리크하는 것을 방지하기 위해, 화소 전극(9a)과 대향 전극(21)의 사이에 형성되는 액정 용량과 병렬로 축적 용량(70)을 부가한다. 축적 용량(70)은 후술하는 화소 스위칭용의 TFT(30)의 고농도 드레인 영역(1e)과 정전위(定電位)의 용량선(300)의 사이에 유전체막(301)을 개재하여 형성된다.
또한, 기판(10)상에는 이들 데이터선 구동 회로(101), 주사선 구동 회로(104), 샘플링 회로(118) 등에 부가하여, 복수의 데이터선(6a)에 소정의 전압 레벨의 사전 충전 신호를 화상 신호에 선행하여 각각 공급하는 사전 충전 회로, 제조 도중이나 출하시의 상기 전기 광학 장치의 품질, 결함 등을 검사하기 위한 검사 회로 등을 형성할 수도 있다.
(전기 광학 장치의 화소부에서의 구성)
본 실시예에서의 전기 광학 장치의 화소부에서의 구성에 대하여 도 7 내지 도 9를 참조하여 설명한다. 도 7은 데이터선, 주사선, 화소전극 등이 형성된 전기 광학 장치와 상호 인접하는 복수의 화소군의 평면도이고, 도 8은 도 7의 A-A' 단면도이다. 또한, 도 9는 비교예에 있어서의 바디 콘택트를 나타내는 일 화소에 따른 평면도이다. 또한, 도 8에 있어서는, 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해서 각 층이나 각 부재마다 축척을 상이하게 하고 있다.
도 7에 있어서, 전기 광학 장치의 기판(10)상에는 매트릭스 형상으로 복수의 투명한 화소 전극(9a)[점선부(9a')에 의해 윤곽이 도시되어 있음]이 설치되어 있고, 화소 전극(9a)의 종횡의 경계를 따라 각각 데이터선(6a), 주사선(3a)이 설치되어 있다.
또한, 반도체층(1a) 중 도면에서 사선 영역으로 도시한 채널 영역(1a')에 대향하도록 주사선(3a)이 배치되어 있고, 주사선(3a)은 게이트 전극으로서 기능한다. 이와 같이, 주사선(3a)과 데이터선(6a)이 교차하는 개소에는 각각 채널 영역(1a')에 주사선(3a)이 게이트 전극으로서 대향 배치된 화소 스위칭용의 TFT(30)가 설치 되어 있다.
본 실시예에서는 용량선(300)이 도면에 굵은 선으로 도시한 바와 같이 주사선(3a)의 형성 영역에 중첩하여 형성되어 있다. 보다 구체적으로, 용량선(300)은 주사선(3a)을 따라 연장되는 본선부와, 도 7에서 데이터선(6a)과 교차하는 각 개소로부터 데이터선(6a)을 따라 상측으로 각각 돌출한 돌출부와, 콘택트 홀(84)에 대응하는 개소가 약간 잘록해진 잘록부를 구비하고 있다.
도 7 및 도 8에 도시하는 바와 같이, 데이터선(6a)은 소스 전극(303)을 중계함으로써, 콘택트 홀(81) 및 콘택트 홀(82)을 거쳐 반도체층(1a) 중의 고농도 소스 영역(1d)에 전기적으로 접속되어 있다. 그 밖에, 화소 전극(9a)은 소스 전극(303)과 동일막으로 구성되는 드레인 전극(302)을 중계층으로서 이용하여 중계함으로써, 콘택트 홀(83, 85)을 거쳐 반도체층(1a) 중의 고농도 드레인 영역(1e)에 전기적으로 접속되어 있다.
이와 같이 드레인 전극(302)을 중계층으로서 이용함으로써, 화소 전극(9a)과 TFT(30)를 구성하는 반도체층(1a)의 사이의 층간 거리가 예컨대 1000㎚ 정도로 길더라도, 양자 사이를 하나의 콘택트 홀로 접속하는 기술적 곤란성을 회피하면서 비교적 소직경의 두개의 직렬 콘택트 홀(83, 84)로 양자 사이를 양호하게 접속할 수 있고, 화소 개구율을 높이는 것이 가능해진다. 특히 이러한 중계층을 이용하면, 콘택트 홀 개공(開孔)시에 있어서의 에칭의 관통 방지에도 도움이 된다. 마찬가지로 소스 전극(303)을 이용함으로써, 데이터선(6a)과 TFT(30)를 구성하는 반도체층(1a) 사이의 층간 거리가 길어지더라도 양자 사이를 하나의 콘택트 홀로 접속하는 기술적 곤란성을 회피하면서 비교적 소직경의 직렬 콘택트 홀(81, 82)로 양자 사이를 양호하게 접속할 수 있다.
도 7 및 도 8에 도시하는 바와 같이, 드레인 전극(302)과 용량선(300)이 유전체막(301)을 거쳐 대향 배치됨으로써, 평면적으로 보아 주사선(3a)에 중첩되는 영역 및 데이터선(6a)에 중첩되는 영역에 축적 용량(70)이 구축되어 있다.
즉, 용량선(300)은 주사선(3a)을 덮도록 연장되는 동시에, 데이터선(6a)의 영역하에서 드레인 전극(302)을 덮도록 돌출하는 돌출부를 갖는 빗살 형상으로 형성하고 있다. 드레인 전극(302)은 주사선(3a)과 데이터선(6a)의 교차부 중, 한쪽이 데이터선(6a)의 영역하에 있는 용량선(300)의 돌출부를 따라 연장되고, 다른쪽이 주사선(3a)의 영역상에 있는 용량선(300)을 따라 인접하는 데이터선(6a) 근방까지 연장되는 L자상의 섬 형상 용량 전극을 형성하고 있다. 그리고, 유전체막(301)을 거쳐 용량선(300)에 L자상의 드레인 전극(302)이 중첩되는 영역에 축적 용량(70)이 형성된다.
축적 용량(70)의 한쪽 용량 전극을 포함하는 드레인 전극(302)은 콘택트 홀(85)에 의해 화소 전극(9a)과 접속되어 있고, 또한 콘택트 홀(83)에 의해 고농도 드레인 영역(1e)과 접속되어 있으며 화소 전극 전위로 된다.
축적 용량(70)의 다른쪽 용량 전극을 포함하는 용량선(300)은 화소 전극(9a)이 배치된 화상 표시 영역으로부터 그 주위로 연장되고, 정전위원(定電位原)과 전기적으로 접속되어 고정 전위로 된다. 정전위원으로는, TFT(30)를 구동하기 위한 주사 신호를 주사선(3a)에 공급하기 위한 주사선 구동 회로나 화상 신호를 데이터 선(6a)에 공급하는 샘플링 회로를 제어하는 데이터선 구동 회로에 공급되는 정전원(正電原)이나 부전원(負電原)의 정전위원이어도 무방하고, 대향 기판에 공급되는 정전위이어도 상관없다.
축적 용량(70)의 유전체막(301)은, 예컨대 막 두께 5 내지 200㎚ 정도의 비교적 얇은 HTO막(고온 산화막), LTO막(저온 산화막) 등의 산화 실리콘막 혹은 질화 실리콘막 등으로 구성된다. 유전체막(301)은 드레인 전극(302)의 표면을 산화함으로써 얻은 열 산화막이어도 무방하다. 축적 용량(70)을 증대시키는 관점에서는, 막 두께의 신뢰성이 충분히 얻어지는 한도에서 유전체막(301)은 얇을수록 좋다.
도 8에 도시하는 바와 같이, 전기 광학 장치는 전기 광학 기판 장치(200)와, 이에 대향 배치되는 투명한 대향 기판(20)을 구비하고 있다. 대향 기판(20)은, 예컨대 유리 기판이나 석영 기판으로 구성된다. 기판(10)에는 화소 전극(9a)이 설치되어 있고, 그 상측에는 러빙 처리 등의 소정의 배향 처리가 실시된 배향막(16)이 설치되어 있다. 또한 배향막(16)은 예컨대, 폴리이미드막 등의 유기막으로 구성된다.
그밖에, 대향 기판(20)에는 그 전체면에 걸쳐 대향 전극(21)이 설치되어 있고, 그 하측에는 러빙 처리 등의 소정의 배향 처리가 실시된 배향막(22)이 설치되어 있다. 대향 전극(21)은 예컨대, ITO막 등의 투명 도전성막으로 구성된다. 또한 배향막(22)은 폴리이미드막 등의 유기막으로 구성된다.
기판(10)에는 각 화소 전극(9a)에 인접하는 위치에, 각 화소 전극(9a)을 스위칭 제어하는 화소 스위칭용의 TFT(30)가 설치되어 있다.
대향 기판(20)에는 차광막을 더 설치할 수도 있다. 이러한 구성을 채용함으로써 대향 기판(20)측으로부터 입사광이 TFT(30)의 반도체층(1a)의 채널 영역(1a')이나 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)에 침입하는 것을 억제할 수 있다. 또한, 대향 기판상의 차광막은 입사광이 조사되는 면을 고반사 막으로 형성함으로써, 전기 광학 장치의 온도 상승을 방지하는 기능을 한다.
또한, 본 실시예에서는 Al막 등으로 구성되는 차광성 데이터선(6a)으로 각 화소의 차광 영역 중 데이터선(6a)을 따르는 부분을 차광할 수도 있고, 용량선(300)을 차광성 막으로 형성함으로써 채널 영역(1a') 등을 차광할 수 있다.
이와 같이 구성되어, 화소 전극(9a)과 대향 전극(21)이 대면하도록 배치된 기판(10)과 대향 기판(20)의 사이에는 밀봉재에 의해 둘러싸인 공간에 전기 광학 물질의 일례인 액정이 봉입되어 액정층(50)이 형성된다. 액정층(50)은 화소 전극(9a)으로의 전계가 인가되어 있지 않은 상태에서 배향막(16, 22)에 의해 소정의 배향 상태를 취한다. 액정층(50)은, 예컨대 일종 또는 수 종류의 네마틱 액정을 혼합한 액정으로 구성된다.
여기서, 본 실시예에서 특히, 각 화소에 설치된 TFT(30)는 SOI 구조를 갖는 P 채널형이므로, 전술한 정공의 임펙트 이온화율이 작게 되어, 기판 부유 효과에 의한 기생 쌍극자 현상은 실용상 거의 문제로 되지 않는다. 이 때문에, 도 7에 도시한 바와 같이, 각 화소의 개구 영역을 상대적으로 크게 취하는 것이 가능해진다.
이에 대하여, 도 2를 이용하여 설명한 SOI 구조를 갖는 N 채널형 TFT의 경우에는, 정공의 임펙트 이온화율이 크기 때문에, 기판 부유 효과에 의한 기생 쌍극자 현상이 현저하게 되어, 도 9에 도시하는 바와 같이, 채널 영역(1a')에 축적되는 잉여 캐리어를 뽑아내기 위한 도전층(500)을 추가로 형성할 필요가 있다. 이 때문에, 도 9로부터 알 수 있는 바와 같이, 상기 바디 콘택트를 취하기 위한 도전층(500)의 존재에 의해, 도 9에서 해칭으로 표시한 각 화소의 개구 영역(501)은 좁아지지 않을 수 없다.
이와 같이, 본 실시예에 의하면, 바디 콘택트가 필요하지 않은 만큼 각 화소에 있어서의 개구율을 높이는 것이 가능해지고, 동시에 각 화소에 따른 적층 구조나 제조 프로세스의 복잡화를 초래하지 않게 된다. 따라서, 비교적 고성능의 TFT(30)에 의해 액티브 매트릭스 구동이 가능하고, 밝고 고품위의 화상 표시를 할 수 있다.
또한, 도 4 내지 도 6에 도시한 바와 같이, 본 실시예의 전기 광학 장치는 주변 회로 내장형이지만, 주변 회로는 SOI 구조의 N 채널형의 트랜지스터를 포함하여 구성될 수도 있다. 그리고, 관련된 N 채널형의 트랜지스터에는 도 9에 도시하는 바와 같은 잉여 캐리어를 빨아내는 도전층을 설치하는 동시에, 화상 표시 영역에 설치된 P 채널형의 트랜지스터에는 이러한 잉여 캐리어를 빨아내는 도전층을 설치하지 않도록 구성하는 것이 바람직하다. 이와 같이 구성하면, 비교적 회로를 만들어 넣는 면적에 여유가 있는 주변 영역에는 보다 고성능의 잉여 캐리어를 빨아내는 도전층을 갖는 N 채널형의 TFT를 포함하여 구성되는 주변 회로를 이용하여, 보다 고도한 구동이나 제어가 가능해지기 때문에 장점적이다. 또한, 이와 같은 주변 회로를 구성하는 TFT와 각 화소에 있어서의 TFT(30)를 적어도 부분적으로 동일 공 정에 의한 동일층으로 구성함으로써, 장치 전체로서 필요하게 되는 반도체층 수, 절연막 수 및 도전층 수를 억제할 수도 있다.
이상 설명한 실시예에서는, 다수의 도전층을 적층함으로써, 데이터선(6a)이나 주사선(3a)을 따른 영역에 단차가 발생하지만, 기판(10), 제 1 하지 절연막(12), 제 1 층간 절연막(41), 제 2 층간 절연막(42)에 홈을 내어, 데이터선(6a) 등의 배선이나 TFT(30) 등을 설치함으로써 평탄화 처리를 실행하여도 좋고, 제 3 층간 절연막(43)이나 제 2 층간 절연막(42)의 표면의 단차를 CMP 처리 등으로 연마함으로써, 혹은 유기 SOG를 이용하여 평평하게 형성함으로써, 상기 평탄화 처리를 실행하여도 좋다.
또한 이상 설명한 실시예에서는, 화소 스위칭용 TFT(30)는 바람직하게는 도 8에 도시한 바와 같이 LDD 구조를 갖지만, 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)에 불순물의 주입을 실행하지 않는 오프셋 구조를 가져도 좋고, 주사선(3a)의 일부로 구성되는 게이트 전극을 마스크로 하여 고농도로 불순물을 주입하여, 자기 정합적으로 고농도 소스 및 드레인 영역을 형성하는 셀프얼라인형의 TFT이어도 좋다. 또한 본 실시예에서는, 화소 스위칭용 TFT(30)의 게이트 전극을 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e) 사이에 1개만 배치한 싱글 게이트 구조로 했지만, 이들 사이에 2개 이상의 게이트 전극을 배치하여도 좋다. 이와 같이 이중 게이트 혹은 삼중 게이트 이상으로 TFT를 구성하면, 채널과 소스 및 드레인 영역과의 접합부의 리크 전류를 방지할 수 있고, 오프(off)시의 전류를 저감할 수 있다. 그리고, 주변 회로를 구성하는 TFT에 대해서도 동일하게 각종의 TFT 로서 구축 가능하다.
이상 도 1 내지 도 9를 참조하여 설명한 각 실시예에서는 데이터선 구동 회로(101) 및 주사선 구동 회로(104)를 TFT 어레이 기판(10)상에 설치하는 대신에, 예컨대 TAB(Tape Automated bonding) 기판상에 설치된 구동용 LSI에 기판(10)의 주변부에 설치된 이방성 도전 필름을 거쳐 전기적 및 기계적으로 접속할 수도 있다. 또한, 대향 기판(20)의 투사광이 입사하는 측 및 기판(10)의 출사광이 출사하는 측에는 각각, 예컨대 TN(Twisted Nematic) 모드, VA(Vertically Aligned) 모드, PDLC(Polymer Dispersed Liquid Crystal) 모드 등의 동작 모드나, 정상 백색 모드/정상 흑색 모드 각각에 대응하여, 편광 필름, 위상차 필름, 편광판 등이 소정의 방향으로 배치된다.
이상 설명한 각 실시예에서의 전기 광학 장치는 프로젝터에 적용되기 때문에, 3장의 전기 광학 장치가 RGB용의 라이트 밸브로서 각각 이용되고, 각 라이트 밸브에는 각각 RGB 색 분해용의 다이크로익 미러를 거쳐 분해된 각 색의 광이 투사광으로서 각각 입사되게 된다. 따라서, 각 실시예에서 대향 기판(20)에 칼라 필터는 설치되어 있지 않다. 그러나, 대향 기판에 차광막이 형성되어 있지 않은 화소 전극(9a)에 대향하는 소정 영역에 RGB의 칼라 필터를 그 보호막과 함께 대향 기판(20)상에 형성할 수도 있다. 이와 같이 하면, 프로젝터 이외의 직시(直視)형이나 반사형의 칼라 전기 광학 장치에 대하여, 각 실시예에 있어서의 전기 광학 장치를 적용할 수 있다. 또한, 대향 기판(20)상에 1화소 1개 대응하도록 마이크로 렌즈를 형성할 수도 있다. 혹은, TFT 어레이 기판(10)상의 RGB에 대향하는 화소 전극(9a) 아래에 칼라 레지스트 등으로 칼라 필터층을 형성할 수도 있다. 이와 같이 하면, 입사광의 집광 효율을 향상함으로써, 밝은 전기 광학 장치를 실현할 수 있다. 또한, 대향 기판(20)상에 몇개층의 굴절율이 상이한 간섭층을 퇴적함으로써, 광의 간섭을 이용하여 RGB색을 만들어내는 다이크로익 필터를 형성할 수도 있다. 이 다이크로익 필터 부착 대향 기판에 의하면, 보다 밝은 칼라 전기 광학 장치를 실현할 수 있다.
(전자 기기의 실시예)
다음으로 이상 상세하게 설명한 전기 광학 장치를 라이트 밸브로서 이용한 전자 기기의 일례인 투사형 칼라 표시 장치의 실시예에 대하여 도 10 및 도 11을 참조하여 설명한다.
우선, 본 실시예의 투사형 칼라 표시 장치의 회로 구성에 대해서 도 10의 블록도를 참조하여 설명한다. 또한, 도 10은 투사형 칼라 표시 장치에 있어서의 3개의 라이트 밸브 중 1개에 관련된 회로 구성을 도시한 것이다. 이들 3개의 라이트 밸브는 기본적으로 어느 것이나 동일한 구성을 갖기 때문에, 여기서는 1개의 회로 구성에 관련된 부분에 대하여 설명을 부가하는 것이다. 단, 엄밀하게는 3개의 라이트 밸브에서는 입력 신호가 각각 다르고(즉, R용, G용, B용의 신호로 각기 구동됨), 또한 G용의 라이트 밸브에 관련된 회로 구성에서는 R용 및 B용의 경우에 비해, 화상을 반전하여 표시하도록 화상 신호의 순서를 각 필드 또는 프레임 내에서 역전시키거나 또는 수평 혹은 수직 주사 방향을 역전시키는 점도 상이하다.
도 10에 있어서, 투사형 칼라 표시 장치는 표시 정보 출력원(1000), 표시 정보 처리 회로(1002), 구동 회로(1004), 액정 장치(100), 클록 발생 회로(1008)(a clock generating circuit) 및 전원 회로(1010)를 구비하여 구성되어 있다. 표시 정보 출력원(1000)은 ROM(Read 0nly Memory), RAM(Random Access Memory), 광 디스크 장치 등의 메모리, 화상 신호를 동조하여 출력하는 동조 회로 등을 포함하고, 클록 발생 회로(1008)로부터의 클록 신호에 근거하여, 소정 포맷의 화상 신호 등의 표시 정보를 표시 정보 처리 회로(1002)에 출력한다. 표시 정보 처리 회로(1002)는 증폭·극성반전 회로, 상 전개(相展開) 회로, 로테이션 회로, 감마 보정 회로, 클램프 회로 등의 주지한 각종 처리 회로를 포함하여 구성되어 있고, 클록 신호에 기초하여 입력된 표시 정보로부터 디지털 신호를 순차 생성하여, 클록 신호(CLK)와 함께 구동 회로(1004)에 출력한다. 구동 회로(1004)는 액정 장치(100)를 구동한다. 전원 회로(1010)는 상술한 각 회로에 소정 전원을 공급한다. 또한, 액정 장치(100)를 구성하는 TFT 어레이 기판상에 구동 회로(1004)를 탑재할 수도 있고, 이에 부가하여 표시 정보 처리 회로(1002)를 탑재할 수도 있다.
다음으로 도 11을 참조하여, 본 실시예의 투사형 칼라 표시 장치의 전체 구성, 특히 광학적인 구성에 대하여 설명한다. 여기에 도 11은 투사형 칼라 표시 장치의 도식적 단면도이다.
도 11에 있어서, 본 실시예에 있어서의 투사형 칼라 표시 장치의 일례인 액정 프로젝터(1100)는 상술한 구동 회로(1004)가 TFT 어레이 기판상에 탑재된 액정 장치(100)를 포함하는 액정 모듈을 3개 준비하고, 각각 RGB용의 라이트 밸브(100R, 100G, 100B)로 이용한 프로젝터로서 구성되어 있다. 액정 프로젝터(1100)에서는 메탈 할라이드 램프 등의 백색 광원의 램프 유닛(1102)으로부터 투사광이 발생되면, 3개의 미러(1106) 및 2개의 다이크로익 미러(1108)에 의해, RGB의 3원색에 대응하는 광 성분 R, G, B로 분할되고, 각 색에 대응하는 라이트 밸브(100R, 100G 및 100B)로 각각 인도된다. 이 때, 특히 B 광은 긴 광로에 의한 광 손실을 방지하기 위해서, 입사 렌즈(1122), 릴레이 렌즈(1123) 및 출사 렌즈(1124)로 구성되는 릴레이 렌즈계(1121)를 거쳐 인도된다. 그리고, 라이트 밸브(100R, 100G, 100B)에 의해 각기 변조된 3원색에 대응하는 광 성분은 다이크로익 프리즘(1112)에 의해 다시 합성된 후, 투사 렌즈(1114)를 거쳐 스크린(1120)에 칼라 화상으로서 투사된다.
(기판 장치의 제조 방법)
다음으로, 상술한 실시예의 전기 광학 장치에 바람직하게 사용되는 기판 장치의 제조 방법에 따른 실시예에 대하여 도 12 내지 도 15를 참조하여 설명한다. 여기에서, 도 12는 기판 장치의 콘택트 홀 부근의 모양을 도시하는 단면도이고, 도 13은 기판 장치의 제조 방법을 도 12에 대응하는 단면으로 도시하는 공정도이다. 또한, 도 14 및 도 15는 각기 콘택트 홀의 형상의 다른 구체예를 도시하는 단면도이다.
도 12에 도시하는 바와 같이 본 실시예는, 기판 장치의 기판(600)상에, 소정 평면 패턴을 갖는 제 1 도전층(601)상에 층간 절연막(610)을 거쳐 소정 평면 패턴을 갖는 제 2 도전층(602)을 형성하고, 층간 절연막(610)에 개방된 콘택트 홀(611) 을 거쳐 양 도전막을 전기적으로 접속하는 공정에 관한 것이다.
도 12에 있어서, 본 발명에 있어서의 「구멍」의 일례인 콘택트 홀(611)은 층간 절연막(610)을 관통하여 개공되어 있다. 또한, 콘택트 홀(611)의 형상은 그 평면 형상이 정방형이나 직사각형 혹은 다각형인 각기둥 형상, 원기둥 형상 등의 기둥 형상이다.
도면에 화살표로 나타내는 이온 경로(620)는 제 2 도전층(602)을 이온 주입 공정에 의해 저저항화할 때에 주입되는 이온의 경로를 나타내고 있다. 본 실시예에서 특히, 이온 경로(620)는 콘택트 홀(611)의 중심선에 대하여 소정 각도 X만큼 기울어져 있다.
본 실시예에서 특히, 소정 각도 X는 콘택트 홀(611)의 직경을 a로 하고, 콘택트 홀(611)의 깊이를 e로 하고, 제 2 도전층(602)의 막 두께를 c로 할 때, 0<X≤tan-1{(a-2c)/2e}를 만족하도록 설정되어 있다. 여기서, 소정 각도 X가 0<X로 설정되기 때문에, 콘택트 홀(611)의 측면에 형성되는 제 2 도전층 부분(602s)에 이온을 주입할 수 있다. 게다가, X≤tan-1{(a-2c)/2e}를 만족하도록 설정되어 있기 때문에, 콘택트 홀(611)의 저면에 형성된 제 2 도전층 부분(602b)의 중앙에도 이온을 주입할 수 있다.
즉 도 12에 도시된 상태에서는, 콘택트 홀(611)의 우측 측면에 형성된 제 2 도전층 부분(602s)에 이온을 주입 가능한 동시에 콘택트 홀(611)의 저면의 우측 반 정도에 형성된 제 2 도전층 부분(602b)에도 이온을 주입 가능하다. 그리고, 이 상태를 기준으로 이온 경로(620)의 경사를 좌우 반전시키면, 콘택트 홀(611)의 좌측 측면에 형성된 제 2 도전층 부분(602s)에 이온을 주입 가능하게 되는 동시에, 콘택트 홀(611)의 저면의 좌측 반 정도에 형성된 제 2 도전층 부분(602b)에 이온을 주입 가능하게 된다. 또한, 도 12에서 지면에 수직한 방향도 포함하여 이온 경로(620)를 사방으로 경사시키면, 콘택트 홀(611)의 전체 측면에 형성된 제 2 도전층 부분(602s)에 이온을 주입 가능하게 되고, 동시에 콘택트 홀(611)의 전체 저면에 형성된 제 2 도전층 부분(602b)에 이온을 주입 가능하게 된다. 이와 같이 이온 주입 공정에 있어서의 이온 경로(620)가 기울어진 방위를, 예컨대 콘택트 홀(611)의 중앙을 둘러싸고 삼방, 사방, 팔방, 전체 방위 등을 바람직하게 변환함으로써, 콘택트 홀(611) 내에 이온이 주입되는 영역을 저면 및 측면의 전체 영역으로 하는 것이 가능해진다.
다음으로, 도 13의 공정도에 따라, 도 12에 도시한 바와 같은 구조를 포함하는 기판 장치의 제조 방법에 대하여 설명한다.
도 13a에 도시하는 바와 같이, 우선 기판(600)상에 도핑된 실리콘 등으로 구성되는 제 1 도전층(601)을 형성한다. 여기에서는, 예컨대 CVD법, 스퍼터링법, 접합법 등에 의해, 기판(600)의 전체면에 도전막을 형성 후에 포토리소그래피 및 에칭 등에 의해 이것을 패터닝하여, 소정 패턴의 제 1 도전층(601)을 형성한다. 혹은, 단결정 실리콘막, 폴리실리콘막 등의 반도체층의 일부를 이온 주입 등에 의해 저저항화함으로써, 제 1 도전층(601)을 형성할 수도 있다.
다음으로 도 13b에 도시하는 바와 같이, 제 1 도전층(601)이 형성된 기판(600)의 전면에 층간 절연막(610)을 형성한다. 여기서는 예컨대, 상압 또는 감압 CVD법이나 TEOS 가스 등을 이용하여, NSG, PSG, BSG, BPSG 등의 실리케이트 유리막, 질화 실리콘막이나 산화 실리콘막 등으로 구성되는 층간 절연막(610)을 형성한다.
다음으로 도 13c에 도시하는 바와 같이, 콘택트 홀(611)을 층간 절연막(610)에 개공한다. 여기서는 예컨대, 지향성이 높은 건식 에칭을 이용함으로써 기판면에 수직한 측면을 갖는 기둥 형상의 콘택트 홀(611)을 개공한다. 이 때, 기판(600)상에 있어서의 다른 영역에서도, 동시에 다른 콘택트 홀도 개공 가능하다.
다음으로 도 13d에 도시한 바와 같이, 콘택트 홀(611)이 개공된 층간 절연막(610)상에 CVD법, 스퍼터링법 등에 의해, 예컨대 폴리실리콘막 등의 제 2 도전층(602)으로 되는 재료막을 형성한다. 이어서, 이 재료막의 패터닝과 층을 앞뒤로 바꾸어, 이온 경로(620a)에서 그 주입 경로를 도시하는 바와 같이 이온 주입 공정에 의해 이 재료막에 이온을 주입하여 저저항화한다. 예컨대, 도 12에 도시한 콘택트 홀(611)의 직경 a가 1000㎚(나노미터)이고, 콘택트 홀(611)의 깊이 e가 400㎚이고, 제 2 도전층(602)의 막 두께 c가 150㎚일 때, 디보란 가스(diborane gas)를 이용하여 B(붕소)를 25Kev 정도의 가속도이며 1015/㎠ 정도의 비교적 고농도의 도스 양으로 주입하면, 제 2 도전층(602)에 있어서 균일하게 양호한 도전성을 얻을 수 있다.
또한, 제 2 도전층(602)의 재료막으로는 도핑되지 않은 실리콘막을 이용할 수도 있고, 성막과 동시에 이온을 도입한 도핑된 실리콘막을 이용할 수도 있다. 후자의 경우에는 이온 주입 공정에 의해 한층 더 저저항화 혹은 소망의 저항값을 갖도록 제 2 도전층(602)을 형성할 수 있다. 또한, 주입 이온으로는 재료막의 종류 및 제 1 도전층(601)이 P+형으로 구성되거나 N+형으로 구성되는 것 등에 따라 바람직하게 선택되는 것이며, B에 한하지 않고 P(인) 등이어도 무방하다.
상술한 바와 같이 본 실시예에서 특히, 이온 주입 공정에서는, 이온의 주입을 소정 각도 X만큼 기울여 실행한다. 이 결과, 도 13d 중에 콘택트 홀(611)의 우측 측면에 형성된 제 2 도전층 부분(602s) 및 저면의 우측 반 정도에 형성된 제 2 도전층 부분(602b)에 이온을 주입할 수 있다. 단, 이 때 콘택트 홀(611)의 입구측의 가장자리에 형성된 제 2 도전층 부분(602a)이 이온 경로(620a)를 부분적으로 방해하기 때문에, 도 13d 중에서 콘택트 홀(611)의 좌측 측면에 형성된 제 2 도전층 부분(602s) 및 저면의 좌측 반 정도에 형성된 제 2 도전층 부분(602b)에 이온을 주입할 수 없다.
따라서 도 13e에 도시하는 바와 같이, 이온의 주입을 기울이는 방위를 변경하여, 이온 주입 공정을 속행한다. 이에 따라, 콘택트 홀(611)의 좌측 측면에 형성된 제 2 도전층 부분(602s) 및 저면의 좌측 반 정도에 형성된 제 2 도전층 부분(602b)에 이온을 주입할 수 있다. 마찬가지로, 이온의 주입을 기울이는 방위를 적절히 변경하여 이온 주입 공정을 속행함으로써, 콘택트 홀(611)의 전체 측면에 형성된 제 2 도전층 부분(602s) 및 전체 저면에 형성된 제 2 도전층 부분(602b)을 형성할 수 있다.
이상과 같이 본 실시예의 제조 방법에 의하면, 콘택트 홀(611) 내의 재료막을 비교적 용이하게 저저항화하여, 제 2 도전층(602)을 형성할 수 있다. 이 결과, 제 1 도전층(601)과 제 2 도전층(602)을 콘택트 홀(611)을 거쳐 양호하게 전기적으로 접속할 수 있고, 기판(600)상에 이들의 제 1 도전층(601) 및 제 2 도전층(602)을 포함하여 구성되는 전자 소자 혹은 전자 회로를 구축할 수 있다.
본 제조 방법에서는, 도 13c의 공정에서 드라이 에칭을 이용하여, 기둥 형상의 콘택트 홀(611)을 개공하고 있지만, 도 14에 도시하는 바와 같이 습식 에칭을 이용함으로써, 기판상에 역 원추대 형상 혹은 각추대 형상의 콘택트 홀(611')을 개공해도 무방하다. 혹은, 도 15에 도시하는 바와 같이, 습식 에칭과 건식 에칭을 이 순서로 조합하여 이용함으로써, 기판상에 역 원추대 형상 혹은 각추대 형상의 제 1 콘택트 홀 부분(611a)과 기둥 형상의 제 2 콘택트 홀 부분(611b)으로 구성되는 콘택트 홀(611")을 개공해도 무방하다.
도 14의 경우에는 특히, 도 13d 및 도 13e에 도시한 바와 같은 이온 주입 공정에서 이온 경로(620')를 기울이는 소정 각도 X는 콘택트 홀(611')의 저면에서의 직경을 a로 하고, 콘택트 홀(611')의 입구측의 가장자리에 있어서의 직경을 d로 하고, 콘택트 홀(611')의 깊이를 e로 하고, 제 2 도전층(602')의 막 두께를 c로 할 때, 0≤X≤tan-1{(d-a)/2e}를 만족하도록 설정된다. 이와 같이 소정 각도 X는 0≤X로 설정되기 때문에, 콘택트 홀(611')의 측면에 형성되는 재료막 부분에 이온을 주입할 수 있다. 특히, 콘택트 홀(611')의 측면에 경사가 있기 때문에, 그 정도에 따라 X= 0이어도 콘택트 홀(611')의 측면에 형성되는 재료막 부분에 이온을 주입할 수 있다. 게다가, X≤tan-1{(d-a)/2e}를 만족시키기 때문에, 콘택트 홀(611')의 저면의 중앙에도 이온을 주입할 수 있다. 따라서, 도 13d 및 도 13e를 참조하여 설명한 경우와 동일하게 이온 주입의 경사 방위를 복수 방위로 함으로써, 콘택트 홀(611')의 저면 및 측면의 대부분 혹은 전체 영역에 이온을 주입할 수 있다.
이 구체예의 경우에, 예컨대 콘택트 홀(611')의 저면에 있어서의 직경 a가 1000㎚이고, 콘택트 홀(611')의 입구측의 가장자리에 있어서의 직경 d가 3000㎚이고, 콘택트 홀(611')의 깊이가 400㎚이고, 제 2 도전층(602')의 막 두께 c가 150㎚일 때, 디보란 가스를 이용하여 B를 25Kev 정도의 가속도이며 또한 1015/㎠ 정도의 비교적 고농도의 도즈 양으로 주입하면, 제 2 도전층(602')에 있어서 균일하게 양호한 도전성을 얻을 수 있다.
도 15의 경우에는 특히, 도 13d 및 도 13e에 도시한 바와 같은 이온 경로(620")를 기울이는 소정 각도 X는 제 2 콘택트 홀 부분(611b)의 직경을 a로 하고, 제 1 콘택트 홀 부분(611a)의 입구측의 가장자리에 있어서의 직경을 d로 하고, 제 1 콘택트 홀 부분(611a)의 깊이를 e로 하고, 제 2 콘택트 홀 부분(611b)의 깊이를 b로 하고, 제 2 도전층(602")의 막 두께를 c로 할 때, 0<X≤(a-2c)/2(csinY+b-c)를 만족하도록 설정된다(단, Y=tan-1{(d-a)/2e}). 이와 같이 소정 각도 X는 0<X로 설정되기 때문에, 제 1 콘택트 홀 부분(611a) 및 제 2 콘택트 홀 부분(611b)의 측면에 형성되는 재료막 부분에 이온을 주입할 수 있다. 게다가, X≤(a-2c)/2(csinY+b-c)를 만족하기 때문에, 제 2 콘택트 홀 부분(611b)의 저면의 중앙에도 이온을 주입할 수 있다. 따라서, 도 13d 및 도 13e를 참조하여 설명한 경우와 같이 이온 주입의 경사 방위를 복수 방향으로 함으로써 콘택트 홀(611")의 저면 및 측면의 대부분 혹은 전체 영역에 이온을 주입할 수 있다.
이 구체예의 경우에, 예컨대 제 2 콘택트 홀 부분(611b)의 직경 a가 1000㎚이고, 제 1 콘택트 홀 부분(611a)의 입구측의 가장자리에 있어서의 직경 d가 3000㎚이고, 제 1 콘택트 홀 부분(611a)의 깊이 e가 400㎚이고, 제 2 콘택트 홀 부분(611b)의 깊이 b가 400㎚이고, 제 2 도전층(602")의 막 두께 c가 150㎚일 때, 디보란 가스를 이용하여 B를 25Kev 정도의 가속도이며 또한 1015/㎠ 정도의 비교적 고농도의 도즈 양으로 주입하면, 제 2 도전층(602")에 있어서 균일하게 양호한 도전성을 얻을 수 있다.
이상 도 12 내지 도 15를 참조하여 설명한 기판 장치의 제조 방법은 도 1 및 도 8에 도시한 바와 같은 드레인 전극(302)을 반도체층(1a)의 고농도 드레인 영역(1e)에 접속하는 공정, 혹은 소스 전극(303)을 반도체층(1a)의 고농도 소스 영역(1d)에 접속하는 공정을 포함하는 전기 광학 장치의 제조 방법에도 적용할 수 있다. 이 경우에는 도 1 내지 도 9를 참조하여 설명한 드레인 전극(302)이나 소스 전극(303)을 제 2 도전층(602)에 대응시키고, 도 1 내지 도 9를 참조하여 설명한 반도체층(1a)을 제 1 도전층(601)에 대응시켜 제조할 수 있다.
본 발명은 상술한 각 실시예에 한정되는 것이 아니라, 청구의 범위 및 명세서 전체로 이해할 수 있는 발명의 요지 혹은 사상에 반하지 않는 범위에서 적절하 게 변경 가능하고, 그와 같은 변경에 수반하는 전기 광학 기판 장치 및 그 제조 방법, 전기 광학 장치, 전자 기기 및 기판 장치의 제조 방법도 또 본 발명의 기술적 범위에 포함되는 것이다.
본 발명에 의하면, 각 화소의 개구 영역을 넓히는데 적합한 동시에 비교적 고성능의 트랜지스터를 각 화소에 구축하여, 밝고 고품위의 화상 표시를 실행할 수 있도록 한다.

Claims (30)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 기판상에,
    절연체층과,
    상기 절연체층상에 형성되어 있고 P형의 소스 영역 및 P형의 드레인 영역 및 채널 영역을 포함하는 N형의 단결정 반도체층과,
    상기 채널 영역에서의 상기 단결정 반도체층상에 게이트 절연막을 거쳐 형성된 게이트 전극과,
    상기 게이트 전극에 접속된 주사선과,
    상기 소스 영역 및 상기 드레인 영역의 한쪽에 접속된 데이터선과,
    상기 소스 영역 및 상기 드레인 영역의 다른쪽에 접속된 화소 전극을 구비하고 있고,
    상기 단결정 반도체층, 상기 게이트 절연막 및 상기 게이트 전극으로부터, 상기 화소 전극을 스위칭 제어하는 P 채널형의 트랜지스터가 구축되고,
    또한, 상기 게이트 전극상에 형성된 층간 절연막과,
    상기 층간 절연막상에 형성되며, 또한 상기 층간 절연막에 개공(開孔)된 콘택트 홀을 거쳐 상기 소스 영역에 접속된 P형 도전층으로 이루어진 소스 전극과,
    상기 층간 절연막상에 형성되며, 또한 상기 층간 절연막에 개공된 콘택트 홀을 거쳐 상기 드레인 영역에 접속된 P형 도전층으로 이루어진 드레인 전극을 구비하고,
    상기 데이터선은, 상기 소스 전극 및 상기 드레인 전극의 한쪽을 중계하여 상기 소스 영역 및 상기 드레인 영역의 한쪽에 접속되어 있고,
    상기 화소 전극은 상기 소스 전극 및 상기 드레인 전극의 다른쪽을 중계하여 상기 소스 영역 및 상기 드레인 영역의 다른쪽에 접속되어 있는 전기 광학 기판 장치를 제조하는 전기 광학 기판 장치의 제조 방법에 있어서,
    상기 단결정 반도체층상에 상기 층간 절연막을 형성하는 제 1 성막 공정과,
    상기 층간 절연막에 대하여 상기 콘택트 홀을 개공하는 개공 공정과,
    상기 콘택트 홀이 개공된 층간 절연막상에, 상기 P형 도전층으로 되는 소정 종류의 재료막을 형성하는 제 2 성막 공정과,
    상기 형성된 재료막에 대하여 이온 주입(ion implantation)에 의해 이온을 주입함으로써 상기 P형 도전층을 형성하는 이온 주입 공정을 포함하며,
    상기 이온 주입 공정에서, 상기 이온의 주입은, 상기 콘택트 홀의 측면에 형성된 상기 재료막 부분에 상기 이온이 주입되도록 상기 콘택트 홀의 중심선에 대하여 소정 각도 X만큼 기울여 실행되며, 또한 상기 소정 각도 X는, 상기 콘택트 홀의 저면에 형성된 상기 재료막 부분에 상기 이온이 주입되는 범위 내로 설정되어 있는 것을 특징으로 하는
    전기 광학 기판 장치의 제조 방법.
  19. 제 18 항에 있어서,
    상기 이온 주입 공정에서, 상기 이온의 주입은, 상기 콘택트 홀의 중심선에 대하여 서로 앞뒤를 바꾸거나 또는 동시에 복수 방위로 상기 소정 각도 X만큼 기울여 실행되고, 상기 소정 각도 X는, 상기 복수 방위의 각각에 대하여 상기 콘택트 홀의 저면의 중앙에 위치하는 상기 재료막 부분에 상기 이온이 주입되는 범위 내로 설정되어 있는 것을 특징으로 하는
    전기 광학 기판 장치의 제조 방법.
  20. 제 18 항에 있어서,
    상기 개공 공정에서, 상기 콘택트 홀은 기둥 형상으로 개공되고,
    상기 이온 주입 공정에서, 상기 소정 각도 X는, 상기 콘택트 홀의 직경을 a로 하고, 상기 콘택트 홀의 깊이를 e로 하고, 상기 재료막의 막 두께를 c로 할 때,
    0<X≤tan-1{(a-2c)/2e}를
    만족하도록 설정되는 것을 특징으로 하는
    전기 광학 기판 장치의 제조 방법.
  21. 제 18 항에 있어서,
    상기 개공 공정에서, 상기 콘택트 홀은, 상기 층간 절연막측으로부터 상기 도전층측을 향해 확장되는 원추대 형상 혹은 각추대 형상으로 개방되고,
    상기 이온 주입 공정에서, 상기 소정 각도 X는, 상기 콘택트 홀의 저면에 있어서의 직경을 a로 하고, 상기 콘택트 홀의 입구측의 가장자리에 있어서의 직경을 d로 하고, 상기 콘택트 홀의 깊이를 e로 하고, 상기 재료막의 막 두께를 c로 할 때,
    0≤X≤tan-1{(d-a)/2e}를
    만족하도록 설정되는 것을 특징으로 하는
    전기 광학 기판 장치의 제조 방법.
  22. 제 18 항에 있어서,
    상기 개공 공정에서, 상기 콘택트 홀은, 상기 층간 절연막측으로부터 상기 도전층측을 향해 확장되는 원추대 형상 혹은 각추대 형상으로 개방된 제 1 콘택트 홀 부분과 상기 제 1 부분의 바닥으로부터 연속하여 기둥 형상으로 개방된 제 2 콘택트 홀 부분으로 이루어지도록 개방되고,
    상기 이온 주입 공정에서, 상기 소정 각도 X는, 상기 제 2 콘택트 홀 부분의 직경을 a로 하고, 상기 제 1 콘택트 홀 부분의 입구측의 가장자리에 있어서의 직경을 d로 하고, 상기 제 1 콘택트 홀 부분의 깊이를 e로 하고, 상기 제 2 콘택트 홀 부분의 깊이를 b로 하고, 상기 재료막의 막 두께를 c로 할 때,
    0<X≤(a-2c)/2(csinY+b-c)
    단, Y=tan-1{(d-a)/2e}를
    만족하도록 설정되는 것을 특징으로 하는
    전기 광학 기판 장치의 제조 방법.
  23. 기판상에 구멍이 개방된 층간 절연막과 상기 층간 절연막상에 형성되는 동시에 상기 구멍 내에 설치된 도전층을 구비하고, 상기 도전층으로부터 전자 소자 혹은 전자 회로의 적어도 일부가 상기 기판상에 구성되는 기판 장치를 제조하는 기판 장치의 제조 방법에 있어서,
    상기 층간 절연막에 대하여 상기 구멍을 개방하는 공정과,
    상기 구멍이 개방된 층간 절연막상에 상기 도전층으로 되는 소정 종류의 재료막을 형성하는 공정과,
    상기 형성된 재료막에 대하여 이온 주입에 의해 이온을 주입함으로써 상기 도전층을 형성하는 이온 주입 공정을 포함하며,
    상기 이온 주입 공정에서, 상기 이온의 주입은, 상기 구멍의 측면에 형성된 상기 재료막 부분에 상기 이온이 주입되도록 상기 구멍의 중심선에 대하여 소정 각도 X만큼 기울여 실행되며, 또한 상기 소정 각도 X는, 상기 구멍의 저면에 형성된 상기 재료막 부분에 상기 이온이 주입되는 범위 내로 설정되어 있는 것을 특징으로 하는
    기판 장치의 제조 방법.
  24. 제 23 항에 있어서,
    상기 기판 장치는, 상기 기판상에, 상기 구멍을 거쳐 상기 도전층과 접속된 다른 도전층을 더 구비하여 이루어지고,
    상기 다른 도전층상에 상기 층간 절연막을 형성하는 공정을 더 포함하는 것을 특징으로 하는
    기판 장치의 제조 방법.
  25. 제 23 항에 있어서,
    상기 구멍을 개방하는 공정에서, 상기 구멍은, 상기 층간 절연막을 관통하지 않고 홈 형상 혹은 오목 형상으로 형성되는 것을 특징으로 하는
    기판 장치의 제조 방법.
  26. 제 23 항에 있어서,
    상기 이온 주입 공정에서, 상기 이온의 주입은, 상기 구멍의 중심선에 대하여 서로 앞뒤를 바꾸거나 또는 동시에 복수 방위로 상기 소정 각도 X만큼 기울여 실행되고, 상기 소정 각도 X는, 상기 복수 방향의 각각에 대하여 상기 구멍의 저면의 중앙에 위치하는 상기 재료막 부분에 상기 이온이 주입되는 범위 내로 설정되어 있는 것을 특징으로 하는
    기판 장치의 제조 방법.
  27. 제 23 항에 있어서,
    상기 구멍을 개방하는 공정에서, 상기 구멍은 기둥 형상으로 개방되고,
    상기 이온 주입 공정에서, 상기 소정 각도 X는, 상기 구멍의 직경을 a로 하고, 상기 구멍의 깊이를 e로 하고, 상기 재료막의 막 두께를 c로 할 때,
    0<X≤tan-1{(a-2c)/2e}를
    만족하도록 설정되는 것을 특징으로 하는
    기판 장치의 제조 방법.
  28. 제 23 항에 있어서,
    상기 구멍을 개방하는 공정에서, 상기 구멍은, 상기 층간 절연막측으로부터 상기 도전층측을 향해 확장되는 원추대 형상 혹은 각추대 형상으로 개방되고,
    상기 이온 주입 공정에서, 상기 소정 각도 X는, 상기 구멍의 저면에 있어서의 직경을 a로 하고, 상기 구멍의 입구측의 가장자리에 있어서의 직경을 d로 하고, 상기 구멍의 깊이를 e로 하고, 상기 재료막의 막 두께를 c로 할 때,
    0≤X≤tan-1{(d-a)/2e}를
    만족하도록 설정되는 것을 특징으로 하는
    기판 장치의 제조 방법.
  29. 제 23 항에 있어서,
    상기 구멍을 개방하는 공정에서, 상기 구멍은, 상기 층간 절연막측으로부터 상기 도전층측을 향해 확장되는 원추대 형상 혹은 각추대 형상으로 개방된 제 1 구멍 부분과 상기 제 1 부분의 바닥으로부터 연속하여 기둥 형상으로 개방된 제 2 구멍 부분으로 이루어지도록 개방되고,
    상기 이온 주입 공정에서, 상기 소정 각도 X는, 상기 제 2 구멍 부분의 직경을 a로 하고, 상기 제 1 구멍 부분의 입구측의 가장자리에 있어서의 직경을 d로 하고, 상기 제 1 구멍 부분의 깊이를 e로 하고, 상기 제 2 구멍 부분의 깊이를 b로 하고, 상기 재료막의 막 두께를 c로 할 때,
    0<X≤(a-2c)/2(csinY+b-c)　
    단, Y=tan-1{(d-a)/2e}를
    만족하도록 설정되는 것을 특징으로 하는
    기판 장치의 제조 방법.
  30. 제 23 항에 있어서,
    상기 이온 주입 공정에서, 상기 이온의 주입은, 폴리실리콘을 포함하여 이루 어진 상기 재료막을 P형의 도핑된(doped) 폴리실리콘으로 이루어진 상기 도전층으로 하도록 실행되는 것을 특징으로 하는
    기판 장치의 제조 방법.
KR1020020015561A 2001-03-23 2002-03-22 전기 광학 기판 장치의 제조 방법 및 기판 장치의 제조 방법 Expired - Fee Related KR100550693B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001085750 2001-03-23
JPJP-P-2001-00085750 2001-03-23
JP2002014607A JP2002353245A (ja) 2001-03-23 2002-01-23 電気光学基板装置及びその製造方法、電気光学装置、電子機器、並びに基板装置の製造方法
JPJP-P-2002-00014607 2002-01-23

Publications (2)

Publication Number Publication Date
KR20020075286A KR20020075286A (ko) 2002-10-04
KR100550693B1 true KR100550693B1 (ko) 2006-02-08

Family

ID=26611952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020015561A Expired - Fee Related KR100550693B1 (ko) 2001-03-23 2002-03-22 전기 광학 기판 장치의 제조 방법 및 기판 장치의 제조 방법

Country Status (5)

Country Link
US (2) US6605827B2 (ko)
JP (1) JP2002353245A (ko)
KR (1) KR100550693B1 (ko)
CN (1) CN1255879C (ko)
TW (1) TW536831B (ko)

Families Citing this family (217)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0125323D0 (en) 2001-10-23 2001-12-12 Wright Carson A cover for a head of a putter golf club
JP2004096079A (ja) * 2002-07-11 2004-03-25 Sharp Corp 光電変換装置、画像読取装置および光電変換装置の製造方法
JP4019868B2 (ja) * 2002-09-11 2007-12-12 セイコーエプソン株式会社 電気光学装置及び電子機器
US7902062B2 (en) * 2002-11-23 2011-03-08 Infineon Technologies Ag Electrodepositing a metal in integrated circuit applications
JP3767590B2 (ja) * 2002-11-26 2006-04-19 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
KR100542986B1 (ko) * 2003-04-29 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터 제조 방법 및 이를 이용한 표시장치
US20040218133A1 (en) * 2003-04-30 2004-11-04 Park Jong-Wan Flexible electro-optical apparatus and method for manufacturing the same
US7592239B2 (en) * 2003-04-30 2009-09-22 Industry University Cooperation Foundation-Hanyang University Flexible single-crystal film and method of manufacturing the same
TWI225705B (en) * 2003-05-02 2004-12-21 Toppoly Optoelectronics Corp Electrostatic discharge protection device and manufacturing method thereof
KR100543004B1 (ko) 2003-09-18 2006-01-20 삼성에스디아이 주식회사 평판표시장치
JP4297775B2 (ja) * 2003-12-08 2009-07-15 シャープ株式会社 液晶表示装置
KR100741966B1 (ko) * 2004-01-27 2007-07-23 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 제조방법
JP4211674B2 (ja) 2004-05-12 2009-01-21 セイコーエプソン株式会社 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器
JP2006032542A (ja) * 2004-07-14 2006-02-02 Seiko Instruments Inc 半導体装置の製造方法
JP2006330130A (ja) * 2005-05-24 2006-12-07 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
KR100741976B1 (ko) * 2005-08-25 2007-07-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
EP1837900A3 (en) * 2006-03-21 2008-10-15 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
EP1837917A1 (en) * 2006-03-21 2007-09-26 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
TWI416738B (zh) * 2006-03-21 2013-11-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
US8022460B2 (en) * 2006-03-31 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7554854B2 (en) * 2006-03-31 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for deleting data from NAND type nonvolatile memory
KR100878284B1 (ko) * 2007-03-09 2009-01-12 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조 방법 및 이를 구비한유기전계발광표시장치
JP4324685B2 (ja) * 2007-03-29 2009-09-02 Ｏｋｉセミコンダクタ株式会社 紫外線受光素子およびその製造方法、並びに紫外線量測定装置
JP2009003436A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd 液晶表示装置
US8076664B2 (en) 2007-12-20 2011-12-13 Intel Corporation Phase change memory with layered insulator
TWI384532B (zh) * 2008-11-24 2013-02-01 Ind Tech Res Inst 具導通孔的電子元件及薄膜電晶體元件的製造方法
KR101232736B1 (ko) * 2009-10-01 2013-02-13 엘지디스플레이 주식회사 어레이 기판
KR20120093864A (ko) 2009-10-09 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US9227243B2 (en) 2009-12-08 2016-01-05 Baker Hughes Incorporated Method of making a powder metal compact
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US12362219B2 (en) 2010-11-18 2025-07-15 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US12360310B2 (en) 2010-10-13 2025-07-15 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
KR20120050780A (ko) * 2010-11-11 2012-05-21 삼성모바일디스플레이주식회사 액정 표시 패널 및 그 제조 방법
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US12144190B2 (en) 2010-11-18 2024-11-12 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and memory cells preliminary class
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US12243765B2 (en) 2010-11-18 2025-03-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US12100611B2 (en) 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US12154817B1 (en) 2010-11-18 2024-11-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US12136562B2 (en) 2010-11-18 2024-11-05 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US12125737B1 (en) 2010-11-18 2024-10-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US12272586B2 (en) 2010-11-18 2025-04-08 Monolithic 3D Inc. 3D semiconductor memory device and structure with memory and metal layers
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10297580B2 (en) * 2012-12-22 2019-05-21 Monolithic 3D Inc. 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) * 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US12249538B2 (en) 2012-12-29 2025-03-11 Monolithic 3D Inc. 3D semiconductor device and structure including power distribution grids
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US12100646B2 (en) 2013-03-12 2024-09-24 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
KR102103960B1 (ko) * 2013-08-16 2020-04-24 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 어레이 기판의 제조 방법
JP6226683B2 (ja) * 2013-10-09 2017-11-08 キヤノン株式会社 撮像装置
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US9935127B2 (en) 2015-07-29 2018-04-03 Wuhan China Star Optoelectronics Technology Co., Ltd. Control circuit of thin film transistor
CN105093738B (zh) * 2015-07-29 2018-09-04 武汉华星光电技术有限公司 一种薄膜晶体管的控制电路
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US12250830B2 (en) 2015-09-21 2025-03-11 Monolithic 3D Inc. 3D semiconductor memory devices and structures
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US12178055B2 (en) 2015-09-21 2024-12-24 Monolithic 3D Inc. 3D semiconductor memory devices and structures
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US12219769B2 (en) 2015-10-24 2025-02-04 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US12120880B1 (en) 2015-10-24 2024-10-15 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
CN105374882A (zh) * 2015-12-21 2016-03-02 武汉华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制备方法
CN105655293B (zh) * 2016-01-12 2019-06-21 重庆京东方光电科技有限公司 阵列基板及其制作方法和显示装置
CN113809137A (zh) * 2016-09-21 2021-12-17 索尼半导体解决方案公司 显示装置和电子设备
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US12225704B2 (en) 2016-10-10 2025-02-11 Monolithic 3D Inc. 3D memory devices and structures with memory arrays and metal layers
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
CN106920804B (zh) 2017-04-28 2020-03-24 厦门天马微电子有限公司 一种阵列基板、其驱动方法、显示面板及显示装置
CN107611163B (zh) * 2017-09-21 2020-07-21 京东方科技集团股份有限公司 一种oled显示基板及其制作方法和显示装置
CN107797344B (zh) * 2017-11-14 2021-01-15 京东方科技集团股份有限公司 阵列基板、显示面板及其制造方法
KR102819878B1 (ko) * 2019-03-15 2025-06-12 삼성디스플레이 주식회사 표시 장치
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10991682B2 (en) * 2019-05-29 2021-04-27 Innolux Corporation Electronic device
CN112864233B (zh) * 2019-11-12 2023-04-07 群创光电股份有限公司 电子装置
US11830870B2 (en) * 2020-03-04 2023-11-28 DB HiTek, Co., Ltd. ESD protection device and manufacturing method thereof
KR102715735B1 (ko) 2020-06-02 2024-10-10 삼성디스플레이 주식회사 표시 장치
KR20230074364A (ko) * 2021-11-19 2023-05-30 삼성디스플레이 주식회사 박막트랜지스터, 박막트랜지스터 어레이 기판 및 박막트랜지스터의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05113581A (ja) * 1991-10-23 1993-05-07 Seiko Instr Inc 半導体装置
JPH07146489A (ja) * 1993-11-26 1995-06-06 Fujitsu Ltd 液晶表示装置
KR20000028901A (ko) * 1998-10-07 2000-05-25 이데이 노부유끼 전기 광학 장치, 전기 광학 장치용 구동 기판 및 이들의제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2775990B2 (ja) * 1990-05-08 1998-07-16 松下電器産業株式会社 半導体装置の製造方法
US5854494A (en) * 1991-02-16 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JP2653572B2 (ja) * 1991-06-17 1997-09-17 シャープ株式会社 アクティブマトリクス基板の製造方法
US5177030A (en) * 1991-07-03 1993-01-05 Micron Technology, Inc. Method of making self-aligned vertical intrinsic resistance
JP2850072B2 (ja) * 1992-05-13 1999-01-27 セイコーインスツルメンツ株式会社 半導体装置
JP2920580B2 (ja) * 1992-08-19 1999-07-19 セイコーインスツルメンツ株式会社 半導体装置
US5858845A (en) * 1994-09-27 1999-01-12 Micron Technology, Inc. Electrically conductive substrate interconnect continuity region and method of forming same with an angled implant
US5334862A (en) * 1993-08-10 1994-08-02 Micron Semiconductor, Inc. Thin film transistor (TFT) loads formed in recessed plugs
JP3535542B2 (ja) * 1993-09-22 2004-06-07 エルジイ・セミコン・カンパニイ・リミテッド 半導体メモリ装置及びその製造方法
JP3214202B2 (ja) * 1993-11-24 2001-10-02 ソニー株式会社 表示素子基板用半導体装置
JP3603968B2 (ja) * 1994-03-24 2004-12-22 シャープ株式会社 薄膜トランジスタおよびその製造方法
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JP3219674B2 (ja) * 1995-03-09 2001-10-15 キヤノン株式会社 液晶表示装置
JPH09115866A (ja) * 1995-10-17 1997-05-02 Mitsubishi Electric Corp 半導体装置の製造方法
KR100195246B1 (ko) * 1996-09-13 1999-06-15 윤종용 Sog를 이용한 반도체장치에서의 콘택홀 제조방법
US6066860A (en) * 1997-12-25 2000-05-23 Seiko Epson Corporation Substrate for electro-optical apparatus, electro-optical apparatus, method for driving electro-optical apparatus, electronic device and projection display device
JP3980167B2 (ja) * 1998-04-07 2007-09-26 株式会社日立製作所 Ｔｆｔ電極基板
JP4030193B2 (ja) * 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3826618B2 (ja) * 1999-05-18 2006-09-27 ソニー株式会社 液晶表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05113581A (ja) * 1991-10-23 1993-05-07 Seiko Instr Inc 半導体装置
JPH07146489A (ja) * 1993-11-26 1995-06-06 Fujitsu Ltd 液晶表示装置
KR20000028901A (ko) * 1998-10-07 2000-05-25 이데이 노부유끼 전기 광학 장치, 전기 광학 장치용 구동 기판 및 이들의제조 방법

Also Published As

Publication number Publication date
KR20020075286A (ko) 2002-10-04
US6605827B2 (en) 2003-08-12
US20020153569A1 (en) 2002-10-24
US6927088B2 (en) 2005-08-09
US20030180979A1 (en) 2003-09-25
CN1255879C (zh) 2006-05-10
JP2002353245A (ja) 2002-12-06
CN1378290A (zh) 2002-11-06
TW536831B (en) 2003-06-11

Similar Documents

Publication Publication Date Title
KR100550693B1 (ko) 전기 광학 기판 장치의 제조 방법 및 기판 장치의 제조 방법
KR100469109B1 (ko) 전기 광학 장치 및 그 제조방법 및 전자기기
KR100386050B1 (ko) 전기 광학 장치 및 그 제조 방법 및 전자 기기
KR100481590B1 (ko) 전기 광학 장치, 투사형 표시 장치 및 전기 광학 장치의제조 방법
KR100660578B1 (ko) 액정 표시 장치
US7012656B2 (en) Electro-optical device
KR100449795B1 (ko) 기판 장치의 제조 방법
JP3424234B2 (ja) 電気光学装置及びその製造方法
JP3731447B2 (ja) 電気光学装置及びその製造方法
JP4144183B2 (ja) 電気光学装置、その製造方法及び投射型表示装置
JP2000275680A (ja) 反射型液晶表示装置及びそれを用いた表示パネル
JP3791338B2 (ja) 電気光学装置及びその製造方法並びに投射型表示装置
KR20040055688A (ko) 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치
KR20030076421A (ko) 전기 광학 장치 및 그 제조 방법 및 전자기기
US7119391B2 (en) System and method of manufacturing a substrate device
JP2001265255A6 (ja) 電気光学装置及びその製造方法
JP3837951B2 (ja) 電気光学パネル及び電子機器
JP3904371B2 (ja) 電気光学装置及び電子機器
JP4139530B2 (ja) 電気光学装置及び電子機器
JP3969439B2 (ja) 電気光学装置
JP3642326B2 (ja) 液晶パネル、電子機器、及びｔｆｔアレイ基板
JP3788086B2 (ja) 電気光学装置およびそれを用いた表示装置
JP3867027B2 (ja) 電気光学装置及び電子機器
JP3736230B2 (ja) 電気光学装置、その製造方法及び電子機器
JP4522666B2 (ja) Ｔｆｔアレイ基板、液晶パネル及び液晶プロジェクタ

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020322

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20041124

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20050620

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20041124

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20050921

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20050620

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20051111

Appeal identifier: 2005101006318

Request date: 20050921

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20050921

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20050921

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20050223

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20051111

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20051024

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060202

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060201

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090203

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100129

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110126

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120119

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130118

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140117

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150120

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20160105

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20170103

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20180119

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20191113