[go: up one dir, main page]

CN105655293B - 阵列基板及其制作方法和显示装置 - Google Patents

阵列基板及其制作方法和显示装置 Download PDF

Info

Publication number
CN105655293B
CN105655293B CN201610017659.7A CN201610017659A CN105655293B CN 105655293 B CN105655293 B CN 105655293B CN 201610017659 A CN201610017659 A CN 201610017659A CN 105655293 B CN105655293 B CN 105655293B
Authority
CN
China
Prior art keywords
pattern
cabling
transparent conductive
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610017659.7A
Other languages
English (en)
Other versions
CN105655293A (zh
Inventor
王小元
王武
汪锐
白雅杰
许卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610017659.7A priority Critical patent/CN105655293B/zh
Publication of CN105655293A publication Critical patent/CN105655293A/zh
Priority to US15/258,161 priority patent/US11036090B2/en
Application granted granted Critical
Publication of CN105655293B publication Critical patent/CN105655293B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及一种阵列基板及其制作方法和显示装置，该阵列基板包括基底、形成在基底上方的透明导电层图形、形成在所述透明导电层图形上方且与所述透明导电层图形邻接的走线层图形；所述走线层图形包括多条走线，所述透明导电层图形包括多个独立的导电条，每一个导电条对应于一条走线；每一条走线中开设有多个曝光孔；每一个导电条包括与对应的走线位置相对的第一部分和与该走线上开设的各个曝光孔位置相对的第二部分，每一个第二部分均连接所述第一部分。本发明中，将第一部分和第二部分均并联到相应的走线上，能够降低相应的走线的电阻，提升相应走线的导电性能。

Description

阵列基板及其制作方法和显示装置
技术领域
本发明涉及显示技术领域，尤其是涉及一种阵列基板及其制作方法和显示装置。
背景技术
现有的液晶加工工艺中，采用液晶滴下方式填充液晶时，由于在封框胶固化前，封框胶可与液晶接触，因此，业界一般采用UV固化的方式来防止由于液晶和封框胶直接接触造成对液晶的污染。所谓的UV固化(紫外固化)，主要是利用遮挡物(掩膜板，也可称为掩模板)遮住液晶区域(也叫显示区、即A/A区)，暴露涂有封框胶的区域以利用UV固化设备对封框胶进行UV固化。
现有技术中，为了使得紫外光能够透过阵列基板照射到封框胶上，需要阵列基板对应于封框胶的区域透明或者部分透明。该区域一般为阵列基板的走线区域，其中设置有用于将阵列基板中的TFT(ThinFilmTransistor)，薄膜场效应晶体管)连接到压接区域上的走线。
发明内容
本发明的一个目的在于提升走线的导电性能。
第一方面，本发明提供了一种阵列基板，包括基底、形成在基底上方的透明导电层图形、形成在所述透明导电层图形上方且与所述透明导电层图形邻接的走线层图形；
所述走线层图形包括多条走线，所述透明导电层图形包括多个独立的导电条，每一个导电条对应于一条走线；每一条走线中开设有多个曝光孔；每一个导电条包括与对应的走线位置相对的第一部分和与该走线上开设的各个曝光孔位置相对的第二部分，每一个第二部分均连接所述第一部分。
进一步的，所述第一部分和各个第二部分完全覆盖对应的走线下方的区域以及该走线上所开设的各个曝光孔下方的区域。
进一步的，所述透明导电层图形还包括形成在显示区域的基底上方的第一电极图形。
进一步的，所述第一电极图形为公共电极图形。
进一步的，所述走线层图形还包括形成在显示区域的基底上的栅极图形。
第二方面，本发明提供了一种制作阵列基板的方法，包括：
在基底向形成透明导电层图形并形成位于所述透明导电层图形上方与所述透明导电层图形邻接的走线层图形；
其中，所述走线层图形包括多条走线；每一条走线中开设有多个曝光孔，所述透明导电层图形包括多个独立的导电条；每一个导电条对应于一条走线，包括与该走线位置相对的第一部分和与该走线上开设的各个曝光孔位置相对的第二部分，每一个第二部分均连接所述第一部分。
进一步的，所述第一部分和各个第二部分完全覆盖对应的走线下方的区域以及该走线上所开设的各个曝光孔下方的区域。
进一步的，所述透明导电层图形还包括形成在显示区域的基底上方的第一电极图形。
进一步的，所述走线层图形还包括形成在显示区域的基底上的栅极图形。
进一步的，所述在基底向形成透明导电层图形并形成位于所述透明导电层图形上方与所述透明导电层图形邻接的走线层图形，具体包括：
在基底上形成透明导电材料层；
在透明导电材料层形成走线材料层；
在走线材料层形成光刻胶层；
在对所述光刻胶层进行半曝光工艺，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶去除区域；
进行第一次刻蚀，得到透明导电层图形以及位于导电层图形上方的初始走线层图形；
剥离半保留区域的光刻胶，进行第二次刻蚀，以在初始走线层图形上开设多个曝光孔。
第三方面，本发明提供了一种显示装置，包括上述任一项所述的阵列基板。
本发明提供的阵列基板中，在基底上设置的透明导电层图形包括与走线相对的第一部分和与各个曝光孔位置相对的第二部分，且第一部分连接走线和所述第二部分。这样相当于第一部分和第二部分均并联到相应的走线上，能够降低相应的走线的电阻，提升相应走线的导电性能。
附图说明
通过参考附图会更加清楚的理解本发明的特征信息和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1为本发明一实施例提供的阵列基板在走线区域的俯视示意图；
图2为本发明一实施例提供的阵列基板在走线区域的纵截面示意图；
图3为本发明一实施例提供的制作阵列基板的方法的流程示意图；
图4和图5为按照图3的方法制作阵列基板的过程中形成的中间结构的示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
第一方面，本发明提供了一种阵列基板，该阵列基板包括：
基底、形成在基底上方的透明导电层图形、形成在所述透明导电层图形上方且与所述透明导电层图形邻接的走线层图形；
所述走线层图形包括多条走线，所述透明导电层包括多个独立的导电条，每一个导电条对应于一条走线；每一条走线中开设有多个曝光孔；每一个导电条包括与对应的走线位置相对的第一部分和与该走线上开设的各个曝光孔位置相对的第二部分，每一个第二部分均连接所述第一部分。
第二方面，本发明提供了一种制作阵列基板的方法，该方法包括：
在基底向形成透明导电层图形并形成位于所述透明导电层图形上方与所述透明导电层图形邻接的走线层图形；
其中，所述走线层图形包括多条走线；每一条走线中开设有多个曝光孔，所述透明导电层包括多个独立的导电条；每一个导电条对应于一条走线，包括与该走线位置相对的第一部分和与该走线上开设的各个曝光孔位置相对的第二部分，每一个第二部分均连接所述第一部分。
本发明提供的阵列基板以及采用本发明提供的制作阵列基板的方法制作的阵列基板所制作的阵列基板中，在基底上设置的透明导电层图形包括与走线相对的第一部分和与各个曝光孔位置相对的第二部分，且第一部分连接走线和所述第二部分。这样相当于第一部分和第二部分均并联到相应的走线上，能够降低相应的走线的电阻，提升相应走线的导电性能。
在具体实施时，对应于不同的应用场景，上述的阵列基板的具体结构可能表现为不同的形式，相应的制作方法也不尽相同，下面举例进行说明。
图1为本发明一实施例提供的阵列基板的俯视图，图2为图1中的阵列基板在图1中的C-C’处的纵截面示意图；参见图1和图2，该阵列基板包括基底110，形成在基底110上的透明导电层图形以及形成在透明导电层图形上表面上的走线层图形；
其中，走线层图形包括多条走线130，对应的导电层图形也包含多个独立的导电条120，每一个导电条120对应于一条走线130；每一条走线130中均开设有多个曝光孔，该曝光孔可用于对封框胶进行曝光固化；其中，每一个导电条120包含与对应的走线130位置相对的第一部分121，以及与该走线130上开设的各个曝光孔位置相对的第二部分122，第一部分121与各个第二部分122构成一整块导电块，完全覆盖对应的走线130下方的区域以及走线130上的各个曝光孔下方的区域；该第一部分121与对应的走线130直接相连，而各个第二部分122则通过第一部分121与对应的走线130相连。这样不但可以通过每一个导电条120的第一部分121降低对应走线130的电阻，还能够通过第二部分122进一步降低对应走线130的电阻，从而能够提升对应走线130的导电的导电性能，另外由于位于曝光孔的第二部分122为透明层，不会太影响紫外光的透过率，不会对UV固化过程太多影响。
并且本发明实施例中，第一部分121和各个第二部分122连接为一整块导电块，这样能够使得与对应导线并联的透明导电材料的面积尽可能的大，从而尽可能的降低走线的电阻，并且这种设置便于制作。当然在具体实施时，第一部分121和第二部分122并不是必然的要连接为一整块导电块完全覆盖相应的区域，只要能够将第二部分122通过第一部分121连接到对应的走线130上，相应的技术方案均能够达到本发明的基本目的，也应该落入本发明的保护范围。
在具体实施时，这里的透明导电层图形还可以包括形成在显示区域的基底上方的第一电极图形，这里的第一电极图形可以具体是指公共电极图形或者像素电极图形。这样的设计的好处是能够在形成公共电极图形或者像素电极图形的过程中同时在走线区域形成上述的各个透明导电条，有助于降低制作难度。在具体实施时，这里的走线层图形还可以包括形成在显示区域的基底上的栅极图形，这样设置的好处也有助于降低制作难度。当然在具体实施时，就为了达到本发明的基本目的而言，并不需要按照这种方式实施。
本发明中所指的透明导电层图形可以采用ITO等材料制作。
不难理解的是，在实际应用中，在图2中的所示的阵列基板中，在走线130、透明导电层图形及基底110的上方还一般会包含其他结构，比如栅绝缘层、钝化层等，为了方便描述，图2中未示出相应的结构。
当用于制作上述的图1和图2所示的阵列基板时，本发明第二方面所提供的制作阵列基板的方法可以参见图3，具体包括如下步骤：
步骤S1，在基底上形成透明导电材料层。
具体来说，可以通过磁控溅射工艺在基底上沉积一层ITO作为透明导电材料层。步骤S1在现有技术中有诸多实现方式，本发明在此不再赘述。
步骤S2，在透明导电材料层形成走线材料层；
步骤S3，在走线材料层形成光刻胶层；
步骤S4，对所述光刻胶层进行半曝光工艺，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶去除区域；经步骤S4之后得到的结构可以参见图4，包括基底110，形成在基底110上的透明导电材料层120(为了方便说明，这里的透明导电材料层也表示为120)和形成在透明导电材料层120之上的走线材料层130(为了方便说明，这里的走线材料层也表示为130)，形成在走线材料层130之上的光刻胶层140，该光刻胶层140在不同区域的厚度不同，厚度最大的即为上述的光刻胶完全保留区域，厚度较小的为光刻胶半保留区域；不包含光刻胶的区域则为光刻胶去除区域；其中光刻胶完全去除区域为要形成的透明导电层图形之外的区域，而光刻胶半保留区域则对应于各个曝光孔，用以在各条走线上开设曝光孔；光刻胶完全保留区域对应于各条走线(不包含曝光孔)，用以在刻蚀曝光孔的过程中，保证曝光孔周边的走线材料不被刻蚀；
步骤S5，进行第一次刻蚀，得到透明导电层图形以及位于导电层图形上方的初始走线层图形；经步骤S5之后得到的结构在走线区域处的结构可以参见图5，此时初始走线层图形的形状与透明导电层图形一致，其中的各条走线上尚未形成曝光孔。
具体来说，第一次刻蚀可以选用合适的刻蚀气体进行干法刻蚀，以同时对到透明导电材料层的刻蚀并且对走线层材料进行刻蚀。
步骤S6，剥离半保留区域的光刻胶，进行第二次刻蚀，以在初始走线层图形上开设多个曝光孔。经步骤S6之后上述的方法还可能包括剥离完全保留区域的光刻胶的步骤，之后得到的结构在走线区域的结构可以参见图1和图2，这里不再详细说明。
在步骤S6之后，上述的方法还可能包含制作栅绝缘层、有源层、源漏电极层、刻蚀阻挡层以及像素电极层的过程，具体过程可以参见现有技术，本发明在此不再详细说明。
具体来说，第二次刻蚀可以采用合适的刻蚀液(仅对走线材料层有效的刻蚀液)进行湿法刻蚀，以在完成对初始走线刻蚀形成曝光孔的同时避免透明导电层图形不被刻蚀。
对于上述的步骤S5和步骤S6来说，在步骤S5中所形成的透明导电层图形还可以包含位于显示区域的初始的栅极图形以及电极图形，比如公共电极图形；而在第二个步骤中，还可以对初始的栅极图形进行刻蚀，形成最终的栅极图形。通过这种方式，相当于在制作栅极图形和公共电极图形的步骤中，同时完成了位于显示区域的各个导电条的制作以及走线的制作，减少了图案化工艺的次数，降低了制作难度。
作为本发明的另一个方面，本发明还提供了一种显示装置，该装置包括上述任一项所述的阵列基板。
在具体实施时，这里的显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
虽然结合附图描述了本发明的实施方式，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (9)

1.一种阵列基板，其特征在于，包括基底、形成在基底上方的透明导电层图形、形成在所述透明导电层图形上方且与所述透明导电层图形邻接的走线层图形；
所述走线层图形包括多条走线，所述透明导电层图形包括多个独立的导电条，每一个导电条对应于一条走线；每一条走线中开设有多个曝光孔；每一个导电条包括与对应的走线位置相对的第一部分和与该走线上开设的各个曝光孔位置相对的第二部分，每一个第二部分均连接所述第一部分；
所述走线层图形还包括形成在显示区域的基底上的栅极图形。
2.如权利要求1所述的阵列基板，其特征在于，所述第一部分和各个第二部分完全覆盖对应的走线下方的区域以及该走线上所开设的各个曝光孔下方的区域。
3.如权利要求1所述的阵列基板，其特征在于，所述透明导电层图形还包括形成在显示区域的基底上方的第一电极图形。
4.如权利要求3所述的阵列基板，其特征在于，所述第一电极图形为公共电极图形。
5.一种制作阵列基板的方法，其特征在于，包括：
在基底上形成透明导电层图形并形成位于所述透明导电层图形上方与所述透明导电层图形邻接的走线层图形；
其中，所述走线层图形包括多条走线；每一条走线中开设有多个曝光孔，所述透明导电层图形包括多个独立的导电条；每一个导电条对应于一条走线，包括与该走线位置相对的第一部分和与该走线上开设的各个曝光孔位置相对的第二部分，每一个第二部分均连接所述第一部分；
所述走线层图形还包括形成在显示区域的基底上的栅极图形。
6.如权利要求5所述的方法，其特征在于，所述第一部分和各个第二部分完全覆盖对应的走线下方的区域以及该走线上所开设的各个曝光孔下方的区域。
7.如权利要求5所述的方法，其特征在于，所述透明导电层图形还包括形成在显示区域的基底上方的第一电极图形。
8.如权利要求5所述的方法，其特征在于，所述在基底上形成透明导电层图形并形成位于所述透明导电层图形上方与所述透明导电层图形邻接的走线层图形，具体包括：
在基底上形成透明导电材料层；
在透明导电材料层形成走线材料层；
在走线材料层形成光刻胶层；
在对所述光刻胶层进行半曝光工艺，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶去除区域；
进行第一次刻蚀，得到透明导电层图形以及位于导电层图形上方的初始走线层图形；
剥离半保留区域的光刻胶，进行第二次刻蚀，以在初始走线层图形上开设多个曝光孔。
9.一种显示装置，其特征在于，包括如权利要求1-4任一项所述的阵列基板。
CN201610017659.7A 2016-01-12 2016-01-12 阵列基板及其制作方法和显示装置 Active CN105655293B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610017659.7A CN105655293B (zh) 2016-01-12 2016-01-12 阵列基板及其制作方法和显示装置
US15/258,161 US11036090B2 (en) 2016-01-12 2016-09-07 Array substrate including a transparent conductive strip and a wire and manufacturing method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610017659.7A CN105655293B (zh) 2016-01-12 2016-01-12 阵列基板及其制作方法和显示装置

Publications (2)

Publication Number Publication Date
CN105655293A CN105655293A (zh) 2016-06-08
CN105655293B true CN105655293B (zh) 2019-06-21

Family

ID=56486603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610017659.7A Active CN105655293B (zh) 2016-01-12 2016-01-12 阵列基板及其制作方法和显示装置

Country Status (2)

Country Link
US (1) US11036090B2 (zh)
CN (1) CN105655293B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI674662B (zh) * 2018-06-19 2019-10-11 友達光電股份有限公司 陣列基板的製造方法
CN109407883B (zh) * 2018-09-27 2022-04-26 合肥鑫晟光电科技有限公司 一种触摸屏及其制作方法、显示装置
CN111834376B (zh) * 2019-12-16 2024-01-19 云谷（固安）科技有限公司 阵列基板、显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1917227A (zh) * 2006-07-25 2007-02-21 昆山维信诺显示技术有限公司 有机电致发光显示器及其制备方法
CN103296033A (zh) * 2013-05-28 2013-09-11 京东方科技集团股份有限公司 一种阵列基板及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353245A (ja) * 2001-03-23 2002-12-06 Seiko Epson Corp 電気光学基板装置及びその製造方法、電気光学装置、電子機器、並びに基板装置の製造方法
JP4211644B2 (ja) * 2004-03-15 2009-01-21 セイコーエプソン株式会社 電気光学装置の製造方法
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2008177466A (ja) * 2007-01-22 2008-07-31 Epson Imaging Devices Corp 表示装置およびその表示装置を備えた電子機器
KR102137392B1 (ko) * 2013-10-08 2020-07-24 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1917227A (zh) * 2006-07-25 2007-02-21 昆山维信诺显示技术有限公司 有机电致发光显示器及其制备方法
CN103296033A (zh) * 2013-05-28 2013-09-11 京东方科技集团股份有限公司 一种阵列基板及其制作方法

Also Published As

Publication number Publication date
US20170200739A1 (en) 2017-07-13
CN105655293A (zh) 2016-06-08
US11036090B2 (en) 2021-06-15

Similar Documents

Publication Publication Date Title
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
CN103208491B (zh) 阵列基板及其制造方法、显示装置
CN103296033B (zh) 一种阵列基板及其制作方法
CN103309095B (zh) 一种阵列基板及其制作方法、显示装置
JP5777153B2 (ja) アレイ基板のマザーボードの製造方法
CN104656332B (zh) 阵列基板及其制备方法和显示装置
WO2014190702A1 (zh) 阵列基板及其制作方法、显示装置
CN103500730B (zh) 一种阵列基板及其制作方法、显示装置
CN103000693B (zh) 薄膜晶体管、显示器件及其制造方法、显示装置
CN105097839B (zh) 一种绝缘层、阵列基板及其制作方法、显示装置
JP6188793B2 (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
CN105607365A (zh) 一种coa基板及其制作方法
CN104779256B (zh) 阵列基板及其制备方法、液晶面板
CN106444190A (zh) 一种coa基板及其制造方法、液晶面板
CN108010924A (zh) 一种阵列基板及制作方法、显示面板
CN105552024B (zh) 阵列基板及其制作方法、显示装置
CN105097840B (zh) 一种阵列基板、其制作方法、液晶显示面板及显示装置
CN105655293B (zh) 阵列基板及其制作方法和显示装置
CN106935546B (zh) 阵列基板的制备方法、阵列基板、显示面板和显示装置
CN106024813A (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
CN104076537A (zh) 阵列基板及其制作方法、显示装置及测量方法
CN104538413B (zh) 阵列基板及其制作方法、显示装置
CN104617049B (zh) 一种阵列基板及其制作方法、显示装置
CN105895639A (zh) 阵列基板及其制备方法、显示器件
CN103887235B (zh) 一种阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant