[go: up one dir, main page]

KR0179066B1 - 박막트랜지스터 및 그 제조방법 - Google Patents

박막트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR0179066B1
KR0179066B1 KR1019940028726A KR19940028726A KR0179066B1 KR 0179066 B1 KR0179066 B1 KR 0179066B1 KR 1019940028726 A KR1019940028726 A KR 1019940028726A KR 19940028726 A KR19940028726 A KR 19940028726A KR 0179066 B1 KR0179066 B1 KR 0179066B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
forming
gate insulating
high concentration
Prior art date
Application number
KR1019940028726A
Other languages
English (en)
Other versions
KR960019769A (ko
Inventor
장진
임홍주
류봉열
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019940028726A priority Critical patent/KR0179066B1/ko
Publication of KR960019769A publication Critical patent/KR960019769A/ko
Priority to US08/833,205 priority patent/US5751017A/en
Application granted granted Critical
Publication of KR0179066B1 publication Critical patent/KR0179066B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 박막트랜지스터는 절연기판, 상기 절연 기판상에 형성된 반도체층, 상기 반도체층상에 형성된 스토퍼층, 상기 스토퍼층이 형성된 부분을 제외한 상기 반도체 층 상부 표면 내에 형성된 고농도 불순물 반도체층, 기판전면에 형성되고 상기 고농도 불순물 반도체층상에 두 개의 콘택홀을 갖는 게이트절연막, 상기 게이트절연막상에 형성되는 게이트전극, 상기 두 개의 콘택홀을 통해 고농도 불순물 반도체층과 접촉하도록 상기 게이트절연막상에 형성된 소오스/드레인전극들로 구성된다.
또한 본 발명에 따른 박막트랜지스터의 제조 방법은 절연기판을 준비하는 공정, 상기 절연기판상에 반도체층을 형성하는 공정, 상기 반도체층상에 스토퍼층을 형성하는 공정, 상기 스토퍼층을 마스크로 하여 상기 반도체층 표면내에 고농도 불순물 반도체층을 형성하는 공정, 상기 기판 전면과 상기 고농도 불순물 반도체층상에 두 개의 콘택홀을 갖는 게이트절연막을 형성하는 공정, 상기 게이트절연막상에 게이트전극을 형성하는 공정, 상기 콘택홀을 통해 고농도 불순물 반도체층과 접촉하도록 상기 게이트절연막상에 소오스/드레인전극들을 형성하는 공정을 포함하여 이루어진다.

Description

박막트랜지스터 및 그 제조방법
제1도는 종래 기술의 제1실시예에 따른 박막트랜지스터의 단면도.
제2도는 종래 기술의 제2실시예에 따른 박막트랜지스터의 단면도.
제3도는 종래 기술의 제3실시예에 따른 박막트랜지스터의 단면도.
제4도는 종래 기술의 제4실시예에 따른 박막트랜지스터의 단면도.
제5도는 본 발명에 따른 박막트랜지스터의 단면도.
제6도 (a)~(e)는 본 발명에 따른 박막트랜지스터의 제조 공정 단면도.
본 발명은 반도체 장치에 관한 것으로서, 특히 박막트랜지스터 및 그 제조 방법에 관한 것이다.
일반적으로 반도체장치에 있어서, 박막트랜지스터는 액정표시장치(LCD)의 화소전극의 구동소자 또는 SRAM의 스위칭소자 등에 널리 사용되고 있다.
이러한 광범위한 분야에 사용되는 TFT의 구조는 크게 반도체층인 활성층의 위치에 따라 스테거든(staggered)형과 코플라나(coplanar)형으로 구분되어진다.
여기서, 상기 스테거드형 TFT는 반도체층을 사이에 두고 소오스/드레인 전극이 분포되어 있는 구조를 말한다.
또한, 상기 코플라나형 TFT는 반도체층 밑면에 게이트전극과 소오스/드레인 전극이 나란히 형성되어 있는 구조를 말한다.
이들 각 구조로 된 종래의 박막트랜지스터들을 첨부된 도면을 참조하여 개략적으로 살펴보면 다음과 같다.
제1도는 종래 기술의 제1실시예에 따른 스테거드형 TFT의 단면도이다.
상기 도면에 따르면, 종래의 스테거드형 TFT는 절연기판(1), 상기 절연기판(1)상에 소정 간격을 두고 형성된 소오스/드레인전극(2), 상기 소오스/드레인전극(2)상에 형성된 고농도 불순물 반도체층(3), 상기 고농도 불순물 반도체층(3)을 포함한 절연기판(1)상에 형성된 채널을 이루는 반도체층(4), 상기 반도체층(4)전면에 형성된 게이트절연막(5), 상기 게이트절연막(5)상에 형성된 게이트전극(6)으로 구성되어 있다.
상기 구성으로 된 종래의 스테거드형 TFT의 경우, 상기 고농도 불순물 반도체층의 형성이 어렵고, 또 이 고농도 불순물 반도체층은 소오스/드레인전극과 접촉의 신뢰성이 떨어지는 문제점이 있다.
따라서 상기와 같은 문제점을 해결하기 위한 TFT구조로서, 제2도에 도시된 역스테거드(inverted staggered)형 TFT가 제안되었다.
제2도는 종래 기술의 제2실시예에 따른 역스테거드형 박막트랜지스터의 단면도이다.
상기 도면에 따르면, 종래의 역스테거드형 TFT는 절연기판(11), 상기 절연기판(11)상에 형성된 게이트전극(12), 상기 게이트전극(12)을 포함한 절연기판(11) 전면에 형성된 게이트절연막(13), 상기 게이트절연막(13)상에 형성된 반도체층(14), 상기 반도체층(14)상에 소정 간격을 두고 형성된 고농도 불순물 반도체층(15), 상기 고농도 불순물 반도체층(15)과 반도체층(14) 측면 및 게이트절연막(13)상에 형성된 소오스/드레인 전극(16)으로 구성되어 있다.
상기 구성으로 된 역스테거드형 TFT 또한 상기 스테거드형과 마찬가지로 고농도 불순물 반도체층의 형성이 어렵다.
또한, 상기 반도체층(14)은 비정질실리콘으로 형성되어 있고, 채널영역이 전극들과 떨어져 있어 그만큼 전계효과에 의한 전하이동도가 낮다.
한편, 제3도에서는 종래 기술의 제3실시예에 따른 코플라나형 TFT의 단면도가 도시되어 있다.
상기 도면에 따르면, 상기 종래의 고플라나형 TFT는 절연기판(21), 상기 절연기판(21)상에 형성된 반도체층(22), 상기 반도체층(22)의 채널영역으로 형성될 부분이 노출되도록 상기 반도체층(22)상에 형성된 고농도 불순물 반도체층(23), 상기 채널영역으로 형성될 부분이 노출된 반도체층상에 형성된 게이트절연막(24), 상기 게이트절연막(24)상에 형성된 게이트전극(25), 상기 고농도 불순물 반도체층(23)과 반도체층(22) 측면 및 절연기판(21)상에 형성된 소오스/드레인전극(26)으로 구성되어 있다.
상기 구성에 있어서, 고농도 불순물 반도체층(23)은 전면 도포에 의한 패터닝 공정에 의해 형성되어진다.
이때 반도체층(22)표면은 패터닝 공정시에 과식각에 의해 손상되기 쉽다.
따라서, 상기 반도체층(22)과 고농도 불순물 반도체층(23)간의 계면에는 많은 결함들이 형성되고, 상기 고농도 불순물 반도체층(23) 패터닝 공정시 과식각(overetch)에 의해 상기 반도체층(22) 표면이 손상되어 결함이 발생하게 되므로써 이 부분에서의 전하이동도가 떨어지게 된다.
또한, 소자 제작시에 복수 챔버(multi chamber)시스템과 같은 복잡한 장비가 필요하기 때문에 그만큼 공정이 복잡해지므로 공정수율이 떨어지는 등의 문제점이 있다.
한편, 제4도에서는 상기 문제점을 해결하기 위해 제안된 종래의 제4실시예에 따른 박막트랜지스터로서, 코플라나형 TFT의 단면도가 도시되어 있다.
상기 도면에 따르면, 상기 종래의 제4실시예는 절연기판(31), 상기 절연기판(31)상에 형성된 반도체층(32), 상기 반도체층(32) 상부표면내에 소정 간격을 두고 형성된 고농도 불순물 반도체층(35), 상기 소정간격의 반도체층(35) 상부에 차례로 형성된 게이트절연막(33)과 게이트전극(34), 상기 게이트전극(34)과 소정 간격만큼 떨어진 고농도 불순물 반도체층(35)과 절연기판(31) 상에 형성된 소오스/드레인전극(36), 상기 소정 간격만큼의 고농도 불순물 반도체층(35) 및 게이트전극(34)상에 형성된 절연막(37)으로 구성되어 있다.
여기서, 상기 고농도 불순물 반도체층(35)은 게이트절연막(33)을 마스크로 이용한 이온주입방법으로 형성되어 있다.
이때, 상기 게이트절연막(31)은 열산화막으로서, 이는 약 800℃정도의 고온에서 형성되기 때문에 값싼 유리기판을 사용할 수 없다는 문제점이 있다.
또한, 게이트전극과 소오스/드레인전극은 각각 별도의 공정을 거쳐 형성되기 때문에 그만큼 제조 공정수가 증가하게 되므로 공정수율이 떨어지는 문제점이 있다.
이에 본 발명은 상기 종래의 제반 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 반도체층과 고농도 불순물 반도체층간의 계면에서의 결함발생을 방지하고, 전하이동도를 증가시키므로써 소자의 동작 특성을 개선시킬수 있는 박막트랜지스터 및 그 제조방법을 제공함에 있다.
본 발명의 다른 목적은 제조공정을 단순화하여 공정수율을 높이고자한 박막트랜지스터 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 박막트랜지스터는 절연기판, 상기 절연기판상에 형성된 반도체층, 상기 반도체층상에 형성된 스토퍼층, 상기 스토퍼층이 형성된 부분을 제외한 반도체층의 상부 표면 내에 형성된 고동도 불순물 반도체층, 기판전면에 형성되고 상기 고농도 불순물 반도체층상에 두 개의 콘택홀을 갖는 게이트절연막, 상기 게이트절연막상에 형성된 게이트전극과, 상기 두 개의 콘택홀을 통해 고농도 불순물 반도체층과 접촉하도록 상기 게이트절연막상에 형성된 소오스/드레인전극을 포함하여 구성된다.
또한, 본 발명에 따른 박막트랜지스터의 제조방법은 절연기판을 준비하는 공정, 상기 절연기판상에 반도체층을 형성하는 공정, 상기 반도체 상에 스토퍼층을 형성하는 공정, 상기 스토퍼층을 마스크로 하여 상기 반도체층 표면내에 고농도 불순물 반도체층을 형성하는 공정, 상기 기판 전면과 상기 고농도 불순물 반도체층상에 두 개의 콘택홀을 갖는 게이트절연막을 형성하는 공정, 상기 게이트절연막상에 게이트전극을 형성하는 공정과, 상기 콘택홀을 통해 고농도 불순물 반도체층과 접촉하도록 상기 게이트절연막상에 소오스/ 드레인전극을 형성하는 공정을 포함하여 이루어진다.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.
제5도는 본 발명에 따른 박막트랜지스터의 단면도이다.
상기 도면에 따르면, 본 발명에 따른 박막트랜지스터는 절연기판(41), 상기 절연기판(41)상에 형성된 반도체층(42), 상기 반도체층(42)상에 형성된 스토퍼층(43), 상기 스토퍼층(43)과 접촉된 부분을 제외한 상기 반도체층(42)의 상부 표면내에 형성된 고농도 불순물 반도체층(44), 기판 전면에 형성되고 상기 고농도 불순물 반도체층(44)상에 두 개의 콘택홀(45a)을 갖는 게이트절연막(45), 상기 게이트절연막(45)상에 형성된 게이트전극(46), 상기 두개의 콘택홀(45a)을 통해 고농도 불순물 반도체층(44)과 접촉하도록 상기 게이트절연막(45)상에 형성된 소오스/드레인전극(47)으로 구성된다.
여기서, 상기 고농도 불순물 반도체층(44)상에는 직렬저항을 줄이기 위해 Cr, Mo, Nb, Ti 또는 W등의 금속을 이용한 실리사이드층을 형성할 수도 있다.
상기 구성으로 된 본 발명에 따른 박막트랜지스터의 제조방법을 제6a∼6e도를 참조하여 상세히 설명한다.
제6e도는 (a)∼(e)는 본 발명에 따른 박막트랜지스터의 제조공정단면도이다.
먼저, 제 6도 (a)에 도시된 바와 같이, 절연기판(41)을 준비하여, 상기 절연기판(41)상에 다결정실리콘층(또는 비정질실리콘층)(42a) 및 질화막(또는 산화막)(43a)을 차례로 증착한다.
이 때, 상기 다결정실리콘층(42)과 질화막(43)은 CVD방법에 의해 연속적으로 형성하기 때문에 이들 층들간의 계면결함이 작고, 또 제작온도가 비교적 낮기 때문에 기판의 열화특성이 개선된다.
상기 제작온도는 예를 들면 다결정실리콘(또는 비정질실리콘)의 경우에는 약 200∼600℃이고, 질화막(또는 산화막)의 경우에는 약 200∼500℃ 정도이다.
이어서, 제6도 (b)에 도시된 바와 같이, 반도체 층을 형성하기 위해 상기 다결정실리콘층(42a)과 질화막(43a)을 동일 패턴으로 제1차로 패터닝한다. 그 다음에 상기 질화막(43a)을 다시 다른 패턴을 이용하여 제 2차로 패터닝하므로써 절연기판(41)상에 반도체층(42)과 스토퍼층(43)을 형성하게 된다. 이 때 상기 스토퍼층(43)은 박막트랜지스터의 정해진 채널길이에 해당하는 상기 반도체층(42)의 상부 부분에 형성하게 된다.
그 다음, 제6도 (c)에 도시된 바와 같이, 상기 스토퍼층(43)이 형성된 부분을 제외한 반도체층(42) 상부 양측에 N형 또는 P형 불순물을 이온 주입방법으로 주입하여 상기 반도체층(42)의 상부 표면내에 소정 두께의 고농도 불순물 반도체층(44)을 형성한다.
이 때 상기 고농도 불순물 반도체층(44)은 후속 공정에서 형성되는 소오스/드레인전극의 오옴접촉을 위해 형성하게 된다.
이어서, 제6도 (d)에 도시된 바와 같이, 기판 전면에 절연물질을 증착하여 게이트절연막(45)을 형성한다.
그 다음 상기 게이트절연막(45)을 식각하여 상기 스토퍼층(43)과 접촉된 부분을 제외한 고농도 불순물 반도체층(44)의 상부 양측 일부분이 노출되도록 두 개의 콘택홀(45a)을 형성한다.
이어서, 제6도 (e)에 도시된 바와 같이, 상기 기판 전면에 도전물질, 예를 들면, Cr, Al등을 선택적으로 증착하고, 이를 패터닝하여 상기 스토퍼층(43) 상부의 게이트절연막(45)상에 게이트전극(46)을 형성한다.
이와 동시에 상기 스토퍼층(43) 상부의 게이트절연막 부분을 제외한 나머지 게이트절연막(45) 상부에 상기 콘택홀(45a)을 통해 고농도 불순물 반도체층(44)과 접촉되는 소오스/ 드레인전극(47)을 형성하므로써 박막트랜지스터를 완성하게 된다.
이상에서와 같이, 본 발명에 따른 박막트랜지스터는 반도체층과 스토퍼층을 저온에서 연속적으로 형성이 가능하고, 상기 스토퍼층은 고농도 불순물 반도체층의 형성시에 스토퍼층을 이온주입마스크로 사용하므로 상기 반도체층과 스토퍼층에서의 계면결함이 줄어들고, 전하이동도도 높아진다.
또한, 반도체층과 스토퍼층의 제작온도가 낮아 열에 약한 기판을 사용할 수 있어서 원가를 절감할 수 있다.
그리고, 게이트전극과 소오스/드레인전극 형성이 한 번의 공정으로 이루어지기 때문에 그만큼 제조공정수가 줄어들게 된다.
따라서, 본 발명에 따른 박막트랜지스터는 상기와 같은 특성들로 인해 제조공정의 단순화, 공정수율의 개선 및 소자동작의 신뢰성을 향상시킬 수 있다.

Claims (6)

  1. 절연기판; 상기 절연기판상에 형성된 반도체층; 상기 반도체층상에 형성된 스토퍼층; 상기 스토퍼층이 형성된 부분을 제외한 반도체층의 상부 표면내에 형성된 고농도 불순물 반도체층; 기판 전면에 형성되고 상기 고농도 불순물 반도체층상에 두 개의 콘택홀을 갖는 게이트절연막; 상기 게이트절연막상에 형성된 게이트전극; 상기 두 개의 콘택홀을 통해 고농도 불순물 반도체층과 접촉하도록 상기 게이트절연막상에 형성된 소오스/드레인전극을 포함하여 구성된 박막트랜지스터.
  2. 절연기판을 준비하는 공정; 상기 절연기판상에 반도체층을 형성하는 공정; 상기 반도체층상에 스토퍼층을 형성하는 공정; 상기 스토퍼층을 마스크로 하여 상기 반도체 표면내에 고농도 불순물 반도체층을 형성하는 공정; 상기 기판 전면과 상기 고농도 불순물 반도체층상에 두 개의 콘택홀을 갖는 게이트절연막을 형성하는 공정; 상기 게이트절연막상에 게이트전극을 형성하는 공정; 상기 콘택홀을 통해 고농도 불순물 반도체층과 접촉하도록 상기 게이트 절연막상에 소오스/ 드레인전극을 형성하는 공정을 포함하여 이루어진 박막트랜지스터의 제조방법.
  3. 제1항에 있어서, 상기 스토퍼층은 채널영역을 이루는 일부 반도체층 부분의 상부에만 형성되어 있는 것을 특징으로 하는 박막트랜지스터.
  4. 제2항에 있어서, 상기 반도체층을 형성하는 공정은 상기 절연기판상에 반도체물질과 절연물질을 차례로 증착하는 공정; 상기 절연물질과 반도체물질을 동일 패턴으로 패터닝하는 공정을 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  5. 제2항에 있어서, 상기 스토퍼층을 형성하는 공정은 절연기판상에 반도체 물질과 절연물질을 차례로 증착하는 공정; 상기 절연물질과 반도체물질을 동일 패턴을 이용하여 1차로 패터닝하는 공정; 상기 패터닝된 절연물질을 2차로 패터닝하는 공정을 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  6. 제2항에 있어서, 상기 게이트전극과 소오스/드레인전극을 형성하는 공정은 상기 게이트절연막상에 금속물질을 증착하여 이를 동시에 패터닝하여 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
KR1019940028726A 1994-11-03 1994-11-03 박막트랜지스터 및 그 제조방법 KR0179066B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019940028726A KR0179066B1 (ko) 1994-11-03 1994-11-03 박막트랜지스터 및 그 제조방법
US08/833,205 US5751017A (en) 1994-11-03 1997-04-14 Thin film transistor having double gate insulating layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940028726A KR0179066B1 (ko) 1994-11-03 1994-11-03 박막트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960019769A KR960019769A (ko) 1996-06-17
KR0179066B1 true KR0179066B1 (ko) 1999-03-20

Family

ID=19396994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940028726A KR0179066B1 (ko) 1994-11-03 1994-11-03 박막트랜지스터 및 그 제조방법

Country Status (2)

Country Link
US (1) US5751017A (ko)
KR (1) KR0179066B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6454569B1 (en) 1993-11-02 2002-09-24 Biolok International, Inc. Dental implant having a dual bio-affinity collar
US5949117A (en) * 1995-12-26 1999-09-07 Micron Technology, Inc. Highly efficient transistor for fast programming of flash memories
US6197640B1 (en) * 1998-12-21 2001-03-06 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
GB0000292D0 (en) * 2000-01-07 2000-03-01 Koninkl Philips Electronics Nv Top gate thin-film transistor and method of producing the same
US7902051B2 (en) * 2008-01-07 2011-03-08 International Business Machines Corporation Method for fabrication of single crystal diodes for resistive memories

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289030A (en) * 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
US5468987A (en) * 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH04299864A (ja) * 1991-03-28 1992-10-23 Seiko Epson Corp アクティブマトリクス型液晶ディスプレイ

Also Published As

Publication number Publication date
US5751017A (en) 1998-05-12
KR960019769A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
KR100204071B1 (ko) 박막트랜지스터-액정표시장치 및 제조방법
US7008830B2 (en) Poly-crystalline thin film transistor and fabrication method thereof
JPH05102483A (ja) 薄膜トランジスタ及びその製造方法
KR20040021758A (ko) 다결정 실리콘 박막트랜지스터 제조방법
KR100199064B1 (ko) 박막 트랜지스터 제조방법
KR100307457B1 (ko) 박막 트랜지스터의 제조 방법
KR100272272B1 (ko) 박막 트랜지스터 및 그의 제조방법
KR0179066B1 (ko) 박막트랜지스터 및 그 제조방법
US5668381A (en) Thin film transistor array panel for a liquid crystal display
KR100214523B1 (ko) 모스소자의 제조 방법
JPH0595117A (ja) 薄膜トランジスタおよびその製造方法
JP3420301B2 (ja) 薄膜トランジスタの製造方法
JPH1197699A (ja) 薄膜トランジスタ
KR100815894B1 (ko) Ｌｄｄ구조의 ｃｍｏｓ 다결정 실리콘 박막트랜지스터의제조방법
KR100252926B1 (ko) 실리사이드를 이용한 폴리실리콘 박막트랜지스터 및 제조방법
JPH03201538A (ja) 薄膜トランジスタの製造方法
KR100310707B1 (ko) 박막 트랜지스터 액정표시장치 및 그의 제조방법
JP2001111055A (ja) 薄膜トランジスタ及びその製造方法
KR0142784B1 (ko) 박막트랜지스터 및 그 제조방법
JP2629601B2 (ja) 半導体装置
KR100370451B1 (ko) 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법
KR20050027851A (ko) 반도체 소자의 제조 방법
KR0167669B1 (ko) 반도체장치의 제조방법
KR100323736B1 (ko) 박막트랜지스터및그제조방법
JPH0621461A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19941103

A201 Request for examination
N231 Notification of change of applicant
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951103

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19941103

Comment text: Patent Application

PN2301 Change of applicant

Patent event date: 19951103

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980729

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981026

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981126

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981126

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010927

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020923

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031001

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040930

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050930

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061002

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070928

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20081001

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090922

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20100929

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20110915

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20120928

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20130930

Start annual number: 16

End annual number: 16

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20150503

Termination category: Expiration of duration