[go: up one dir, main page]

KR0167669B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR0167669B1
KR0167669B1 KR1019950041736A KR19950041736A KR0167669B1 KR 0167669 B1 KR0167669 B1 KR 0167669B1 KR 1019950041736 A KR1019950041736 A KR 1019950041736A KR 19950041736 A KR19950041736 A KR 19950041736A KR 0167669 B1 KR0167669 B1 KR 0167669B1
Authority
KR
South Korea
Prior art keywords
conductive layer
forming
gate electrode
layer
gate
Prior art date
Application number
KR1019950041736A
Other languages
English (en)
Other versions
KR970030498A (ko
Inventor
강지성
양종열
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950041736A priority Critical patent/KR0167669B1/ko
Publication of KR970030498A publication Critical patent/KR970030498A/ko
Application granted granted Critical
Publication of KR0167669B1 publication Critical patent/KR0167669B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 게이트전극이 오버랩된 LDD 구조의 트렌지스터 제조방법에 관한 것으로, 제1도전형 반도체기판상에 게이트절연막을 형성하는 공정과, 상기 게이트절연막위에 제1도전층과 제1절연막을 차례로 형성하는 공정, 상기 제1절연막 및 제1도전층을 소정의 게이트패턴으로 패터닝하여 제1도전층으로 이루어진 게이트전극을 형성하는 공정, 저농도의 제2도전형의 불순물을 이온주입하여 상기 게이트전극 양단의 기판부위에 LDD 접합을 형성하는 공정, 기판 전면에 제2절연막과 제2도전층을 차례로 형성하는 공정, 상기 제2도전층을 이방성식각하여 상기 게이트전극의 측벽에 스페이서를 형성하는 공정, 상기 스페이서를 식각저지층으로 하여 상기 제2절연막을 제거하는 공정, 상기 게이트전극 상부의 제1절연막을 제거하는 공정,기판 전면에 제3도전층을 형성하는 공정, 및 상기 제3도전층을 블랭킷 에치백하여 상기 게이트전극과 스페이서를 접속하는 도전층 스트링거를 형성하는 공정을 구비하여 이루어지 것을 특징으로 반도체장치의 제조방법.

Description

반도체장치의 제조방법
제1도는 종래의 게이트 오버랩된 트렌지스터의 단면구조를 개략적으로 도시하고 단면도이고,
제2도는 본 발명의 방법에 따른 일 실시예의 반도체장치 제조방법의 제조공정 순서 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 게이트절연막
3 : 게이트전극 5 : LDD접합
4 : 산화막 6 : 나이트라이드막
7 : 폴리실리콘 스페이서 8 : 폴리스트링거
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 게이트전극이 오버랩된 LDD(Lightly Doped Drain) 구조의 트렌지스터 제조방법에 관한 것이다.
종래의 LDD 구조를 갖는 반도체장치에서는 LDD 접합 상부에 산화막 또는 절연막이 존재하여 전하가 트랩되는 장소로 기능하게 되어 반도체장치의 전기적인 특성이 열화되는 요인이 되고 있다.
게이트가 오버랩된 구조의 LDD 트렌지스터는 저농도의 n형 LDD 접합이 존재함으로 인하여 발생하는 트렌지스터의 특성열화를 개선시키기 위한 구조로서, 게이트 오버랩된 LDD구조의 트랜지스터는 LDD 접합부 상부에 게이트전극이 오버랩되도록 형성하여 종래의 LDD 구조에 따른 트렌지스터가 신뢰성이 저하되는 문제에 대한 대비를 하기 위한 것이다. 그러나 이러한 LDD 구조 위에 게이트전극을 오버랩시키기 위한 반도체장치의 제조방법은 매우 복잡한 제조공정이 요구된다.
종래의 게이트 오버랩된 트렌지스터의 단면구조를 개략적으로 도시하고 있는 제1도를 참조하여 보면, 도면에서 보듯이 폴리실리콘 게이트를 인버스(inverse)-T 형태로 형성시켜야 한다. 즉, 게이트전극 하부의 폭이 넓은 폴리실리콘과 상부의 좁은 폴리실리콘을 각각 분리시켜 형성한후, 양쪽의 폴리실리콘을 연결하는 방법이 흔히 사용되는데, 이러한 형상의 게이트전극을 형성하는 과정은 매우 어렵고 복잡한 제조공정을 요구하게 된다.
본 발명은 게이트전극 하부의 폴리실리콘을 형성하지 않고, 스페이서를 폴리실리콘으로 사용하여 형성한 후, 이 스페이서와 게이트, 폴리실리콘을 연결시킴으로서 종래의 게이트 오버랩된 LDD 구조의 트렌지스터 제조공정보다 제작공정이 간단하고 특성상 문제가 없는 새로운 반도체장치의 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 바람직한 일 실시예의 게이트 오버랩 트렌지스터의 제조하는 방법은 제1도전형 반도체기판상에 게이트절연막을 형성하는 공정과, 상기 게이트절연막위에 제1도전층과 제1절연막을 차례로 형성하는 공정, 상기 제1절연막 및 제1도전층을 소정의 게이트패턴으로 패터닝하여 제1도전층으로 이루어진 게이트전극을 형성하는 공정, 저농도의 제2도전형의 불순물을 이온주입하여 상기 게이트전극 양단의 기판부위에 LDD 접합을 형성하는 공정, 기판 전면에 제2절연막과 제2도전층을 차례로 형성하는 공정, 상기 제2도전층을 이방성식각하여 상기 게이트전극의 측벽에 스페이서를 형성하는 공정, 상기 스페이서를 식각저지층으로 하여 상기 제2절연막을 제거하는 공정, 상기 게이트전극 상부의 제1절연막을 제거하는 공정, 기판 전면에 제3도전층을 형성하는 공정, 및 상기 제3도전층을 블랭킷 에치백하여 상기 게이트전극과 스페이서를 접속하는 도전층 스트링거를 형성하는 공정을 구비하여 이루어진다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예들을 보다 상세히 설명하기로 한다.
제2도(a)는 본 발명의 방법에 따른 일 실시예의 반도체장치 제조방법의 제조공정 순서 단면도로서, 이 도면을 참조하여 일 실시예의 반도체장치 제조방법을 살펴보면, 먼저, 제2도 (A)에 도시된 바와 같이 반도체기판(1) 상에 게이트절연막(2)을 형성한다. 이어서, 상기 게이트절연막(2) 위에 폴리실리콘(3) 또는 폴리사이드(polycide)를 침적하고, 산화막(4)을 적층형성한 후, 포토리소그래피 기술을 통해 상기 산화막과 폴리실리콘(또는 폴리사이드)을 소정의 게이트패턴으로 패터닝하여 게이트전극(3)을 형성한다.
다음에 제2(b)도에 도시된 바와 같이 저농도의 n형 불순물을 액티브 영역에 이온주입하고 어닐링하여 n- LDD 접합(5)을 형성한다.
계속해서, 제2(c)도에 도시된 바와 같이 기판 전면에 절연막으로서,예컨데 나이트라이드막(6)을 형성한다.
이어서 제2(d)도에 도시된 바와 같이 상기 나이트라이드막(6)상에 폴리실리콘층 형성한 다음, 이방성식각으로 상기 폴리실리콘층을 식각하여 게이트전극의 측벽에 폴리실리콘 스페이서(7)를 형성한다.
이어서, 제2(e)도에 도시된 바와 같이 폴리실리콘 스페이서(7)를 식각저지층으로 이용하여 상기 나이트라이드막(6)을 습식식각방식으로 제거하고, 계속해서 게이트전극 상부의 산화막을 습식식각하여 제거한다.
그 다음, 제2(f)도에 도시된 바와 같이 폴리실리콘 스페이서(7)와 게이트전극(3)의 폴리실리콘을 접속하기 위해 또 다른 폴리실리콘층을 기판 전면에 형성하고, 이를 블랭킷 에치백(blanket etchback)하여 제2(g)도에 도시된 바와 같이 게이트전극(3)과 스페이서의 폴리실리콘(7)을 접속시키는 폴리스트링거(poly-stringer)(8)를 게이트전극 측벽에 형성함으로써 게이트전극(3)과 폴리실리콘 스페이서(7) 및 이들을 연결하는 폴리스트링거(8)로 이루어지는 오버랩 구조의 게이트전극을 형성한다. 이후, 고농도의 n형 불순물을 기판에 이온주입하여 고농도 소오스 및 드레인을 형성함으로써 본 발명의 일실시예에 의한 게이트 오버랩구조의 트렌지스터를 완성하게 된다.
이상 상술한 바와 같이 본 발명에 의하면, 폴리실리콘을 오버랩된 게이트극의 측벽스페이서 재료로 활용하고, 이 폴리실리콘 스페이서와 게일, 전국의 폴리실리콘을 단순한 공정에 의해 연결함으로써 게이트 오버랩된 LDD 구조이 트렌지스터를 용이하게 제조할 수가 있다.
또한, 차세대 극미세구조의 트렌지스터 제조공정에 있어서 전극이 오버랩된 LDD 트렌지스터를 효과적으로 형성하여 집적소자의 개발을 용이하게 할 수 있으며, 고집적반도체 소자의 제작으로 수익성 증대효과를 얻을 수 있다.
또한, 고집적 반도체장치의 기초소자인 트렌지스터를 신뢰성과 동작 특성이 우수하게 제작함으로서 모든 반도체장치의 활용이 가능하고 차세대 반도체장치의 개발에 유용하게 된다.

Claims (6)

  1. 제1도전형 반도체기판상에 게이트절연막을 형성하는 공정과, 상기 게이트절연막위에 제1도전층과 제1절연막을 차례로 형성하는 공정, 상기 제1절연막 및 제1도전층을 소정의 게이트패턴으로 패터닝하여 제1도전층으로 이루어진 게이트전극을 형성하는 공정, 저농도의 제2도전형의 불순물울 이온주입하여 상기 게이트전극 양단의 기판부위에 LDD 접합을 형성하는 공정, 기판 전면에 제2절연막과 제2도전층을 차례로 형성하는 공정, 상기 제2도전층을 이방성식각하여 상기 게이트전극의 측벽에 스페이서를 형성하는 공정, 상기 스페이서를 식각저지층으로 하여 상기 제2절연막을 제거하는 공정, 상기 게이트전극 상부의 제1절연막을 제거하는 공정,기판 전면에 제3도전층을 형성하는 공정, 및 상기 제3도전층을 블랭킷 에치백하여 상기 게이트전극과 스페이서를 접속하는 도전층 스트링거를 형성하는 공정을 구비하여 이루어지 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 제1도전층은 폴리실리콘 또는 폴리사이드를 증착하여 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항에 있어서, 상기 제2도전층과 제3도전층은 폴리실리콘으로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제1항에 있어서, 상기 제1절연막은 산화막으로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제1항에 있어서, 상기 제2절연막은 나이트라이드로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제1항에 있어서, 상기 게이트전극과 스페이서 및 스트링거에 의해 오버랩구조의 게이트전극이 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019950041736A 1995-11-16 1995-11-16 반도체장치의 제조방법 KR0167669B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950041736A KR0167669B1 (ko) 1995-11-16 1995-11-16 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950041736A KR0167669B1 (ko) 1995-11-16 1995-11-16 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970030498A KR970030498A (ko) 1997-06-26
KR0167669B1 true KR0167669B1 (ko) 1999-02-01

Family

ID=19434385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041736A KR0167669B1 (ko) 1995-11-16 1995-11-16 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR0167669B1 (ko)

Also Published As

Publication number Publication date
KR970030498A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
KR0139573B1 (ko) 이중 채널 박막트랜지스터 및 그 제조방법
US6066534A (en) Method of manufacturing a field effect transistor
JPH1027914A (ja) Ｓｏｉトランジスタ及びその製造方法
KR0177785B1 (ko) 오프셋 구조를 가지는 트랜지스터 및 그 제조방법
US20070221962A1 (en) Semiconductor device and method for manufacturing the same
US5903013A (en) Thin film transistor and method of manufacturing the same
JP2951893B2 (ja) 半導体素子のトランジスター製造方法
KR960039222A (ko) 반도체장치 및 그 제조방법
JPH077773B2 (ja) 半導体装置の製造方法
JP3420301B2 (ja) 薄膜トランジスタの製造方法
KR0170515B1 (ko) Gold구조를 갖는 반도체장치 및 그의 제조방법
KR0183785B1 (ko) 모스 트랜지스터 제조방법
KR0167669B1 (ko) 반도체장치의 제조방법
KR0179066B1 (ko) 박막트랜지스터 및 그 제조방법
KR0167662B1 (ko) 반도체장치의 제조방법
KR0186090B1 (ko) 박막트랜지스터 제조방법
KR100399893B1 (ko) 아날로그 소자의 제조 방법
KR100223761B1 (ko) 박막트랜지스터 및 그 제조방법
JPS6245071A (ja) 半導体装置の製造方法
KR0168360B1 (ko) 반도체 장치의 콘택구조 및 그 형성방법
KR0141951B1 (ko) 반도체 소자의 제조방법
KR0135670B1 (ko) 반도체 소자의 제조방법
KR100390891B1 (ko) 고집적반도체소자의제조방법
JP2594121B2 (ja) 半導体装置の製造方法
JP2701828B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951116

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951116

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980629

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980929

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980929

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010817

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020820

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030814

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040820

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050822

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060818

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070827

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20080820

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20100810