[go: up one dir, main page]

KR0177785B1 - 오프셋 구조를 가지는 트랜지스터 및 그 제조방법 - Google Patents

오프셋 구조를 가지는 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR0177785B1
KR0177785B1 KR1019960002634A KR19960002634A KR0177785B1 KR 0177785 B1 KR0177785 B1 KR 0177785B1 KR 1019960002634 A KR1019960002634 A KR 1019960002634A KR 19960002634 A KR19960002634 A KR 19960002634A KR 0177785 B1 KR0177785 B1 KR 0177785B1
Authority
KR
South Korea
Prior art keywords
gate
offset
gate electrode
transistor
insulating layer
Prior art date
Application number
KR1019960002634A
Other languages
English (en)
Other versions
KR970063774A (ko
Inventor
한민구
박철민
민병혁
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960002634A priority Critical patent/KR0177785B1/ko
Priority to US08/692,924 priority patent/US5793058A/en
Publication of KR970063774A publication Critical patent/KR970063774A/ko
Priority to US08/960,631 priority patent/US5885859A/en
Application granted granted Critical
Publication of KR0177785B1 publication Critical patent/KR0177785B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/34—Bipolar devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs

Landscapes

  • Thin Film Transistor (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야;
트랜지스터의 채널 영역과 소오스와 드레인 영역 사이에 일정간격에 비도핑된 부분을 가지는 오프셋 트랜지스터에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제;
낮은 누설전류를 가지는 트랜지스터 및 그 제조방법을 제공함에 있다.
3. 발명의 해결방법의 요지;
절연 기판의 상부에 폴리실리콘 또는 무정질 실리콘으로 이루어진 실리콘막을 도포하고, 상기 실리콘막 상부에 실리콘 산화막으로 이루어진 게이트 절연층을 코팅하는 제1공정과, 상기 게이트 절연층상부에 금속이나 전도성 물질 또는 폴리실리콘 막등으로 이루어진 게이트 전극을 증착하여 포토 리토그래피로 채널 폭에 대응하는 주 게이트 전극과 오프셋 폭에 대응하는 부 게이트 전극으로 분리하여 식각하는 제2공정과, 상기 게이트 절연층내에 상기 오프셋 영역을 형성하기 위하여 상기 주 게이트 전극와 부 게이트 전극의 상부의 포토 레지스터를 소정의 조건으로 리플로우하기 위한 제3공정과, 상기 리플로우된 포토 레지스터에 의해 도포되지 않은 부분의 게이트 절연층을 식각하고 상기 포토 레지스터를 제거하는 제4공정과, 상기 제4공정을 통한 결과물의 상기 폴리실리콘내의 드레인과 소오스 영역을 형성하기 위하여 상기 주 게이트 전극과 부 게이트 전극과 식각되지 않은 상기 오프셋 영역에 대하여 자기-정렬로 이온주입을 수행하는 제5공정으로 이루어지는 것을 요지로 한다.
4. 발명의 중요한 용도;
트랜지스터 제조방법에 적합하다.

Description

오프셋 구조를 가지는 트랜지스터 및 그 제조방법
제1도 (a)에서 (f)는 종래의 오프-셋 박막 트랜지스터를 제조하기 위한 방법을 설명하기 위한 단면도.
제2도 (a)에서 (d)는 종래의 오프 전류를 감소시키기 위한 LDD방법의 박막 트랜지스터의 구조를 설명하기 위한 단면도.
제3도 (a)에서 (e)는 본 발명의 일실시예에 따른 오프셋 박막 트랜지스터를 제조하기 위한 방법을 설명하기 위한 단면도.
제4도 (a), (b)는 제3도 (e)의 평면도와 단면도.
제5도는 게이트 전압 특성에 대한 드레인 전류를 보인 비교 그래프도.
제6도는 오프셋 길이에 따른 온/오프 전류를 보인 도면.
본 발명은 반도체 집적회로에 있어서, 온 오프 전류비를 향상시키기 위한 트랜지스터 및 그 제조방법에 관한 것으로, 특히 트랜지스터의 채널 영역과 소오스와 드레인 영역 사이에 일정간격에 비도핑된 부분을 가지는 오프셋 트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로, 트랜지스터가 오프(OFF) 상태일때 소오스와 드레인 사이에 흐르는 전류를 일명 오프 전류라고 칭하며, 트랜지스터가 온(ON) 상태일때 소오스와 드레인 사이에 흐르는 전류를 일명 온 전류라고 칭한다. 큰 온 전류는 빠른 동작을 제공하며 작은 오프 전류는 저 전압 동작을 제공한다. 따라서, 온 전류가 크고 오프 전류가 작은 특성을 가지는 즉, 온/오프 전류의 비(ratio)가 큰 특성을 가지는 트랜지스터가 바람직하다.
하지만, 초기의 트랜지스터는 바람직하지 못한 상술한 높은 오프 상태의 누설전류(high OFF state leakage current)가 발생하게 된다. 또한, 이에 국한되지 않게 일반적인 모오스 트랜지스터는 핫 캐리어 효과(hot carrier effect)문제가 발생하게 된다. 이러한 문제들을 해소하기 위하여 저 농도로 도핑된 드레인(LDD)구조와 오프셋(offset)게이트 구조의 트랜지스터를 사용하고 있다. 이러한 내용은 1993년 3월 30일자 미국 특허 번호 5,198,379 METHOD OF MAKING A MOSTHIN FILM TRANSISTER WITH SELF-ALIGNED ASYMMETRICAL STRUCTURE 와 1993년 5월 4일자 미국 특허 번호 5,208,476 LOW LEAKAGE CURRENT OFFSET-GATE THIN FILM TRANSISTER STRUCTURE에 자세히 기재되어 있다.
하기의 설명에서는 상기 참증자료를 토대로 종래의 오프셋 박막 트랜지스터의 구조 및 제조방법과, 소오스와 드레인의 전계의 세기(electric field intensity)를 감소하기 위하여 드레인의 불순물의 농도를 줄이는 상기 LDD구조의 박막 트랜지스터와, 본 발명에 의해 해소될 수 있는 종래의 문제점들이 제시된다.
제1도 (a)에서 (f)는 종래의 오프셋 박막 트랜지스터를 제조하기 위한 방법을 설명하기 위한 단면도들이다.
제1도를 참조하면, 제1도 (a)는 예를들어 석영, 유리, 사파이어로 이루어진 기판 101의 상부에 폴리실리콘이나 무정질 실리콘으로 이루어진 실리콘 박막 102이 도포된 패턴이다. 다음 이러한 구조는 실리콘 산화막과 같은 게이트 절연층 103이 코팅되어진다. 다음 불순물이 도포된 폴리실리콘이나 전기적으로 전도성을 가지는 박막(ITO)이나, 금속으로 구성된 폴리실리콘 게이트 전극 104이 상기 게이트 절연막 103 상부에 형성되고 상기 게이트 전극 104 상부에는 포토 레지스터 105가 형성된 패턴이다.
제1도 (b)는 상기 게이트 절연막 103이 식각된 패턴이고, 제1도 (c)는 포토 레지스터 105를 제거한 후의 패턴이다. 제1도 (d) 폴리실리콘 박막 102의 오프셋 구조를 형성하기 위하여 상기 게이트 전극 104의 측벽(side well)에 포토 레지스터 105를 오프셋 102a, 101b 길이에 대응된 만큼 형성한 패턴이다.
제1도 (e)는 상기 오프셋 102a, 101b과 소오스 102b 와 드레인 102a를 형성하기 위한 이온 주입을 수행하는 패턴이다. 그리고, 제1도 (f)는 상기 포토 레지스터 105를 제거한 후의 완성된 패턴을 도시하고 있다.
이러한 방법은 기존의 트랜지스터 제작 방법에 비하여 추가의 포토 마스크가 필요하며 공정이 복잡해지며, 또한 상기의 오프셋 102a, 101b 길이가 일치되지 않아 비대칭적인 전기적 특성이 발생하는 문제점이 발생한다.
제2도 (a)에서 (d)는 종래의 오프 전류를 감소시키기 위한 LDD방법의 박막 트랜지스터의 구조를 설명하기 위한 단면도이다.
제2도 (a)는 유리, 석영, 또는 사파이어로 이루어진 절연 기판 201의 상부에 폴리실리콘 또는 무정질 실리콘으로 이루어진 실리콘 박막 202을 포함하며, 다음 이러한 구조는 실리콘 산화막으로 이루어진 게이트 절연층 203으로 코팅되어진다. 금속, ITO, 또는 폴리실리콘 막등으로 이루어진 게이트 전극이 상기 게이트 절연층 203 상부에 패턴된다.
제2도 (b) 는 대략 1×1014cm-2의 도우너와 억셉터 불순물을 이온 주입에 의해서 저농도의 소오스와 드레인 영역 205, 206이 게이트 전극 204에 대하여 자기-정열(self-alignment)적으로 형성된다.
제2도 (c)는 절연층 207이 결과물의 상부에 형성되고 상기 절연층 207은 이방성으로 에칭되어 상기 절연층 207은 상기 게이트 전극 204의 측벽상에만 남게 패턴된다. 예컨데, 대략 1×1015cm-2의 도우너와 억셉터 불순물을 이온 주입에 의해서 소오스와 드레인 영역 208, 209가 게이트 전극 204에 대하여 자기-정열(self-alignment)적으로 형성된다. 그러므로, 드레인 영역 안에서의 저 불순물, 도핑, 농도가 형성되는 것이다. 이러한 공정을 상기한 바와같이 LDD 공정이라 일컫는다.
제2도 (d)는 소오스와 드레인 전극 210, 211이 소오스와 드레인 영역 208, 209의 각각에 연결되어진다.
그러나, 이러한 구조 및 제조방법도 이온 주입에 의한 추가의 공정이 필요하다는 문제점에 발생한다.
따라서, 본 발명의 목적은 높은 온/오프 전류비를 가지는 오프셋 트랜지스터 및 그 제조방법을 제공함에 있다.
본 발명의 다른 목석은 동일한 오프셋 길이를 가지는 트랜지스터 및 그 제조방법을 제공함에 있다.
본 발명의 또 다른 목적은 균일한 전기적 특성을 가지는 트랜지스터 및 그 제조방법을 제공함에 있다.
본 발명의 또 다른 목적은 간단한 제조방법을 가지는 오프셋 트랜지스터를 제공함에 있다.
본 발명의 또 다른 목적은 낮은 누설전류를 가지는 트랜지스터 및 그 제조방법을 제공함에 있다.
상기한 바와같은 본 발명의 목적을 달성하기 위한 본 발명의 기술적 사상에 따르면, 절연 기판의 상부에 폴리실리콘 또는 무정질 실리콘으로 이루어진 실리콘막을 도포하고, 상기 실리콘막 상부에 실리콘 산화막으로 이루어진 게이트 절연층을 코팅하는 제1공정과, 상기 게이트 절연층 상부에 금속이나 전도성 물질 또는 폴리실리콘 막등으로 이루어진 게이트 전극을 증착하고 포토 리토그래피로 채널 폭에 대응하는 주 게이트 전극과 오프셋폭에 대응하는 부 게이트 전극으로 분리하여 식각하는 제2공정과, 상기 게이트 절연층내에 상기 오프셋 영역을 형성하기 위하여 상기 주 게이트 전극과 부 게이트 전극의 상부의 포토 레지스터를 소정의 조건으로 리플로우하기 위한 제3공정과, 상기 리플로우된 포토 레지스터에 의해 도포되지 않은 부분의 게이트 절연층을 식각하고 상기 포토 레지스터를 제거하는 제4공정과, 상기 제4공정을 통한 결과물의 상기 폴리실리콘내의 드레인과 소오스 영역 및 상기 오프셋 영역을 형성하기 위하여 상기 주 게이트 전극과 부 게이트 전극과 식각되지 않은 상기 오프셋 영역에 대하여 자기-정렬로 이온주입을 수행하는 제5공정으로 이루어지는 것을 특징으로 한다.
또한, 절연 기판의 상부에 폴리실리콘 또는 무정질 실리콘으로 이루어진 실리콘막을 도포하고, 상기 실리콘막 상부에 실리콘 산화막으로 이루어진 게이트 절연층을 코팅하는 제1공정과, 상기 게이트 절연층상부에 금속이나 전도성 물질 또는 폴리실리콘 막등으로 이루어진 게이트를 증착하여 포토 리토그래피로 채널 폭에 대응하는 주 게이트와 오프셋 폭에 대응하는 부 게이트로 분리하여 식각하는 제2공정과, 상기 제2공정을 통한 결과물이 상기 주 게이트와, 부 게이트에 대하여 자기-정렬로 이온주입을 수행하여 소정 폭의 상기 오프 셋 영역 및 상기 폴리실리콘내의 드레인과 소오스 영역을 형성하는 제3공정으로 이루어지는 것을 특징으로 한다.
이하 상기한 바와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 박막 트랜지스터의 제조방법을 일례로 설명하고 있으나 반드시 이에 국한되지 않고 일반적인 모오스 트랜지스터에도 적용될 수 있다는 것을 미리 주지시키는 바이다.
제3도 (a)에서 (e)는 본 발명의 일실시예에 따른 오프셋 박막 트랜지스터를 제조하기 위한 방법을 설명하기 위한 단면도이다.
제3도 (a), (b)는 절연 기판 301의 상부에 폴리실리콘 또는 무정질 실리콘으로 이루어진 실리콘 박막 302을 도포하고, 다음 이러한 구조는 실리콘 산화막으로 이루어진 100㎚ 두께의 게이트 절연층 303으로 코팅되어진다. 이와 같은 결과물 상부에 금속, ITO, 또는 폴리실리콘 막등으로 이루어진 200㎚ 두께의 게이트 전극 304가 게이트 절연층 303 상부에 LPCVD에 의해 증착된다. 그리고, 일반적인 포토 리토그래피 공정을 통하여 상기 게이트 전극 304가 일반적인 RIE 식각으로 주 게이트 전극 304b와 부 게이트 전극 304a으로 게이트 패턴이 수행된다. 그 후에 주 게이트 전극 304b와 부 게이트 전극 304a의 상부의 상기 포토 레지스터 305를 160℃에서 30분 동안 리플로우(reflow)시킨후의 패턴이다.
제3도 (c), (d)는 상기 결과물의 상기 리플로우된 포토 레지스터 305에 의해 도포되지 않은 부분의 게이트 절연층 303을 식각한 후에 상기 포토 레지스터 305를 제거한 후의 패턴이다.
따라서, 상기 리플로우에 의해 상기 주 게이트 전극 304b와 부 게이트 전극 304a사이의 부분에 상기 포토 레지스터 305가 마스크로 작용하게 되어 폴리실리콘 302의 식각시에는 상기 게이트 절연층 303에는 절연 오프셋 영역 303a, 303b이 존재하게 된다.
그러므로, 제3도 (e)에서 처럼 드레인과 소오스 302a, 302b를 형성하기 위하여 주 게이트 전극 304b, 부 게이트 전극 304a과 식각되지 않은 절연 오프셋 영역 303a, 303b에 대하여 자기-정렬로 폴리실리콘 302로 이온주입을 수행하는 패턴을 나타낸다.
폴리실리콘 302에는 비도핑된 오프셋 영역 301a, 302b이 형성된다.
제4도 (a), (b)는 제3도 (c)의 평면도와 단면도이다.
제4도 (a), (b)를 참조하면, 기판 상에 도포된 폴리실리콘의 채널영역 407의 좌우의 소오스와 드레인 영역 404, 403이 존재하고, 상기 채널영역 407상부에는 절연 오프셋 영역을 가지는 게이트 절연층 405에 의해 이격된 주 게이트전극 401과 부 게이트 전극 402이 LPCVD에 의해 증착된 패턴이다. 따라서, 다결정 실리콘 게이트를 식각할 때 주 게이트전극 401과 부 게이트 전극 402의 사이에 있던 절연막은 리플로우된 포토 레지스터가 마스크로 작용하여 식각되지 않고 남게된다. 따라서, 소오스와 드레인의 자기 정렬 이온주입시에 균일하게 형성된 절연 오프셋 영역의 하부에 있는 폴리실리콘의 활성층은 도핑되지 않고 오프셋영역 406, 407으로 형성된다.
제5도는 게이트 전압 특성에 대한 드레인 전류를 보인 비교 그래프도이다. 소자의 채널길이는 10㎛기준으로하여 선 501은 종래의 일반적인 오프셋 길이이고, 선 505, 502, 503, 504 는 각기 오프셋의 길이가 0.3㎛, 0.5㎛. 0.8㎛. 1.0㎛이다. 여기서, 오프셋의 길이는 소오스와 드레인에서 확산되는 이온의 확산길이를 고려한 유효 오프셋길이를 의미한다. 소오스와 드레인에 주입된 이온을 900℃에서 30분간 어닐링 하여 활성화 시킨 것을 가정하여 이온의 확산길이를 공정시뮬레이터를 사용하여 0.2㎛로 정하였다. 트랜지스터의 오프셋의 길이가 증가함에 따라 소자의 게이트와 소오스 드레인간의 비도핑된 채널 저하의 증가로 인하여 온 전류와 오프 전류가 모두 감소하는 현상을 보이고 있으나 온 전류에 비하여 오프 전류가 크게 감소하고 있다.
제6도는 오프셋 길이에 따른 온/오프 전류를 보인 도면이다.
오프 전류의 감소 값을 수치로 살펴보면 오프셋 길이가 0.0㎛에서 전류 값은 0.4pA에서 오프셋 길이가 1.0㎛인 경우에는 30fA로 감소하여 화질에는 큰 영향을 미치는 온/오프의 전류비가 선 601처럼 현격하게 좋아지는 현상이 나타난다.
따라서, 상기한 바와 같은 본 발명에 따르면, 기존의 오프셋 소자에서의 추가의 오프셋 마스크를 사용하지 않고 균일한 오프셋영역을 형성하고 균일한 전기적 특성을 가지는 트랜지스터를 제공할 수 있는 효과가 있다. 또한, 실험적으로 오프셋의 길이가 증가 할수록 누설전류가 현격히 감소하는 현상을 보이고 있으며 온/오프 전류의 비도 현저히 달라짐을 알수있다.

Claims (6)

  1. 오프셋 구조를 가지는 트랜지스터의 제조방법에 있어서 : 절연 기판의 상부에 폴리실리콘 또는 무정질 실리콘으로 이루어진 실리콘막을 도포하고, 상기 실리콘막 상부에 실리콘 산화막으로 이루어진 게이트 절연층을 코팅하는 제1공정과; 상기 게이트 절연층 상부에 금속이나 전도성 물질 또는 폴리실리콘막등으로 이루어진 게이트 전극을 증착하고 포토 리토그래피로 채널 폭에 대응하는 주 게이트 전극과 오프셋 폭에 대응하는 부게이트 전극으로 분리하여 식각하는 제2공정과; 상기 게이트 절연층내에 상기 오프셋 영역을 형성하기 위하여 상기 주 게이트 전극과 부 게이트 전극의 상부의 포토 레지스터를 소정의 조건으로 리플로우하기 위한 제3공정과; 상기 리플로우된 포토 레지스터에 의해 도포되지 않은 부분의 게이트 절연층을 식각하고 상기 포토 레지스터를 제거하는 제4공정과; 상기 제4공정을 통한 결과물의 상기 폴리실리콘내의 드레인과 소오스 영역 및 상기 오프셋 영역을 형성하기 위하여 주 게이트 전극과 부 게이트 전극과 식각되지 않은 상기 오프셋 영역에 대하여 자기-정렬로 이온주입을 수행하는 제5공정으로 이루어지는 것을 특징으로 하는 트랜지스터 제조방법.
  2. 제1항에 있어서; 상기 제3공정의 소정의 조건은 상기 포토 레지스터를 약 160도 정도에서 약 30분간 리플로우하는 것임을 특징으로 하는 트랜지스터 제조방법.
  3. 트랜지스터에 있어서; 소오스와 드레인 영역과 이웃되고 채널에 의해 이격된 비도핑된 폭을 각기 포함하는 기판상에 위치한 제1막과; 상기 제1막상의 일부에 위치하고 상기 채널의 상부에의 절연부와, 그리고 상기 각기의 비도핑된 폭의 상부에는 각기의 오프셋 마스크 절연부를 포함하는 제2막과; 상기 제2막상의 일부에 위치하고 상기 각기의 오프셋 마스크 절연부의 상부에는 각기 부 게이트 전극부가 위치하고 상기 절연부의 상부에는 주 게이트 전극부가 상기 부 게이트 전극부와 이격되어 위치하는 제3막을 포함하는 것을 특징으로 하는 트랜지스터.
  4. 오프셋 트랜지스터의 제조방법에 있어서: 소오스와 드레인 영역과 이웃되고 체널에 의해 이격된 비도핑된 폭을 각기 포함하는 기판상에 위치한 제1막과; 상기 제1막상의 일부에 위치하고 상기 채널의 상부에는 절연부와, 그리고 상기 각기의 비도핑된 폭의 상부에는 각기의 오프셋 마스크 절연부를 포함하는 제2막과; 상기 제2막상의 일부에 위치하고 상기 각기의 오프셋 마스크 절연부의 상부에는 각기 오프셋 폭에 대응하는 부 게이트가 위치하고 상기 절연부의 상부에는 상기 체널 폭에 대응하는 주 게이트가 상기 부 게이트와 이격되어 위치하는 제3막을 포함하는 것을 특징으로 하는 트랜지스터 제조방법.
  5. 온오프 전류비를 향상시키기 위한 트랜지스터의 제조방법에 있어서 : 절연기판의 상부에 폴리실리콘 또는 무정질 실리콘으로 이루어진 실리콘막을 도포하고, 상기 실리콘막 상부에 실리콘 산화막으로 이루어진 게이트 절연층을 코팅하는 제1공정과; 상기 게이트 절연층상부에 금속이나 전도성 물질 또는 폴리실리콘막등으로 이루어진 게이트를 증착하여 포토 리토그래피로 채널 폭에 대응하는 주 게이트와 오프셋 폭에 대응하는 부 게이트로 분리하여 식각하는 제2공정과; 상기 제2공정을 통한 결과물의 상기 주 게이트와 부 게이트에 대하여 자기-정렬로 이온주입을 수행하여 소정 폭의 상기 오프 셋 영역 및 상기 폴리 실리콘 내의 드레인 소오스 영역을 형성하는 제3공정으로 이루어지는 것을 특징으로 하는 트랜지스터 제조방법.
  6. 오프셋 구조를 가지기 위한 트랜지스터의 제조방법에 있어서: 절연 기판의 상부에 폴리실리콘 또는 무정질 실리콘으로 이루어진 실리콘막을 도포하고, 상기 실리콘막 상부에 실리콘 산화막으로 이루어진 게이트 절연층을 코팅하는 제1공정과; 상기 게이트 절연층상부에 금속이나 전도성 물질 또는 폴리실리콘막등으로 이루어진 게이트를 증착하고 포토 리토그래피로 채널 폭에 대응하는 주 게이트와 오프셋 폭에 대응하는 부 게이트로 분리하여 식각하는 제2공정과; 상기 제2공정을 통한 결과물에 절연층을 증착 한 수 상기 절연층을 상기 주 게이트와 부 게이트 각기의 측벽상에 남게 에칭하여 상기 게이트에 대하여 자기-정렬로 이온주입을 수행하여 소정 폭의 상기 오프 셋 영역 및 상기 폴리 실리콘 내의 드레인과 소오스 영역을 형성하는 제3공정으로 이루어지는 것을 특징으로 하는 트랜지스터 제조방법.
KR1019960002634A 1996-02-03 1996-02-03 오프셋 구조를 가지는 트랜지스터 및 그 제조방법 KR0177785B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960002634A KR0177785B1 (ko) 1996-02-03 1996-02-03 오프셋 구조를 가지는 트랜지스터 및 그 제조방법
US08/692,924 US5793058A (en) 1996-02-03 1996-07-31 Multi-gate offset source and drain field effect transistors and methods of operating same
US08/960,631 US5885859A (en) 1996-02-03 1997-10-29 Methods of fabricating multi-gate, offset source and drain field effect transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960002634A KR0177785B1 (ko) 1996-02-03 1996-02-03 오프셋 구조를 가지는 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970063774A KR970063774A (ko) 1997-09-12
KR0177785B1 true KR0177785B1 (ko) 1999-03-20

Family

ID=19450709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002634A KR0177785B1 (ko) 1996-02-03 1996-02-03 오프셋 구조를 가지는 트랜지스터 및 그 제조방법

Country Status (2)

Country Link
US (2) US5793058A (ko)
KR (1) KR0177785B1 (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256060B2 (en) 2004-11-12 2007-08-14 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method of fabricating the same
US7396765B2 (en) 2004-11-12 2008-07-08 Lg Display Co., Ltd. Method of fabricating a liquid crystal display device
US7407842B2 (en) 2004-11-12 2008-08-05 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7414691B2 (en) 2004-08-12 2008-08-19 Lg Display Co., Ltd. Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
US7474362B2 (en) 2004-12-22 2009-01-06 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7492432B2 (en) 2004-12-31 2009-02-17 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7595859B2 (en) 2004-12-31 2009-09-29 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7632722B2 (en) 2004-12-24 2009-12-15 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7638801B2 (en) 2004-08-13 2009-12-29 Lg Display Co., Ltd. Liquid crystal display device and fabrication method thereof
US7830476B2 (en) 2004-12-31 2010-11-09 Lg Display Co., Ltd. Electroluminescence display device comprising a drain electrode being directly contacted with the upper surface of the first transparent conductive layer and the side surface of the second conductive layer and fabricating methods thereof

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3176527B2 (ja) * 1995-03-30 2001-06-18 シャープ株式会社 半導体装置の製造方法
JP4032443B2 (ja) * 1996-10-09 2008-01-16 セイコーエプソン株式会社 薄膜トランジスタ、回路、アクティブマトリクス基板、液晶表示装置
US5953596A (en) 1996-12-19 1999-09-14 Micron Technology, Inc. Methods of forming thin film transistors
KR100313125B1 (ko) * 1999-12-08 2001-11-07 김순택 박막 트랜지스터의 제조 방법
US6563131B1 (en) 2000-06-02 2003-05-13 International Business Machines Corporation Method and structure of a dual/wrap-around gate field effect transistor
KR100781538B1 (ko) 2004-02-07 2007-12-03 삼성전자주식회사 성능이 향상된 멀티 게이트 트랜지스터용 액티브 구조의제조 방법, 이에 의해 제조된 액티브 구조 및 멀티 게이트트랜지스터
KR101048998B1 (ko) 2004-08-26 2011-07-12 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101048903B1 (ko) 2004-08-26 2011-07-12 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101073403B1 (ko) 2004-09-09 2011-10-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US7790527B2 (en) * 2006-02-03 2010-09-07 International Business Machines Corporation High-voltage silicon-on-insulator transistors and methods of manufacturing the same
KR101129936B1 (ko) * 2010-12-13 2012-03-23 주식회사 하이닉스반도체 라인 타입의 액티브 영역을 갖는 반도체 소자 및 그 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4088490A (en) * 1976-06-14 1978-05-09 International Business Machines Corporation Single level masking process with two positive photoresist layers
US4319263A (en) * 1978-05-18 1982-03-09 Texas Instruments Incorporated Double level polysilicon series transistor devices
US4945067A (en) * 1988-09-16 1990-07-31 Xerox Corporation Intra-gate offset high voltage thin film transistor with misalignment immunity and method of its fabrication
DE69028669T2 (de) * 1989-07-31 1997-02-20 Canon Kk Dünnschicht-Transistor und seine Herstellung
US5124769A (en) * 1990-03-02 1992-06-23 Nippon Telegraph And Telephone Corporation Thin film transistor
US5198379A (en) * 1990-04-27 1993-03-30 Sharp Kabushiki Kaisha Method of making a MOS thin film transistor with self-aligned asymmetrical structure
JPH0442579A (ja) * 1990-06-08 1992-02-13 Seiko Epson Corp 薄膜トランジスタ及び製造方法
JP2964572B2 (ja) * 1990-07-19 1999-10-18 日本電気株式会社 不揮発性半導体記憶装置
JPH04241466A (ja) * 1991-01-16 1992-08-28 Casio Comput Co Ltd 電界効果型トランジスタ
US5521107A (en) * 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
JPH0590587A (ja) * 1991-09-30 1993-04-09 Sony Corp 絶縁ゲート型電界効果トランジスタ
JPH0590586A (ja) * 1991-09-30 1993-04-09 Nec Corp 薄膜トランジスタ
US5235189A (en) * 1991-11-19 1993-08-10 Motorola, Inc. Thin film transistor having a self-aligned gate underlying a channel region
JPH05226662A (ja) * 1992-02-18 1993-09-03 Matsushita Electron Corp 半導体記憶装置
JP3318384B2 (ja) * 1993-02-05 2002-08-26 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法
KR970010685B1 (ko) * 1993-10-30 1997-06-30 삼성전자 주식회사 누설전류가 감소된 박막 트랜지스터 및 그 제조방법
US5395781A (en) * 1994-02-16 1995-03-07 Micron Technology, Inc. Method of making a semiconductor device using photoresist flow
KR0136066B1 (ko) * 1994-05-06 1998-04-24 한민구 오프셋구조로 이루어지는 박막 트랜지스터의 제조방법
US5440158A (en) * 1994-07-05 1995-08-08 Taiwan Semiconductor Manufacturing Company Ltd. Electrically programmable memory device with improved dual floating gates
JP3091903B2 (ja) * 1994-08-17 2000-09-25 セイコーインスツルメンツ株式会社 アバランシェ・フォト・ダイオード及びその製造方法
US5548132A (en) * 1994-10-24 1996-08-20 Micron Technology, Inc. Thin film transistor with large grain size DRW offset region and small grain size source and drain and channel regions
US5511036A (en) * 1994-12-19 1996-04-23 Hughes Aircraft Company Flash EEPROM cell and array with bifurcated floating gates
US5750442A (en) * 1995-09-25 1998-05-12 Micron Technology, Inc. Germanium as an antireflective coating and method of use
US5658808A (en) * 1996-08-14 1997-08-19 Industrial Technology Research Institute Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7414691B2 (en) 2004-08-12 2008-08-19 Lg Display Co., Ltd. Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
US7638801B2 (en) 2004-08-13 2009-12-29 Lg Display Co., Ltd. Liquid crystal display device and fabrication method thereof
US7927930B2 (en) 2004-08-13 2011-04-19 Lg Display Co., Ltd. Method for fabricating a liquid crystal display device
US7407842B2 (en) 2004-11-12 2008-08-05 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7396765B2 (en) 2004-11-12 2008-07-08 Lg Display Co., Ltd. Method of fabricating a liquid crystal display device
US7619286B2 (en) 2004-11-12 2009-11-17 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7256060B2 (en) 2004-11-12 2007-08-14 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method of fabricating the same
US7474362B2 (en) 2004-12-22 2009-01-06 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7632722B2 (en) 2004-12-24 2009-12-15 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7999267B2 (en) 2004-12-24 2011-08-16 Lg Display Co., Ltd. Liquid crystal display device
US7492432B2 (en) 2004-12-31 2009-02-17 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7595859B2 (en) 2004-12-31 2009-09-29 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7830476B2 (en) 2004-12-31 2010-11-09 Lg Display Co., Ltd. Electroluminescence display device comprising a drain electrode being directly contacted with the upper surface of the first transparent conductive layer and the side surface of the second conductive layer and fabricating methods thereof

Also Published As

Publication number Publication date
US5793058A (en) 1998-08-11
KR970063774A (ko) 1997-09-12
US5885859A (en) 1999-03-23

Similar Documents

Publication Publication Date Title
KR0177785B1 (ko) 오프셋 구조를 가지는 트랜지스터 및 그 제조방법
US5612234A (en) Method for manufacturing a thin film transistor
JP2733909B2 (ja) 薄膜トランジスタ及びその製造方法
JP3420301B2 (ja) 薄膜トランジスタの製造方法
KR0183785B1 (ko) 모스 트랜지스터 제조방법
KR0161885B1 (ko) 반도체 소자와 그의 제조방법
US5920085A (en) Multiple floating gate field effect transistors and methods of operating same
KR100257074B1 (ko) 모스팻 및 이의 제조방법
KR0141197B1 (ko) 반도체소자 콘택 형성방법
KR0179294B1 (ko) 반도체 장치의 제조방법
KR0166888B1 (ko) 박막트랜지스터 제조방법
KR100412143B1 (ko) 삼중 게이트 산화막을 적용한 반도체 소자의 제조방법
KR960013945B1 (ko) 에스오아이(soi)트랜지스터 구조 및 제조방법
KR100304910B1 (ko) 박막트랜지스터제조방법
KR970006740B1 (ko) 박막트랜지스터의 제조 방법
KR0152936B1 (ko) 반도체 소자 제조방법
KR100250686B1 (ko) 반도체 소자 제조 방법
KR100395911B1 (ko) 반도체 소자의 제조 방법
KR0140635B1 (ko) 박막트랜지스터 제조방법
KR100192363B1 (ko) 박막트랜지스터의 구조 및 그 제조방법
KR0172832B1 (ko) 반도체소자 제조방법
KR100194655B1 (ko) 반도체 장치 및 이의 제조방법
KR100202642B1 (ko) 모스형 트랜지스터 및 그 제조 방법
KR0167669B1 (ko) 반도체장치의 제조방법
KR0170513B1 (ko) 모스 트랜지스터 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960203

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960203

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981030

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981118

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981118

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011008

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021007

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031008

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20041008

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20051007

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061030

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20071029

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20081027

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20091113

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20101112

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20111115

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20121115

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20131031

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20141030

Start annual number: 17

End annual number: 17

EXPY Expiration of term
PC1801 Expiration of term