[go: up one dir, main page]

KR0172832B1 - 반도체소자 제조방법 - Google Patents

반도체소자 제조방법 Download PDF

Info

Publication number
KR0172832B1
KR0172832B1 KR1019950023849A KR19950023849A KR0172832B1 KR 0172832 B1 KR0172832 B1 KR 0172832B1 KR 1019950023849 A KR1019950023849 A KR 1019950023849A KR 19950023849 A KR19950023849 A KR 19950023849A KR 0172832 B1 KR0172832 B1 KR 0172832B1
Authority
KR
South Korea
Prior art keywords
forming
insulating film
substrate
gate
pattern
Prior art date
Application number
KR1019950023849A
Other languages
English (en)
Other versions
KR970013119A (ko
Inventor
박종성
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950023849A priority Critical patent/KR0172832B1/ko
Publication of KR970013119A publication Critical patent/KR970013119A/ko
Application granted granted Critical
Publication of KR0172832B1 publication Critical patent/KR0172832B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 미세접합구조를 갖는 MOS트랜지스터의 형성방법에 관한 것이다.
본 발명은 반도체기판 전면에 게이트산화막과 게이트 형성을 위한 도전층 및 제1절연막을 차례로 형성하는 공정과, 사진식각공정을 통해 상기 제1절연막을 소정의 게이트패턴으로 패터닝하여 제1절연막패턴을 형성하는 공정. 기판 전면에 기판과 반대도전형의 불순물 이온주입하여 저농도 불술물영역을 형성하는 공정, 기판 전면에 상기 제2절연막을 형성하는 공정, 상기 제2절연막을 에치백하여 상기 제2절연막패턴 측면에 측벽스페이서를 형성하는 공정, 기판전면에 기판과 반대도전형의 불순물을 고농도로 이온주입하여 소오스 및 드레인을 형성하는 공정, 상기 측벽스페이서를 제거하는 공정, 상기 제2절연막패턴을 마스크로 이용하여 상기 도전층을 식각하여 게이트를 형성하는 공정, 및 상기 제1절연막패턴을 제거하는 공정으로 이루어지는 반도체소자 제조방법을 제공한다.

Description

반도체소자 제조방법
제1도는 종래의 MOS 트랜지스터 제조방법을 도시한 공정순서도.
제2도는 본 발명에 의한 MOS 트랜지스터 제조방법을 도시한 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 필드산화막
3 : 게이트산화막 4 : 폴리실리콘층
5 : 제1절연막 7 : LDD 이온주입
8 : LDD영역 9 : 제2절연막
10 : 측벽스페이서 11 : 소오스 및 드레인 이온주입
12 : 소오스 및 드레인
본 발명은 반도체소자 제조방법에 관한 것으로, 특히 미세접합구조를 갖는 MOS 트랜지스터의 제조방법에 관한 것이다.
종래기술에 의한 LDD(Lightly Doped Drain)구조의 MOS 트랜지스터의 제조방법을 제1도를 참조하여 설명하면 다음과 같다.
먼저, 제1도 (a)에 도시된 바와 같이 반도체기판(1) 소정영역에 필드산화막(2)을 형성하여 소자분리영역과 활성영역으로 구분한 후, 기판 전면에 게이트산화막(3)과 게이트 형성을 위한 폴리실리콘층(4) 및 절연막(5)을 차례로 형성한다.
이어서 제1도(b)에 도시된 바와 같이 사진식각공정을 통해 상기 절연막(5)과 폴리실리콘층(4) 및 게이트산화막(3)을 소정의 게이트패턴으로 패터닝한 후, 기판 전면에 기판과 반대도전형의 불순물로서 n형 불순물을 저농도로 이온주입(7)하여 기판에 LDD영역(8)을 형성한다.
다음에 제1도 (c)에 도시된 바와 같이 기판 전면에 절연막을 형성하고 이를 에치백하여 게이트 측면에 측벽스페이서(10)를 형성한 후, 기판전면에 n형 불순물을 고농도로 이온주입(11)하여 소오스 및 드레인(12)을 형성함으로써 LDD구조를 갖는 MOS트랜지스터의 제조공정을 완료한다.
상기한 종래기술은 LDD영역 형성을 위한 이온주입과 소오스 및 드레인영역 형성을 위한 이온주입을 실리콘표면에 행하므로 실리콘의 손상이 일어나며, 미세접합을 형성하고자 할 경우, 이온주입시의 에너지에만 의존해야 하기 때문에 마진이 작은 문제가 있다.
본 발명은 이와 같은 문제를 해결하기 위한 것으로, 기판 표면을 손상시키지 않으면서 미세접합을 형성할 수 있는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자 제조방법은 반도체기판 전면에 게이트산화막과 게이트 형성을 위한 도전층 및 제1절연막을 차례로 형성하는 공정과, 사진식각공정을 통해 상기 제1절연막을 소정의 게이트패턴으로 패터닝하여 제1절연막패턴을 형성하는 공정, 기판 전면에 기판과 반대도전형의 불순물 이온주입하여 저농도 불순물영역을 형성하는 공정, 기판 전면에 상기 제2절연막을 형성하는 공정, 상기 제2절연막을 에치백하여 상기 제1절연막패턴 측면에 측벽스페이서를 형성하는 공정, 기판전면에 기판과 반대도전형의 불술물을 고농도로 이온주입하여 소오스 및 드레인을 형성하는 공정, 상기 측벽스페이서를 제거하는 공정, 상기 제1절연막패텬을 마스크로 이용하여 상기 도전층을 식각하여 게이트를 형성하는 공정, 및 상기 제1절연막패턴을 제거하는 공정으로 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도에 본 발명에 의한 MOS트랜지스터 제조방법을 공정순서에 따라 시도하였다.
먼저, 제2도 (a)에 도시된 바와 같이 반도체기판(1) 소정영역에 필드산화막(2)을 형성하여 소자분리영역과 활성영역으로 구분한 후, 기판 전면에 게이트산화막(3)과 게이트 형성을 위한 폴리실리콘층(4) 및 제1절연막(5)을 차례로 형성한다.
이어서 제2도 (b)에 도시된 바와 같이 사진식각공정을 통해 상기 제1절연막(5)을 소정의 게이트패턴으로 패터닝한 후, 기판 전면에 기판과 반대도전형의 불순물로서 n형 불순물을 저농도로 LDD 이온주입(7)하여 기판에 LDD영역(8)을 형성한다.
다음에 제2도 (c)에 도시된 바와 같이 기판 전면에 상기 제1절연막(5)에 대해 식각선택성이 큰 절연물질을 증착하여 제2절연막(9)을 형성한 후, 제2도 (d)에 도시된 바와 같이 상기 제2절연막(9)을 에치백하여 상기 제1절연막(5) 측면에 측벽스페이서(10)를 형성한 후, 기판전면에 n형 불순물을 고농도로 소오스 및 드레인 이온주입(11)하여 소오스 및 드레인(12)을 형성한다.
이어서 제2도 (e)에 도시된 바와 같이 상기 제2절연막 측벽스페이서를 습식식각에 의해 제거한 후, 상기 제1절연막(5)을 마스크로 이용하여 그 하부의 폴리실리콘층을 식각하여 게이트(13)을 형성하고, 제1절연막패턴을 제거함으로써 LDD구조를 갖는 MOS트랜지스터의 제조공정을 완료한다.
이상과 같이 본 발명은 소자자 고집적화되면서 요구되는 소오스 및 드레인영역의 미세접합을 용이하게 형성할 수 있다.

Claims (2)

  1. 반도체기판 전면에 게이트산화막과 게이트 형성을 위한 도전층 및 제1절연막을 차례로 형성하는 공정과, 사진식각공정을 통해 상기 제1절연막을 소정의 게이트패턴으로 패터닝하여 제1절연막패턴을 형성하는 공정, 기판 전면에 기판과 반도도전형의 불순물 이온주입하여 저농도 불순물영역을 형성하는 공정, 기판 전면에 상기 제2절연막을 형성하는 공정, 상기 제2절연막을 에치백하여 상기 제1절연막패턴 측면에 측벽스페이서를 형성하는 공정, 기판전면에 기판과 반대도전형의 불순물을 고농도로 이온주입하여 소오스 및 드레인을 형성하는 공정, 상기 측벽스페이서를 제거하는 공정, 상기 제1절연막패턴을 마스크로 이용하여 상기 도전층을 식각하여 게이트를 형성하는 공정, 및 상기 제1절연막패턴을 제거하는 공정으로 이루어지는 것을 특징으로 하는 반도체소자 제조방법.
  2. 제1항에 있어서, 상기 제2절연막을 제1절연막에 대해 식각선택성이 큰 물질로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
KR1019950023849A 1995-08-02 1995-08-02 반도체소자 제조방법 KR0172832B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950023849A KR0172832B1 (ko) 1995-08-02 1995-08-02 반도체소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950023849A KR0172832B1 (ko) 1995-08-02 1995-08-02 반도체소자 제조방법

Publications (2)

Publication Number Publication Date
KR970013119A KR970013119A (ko) 1997-03-29
KR0172832B1 true KR0172832B1 (ko) 1999-03-30

Family

ID=19422675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023849A KR0172832B1 (ko) 1995-08-02 1995-08-02 반도체소자 제조방법

Country Status (1)

Country Link
KR (1) KR0172832B1 (ko)

Also Published As

Publication number Publication date
KR970013119A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
KR0132490B1 (ko) 박막트랜지스터 제조방법
KR100226761B1 (ko) 반도체 소자의 제조방법
KR100232197B1 (ko) 반도체 소자의 제조 방법
KR0183785B1 (ko) 모스 트랜지스터 제조방법
JP3049496B2 (ja) Ｍｏｓｆｅｔの製造方法
KR0170515B1 (ko) Gold구조를 갖는 반도체장치 및 그의 제조방법
KR0172832B1 (ko) 반도체소자 제조방법
JP2952570B2 (ja) 半導体デバイスの製造方法
KR100298874B1 (ko) 트랜지스터의형성방법
KR100198676B1 (ko) 반도체 소자의 트랜지스터의 구조 및 제조방법
KR100402102B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR0179294B1 (ko) 반도체 장치의 제조방법
KR100287872B1 (ko) 반도체 소자의 제조방법
KR100215871B1 (ko) 반도체 소자의 제조방법
KR0157902B1 (ko) 반도체 소자 제조방법
KR0186198B1 (ko) 트랜지스터 제조방법
KR0148790B1 (ko) 반도체 소자 제조방법
KR100202642B1 (ko) 모스형 트랜지스터 및 그 제조 방법
US20060105531A1 (en) Method of forming notched gate structure
KR100567047B1 (ko) 모스 트랜지스터 제조방법
KR0167605B1 (ko) 모스 트랜지스터 제조방법
KR100422823B1 (ko) 모스트랜지스터제조방법
KR100192398B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100226496B1 (ko) 반도체장치의 제조방법
KR100309645B1 (ko) 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950802

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950802

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980528

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980929

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981026

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981026

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010918

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020918

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030919

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040920

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050922

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20060920

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20060920

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20080910