[go: up one dir, main page]

KR100272272B1 - 박막 트랜지스터 및 그의 제조방법 - Google Patents

박막 트랜지스터 및 그의 제조방법 Download PDF

Info

Publication number
KR100272272B1
KR100272272B1 KR1019970030428A KR19970030428A KR100272272B1 KR 100272272 B1 KR100272272 B1 KR 100272272B1 KR 1019970030428 A KR1019970030428 A KR 1019970030428A KR 19970030428 A KR19970030428 A KR 19970030428A KR 100272272 B1 KR100272272 B1 KR 100272272B1
Authority
KR
South Korea
Prior art keywords
gate
layer
active layer
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019970030428A
Other languages
English (en)
Other versions
KR19990006206A (ko
Inventor
박규창
서국진
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970030428A priority Critical patent/KR100272272B1/ko
Priority to US09/105,871 priority patent/US6166400A/en
Priority to JP10183442A priority patent/JPH11121762A/ja
Publication of KR19990006206A publication Critical patent/KR19990006206A/ko
Application granted granted Critical
Publication of KR100272272B1 publication Critical patent/KR100272272B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6706—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing leakage current 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 비정질 다이아몬드 박막을 오믹층으로 이용하여, 온 전류 특성을 향상시킴과 더불어 누설 전류를 감소시킬 수 있는 박막 트랜지스터 및 그의 제조방법을 개시한다.
본 발명의 박막 트랜지스터는 기판 상에 형성된 게이트; 상기 게이트 전극을 포함하는 기판상에 형성된 게이트 절연막; 상기 게이트 상부의 게이트 절연막상에 형성된 활성층; 상기 활성층상에 형성된 에치 스톱퍼; 상기 게이트 상부의 활성층이 노출되도록 상기 활성층과 게이트 절연막상에 형성된 소오스 및 드레인 전극; 상기 활성층과 소오스 및 드레인 전극 사이에 개재되는 비정질 다이아몬드 박막으로 이루어진 오믹층을 포함한다.

Description

박막 트랜지스터 및 그의 제조방법
본 발명은 반도체 소자 및 그의 제조방법에 관한 것으로, 특히 비정질 다이아몬드를 오믹층으로 이용하는 박막 트랜지스터 및 그의 제조방법에 관한 것이다.
액정표시소자(LCD)는 차세대 평판 표시 소자로서, 이 액정표시소자의 화소전극을 구동하기 위한 스위치 소자로 박막 트랜지스터(Thin Film Transistor ; TFT)가 사용된다. 이러한 박막 트랜지스터는 SRAM(Static Random Access Memory) 소자에 사용되는 활성층인 반도체 층을 사이에 두고 게이트 전극과 소오스/드레인 전극이 분리되어 있는 스태거(stagger) 형과, 반도체의 일면에 게이트 전극과 소오스/드레인 전극이 형성되어 있는 코플라나(coplanar) 형으로 크게 분류된다.
그리고, 이러한 박막 트랜지스터의 종류로는 비정질 또는 다결정의 실리콘을 이용한 4족 소자와, CdSe 등과 같은 화합물 반도체를 이용한 소자가 있다. 이들 중 수소화된 비정질 실리콘(Hydrogenated amorphous silicon; a-Si : H)을 사용하는 박막 트랜지스터는 양산성과 대면적화 측면에서 가장 우수한 장점을 갖는다.
그러나, a-Si : H를 사용하는 박막 트랜지스터는 낮은 전계 효과 이동도와 높은 광 전기전도도를 갖기 때문에, 백라이트 조명하에서 하이레벨의 누설 전류가 발생한다. 또한, 오믹층의 전기 전도도가 낮기 때문에, 낮은 온(ON)전류와 큰 오프(전류)를 갖는 단점이 있다. 이에 대하여, 자기정렬 또는 완전 자기 정렬의 a-Si : H 박막 트랜지스터를 제조하거나 비정질 실리콘의 두께를 감소시키지만, 이 경우 전계 효과 이동도가 낮아지는 문제가 발생될 뿐만 아니라, 비정질 실리콘의 두께를 감소시키는 공정은 어렵기 때문에, 적합하지 못하다.
이에, 본 발명은 상기한 문제점을 감안하여 창출된 것으로서, 본 발명의 목적은 비정질 다이아몬드를 오믹층으로 이용하여, 온 전류 특성을 향상시킴과 더불어 누설 전류를 감소시킬 수 있는 박막 트랜지스터를 제공하는 것이다. 또한, 본 발명의 다른 목적은 상기와 같은 박막 트랜지스터의 제조방법을 제공하는 것이다.
제1도는 본 발명의 실시예에 따른 비정질 다이아몬드 박막을 오믹층으로 이용한 박막 트랜지스터의 제조방법을 설명하기 위한 단면도.
제2도는 본 발명의 실시예에 따른 박막 트랜지스터의 게이트 전압에 따른 드레인 전류 특성을 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명
10 : 절연기판 11 : 게이트
12 : 게이트 절연막 13 : 활성층
14 : 에치스톱퍼 15 : 오믹층
16a, 16b : 소오스 및 드레인 전극
본 발명의 목적을 달성하기 위하여, 본 발명은 기판 상에 형성된 게이트; 상기 게이트 전극을 포함하는 기판상에 형성된 게이트 절연막; 상기 게이트 상부의 게이트 절연막상에 형성된 활성층; 상기 활성층상에 형성된 에치 스톱퍼; 상기 게이트 상부의 활성층이 노출되도록 상기 활성층과 게이트 절연막상에 형성된 소오스 및 드레인 전극; 상기 활성층과 소오스 및 드레인 전극 사이에 개재되는 비정질 다이아몬드 박막으로 이루어진 오믹층을 포함하는 박막 트랜지스터를 제공하는 것을 특징으로 한다.
또한, 본 발명은 상부에 게이트가 형성된 절연 기판을 제공하는 단계; 상기 절연 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 상부의 게이트 절연막 상에 활성층을 형성하는 단계; CH4, C2H2등의 개스를 이용한 플라즈마 화학 기상 증착법으로, 상기 활성층과 오버랩되도록 상기 활성층 상에 비정질 다이아몬드 박막으로 오믹층을 형성하는 단계; 상기 오믹층 상에 금속층을 형성하는 단계; 및, 상기 금속층 및 오믹층을 패터닝하여 소오스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공하는 것을 특징으로 한다.
상기한 본 발명에 따르면, 비정질 다이아몬드 박막으로 오믹층이 형성됨에 따라, 온 전류 특성이 향상될 뿐만 아니라, 정공에 의해 발생되는 누설 전류가 비정질 다이아몬드의 낮은 활성화 에너지, 즉 페르미 준위의 전도대 방향의 근접으로 인하여 전자의 수가 증가하게 되어 쉽게 재결합됨으로써 감소된다.
[실시예]
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
제1도는 본 발명의 실시예에 따른 역스테거형 박막 트랜지스터를 나타낸 단면도로서, 제1도를 참조하여 본 발명에 따른 박막 트랜지스터의 제조방법을 설명한다.
제1도에 도시된 바와 같이, 절연기판(10) 상에 Cr, Al 등과 같은 금속막이 증착된 후, 패터닝되어 게이트(11)가 형성된다. 이때, 게이트(11)는 경사 식각에 의해, 패터닝되어, 이후 형성되는 박막들의 스텝 커버리지를 향상시키기 위하여 양 측면이 소정의 기울기를 갖는다. 게이트(11)가 형성된 절연 기판(10)상에, 실리콘 옥사이드(SiO2)과 옥시 나이트라이드(SiON) 및 실리콘 나이트라이드(SiNx)의 적층막으로 게이트 절연막(12)이 형성된다. 그런 다음, 게이트(11) 상부의 게이트 절연막(12) 상에 a-Si : H 층으로 이루어지는 활성층(13)이 소정의 형태로 패터닝되어 형성된다. 이때, a-Si : H층은 SiH4, Si3H8등의 개스를 이용하여 플라즈마 화학 기상 중착(PECVD)에 의해 형성된다.
그리고 나서, 게이트(11) 상부의 활성층(13) 상에 게이트(11) 패턴의 형태로 에치 스톱퍼층(14)이 형성되고, 활성층(13)의 양측과 오버랩 되도록 활성층(13) 및 에치 스톱퍼층(14) 상에 오믹층(15)이 형성된다. 이때, 오믹층(15)은 비정질 다이아몬드 박막으로 형성된다. 이때, 비정질 다이아몬드 박막은 CH4, C2H2등의 개스를 이용하여 플라즈마 화학 기상 증착으로 형성된다. 그런 다음, 기판 전면에 금속막이 증착된 후 에치스톱퍼층(14) 상의 오믹층(15)이 노출됨과 더불어, 오믹층(15)을 사이에 두고 활성층(13)의 양측과 오버랩된 소오스 및 드레인 전극(16a, 16b)이 형성된다. 이어서, 노출된 오믹층(15)이 소오스 및 드레인 전극(16a, 16b)의 형태로 식각되어, 에치스톱퍼층(14)이 노출된다.
제2도는 오믹층이 비정질 다이아몬드 박막으로 형성된 박막 트랜지스터의 게이트 전압에 따른 드레인 전류 특성을 나타낸 그래프로서, 제2도에 도시된 바와 같이, 오믹층이 비정질 다이아몬드 박막으로 형성됨에 따라, 종래보다 온 전류 특성이 향상됨과 동시에 오프 전류는 감소한다.
한편, 본 발명의 실시예에서는 비정질 다이아몬드 박막이 오믹층으로 사용되는 경우를 역스태거형 박막 트랜지스터에 적용하여 설명하였지만, 스태거형 박막 트랜지스터 및, 코플라나형 박막 트랜지스터에도 적용하여 실시할 수 있다
상기 실시예에 의하면, a-Si : H 으로 활성층이 형성되고, 비정질 다이아몬드 박막으로 오믹층이 형성됨에 따라, 온 전류 특성이 향상된다. 뿐만 아니라, 정공에 의해 발생되는 누설 전류가 비정질 다이아몬드의 낮은 활성화 에너지에 의해 재결합됨으로써, 감소된다. 따라서, 박막 트랜지스터의 특성이 향상된다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (6)

  1. 기판 상에 형성된 게이트; 상기 게이트 전극을 포함하는 기판상에 형성된 게이트 절연막; 상기 게이트 상부의 게이트 절연막상에 형성된 활성층; 상기 활성층상에 형성된 에치 스톱퍼; 상기 게이트 상부의 활성층이 노출되도록 상기 활성층과 게이트 절연막상에 형성된 소오스 및 드레인 전극; 상기 활성층과 소오스 및 드레인 전극 사이에 개재되는 비정질 다이아몬드 박막으로 이루어진 오믹층을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 있어서, 상기 활성층은 수소화된 비정질 실리콘막인 것을 특징으로 하는 박막 트랜지스터.
  3. 상부에 게이트가 형성된 절연 기판을 제공하는 단계; 상기 절연 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 상부의 게이트 절연막 상에 활성층을 형성하는 단계; CH4, C2H2등의 개스를 이용한 플라즈마 화학 기상 증착법으로, 상기 활성층과 오버랩되도록 상기 활성층 상에 비정질 다이아몬드 박막으로 오믹층을 형성하는 단계; 상기 오믹층 상에 금속층을 형성하는 단계; 및 상기 금속층 및 오믹층을 패터닝하여 소오스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  4. 제3항에 있어서, 상기 활성층은 수소화된 비정질 실리콘막으로 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  5. 제4항에 있어서, 상기 수소화된 비정질 실리콘막은 SiH4, Si3H8등의 개스를 이용하여 플라즈마 화학 기상 증착으로 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  6. 제3항에 있어서, 상기 활성층을 형성하는 단계와 상기 오믹층을 형성하는 단계 사이에, 상기 게이트 상부의 상기 활성층 상에 상기 게이트 형태의 에치 스톱퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
KR1019970030428A 1997-06-30 1997-06-30 박막 트랜지스터 및 그의 제조방법 Expired - Lifetime KR100272272B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970030428A KR100272272B1 (ko) 1997-06-30 1997-06-30 박막 트랜지스터 및 그의 제조방법
US09/105,871 US6166400A (en) 1997-06-30 1998-06-26 Thin film transistor of liquid crystal display with amorphous silicon active layer and amorphous diamond ohmic contact layers
JP10183442A JPH11121762A (ja) 1997-06-30 1998-06-30 液晶表示素子の薄膜トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030428A KR100272272B1 (ko) 1997-06-30 1997-06-30 박막 트랜지스터 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR19990006206A KR19990006206A (ko) 1999-01-25
KR100272272B1 true KR100272272B1 (ko) 2000-11-15

Family

ID=19513097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030428A Expired - Lifetime KR100272272B1 (ko) 1997-06-30 1997-06-30 박막 트랜지스터 및 그의 제조방법

Country Status (3)

Country Link
US (1) US6166400A (ko)
JP (1) JPH11121762A (ko)
KR (1) KR100272272B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
KR100310946B1 (ko) * 1999-08-07 2001-10-18 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
KR100483358B1 (ko) * 2001-09-07 2005-04-14 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR100683664B1 (ko) * 2004-01-06 2007-02-15 삼성에스디아이 주식회사 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자
DE102004026108B4 (de) * 2004-05-28 2008-10-02 Qimonda Ag Integrierte Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
KR101240652B1 (ko) * 2006-04-24 2013-03-08 삼성디스플레이 주식회사 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법
CN100463193C (zh) * 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
CN102236188B (zh) * 2010-04-23 2014-07-02 北京京东方光电科技有限公司 栅极驱动方法、电路及液晶显示面板
CN102651401B (zh) 2011-12-31 2015-03-18 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制造方法和显示器件
RU2749493C1 (ru) * 2020-10-01 2021-06-11 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" Способ изготовления тонкопленочного транзистора

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3117563B2 (ja) * 1992-11-24 2000-12-18 株式会社神戸製鋼所 ダイヤモンド薄膜電界効果トランジスタ
US5474816A (en) * 1993-04-16 1995-12-12 The Regents Of The University Of California Fabrication of amorphous diamond films

Also Published As

Publication number Publication date
KR19990006206A (ko) 1999-01-25
JPH11121762A (ja) 1999-04-30
US6166400A (en) 2000-12-26

Similar Documents

Publication Publication Date Title
US7122833B2 (en) Semiconductor integrated circuit and method of fabricating same
US5913113A (en) Method for fabricating a thin film transistor of a liquid crystal display device
KR20040021758A (ko) 다결정 실리콘 박막트랜지스터 제조방법
KR0175390B1 (ko) 다결정 규소 박막 트랜지스터 및 그 제조 방법
KR100272272B1 (ko) 박막 트랜지스터 및 그의 제조방법
EP0449539A2 (en) Ohmic contact for thin film transistor
CN110993610A (zh) 阵列基板及其制备方法、显示面板
KR0154817B1 (ko) 액정 표시 장치용 박막 트랜지스터 및 그 제조 방법
US20020102781A1 (en) Method for fabricating polysilicon thin film transistor
JP2722890B2 (ja) 薄膜トランジスタおよびその製造方法
US6534350B2 (en) Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step
KR100328126B1 (ko) 트렌치게이트구조를갖는다결정실리콘박막트랜지스터의제조방법
JP3420301B2 (ja) 薄膜トランジスタの製造方法
US10249763B2 (en) Array substrate, and display device, and fabrication methods
KR0179066B1 (ko) 박막트랜지스터 및 그 제조방법
JP2647100B2 (ja) 薄膜トランジスタ
KR20030025611A (ko) Ｌｄｄ구조의 ｃｍｏｓ 다결정 실리콘 박막트랜지스터의제조방법
KR100370451B1 (ko) 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법
JP2776411B2 (ja) 順スタガ型薄膜トランジスタ及びその製造方法
KR100304911B1 (ko) 박막트랜지스터제조방법
KR0142784B1 (ko) 박막트랜지스터 및 그 제조방법
KR100323736B1 (ko) 박막트랜지스터및그제조방법
KR100751315B1 (ko) 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자
KR0172880B1 (ko) 액정표시장치의 제조방법
KR100303710B1 (ko) 비정질실리콘박막트랜지스터와액정표시소자구조및제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970630

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970828

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19970630

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19991129

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000614

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000823

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000824

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030701

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040614

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050620

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060629

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070712

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20080630

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20090728

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20100608

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20110621

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20120709

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20120709

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20130711

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20130711

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20140717

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20150715

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20160718

Start annual number: 17

End annual number: 17

PC1801 Expiration of term