[go: up one dir, main page]

KR100204071B1 - 박막트랜지스터-액정표시장치 및 제조방법 - Google Patents

박막트랜지스터-액정표시장치 및 제조방법 Download PDF

Info

Publication number
KR100204071B1
KR100204071B1 KR1019950026997A KR19950026997A KR100204071B1 KR 100204071 B1 KR100204071 B1 KR 100204071B1 KR 1019950026997 A KR1019950026997 A KR 1019950026997A KR 19950026997 A KR19950026997 A KR 19950026997A KR 100204071 B1 KR100204071 B1 KR 100204071B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
layer
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019950026997A
Other languages
English (en)
Other versions
KR970011969A (ko
Inventor
하용민
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019950026997A priority Critical patent/KR100204071B1/ko
Priority to US08/704,345 priority patent/US5811836A/en
Publication of KR970011969A publication Critical patent/KR970011969A/ko
Priority to US09/105,044 priority patent/US6025216A/en
Application granted granted Critical
Publication of KR100204071B1 publication Critical patent/KR100204071B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막트랜지스터-액정표시장치(LCD : liquid crystal display) 및 제조방법에 관한 것으로, 특히 화소전극(ITO)과 박막트랜지스터의 드레인전극이 하나의 투명도전체로 형성된 구조를 가지는 픽셀 제조시 공정진행상 드레인/화소전극(ITO)이 손상되어 발생되던 소자 불량의 문제점을 해결하여 생산수율을 향상시키기에 적합하도록 일체형 드레인/화소전극 상부에 보호막이 부가형성된 구조와 이를 제조하는 방법에 관한 것이다.

Description

박막트랜지스터-액정표시장치 및 제조방법
제1도는 종래의 역스테거형 박막트랜지스터 구조를 설명하기 위하여 예시한 박막트랜지스터-액정표시장치의 단면도.
제2도는 종래의 자기정렬형 탑게이트 박막트랜지스터 구조를 설명하기 위하여 예시한 박막트랜지스-액정표시장치의 단면도.
제3도는 본 발명의 역스테거형 박막트랜지스터를 가지는 박막트랜지스터-액정표시장치 제조공정의 각 단계를 예시한 공정도.
제4도는 본 발명의 자기정렬형 탑게이트 박막트랜지스터를 가지는 박막트랜지스터-액정표시장치 제조공정의 각 단계를 예시한 공정도.
* 도면의 주요부분에 대한 부호의 설명
10, 20, 30, 40 : 유리기판 11, 24, 31, 43 : 게이트전극
12, 23, 32, 42 : 게이트절연막 13, 21, 33, 41 : 활성층
14, 34 : 도핑된 비정질실리콘막(오믹접촉층)
15, 26, 35, 45 : 일체형 드레인/화소전극
16, 27, 37, 47 : 소오스전극 17, 28, 38, 48 : 표면보호막
25, 44 : 중간절연막 33 : 비정질실리콘막
36, 46 : 보호막
본 발명은 박막트랜지스터-액정표시장치(LCD : liquid crystal display) 및 제조방법에 관한 것으로, 특히 화소전극(ITO)과 박막트랜지스터의 드레인전극이 하나의 투명도 전체로 형성된 구조를 가지는 픽셀 제조시 공정진행상 일체형 드레인/화소전극(ITO)이 손상되어 발생되던 소자 불량의 문제점을 해결하여 생산수율을 향상시키기에 적합하도록 박막트랜지스터-액정표시장치 및 제조방법에 관한 것이다.
박막트랜지스터를 이용하는 액티브 매트릭스(active matrix)방식의 액정표시 장치에 있어서, 어레이상 기본단위인 픽셀은 하나의 박막트랜지스터와 화소전극으로 이루어진다.
제1도는 종래의 박막트랜지스터-액정표시장치의 픽셀 형태 중 화소전극과 박막트랜지스터의 드레인전극을 동일한 투명도전물질로 형성시킨 역 스테거(inverted staggered) 형 픽셀 구조를 설명하기 위하여 예시한 픽셀의 단면도로서, 유리기판(10) 위에 게이트 전극(11)을 형성하고, 그 상부에 게이트 절연막(12)을 적층하고, 진성(intrinsic) 비정질실리콘(a-Si : H)과 도핑된 비정질실리콘(n+-a-Si : H)을 순차적으로 형성한 다음, 이를 패터닝하여 활성층(13)과 오믹접촉층(14)을 형성하고, 기판전면에 투명도전체를 증착한 후 패터닝하여 일체형 드레인/화소전극(15)을 형성한다.
이어서, 기판전면에 금속(A1)을 증착한 후 패터닝하여 소오스전극(16)을 형성한다.
다음으로, 소오스/드레인 전극을 마스크로 하여 채널영역에 있는 오믹접촉층(14)을 식각한다. 이어 기판전면에 표면보호막(17)을 증착한다.
즉, 유리기판(10)위에 게이트전극(11)이 있고, 그 상부에 게이트절연막(12)이 있으며, 게이트 절연막(12) 상부에 활성층(13)이 있고, 활성층(13) 상부층 채널영역을 제외한 양측에 오믹접촉층(14)이 있으며, 일측의 오믹접촉층(14)과 게이트절연막(12)의 상부에 일체형 드레인/화소전극(ITO)(15)있고, 타측의 오믹접촉층(14)의 상부에 소오스전극(16)이 있고, 기판 전면에 표면보호막(17)이 있는 구조의 역스태거형 박막트랜지스터-액정표시장치의 픽셀을 제조한다.
제2도는 자기정렬(self align)된 탑 게이트(top-gate)구조를 갖는 박막트랜지스터-액정표시장치의 픽셀 구조를 설명하기 위하여 예시한 단면도로서, 유리기판(20) 위에 진성 다결정실리콘으로 활성층영역(21)을 형성하고, 기판전면에 게이트 절연막(23)을 형성한다.
게이트절연막(23) 중 활성층영역(21) 상부에 게이트전극(24)을 형성한 다음, 게이트전극(24)을 마스크로 이온 주입을 실시하여 소오스/드레인 영역(S/D)을 형성한다.
이어서, 기판전면에 절연물질을 적층하여 중간절연층(25)을 형성하고, 소오스/드레인 영역(S/D) 상부의 중간절연층(25)과 게이트절연막(23)에 접촉홀을 각각 형성한다.
다음으로, 투명도전체를 접촉홀 내부와 중간절연층까지 연장 형성시켜 드레인전극과 화소전극(26)을 동일물질로 형성하고, 금속을 기판전면에 적층한 후, 패터닝하여 접촉홀을 통하여 소오스영역(S)과 연결되도록 소오스전극(27)을 형성하고, 기판전면에 표면보호막(28)을 형성한다.
즉, 기판(20)상에 소오스/드레인 영역(S/D)이 형성된 활성층(21)을 가지고, 그 상부에 게이트 절연막(23)과, 게이트전극(24), 중간절연막(25)이 차례로 형성되고, 중간절연막(25) 상부로부터 드레인영역(D)까지 형성된 접촉홀을 통하여 연결된 일체형 드레인/화소전극(26)과, 중간절연막(25) 상부로부터 소오스영역(S)까지 형성된 접촉홀을 통하여 연결된 소오스전극(27)과, 일체형 드레인/화소전극(26), 신호배선(27)의 상부를 덮는 표면보호막(28)을 가지는 구조의 픽셀을 얻는다.
제1도와 제2도에서 예시한 두 픽셀 구조는 드레인과 화소전극을 하나의 투명도전체로 형성하므로서, 공정을 간소화할 수 있으나, 일체형 드레인/화소전극을 형성한 후, 소오스 전극(신호배선)을 형성하는 과정에서, 기판전면에 금속(A1)을 적층한 후, 이를 패터닝하기 때문에 금속(A1)식각시에 화소전극이 손상을 받기 쉬워 전체 소자의 불량을 야기시켰다. 이러한 현상은 습식식각시에는 갈바닉 이펙트에 의해 나타나고, 건식식각시에는 플라즈마 데미지에 의해 발생된다.
그래서, 본 발명은 일체형 드레인 전극과 화소 전극을 가지는 박막트랜지스터-액정표시장치에 있어서, 제조 공정상 일체형 드레인전극과 화소전극이 손상을 받던 문제를 해결하기 위하여, 유리 기판상에 형성된 박막트랜지스터와, 박막트랜지스터의 드레인전극과 일체로 형성된 화소전극을 복수개 가지는 박막트랜지스터-액정표시장치에 있어서, 일체로 형성된 드레인전극과 화소전극 상부에 보호막이 부가 형성한 것이 특징인 박막트랜지스터-액정표시장치이다.
일체형 드레인/화소전극 상부에 형성된 보호막은 실리콘산화막 또는 실리콘질화막 등의 투명절연물질로 형성시킨다. 제조공정상 일체형 드레인/화소전극이 먼저 형성되고, 이후 소오스전극 형성시, 소오소전극 형성물질로 사용되는 금속(A1)식각시 금속식각용액에 의해 일체형 드레인/화소전극이 손상받던 문제점을 금속식각용액 차단막 역할을 하는 보호막을 형성하여 해결하고 있다.
제3f도는 본 발명인 박막트랜지스터-액정표시장치의 일 실시예로서, 비정질실리콘을 이용한 역스테거형 박막트랜지스터를 가지는 박막트랜지스터-액정표시장치의 구조를 설명하기 위하여 예시한 단면도이다.
제3f도와 같이, 게이트전극(31)은 유리기판(30) 상에 위치하고, 게이트절연막(32)은 상기 게이트전극(31)과 노출된 유리기판(30) 전면에 위치하고, 활성층(33)은 반도체물질(비정질실리콘)로 게이트절연막(32) 상에 위치하고, 활성층(33) 상부에는 양측으로 오믹접촉을 향상시키기 위해 형성시킨 오믹접촉층(n+ a-Si : H)(34)이 형성되고, 소오스전극(37)은 일측 오믹접촉층(34)의 상부에 위치하고, 드레인 전극(35)은 타측 모믹접촉층(34)의 상부에 위치하고, 화소전극(35)은 드레인전극에 연장되어 위치하고, 보호막(36)은 일체형 드레인/화소전극(35) 상부에 위치하며, 최상부에 표면보호막(38)이 형성되어 있다.
본 발명인 박막트랜지스터-액정표시소자의 또다른 실시예로, 다결정실리콘을 이용한 코플레이너형(coplanar)중 자기정렬 탑게이트 형 박막트랜지스터를 가지는 박막트랜지스터-액정표시장치의 구조를 설명하기 위하여 제4도의 (아)에서 그 단면을 예시하였다.
제4h도와 같이, 유리기판(40)상에 양측부에 소오스/드레인 영역(S/D)이 형성된 활성층(41)이 있고, 게이트절연막(42)은 활성층(42) 및 유리기판(40) 상부에 위치하고, 게이트절연막(42) 상부에 게이트전극(43)이 있고, 게이트전극(43) 및 게이트절연막(42)의 상부에 형성된 중간절연막(44)과, 소오스/드레인 영역 상부의 게이트절연막(42) 및 중간절연막(44)에 형성시킨 두 개의 접촉홀과, 소오스영역(S)상부의 접촉홀 내부 및 상기 중간절연막(44) 상부에 형성된 소오스전극(47)과, 드레인영역상부의 접촉홀 내부 및 중간절연막(44) 상부에 형성된 드레인전극과 드래인전극에 연장되어 형성된 화소전극(45)과, 일체형 드레인/화소전극(45) 상부에 형성된 보호막(46)과, 최상부에 형성된 표면보호막(48)이 있다.
이 때, 소오스/드레인 영역은 도면과 같이, 고농도 불순물층이거나, 엘디디(LDD : lightly doped drain)형태이거나, 오프셋(offset)영역을 가지는 형태 중 하나일 수도 있다.
또한, 본 발명은 위에서 기술한 구조의 박막트랜지스터-액정표시장치를 제조하는 방법에 관한 것으로, 절연기판상에 게이트전극을 형성하는 단계와, 게이트전극과 유리기판 전면에 게이트절연막, 반도체층을 차례로 적층하고, 반도체층을 패터닝하여 활성층을 형성하는 단계와, 활성층의 일측과 게이트절연막 위에 투명도전물질과 투명절연물질을 차례로 적층한 후, 동시에 패터닝하여 일체형 드레인/화소전극 및 보호막을 형성시키는 단계와, 게이트절연막과 일체형 드레인/화소전극에 형성된 활성층의 타측 상부에 금속물질로 소오스전극을 형성시키는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터-액정표시장치 제조 방법이다. 이와 같이 제조된 박막트랜지스터-액정표시장치는 역스테거형 박막트랜지스터 구조를 가진다.
이와 같은 제조방법을 도면을 예시하여 설명하면 다음과 같다.
제3도는 역스테거형 비정질실리콘 박막트랜지스터를 포함하는 박막트랜지스터-액정표시장치 제조방법의 각 단계를 예시한 공정도로서, 제3a도와 같이, 유리기판(30)위에 금속물질을 적층한 후, 패터닝하여 게이트전극(31)을 형성하고, 이어서, 제3b도와 같이, 게이트전극(31)과 게이트전극(31)에 의해 노출된 유리기판 상부에 질화막(32), 비정질실리콘막(33), 도핑된 비정질실리콘막(34)를 차례로 적층한다.
다음으로, 제3c도와 같이, 불순물 비정질실리콘막(34)와 비정질실리콘막(33)을 사진식각공정 등으로 패터닝하여 도핑된 비정질실리콘층(34)과, 활성층(33)을 형성시킨다.
다음으로, 제3d도와 같이, 기판전면에 투명도전물질(ITO : Indium Tin Oxide)과 투명절연물질을 차례로 적층하여 도핑된 비정질실리콘층(34) 일측 상부와 게이트절연막(34)에 걸쳐 보호막(36)과 일체형 드레인/화소전극(35)을 형성한다.
다음으로, 제3e도와 같이, 기판전면에 금속물질(A1)을 증착한 후, 사진식각공정을 통하여 도핑된 비정질실리콘층(34)의 타측 상부와 게이트절연막에 소오스전극(37)을 형성한다. 이때, 알루미늄으로 소오스전극을 형성시키기 위하여 알루미늄 식각액 또는 알루미늄 식각가스로부터 보호막(36)이 일체형 드레인/화소전극(36)을 보호하는 역할을 한다. 이때, 소오스전극 형성물질은 저저항성도전물질을 이용한다.
다음으로, 제3f도와 같이, 소오스전극(37)과 보호막(36) 및 일체형 드레인/화소전극(35)을 마스크로 도핑된 비정질실리콘층(34)을 식각하여 오믹접촉층(34)을 형성하고, 기판전면에 투명절연막을 적층하여 하부에 형성된 박막트랜지스터, 화소전극 등을 보호하는 표면보호막(38)을 형성한다.
이와 같은 단계를 포함하는 일련의 작업을 거쳐 박막트랜지스터-액정표시장치를 제조한다.
한편, 본 발명은 또 다른 박막트랜지스터 형태 즉 코플레이너타입 중 자기정렬형 탑 게이트방식의 박막트랜지스터를 가지는 박막트랜지스터-액정표시장치의 제조방법에 관한 것으로, 절연기판상에 반도체층으로 활성층을 형성하는 단계와, 상기 활성층과 상기 기판 전면에 게이트절연막을 형성하는 단계와, 상기 게이트절연막상에 게이트전극을 형성하는 단계와, 상기 게이트전극을 마스크로 이용하여 이온주입하여 활성층에 소오스/드레인 영역을 형성하는 단계와, 상기 게이트전극과 상기 게이트절연막 상부에 절연물질을 적층하여 중간절연막을 형성하는 단계와, 상기 중간절연막과 상기 게이트절연막에 소오스/드레인영역이 선택적으로 노출되도록 접촉홀을 형성하는 단계와, 상기 접촉홀과 상기 중간절연막 전면에 투명도전물질과 투명절연물질을 차례로 적층하는 단계와, 상기 드레인영역에 연결되는 접촉홀과 상기 중간절연막 상에 연장하여 상기 투명전도물질과 상기 투명절연물질을 패터닝하여 일체형 드레인/화소전극 및 보호막을 형성하는 단계와, 상기 소오스영역에 연결되는 상기 접촉홀과 상기 중간 절연막 상에 금속물질로 소오스전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜스터-액정표시소자 제조방법이다.
이와 같은 제조방법을 도면을 예시하여 설명하면 다음과 같다.
제4도는 코플레이너타입중 자기정렬형 다결정실리콘 박막트랜지스터를 포함하는 박막트랜지스터-액정표시장치 제조방법의 각 단계를 예시한 공정도로서, 제4a도와 같이, 유리기판(40)위에 다결정실리콘층을 증착하고, 다결정 실리콘을 사진식각공정으로 패터닝하여 활성층(41)을 형성하고, 이어서, 제4b도와 같이, 활성층(41) 및 노출된 기판(40) 전면에 절연막을 적층하여 게이트절연막(42)을 형성한다.
다음으로, 제4c도와 같이, 게이트절연막 상부에 금속 등의 도전물질을 적층하고, 활성층 중 채널형성영역 상부만을 남긴 채 식각하여 게이트전극(43)을 형성한다.
다음으로, 제4d도와 같이, 게이트전극을 미스크로 사용하여 활성층에 고농도의 이온을 주입하여 소오스영역(S) 및 드레인 영역(D)을 정의한다. 이 때, 엘디디공정을 추가하여 활성층에 엘디디영역을 형성시킬 수도 있고, 드레인영역 쪽에 오프셋영역을 형성시키는 공정을 추가하여 진행할 수 있다.
다음으로, 제4e도와 같이, 기판전면에 절연막을 적층하여 중간절연막(44)을 형성하고, 소오스영역(S) 및 드레인영역(D)과 통하도록 중간절연막(44)과 게이트절연막(42)에 접촉홀을 형성한다.
다음으로, 제4f도와 같이, 드레인영역과 통하는 접촉홀과 기판 전면에 투명도전물질(ITO), 투명절연물질(실리콘질화막, 실리콘산화막)을 차례로 적층한 후, 드레인영역상부의 층간절연막 일부영역에만 남도록 사진식각공정으로 패터닝하여 보호막(46) 및 일체형 드레인/화소전극(45)을 형성시킨다.
다음으로, 제4g도와 같이, 소오스영역과 통하는 접촉홀 내부 및 기판 전면에 금속물질(A1)을 적층한 후, 소오스영역상부의 층간절연막일부영역에만 남도록 식각하여 소오스전극(신호배선)을 형성한다. 소오스전극 형성물질은 저저항성도전물질을 이용한다.
다음으로, 제4h도와 같이, 박막트랜지스터 및 화소전극을 보호하기 위하여 투명절연물질로 표면보호막(48)을 형성한다.
이와 같은 단계를 포함하는 것을 특징으로 하는 박막트랜지스터-액정표시장치를 제조한다.
본 발명은 박막트랜지스터의 드레인 전극과 픽셀의 전극(화소전극)을 투명도 전막으로 동시 형성하며, 이 투명전도막 상부에 보호막을 형성하고 소오스전극 패터닝작업을 수행하므로써, 소오스전극 형성물질 식각액에 의한 투명전도막의 손상을 방지하여 소자 특성을 향상시키고, 생산 수율을 향상시킬 수 있다.

Claims (15)

  1. 기판상에 형성된 박막트랜지스터와, 상기 박막트랜지스터의 드레인전극과 일체로 형성된 화소전극을 복수개 가지는 박막트랜지스터-액정표시장치에 있어서, 상기 일체로 형성된 드레인전극과 화소전극 상부에 보호막이 부가형성된 것이 특징인 박막트랜지스터-액정표시장치.
  2. 제1항에 있어서, 상기 박막트랜지스터는 게이트전극이 활성층 하부에 형성된 것을 특징으로 하는 박막트랜지스터-액정표시장치.
  3. 제1항에 있어서, 상기 박막트랜지스터는 게이트전극이 활성층 상부에 형성된 것을 특징으로 하는 박막트랜지스터-액정표시장치.
  4. 제1항에 있어서, 상기 박막트랜지스터는 활성층이 비정질실리콘인 것이 특징인 박막트랜지스터-액정표시장치.
  5. 제1항에 있어서, 상기 박막트랜지스터는 활성층이 다결정실리콘 박막트랜지스터인 것이 특징인 박막트랜지스터-액정표시장치.
  6. 제1항에 있어서, 상기 보호막은 투명절연막인 것이 특징인 박막트랜지스터-액정표시장치.
  7. 제6항이 있어서, 상기 투명절연막은 실리콘산화막 또는 실리콘질화막 중 하나인 것이 특징인 박막트랜지스터-액정표시장치.
  8. 박막트랜지스터-액정표시장치 제조방법에 있어서, 기판상에 게이트전극을 형성하는 단계와, 상기 게이트전극 및 기판 전면에 게이트 절연막, 반도체층, 도핑된 반도체층을 차례로 적층하고, 상기 도핑된 반도체층과 상기 반도체층을 차례로 패터닝하여 활성층을 형성하는 단계와, 상기 활성층의 일측과 게이트절연막 위에 투명도 전층과 투명절연층을 차례로 적층한 후 패터닝하여 일체형 드레인/화소전극 및 보호막을 형성시키는 단계와, 상기 전면에 금속층을 증착하고, 패터닝하여, 상기 게이트절연막과 상기 일체형 드레인/화소전극에 형성된 활성층의 타측 상부에 상기 금속층으로 소오스전극을 형성시키는 단계를 포함하는 박막트랜지스터-액정표시장치 제조방법.
  9. 제8항에 있어서, 상기 반도체층으로 비정질실리콘을 사용하는 것이 특징인 박막트랜지스터-액정표시장치 제조방법.
  10. 제8항에 있어서, 상기 투명절연층은 실리콘산화막 또는 실리콘질화막 중 하나를 사용하는 것이 특징인 박막트랜지스터-액정표시장치 제조방법.
  11. 제8항에 있어서, 상기 소오스전극은 저저항성도전층을 형성시키는 것을 특징으로 하는 박막트랜지스터-액정표시장치 박막트랜지스터-액정표시장치 제조방법.
  12. 박막트랜지스터-액정표시장치 제조방법에 있어서, 기판상에 활성층을 형성하는 단계와, 상기 활성층과 상기 기판 전면에 게이트절연막을 형성하는 단계와, 상기 게이트절연막 상에 게이트전극을 형성하는 단계와, 상기 게이트전극을 마스크로 이온주입하여 상기 활성층에 소오스/드레인 영역을 형성하는 단계와, 상기 게이트와 상기 게이트절연막 상부에 절연물질을 적층하여 중간절연막을 형성하는 단계와, 상기 중간절연막과 상기 게이트절연막에 상기 소오스/드레인영역을 선택적으로 제거하여 접촉홀을 형성하는 단계와, 상기 드레인영역에 연결되는 접촉홀과 상기 중간절연막 상부와 이에 연장하여 투명전도층과 투명절연층을 차례로 적층하고 패터닝하여 일체형 드레인/화소전극 및 표면보호막을 형성하는 단계와, 상기 소오스영역에 연결되는 접촉홀과 상기 중간절연막 상부에 금속층을 적층하고 패터닝하여 소오스전극을 형성하는 단계를 포함하는 박막트랜스터-액정표시소자 제조방법.
  13. 제12항에 있어서, 상기 활성층은 다결정실리콘을 사용하는 것이 특징인 박막트랜지스터-액정표시장치 제조방법.
  14. 제12항에 있어서, 상기 투명절연층으로 실리콘산화막 또는 실리콘질화막 중 하나를 사용하는 것이 특징인 박막트랜지스터-액정표시장치 제조방법.
  15. 제12항에 있어서, 상기 소오스전극은 저저항성도전층으로 형성시키는 것을 특징으로 하는 박막트랜지스터-액정표시장치.
KR1019950026997A 1995-08-29 1995-08-29 박막트랜지스터-액정표시장치 및 제조방법 Expired - Fee Related KR100204071B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950026997A KR100204071B1 (ko) 1995-08-29 1995-08-29 박막트랜지스터-액정표시장치 및 제조방법
US08/704,345 US5811836A (en) 1995-08-29 1996-08-28 Thin film transistor having protective layer for pixel electrode
US09/105,044 US6025216A (en) 1995-08-29 1998-06-26 TET-LCD method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950026997A KR100204071B1 (ko) 1995-08-29 1995-08-29 박막트랜지스터-액정표시장치 및 제조방법

Publications (2)

Publication Number Publication Date
KR970011969A KR970011969A (ko) 1997-03-29
KR100204071B1 true KR100204071B1 (ko) 1999-06-15

Family

ID=19424785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950026997A Expired - Fee Related KR100204071B1 (ko) 1995-08-29 1995-08-29 박막트랜지스터-액정표시장치 및 제조방법

Country Status (2)

Country Link
US (2) US5811836A (ko)
KR (1) KR100204071B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000015173A (ko) * 1998-08-27 2000-03-15 김영환 박막 트랜지스터 액정표시소자
US7728331B2 (en) 2006-10-02 2010-06-01 Samsung Electronics Co., Ltd. Thin film transistor panel and manufacturing method thereof

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6746959B2 (en) * 1996-07-26 2004-06-08 Lg Philips Lcd Co., Ltd. Liquid crystal display and method
KR100248119B1 (ko) * 1997-05-01 2000-03-15 구자홍 박막트랜지스터 및 그 제조방법
JP3288615B2 (ja) * 1997-10-21 2002-06-04 株式会社アドバンスト・ディスプレイ 薄膜トランジスタの製造方法
KR100269518B1 (ko) * 1997-12-29 2000-10-16 구본준 박막트랜지스터 제조방법
JPH11274509A (ja) * 1998-03-26 1999-10-08 Sanyo Electric Co Ltd 薄膜トランジスタ及び液晶表示装置
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR100333273B1 (ko) * 1999-08-02 2002-04-24 구본준, 론 위라하디락사 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4785229B2 (ja) 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW463382B (en) * 2000-05-19 2001-11-11 Hannstar Display Corp Manufacturing method of thin film transistor
US6291255B1 (en) * 2000-05-22 2001-09-18 Industrial Technology Research Institute TFT process with high transmittance
KR100778835B1 (ko) * 2000-12-28 2007-11-22 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2002084756A1 (en) 2001-04-10 2002-10-24 Sarnoff Corporation Method and apparatus for providing a high-performance active matrix pixel using organic thin-film transistors
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
JP4004835B2 (ja) * 2002-04-02 2007-11-07 株式会社アドバンスト・ディスプレイ 薄膜トランジスタアレイ基板の製造方法
KR101126396B1 (ko) * 2004-06-25 2012-03-28 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR101086487B1 (ko) * 2004-12-24 2011-11-25 엘지디스플레이 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
KR101148526B1 (ko) * 2005-06-30 2012-05-23 엘지디스플레이 주식회사 액정표시장치의 박막트랜지스터 제조방법
TWI275183B (en) * 2006-01-12 2007-03-01 Ind Tech Res Inst Structure of thin film transistor array and method for making the same
CN101630098B (zh) * 2008-07-18 2010-12-08 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR101064402B1 (ko) * 2009-01-12 2011-09-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
WO2011024510A1 (ja) * 2009-08-27 2011-03-03 シャープ株式会社 薄膜トランジスタおよびその製造方法
KR101314787B1 (ko) * 2009-10-01 2013-10-08 엘지디스플레이 주식회사 어레이 기판
KR20150137214A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
CN104576757B (zh) * 2014-12-31 2017-07-18 深圳市华星光电技术有限公司 侧栅极tft开关及液晶显示装置
US9508860B2 (en) * 2014-12-31 2016-11-29 Shenzhen China Star Optoelectronics Technology Co., Ltd. Lateral gate electrode TFT switch and liquid crystal display device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
KR960010723B1 (ko) * 1990-12-20 1996-08-07 가부시끼가이샤 한도오따이 에네루기 겐큐쇼 전기광학장치
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US5614731A (en) * 1993-03-15 1997-03-25 Kabushiki Kaisha Toshiba Thin-film transistor element having a structure promoting reduction of light-induced leakage current
JP2738289B2 (ja) * 1993-12-30 1998-04-08 日本電気株式会社 液晶表示装置の製造方法
US5648674A (en) * 1995-06-07 1997-07-15 Xerox Corporation Array circuitry with conductive lines, contact leads, and storage capacitor electrode all formed in layer that includes highly conductive metal
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
KR980003739A (ko) * 1996-06-14 1998-03-30 구자홍 박막트랜지스터 어레이 기판 및 그 제조방법
KR100196336B1 (en) * 1996-07-27 1999-06-15 Lg Electronics Inc Method of manufacturing thin film transistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000015173A (ko) * 1998-08-27 2000-03-15 김영환 박막 트랜지스터 액정표시소자
US7728331B2 (en) 2006-10-02 2010-06-01 Samsung Electronics Co., Ltd. Thin film transistor panel and manufacturing method thereof
US7993946B2 (en) 2006-10-02 2011-08-09 Samsung Electronics Co., Ltd. Thin film transistor panel and manufacturing method thereof

Also Published As

Publication number Publication date
US5811836A (en) 1998-09-22
KR970011969A (ko) 1997-03-29
US6025216A (en) 2000-02-15

Similar Documents

Publication Publication Date Title
KR100204071B1 (ko) 박막트랜지스터-액정표시장치 및 제조방법
KR100205388B1 (ko) 액정표시장치 및 그 제조방법
KR0156202B1 (ko) 액정표시장치 및 그 제조방법
US5621555A (en) Liquid crystal display having redundant pixel electrodes and thin film transistors and a manufacturing method thereof
JP4372993B2 (ja) アクティブマトリックス液晶表示装置の製造方法
KR100205373B1 (ko) 액정표시소자의 제조방법
US7315076B2 (en) Display device and manufacturing method of the same
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
US8476123B2 (en) Method for manufacturing thin film transistor array panel
KR100192347B1 (ko) 액정표시장치의 구조 및 제조방법
KR100307457B1 (ko) 박막 트랜지스터의 제조 방법
US20020149054A1 (en) Flat panel display device and method of manufacturing the same
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
KR19990006206A (ko) 박막 트랜지스터 및 그의 제조방법
KR100486717B1 (ko) 액정표시장치및그제조방법
KR0179066B1 (ko) 박막트랜지스터 및 그 제조방법
KR100209622B1 (ko) 액정표시장치 및 그 제조방법
KR100267995B1 (ko) 액정표시장치 및 그 제조방법
KR100212270B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP4100655B2 (ja) 薄膜トランジスタの製造方法
KR100992137B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101018752B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR950011024B1 (ko) 액정표시장치의 박막트랜지스터의 제조방법
KR100404510B1 (ko) 박막트랜지스터및그제조방법
KR20070050572A (ko) 박막 트랜지스터 기판의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950829

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960412

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19950829

Comment text: Patent Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981224

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990325

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990326

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011228

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021231

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031229

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20041229

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060127

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061229

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20080131

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20080131

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20100210