[go: up one dir, main page]

KR100404510B1 - 박막트랜지스터및그제조방법 - Google Patents

박막트랜지스터및그제조방법 Download PDF

Info

Publication number
KR100404510B1
KR100404510B1 KR10-1998-0056450A KR19980056450A KR100404510B1 KR 100404510 B1 KR100404510 B1 KR 100404510B1 KR 19980056450 A KR19980056450 A KR 19980056450A KR 100404510 B1 KR100404510 B1 KR 100404510B1
Authority
KR
South Korea
Prior art keywords
active layer
source
insulating film
drain
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR10-1998-0056450A
Other languages
English (en)
Other versions
KR20000040731A (ko
Inventor
김기종
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-1998-0056450A priority Critical patent/KR100404510B1/ko
Publication of KR20000040731A publication Critical patent/KR20000040731A/ko
Application granted granted Critical
Publication of KR100404510B1 publication Critical patent/KR100404510B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명은 별도의 엘디디 형성용 포토마스크의 추가 공정없이 LDD(Lightly Doped Drain)를 용이하게 형성할 수 있는 박막 트랜지스터 및 그 제조방법에 관한 것이다.
본 발명의 박막 트랜지스터는 절연기판과, 절연기판 상에 형성된 활성층과, 상기 활성층상에 순차적으로 증착되고 각각 동일한 폭을 갖도록 패터닝되어 상기 활성층 일부를 노출시키는 게이트절연막 및 게이트전극과, 엘디디폭 만큼의 여유분을 두고 상기 게이트전극을 덮고, 상기 활성층의 양단 및 상기 활성층의 양단과 연결된 상기 절연기판을 일부 노출시키도록 형성된 층간절연막과, 상기 활성층의 상기 층간 절연막 하부에 형성된 엘디디와, 상기 활성층 양단의 노출된 부분에 형성된 소오스/드레인영역과, 상기 기판의 노출된 부분 및 상기 소오스/드레인영역을 덮도록 형성된 소오스/드레인전극을 구비한다.
상기 구조를 갖는 박막 트랜지스터 제조방법은 절연기판 상에 활성층을 형성하는 공정과,
상기 활성층 상에 게이트절연막과 게이트전극을 순차적으로 증착한 후 게이트전극을 마스크로 하여 게이트절연막을 패터닝하여 형성하는 게이트절연막 및 게이트 전극을 형성하는 공정과,
상기 게이트전극을 마스크로 하여 상기 활성층에 제 1도전형의 불순물을 저농도로 도핑시키는 공정과,
엘디디폭 만큼의 여유분을 두고 게이트전극을 덮고 상기 활성층 양단 및 상기 활성층의 양단과 연결된 상기 절연기판을 일부 노출시키도록 층간절연막을 형성하는 공정과,
상기 층간절연막을 마스크로 하여 상기 활성층에 제 1도전형의 분순물을 고농도로 도핑시키어 상기 활성층에 엘디디 및 고농도의 소으스/드레인영역을 형성하는 공정과,
상기 층간절연막 상에 상기 소오스/드레인영역을 덮도록 소오스/드레인전극을 형성하는 공정을 구비한다.
따라서, 본 발명의 박막 트랜지스터에서는 소오스/드레인영역에 절연막보다도 열방출이 큰 ITO인 제 1, 제 2연결배선이 연결되므로, 열방출이 용이하여 드레인전류 스트레스에 강한 소자를 제작할 수 있다.
본 발명의 박막 트랜지스터 제조방법에서는 별도의 엘디디 형성용 포토마스크를 사용하지 않고, 층간절연막 또는 보호막 형성 시, 이를 엘디디 형성용 마스크로 이용하였다. 따라서, 마스크 수가 절감되어 전체 공정이 단순화된다.

Description

박막 트랜지스터 및 그 제조방법
본 발명은 박막 트랜지스터의 제조방법에 관한 것으로, 특히, 별도의 엘디디 형성용 포토마스크 작업없이 LDD(Lightly Doped Drain)를 용이하게 형성할 수 있는 박막 트랜지스터의 제조방법에 관한 것이다.
액정표시장치에 형성되는 박막트랜스터(Thin Film Transistor; 이하에서 TFT라 칭함)에는 비정질실리콘이 주로 이용되나, 다결정실리콘은 비정질실리콘에 비해 전자나 정공의 이동도가 높고, 상보형(CMOS:Complimentary Metal Oxide Silicon)트랜지스터로의 구현이 가능하기 때문에 다결정실리콘으로 대체되는 추세이다.
최근에는 비정질실리콘을 레이저를 이용하여 결정화시키는 기술이 선보임에 따라, 비정질실리콘을 이용한 트랜지스터와 비슷한 온도에서 제작이 가능하여 대형 유리기판 상에 제작이 가능하게 되었다.
다결정실리콘 TFT를 사용하고 있는 액정표시장치는 유리기판 상에 구동회로부와 화소부가 함께 내장된 구조를 갖고 있는 데, 구동회로부의 TFT는 다결정실리콘 특성상 빠른 주파수에서 스위칭이 가능하여 문제가 없지만, 화소부의 화소 스위치용 TFT는 오프 상태에서의 드레인 전류값이 크기 때문에 작동 상의 장애가 수반된다. 따라서, 화소부에서는 오프전류(off current)를 적절한 수준으로 낮추기 위하여 엘디디(LDD:Lightly Doped Drain)구조가 제안되고 있다.
종래기술에 따른 트랜지스터는 도 1과 같이, 절연기판(100) 상에 활성층(104a)이 있고, 활성층(104a) 일부를 노출시키도록 게이트절연막(108a)이 개재된 게이트전극(110a)이 형성되어져 있다. 층간절연막(116)은 게이트전극(110a)을 포함하여 상기 구조를 덮으면서 활성층(104a)의 양단을 노출시키도록 패터닝되어져 있다.
활성층(104a)에는 게이트전극(110a) 및 이 게이트전극을 덮고 있는 층간절연막(116) 사이에 엘디디(n-)가, 양단의 노출된 부분에 소오스/드레인영역(n+)이 형성되어져 있다. 층간절연막(116)상에는 소오스/드레인영역(n+)과 연결되는 소오스/드레인전극(117)(118)이 형성되어져 있다. 보호막(120)이 상기 전구조를 덮되, 드레인전극(118)을 노출시키도록 패터닝되어져 있으며, 보호막(120)상에 드레인전극(118)과 연결되는 화소전극(122)이 형성되어져 있다.
상기 구조를 갖는 종래의 트랜지스터 제조과정을 알아본다.
도 2a 내지 도 2f는 종래기술에 따른 엘디디구조를 갖는 트랜지스터 제조과정을 도시한 공정단면도이다.
도 2a와 같이, 유리 등의 절연기판(100)상에 산화실리콘을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함)방법으로 증착하여 완충산화막(102)을 형성한다.
그리고, 완충산화막(102) 상에 비정질실리콘을 CVD방법을 이용하여 비정질실리콘 박막(104)을 형성한다. 이 완충산화막(102)은 비정질실리콘 증착 시 실리콘성분이 기판 쪽으로 확산되는 것을 방지하기 위한 완충 역할을 하는 층이다.
이 후, 비정질실리콘 박막(104)에 레이저빔을 조사시킨다.
도 2b와 같이, 상기 레이저빔 조사공정에 의해, 비정질실리콘 박막은 결정화된다.
이 후, 결정화된 실리콘 박막을 소정영역 잔류되도록 패턴식각함으로써 활성층(104a)이 형성된다.
그리고, 절연기판(100)상에 활성층(104a)을 덮도록 절연막(108) 및 금속막(110)을 순차적으로 적층한다. 절연막은 산화실리콘 또는 질화실리콘 등을CVD방법으로 형성하며, 금속막(110)은 알루미늄(Al) 또는 몰리브덴(Mo) 등의 금속을 스퍼터링(sputtering)방법으로 형성한다.
도 2c와 같이, 금속막을 패턴식각하여 게이트전극(110a)을 형성한다. 이 후, 게이트전극(110a)을 마스크로 이용하여 절연막을 식각하며, 이 때, 활성층(104a)은 식각정지점(end point)으로 이용된다. 그리고, 잔류된 절연막은 게이트절연막(108a)이 된다.
이어서, 게이트전극(110a)을 마스크로 이용하여 절연기판(100) 전면에 p형 또는n형 불순물을 저농도로 도핑시킨다. 도면에서는 편의상 n형의 불순물을 예로하여 설명하겠다.
이 과정에서, 활성층(104a)에는 게이트전극(110a) 양측부분에 저농도의 불순물영역(n-)이 형성된다.
도 2d와 같이, 상기 구조 전면을 덮도록 감광막을 형성한 후, 엘디디폭(ℓ21만큼 여분을두고 게이트전극(110a)을 덮도록 선택적으로 노광 및 현상함으로써 엘디디용 마스크패턴(112)이 형성된다. 이 후, 엘디디용 마스크패턴(112)을 마스크로 이용하여 절연기판(100) 전면에 n형 불순물을 고농도로 도핑시킨다.
n형의 불순물을 고농도로 도핑한 결과, 활성층(104a)에는 엘디디용 마스크패턴(112)이 형성된 부분은 불순물이 도핑되지 않고, 엘디디용 마스크패턴(112)이 형성되지 않은 부분은 고농도의 불순물영역(n+)이 형성되며, 엘디디용 마스크패턴(112)과 게이트전극(110a) 사이공간은 저농도의 불순물영역(n-)인 엘디디가 형성된다. 여기에서, 고농도의 불순물영역(n+)은 이 후의 공정에서 소오스/드레인전극과 연결되는 소오스/드레인영역이 된다.
도 2e와 같이, 엘디디용 마스크패턴을 제거한다.
그리고, 도면에는 도시되지 않았지만, 상기 구조를 갖는 활성층에 레이저빔을 조사시키어 결정화시킨다.
상기 구조 전면에 층간절연막(116)을 형성한 후, 활성층(104a)의 고농도 불순물영역(n+)을 노출시키는 각각의 콘택홀을 갖도록 패터닝한다. 그리고, 층간절연막(116) 상에 금속층을 형성한 후, 고농도 불순물영역(n+)을 덮도록 패턴식각하여 소오스/드레인전극(117)(118)을 형성한다. 즉, 소오스영역(활성층에 있어서, 왼쪽부분에 표시된 n+)은 소오스전극(117)과 연결되고, 드레인영역(활성층에 있어서, 오른쪽부분에 표시된 n+)은 드레인전극(118)과 각각 연결된다.
도 2f와 같이, 상기 구조 전면을 덮도록 보호막(120)을 형성한 후, 드레인전극(118)을 노출시키는 콘택홀을 갖도록 패터닝한다. 그리고, 보호막(122) 상에 ITO(Indium Tin Oxide)를 증착한 후에 드레인전극(118)을 덮도록 패턴식각함으로써 연결배선(122)이 형성된다.
종래의 기술에서는 엘디디를 형성하기 위한 별도의 엘디디용 마스크가 필요함에 따라, 포토공정이 추가되어 결과적으로 전체 공정이 복잡해지는 문제점이 있었다.
상기의 문제점을 해결하고자, 본 발명의 목적은 별도의 엘디디 형성용 마스크 제작을 위한 포토공정없이 엘디디를 형성함으로써 전체 공정을 단순화할 수 있는 박막 트랜지스터의 제조방법을 제공하려는 것이다.
상기 목적을 달성하고자, 본 발명의 박막 트랜지스터는 본 발명의 박막 트랜지스터는 절연기판과, 절연기판 상에 형성된 활성층과, 상기 활성층상에 순차적으로 증착되고 각각 동일한 폭을 갖도록 패터닝되어 상기 활성층 일부를 노출시키는 게이트 절연막 및 게이트전극과, 엘디디폭 만큼의 여유분을 두고 상기 게이트전극을 덮고, 상기 활성층의 양단 및 상기 활성층의 양단과 연결된 상기 절연기판을 일부 노출시키도록 형성된 층간절연막과, 상기 활성층의 상기 층간절연막 하부에 형성된 엘디디와, 상기 활성층 양단의 노출된 부분에 형성된 소오스/드레인영역과, 상기 기판의 노출된 부분 및 상기 소오스/드레인영역을 덮도록 형성된 소오스/드레인전극을 구비한다.
상기 구조를 갖는 박막 트랜지스터 제조방법은 박막 트랜지스터 제조방법을 절연기판 상에 활성층을 형성하는 공정과, 상기 활성층 상에 게이트절연막과 게이트전극을 순차적으로 증착한 후 게이트전극을 마스크로 하여 게이트절연막을 패터닝하여 형성하는 게이트절연막 및 게이트 전극을 형성하는 공정과, 상기 게이트전극을 마스크로 하여 상기 활성층에 제 1도전형 불순물을 저농도로 도핑시키는 공정과, 엘디디폭 만큼의 여유분을 두고 게이트전극을 덮고 활성층 양단 및 상기 활성층 양단과 연결된 상기 절연기판을 일부 노출시키도록 층간절연막을 형성하는 공정과, 상기 층간절연막을 마스크로 하여 상기 활성층에 제 1도전형의 불순물을 고농도로 도핑시키어 상기 활성층에 엘디디 및 고농도의 소오스/드레인영역을 형성하는 공정과, 상기 층간절연막 상에 상기 소오스/드레인영역을 덮도록 소오스/드레인전극을 형성하는 공정을 구비한다.
도 1은 종래기술에 따른 트랜지스터.
도 2a 내지 도 2f는 종래기술에 따른 트랜지스터 제조과정을 도시한 공정단면도.
도 3은 본 발명의 기술을 코플래나 구조에 적용한 트랜지스터.
도 4a 내지 도 4g는 본 발명의 기술을 코플래나 구조에 적용한 것을 보인 트랜지스터 제조 공정단면도.
도 5는 본 발명의 기술을 BBC 구조에 적용한 트랜지스터.
도 6a 내지 도 6f는 본 발명의 기술을 BBC 구조에 적용한 것을 보인 트랜지스터 제조과정을 도시한 공정단면도.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하겠다.
도 3은 본 발명의 기술을 코플래나(coplanar) 구조에 적용한 트랜지스터이고, 도 4a 내지 도 4g는 본 발명의 기술을 코플래나 구조에 적용한 것을 보인 트랜지스터 제조 공정단면도이다.
본 발명의 코플래나 구조를 갖는 트랜지스터는 도 3과 같이, 절연기판(200) 상에 활성층(204a)이 형성되며, 활성층 일부를 노출시키도록 게이트절연막(208a)을 개재시킨 게이트전극(210a)이 형성되어져 있다. 층간절연막(212)은 게이트전극(210a)을 덮고 활성층의 양단 및 이 활성층의 양단과 연결된 절연기판(200)의 일부를 노출시키도록 패터닝되어 있다.
활성층(204a)에는 게이트전극(210a)과 이 게이트전극(210a)을 덮고 있는 층간절연막(212) 사이에 엘디디(n-)가 형성되어져 있고, 양단의 노출된 부분에 소오스/드레인영역(n+)이 형성되어 있다. 소오스/드레인전극(215)(214)은 절연기판(200)의 노출된 부분 및 소오스/드레인영역(n+)을 덮는다. 보호막(220)이 상기 구조를 덮으면서 드레인영역(214)을 노출시키고, 보호막(220) 상에 드레인영역(214)과 연결되도록 화소전극(222)이 형성되어 있다.
상기 구조를 갖는 본 발명의 기술을 코플래나 구조를 갖는 트랜지스터에 적용하는 과정을 과정을 알아본다.
도 4a와 같이, 유리 등의 절연기판(200)상에 산화실리콘 및 비정질실리콘을 CVD 방법으로 순차적으로 증착하여 완충산화막(202) 및 비정질실리콘 박막(204)을 형성한다. 이 완충산화막(202)은 비정질실리콘 박막 형성 시 실리콘 성분이 기판 쪽으로 확산됨으로써 발생되는 결점(defect) 유발 현상을 정지시키기 위한 것으로, 절연기판(200)과 비정질실리콘 박막(204) 사이에서 완충 역할을 한다.
이 후, 상기 절연기판(200)전면에 레이저빔을 조사시킴으로써 비정질실리콘 박막(204)을 결정화시킨다.
도 4b와 같이, 결정화된 실리콘 박막을 일부 잔류되도록 패턴식각하여 활성층(204a)을 형성한다. 이 후, 완충산화막(202) 상에 활성층(204a)을 덮도록 각각의 절연막(208) 및 금속막(210)을 순차적으로 적층하여 형성한다. 절연막(208)은 산화실리콘 또는 질화실리콘 등을 증착함으로써 형성되고, 금속막(210)은 알루미늄 또는 몰리브덴 등의 금속을 스퍼터링함으로써 형성된다.
도 4c와 같이, 활성층(204a)이 일부 노출되도록 금속층을 패턴식각함으로써 게이트전극(210a)이 형성된다. 이 후, 게이트전극(210a)을 마스크로 하여 절연막을 식각함으로써 게이트전극(210a) 하부에 게이트절연막(208a)이 형성된다.
이어서, 절연기판(200) 전면에 n형 또는 p형의 불순물을 저농도로 도핑시킨다. 본 발명에서는 편의상 n형 불순물을 예로하여 도시하였다. 게이트전극(110a)은불순물을 블로킹하는 마스크역할을 한다.
n형의 불순물을 저농도로 도핑한 결과, 활성층(104a)에는 게이트전극(110a) 양측부분에 저농도 불순물영역(n-)이 형성된다.
도 4d와 같이, 상기 구조를 덮도록 층간절연막(212)을 형성한 후, 엘디디폭(ℓ2)만큼 여분을 두고 게이트전극(210a)을 덮고 활성층의 양단을 노출시키며, 활성층 양단과 연결된 절연기판의 일부를 노출시키도록 패터닝한다.
이 후, 상기와 같이 패터닝된 층간절연막(212)을 마스크로 이용하여 절연기판(200) 전면에 n형의 불순물을 고농도로 도핑시킨다.
활성층(204a)에 있어서, 층간절연막이 형성되지 않은 부분 즉, 활성층 양단의 노출된 부분은 최초에는 도 2c에서 처럼, n형의 불순물이 저농도로 도핑된 상태에 있었으나, 상기의 n형의 불순물이 고농도로 도핑되는 과정에서, 불순물이 중복되어 도핑됨에 따라, 고농도화된다. 따라서, 이 부분에는 n형의 고농도 불순물영역(n+)이 된다.
따라서, n형의 불순물이 저농도 및 고농도로 도핑된 결과, 활성층(204a)에는 층간절연막(212)이 형성된 부분에는 고농도의 n형 불순물이 도핑되지 않고, 층간절연막이 형성되지 않은 부분 즉, 활성층의 양단에는 고농도의 n형 불순물영역(n+)이 도핑된다.
그러므로, 활성층(204a)은 게이트전극(210a) 양측부분에 엘디디(n-) 및 고농도 불순물영역(n+)이 순차적으로 형성된 구조를 갖는다. 여기에서, 고농도의 n형 불순물영역(n+)은 이 후의 공정에서 소오스/드레인전극과 연결되는 소오스/드레인영역이 된다.
본 발명에서는 도면에서와 같이, 별도의 엘디디 형성용 포토마스크를 사용하지 않고, 층간절연막을 엘디디 형성용 마스크로 이용하였다.
도 4e 같이, 상기 구조를 갖는 활성층에 레이저빔을 조사시킴으로써 엘디디(n-) 및 소오스/드레인영역(n+)을 활성화시킨다.
도 4f와 같이, 층간절연막(212) 상에 금속층을 형성한 후, 소오스/드레인영역(n+)을 덮도록 패턴식각함으로써 소오스/드레인전극(215)(214)을 형성한다.
도 4g와 같이, 상기 구조을 덮도록 보호막(220)을 형성한 후, 드레인전극(214)을 노출시키는 제 2콘택홀(c2)을 패터닝한다. 그리고, 상기 구조로 패터닝된 보호막(220) 상에 ITO를 증착한 후, 드레인전극(214)을 덮도록 식각패턴함으로써 화소전극(222)을 형성한다.
도 5는 본 발명의 기술을 BBC 구조에 적용한 트랜지스터이고, 도 6a 내지 도 6e는 본 발명의 기술을 BBC 구조에 적용한 것을 보인 트랜지스터 제조과정을 도시한 공정단면도이다.
본 발명의 기술을 BBC 구조에 적용한 트랜지스터는 도 5와 같이, 절연기판(300)에 소오스/드레인전극(303)(302)이 있고, 이 소오스/드레인전극(303)(302)사이에 잔류되도록 층간절연막(304a) 및 활성층(306a)이 위치되어져 있다. 그리고, 활성층(306a) 일부를 노출시키도록 게이트절연막(308a)을 개재시킨 게이트전극(310a)이 형성되어 있다.
층간절연막(312)이 엘디디폭 만큼의 여유분을 두고 게이트전극(310a)을 덮고 활성층 양단 및 이 활성층 양단과 연결된 절연기판(300) 및 소오스/드레인전극(303)(302)을 노출시키도록 형성되어 있다. 활성층(306a)에는 게이트전극(310a)과 층간절연막(312) 사이에 엘디디(n-)가 형성되고, 양단의 노출된 부분에 소오스/드레인영역(n+)이 각각 형성되어져 있다.
층간절연막(312) 상에는 소오스전극(303)과 소오스영역(도면번호 304a의 왼쪽부분의 n+)을 연결시키도록 제 1연결배선(316)이 형성되어져 있고, 드레인전극(302)과 드레인영역(도면번호 304a의 오른쪽부분의 n+)을 연결시키도록 제 2연결배선(314)이 형성되어져 있다.
상기 구조를 갖는 본 발명의 기술을 BBC 구조를 갖는 트랜지스터에 적용하는 과정을 과정을 알아본다.
도 6a 내지 도 6e는 본 발명의 기술을 BBC 구조에 적용한 것을 보인 트랜지스터 제조과정을 도시한 공정단면도이다.
도 6a와 같이, 유리 등의 절연기판(300)위에 알루미늄 또는 몰리브덴 등의 금속을 스퍼터링하여 금속층을 형성한 후, 소정영역 잔류되도록 식각패턴함으로써소오스/드레인전극(303)(302)이 형성된다.
그리고, 절연기판(300)위에 소오스/드레인전극(303)(302)를 덮도록 절연막(304) 및 비정질실리콘 박막(306)을 순차적으로 형성한다. 절연막(304)은 산화실리콘 또는 질화실리콘 등을 CVD방법으로 형성한다. 이 후, 상기 구조 전면에 레이저빔을 조사시킨다.
도 6b와 같이, 상기의 레이저빔 조사에 의해, 비정질실리콘 박막이 결정화된다.
이 후, 결정화된 실리콘 박막을 소오스/드레인전극(302)(302) 사이에 잔류되도록 패턴식각함으로써 활성층(306a)이 형성된다. 이어서, 활성층(306a)을 마스크로 이용하여 절연막을 식각한다. 식각된 절연막(304a)은 절연기판(300)과 활성층(306a)을 절연시키기 위한 것이다.
그리고, 절연기판(300)위에 소오스/드레인전극(3030(302) 및 활성층(306a)을 덮도록 절연막(308)과 금속층(310)을 순차적으로 형성한다. 금속층은 상기에서 언급한 소오스/드레인전극(3030(302) 형성용 금속층과 동일하게 알루미늄 또는 몰리브덴 등의 금속을 스퍼터링하여 형성한다.
도 6c와 같이, 활성층(306a) 상의 소정부분에 잔류되도록 금속층을 식각하여 게이트전극(310a)을 형성한다. 이 후, 게이트전극(310a)을 마스크로 이용하여 절연막을 식각함으로써 게이트절연막(308a)이 형성된다.
그리고, 상기 구조 전면에 n형의 불순물을 저농도로 도핑시킨다. 불순물 도핑 공정이 진행 되는 동안, 게이트전극(310a)은 불순물을 블로킹하는 마스크 역할을 한다.
따라서, 활성층(306a)에는 게이트전극(310a)이 형성된 부분은 불순물이 도핑되지 않고, 게이트전극(310a) 양측부분은 저농도의 n형 불순물영역(n-)이 형성된다.
도 6d와 같이, 상기 구조 전면을 덮도록 산화실리콘을 증착한 후, 엘디디폭(ℓ3)만큼 여분을 두고 게이트전극(310a)을 덮고, 활성층 양단(n+라 표시된 부분)과 소오스/드레인전극(303)(302) 및 그 사이공간을 노출시키도록 패턴식각함으로써 층간절연막(312)이 형성된다. 층간절연막(312)은 3000∼8000Å 정도, 바람직하게는 4000∼ 5000Å 두께범위로 형성된다.
이어서, 절연기판(300) 전면에 n형의 불순물을 고농도로 도핑시킨다.
n형의 불순물을 고농도로 도핑 시, 층간절연막(312)이 불순물을 블로킹하는 마스크로 작용한다. 따라서, 활성층(306a)에는 층간절연막(312)이 형성된 부분은 불순물이 도핑되지 않고, 층강절연막이 형성되지 않은 부분, 특히, 양단부분은 고농도의 n형 불순물영역(n+)이 형성된다.
그러므로, 활성층(306a)은 게이트전극(310a) 양측부분에 엘디디(n-) 및 고농도 불순물영역(n+)이 순차적으로 형성된 구조를 갖는다. 여기에서, 고농도의 n형 불순물영역(n+)은 이 후의 공정에서 소오스/드레인전극과 연결되는 소오스/드레인영역이 된다.
본 발명에서는 도면에서와 같이, 별도의 엘디디 형성용 포토마스크를 사용하지 않고, 층간절연막을 엘디디 형성용 마스크로 이용하였다.
도 6e와 같이, 상기 구조를 갖는 활성층(306a)에 레이저빔을 조사시킴으로써 엘디디(n-) 및 소오스/드레인영역(n+)을 활성화시킨다.
도 6f와 같이, 상기 구조 전면에 ITO를 증착한 후, 활성층 양단(n+) 및 이 활성층 양단(n+)과 연결된 절연기판(300) 및 소오스/드레인전극(303)(302)을 덮도록 패턴식각함으로써 제 1, 제 2연결배선을 형성한다. 즉, 제 1연결배선(316)은 소오스전극(303)과 소오스영역(활성층에 있어서, 왼쪽부분의 n+)을 연결시키며, 제 2연결배선(314)은 드레인전극(302)과 드레인영역(활성층에 있어서, 오른쪽 부분의 n+)을 연결시킨다.
상술한 바와 같이, 본 발명의 박막 트랜지스터 구조에서는 소오스/드레인영역에 절연막보다도 열방출이 큰 ITO인 제 1, 제 2연결배선이 형성되므로, 열방출이 용이하여 드레인전류 스트레스에 강한 소자를 제작할 수 있다.
본 발명의 박막 트랜지스터 제조방법에서는 별도의 엘디디 형성용 포토마스크를 사용하지 않고, 층간절연막 또는 보호막 형성 시, 이를 엘디디 형성용 마스크로 이용하였다. 따라서, 마스크 수가 절감되어 전체 공정이 단순화된다.

Claims (9)

  1. 절연기판과,
    절연기판 상에 형성된 활성층과,
    상기 활성층상에 순차적으로 증착되고 각각 동일한 폭을 갖도록 패터닝되어 상기 활성층 일부를 노출시키는 게이트절연막 및 게이트전극과,
    엘디디폭 만큼의 여유분을 두고 상기 게이트전극을 덮고, 상기 활성층의 양단 및 상기 활성층의 양단과 연결된 상기 절연기판을 일부 노출시키도록 형성된 층간절연막과,
    상기 활성층에 상기 층간절연막 하부에 형성된 엘디디와,
    상기 활성층 양단의 노출된 부분에 형성된 소오스/드레인영역과,
    상기 기판의 노출된 부분 및 상기 소오스/드레인영역을 덮도록 형성된 소오스/드레인전극을 구비한 트랜지스터.
  2. 청구항 1에 있어서,
    상기 구조를 덮되, 상기 드레인영역을 노출시키는 보호막과,
    상기 보호막 상에 상기 드레인영역과 연결되도록 형성된 화소전극을 더 구비한 박막 트랜지스터.
  3. 절연기판 상에 활성층을 형성하는 공정과,
    상기 활성층 상에 게이트절연막과 게이트전극을 순차적으로 증착한 후 게이트전극을 마스크로 하여 게이트절연막을 패터닝하여 형성하는 게이트절연막 및 게이트 전극을 형성하는 공정과,
    상기 게이트전극을 마스크로 하여 상기 활성층에 제 1도전형의 불순물을 저농도로 도핑시키는 공정과,
    엘디디폭 만큼의 여유분을 두고 상기 게이트전극을 덮고 상기 활성층 양단 및 상기 활성층의 양단과 연결된 상기 절연기판을 일부 노출시키도록 층간절연막을 형성하는 공정과,
    상기 층간절연막을 마스크로 하여 상기 절연기판에 제 1도전형의 불순물을 고농도로 도핑시키어 상기 활성층에 엘디디 및 고농도의 불순물영역을 형성하는 공정과,
    상기 층간절연막의 상에 상기 소오스/드레인영역을 덮도록 소오스/드레인전극을 형성하는 공정을 구비한 박막 트랜지스터의 제조방법.
  4. 청구항 3에 있어서,
    상기 구조를 덮되, 상기 드레인영역을 노출시키도록 보호막을 형성하는 공정과,
    상기 보호막 상에 상기 드레인영역과 연결되도록 화소전극을 형성하는 공정을 더 구비한 것이 특징인 박막 트랜지스터의 제조방법.
  5. 청구항 3에 있어서,
    상기 활성층에 상기 엘디디 및 소오스/드레인영역을 형성한 후에 활성화시키는 공정을 더 구비하는 것이 특징인 박막 트랜지스터의 제조방법.
  6. 절연기판과,
    절연기판 상에 형성된 소오스/드레인전극과,
    상기 소오스/드레인전극 사이에 잔류되도록 순차적으로 형성된 절연막 및 활성층과,
    상기 활성층 상에 순차적으로 형성된 게이트절연막 및 게이트전극과,
    엘디디폭 만큼의 여유분을 두고 상기 게이트전극을 덮고 상기 활성층 양단 및 상기 활성층 양단과 연결된 절연기판 및 상기 소오스/드레인전극을 노출시키도록 형성된 층간절연막과,
    상기 활성층의 상기 층간절연막과 하부에 형성된 엘디디와,
    상기 활성층 양단의 노출된 부분에 형성된 소오스/드레인영역과,
    상기 소오스영역 쪽의 단부를 덮도록 형성되어 상기 소오스영역을 상기 소오스전극과 연결시키는 제 1연결배선과,
    상기 드레인영역 쪽의 단부를 덮도록 형성되어 상기 드레인영역을 상기 드레인전극과 연결시키는 제 2연결배선을 구비한 것이 특징인 박막 트랜지스터.
  7. 절연기판 상에 소오스/드레인전극을 형성하는 공정과,
    상기 소오스/드레인전극 사이에 잔류되도록 절연막 및 활성층을 순차적으로 형성하는 공정과,
    상기 활성층 상에 게이트절연막을 개재시키어 게이트전극을 형성하는 공정과,
    상기 게이트전극을 마스크로 하여 상기 활성층에 제 1 도전형 불순물을 저농도로 도핑하는 공정과,
    엘디디폭 만큼의 여유분을 두고 상기 게이트전극을 덮고 상기 활성층 양단 및 상기 활성층 양단과 연결된 절연기판 및 상기 소오스/드레인전극을 노출시키도록 층간절연막을 형성하는 공정과,
    상기 층간절연막을 마스크로 하여 상기 활성층에 제 1도전형 불순물을 고농도로 도핑시키어 상기 활성층에 엘디디와 소오스/드레인영역을 각각 형성하는 공정과,
    상기 소오스영역 쪽 상기 드레인영역 쪽의 단부를 가각 덮도록 형성되어 상기 소오스 및 드레인영역을 상기 소오스 및 드레인전극과 연결시키는 제 1 및 제 2 연결배선을 형성하는 공정을 구비한 박막 트랜지스터 제조방법.
  8. 청구항 7에 있어서,
    상기 층간절연막을 3000∼ 8000Å 정도의 두께범위로 형성하는 것이 특징인 박막 트랜지스터 제조방법.
  9. 청구항 7에 있어서,
    상기 활성층에 상기 엘디디 및 고농도의 불순물영역이 형성된 후에 활성시키는 공정을 더 구비하는 것이 특징인 박막 트랜지스터의 제조방법.
KR10-1998-0056450A 1998-12-19 1998-12-19 박막트랜지스터및그제조방법 Expired - Lifetime KR100404510B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0056450A KR100404510B1 (ko) 1998-12-19 1998-12-19 박막트랜지스터및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0056450A KR100404510B1 (ko) 1998-12-19 1998-12-19 박막트랜지스터및그제조방법

Publications (2)

Publication Number Publication Date
KR20000040731A KR20000040731A (ko) 2000-07-05
KR100404510B1 true KR100404510B1 (ko) 2004-06-12

Family

ID=19563964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0056450A Expired - Lifetime KR100404510B1 (ko) 1998-12-19 1998-12-19 박막트랜지스터및그제조방법

Country Status (1)

Country Link
KR (1) KR100404510B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811997B1 (ko) * 2006-12-04 2008-03-10 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186264A (ja) * 1994-12-28 1996-07-16 Seiko Epson Corp 薄膜トランジスタおよびその製造方法
JPH09232583A (ja) * 1996-02-27 1997-09-05 Fujitsu Ltd 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタマトリクス装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186264A (ja) * 1994-12-28 1996-07-16 Seiko Epson Corp 薄膜トランジスタおよびその製造方法
JPH09232583A (ja) * 1996-02-27 1997-09-05 Fujitsu Ltd 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタマトリクス装置

Also Published As

Publication number Publication date
KR20000040731A (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
KR100451381B1 (ko) 박막트랜지스터및그제조방법
US5742363A (en) Liquid crystal display and method for fabricating the same in which the gate electrode is formed from two layers having differing widths
KR100269521B1 (ko) 박막트랜지스터 및 그의 제조방법
US20020017665A1 (en) Thin film transistor and method of manufacturing the same
JP2002313810A (ja) 表示装置およびその製造方法
US8278159B2 (en) Thin film transistor, method of fabricating the same, and a display device including the thin film transistor
KR100307457B1 (ko) 박막 트랜지스터의 제조 방법
US5827760A (en) Method for fabricating a thin film transistor of a liquid crystal display device
KR20000032041A (ko) 박막 트랜지스터 액정 표시 장치의 제조 방법
KR100343307B1 (ko) 박막 트랜지스터의 제조방법
US8704305B2 (en) Thin film transistor
KR20050042596A (ko) 폴리실리콘 액정표시소자 및 그 제조방법
KR100552296B1 (ko) 다결정규소박막트랜지스터기판의제조방법
KR100404510B1 (ko) 박막트랜지스터및그제조방법
JPH05152325A (ja) 薄膜トランジスタの製造方法
KR100908850B1 (ko) 구동회로 일체형 액정표시장치용 구동소자 및 스위칭소자의 제조방법
KR100498629B1 (ko) 액정표시장치의제조방법
KR100308852B1 (ko) 액정표시장치의트랜지스터제조방법
KR100887996B1 (ko) 구동회로 일체형 액정표시장치의 박막 트랜지스터 및 그제조방법
KR100323080B1 (ko) 박막 트랜지스터 및 그 제조방법
KR100722106B1 (ko) 박막 트랜지스터 및 그 제조방법
KR101050284B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
JP2776411B2 (ja) 順スタガ型薄膜トランジスタ及びその製造方法
KR101018752B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101018757B1 (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19981219

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19981219

Comment text: Request for Examination of Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19990906

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20001123

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20011130

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20001123

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20011228

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20011130

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20030730

Appeal identifier: 2001101004164

Request date: 20011228

PB0901 Examination by re-examination before a trial

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20011228

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20010119

Patent event code: PB09011R02I

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020131

Patent event code: PE09021S01D

B601 Maintenance of original decision after re-examination before a trial
PB0601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20011228

Effective date: 20030730

Free format text: TRIAL NUMBER: 2001101004164; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20011228

Effective date: 20030730

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20030801

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20011228

Decision date: 20030730

Appeal identifier: 2001101004164

PS0901 Examination by remand of revocation
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
PS0701 Decision of registration after remand of revocation

Patent event date: 20030929

Patent event code: PS07012S01D

Comment text: Decision to Grant Registration

Patent event date: 20030826

Patent event code: PS07011S01I

Comment text: Notice of Trial Decision (Remand of Revocation)

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20031024

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20031027

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20061002

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20070928

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20081001

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20090922

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20100929

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20110915

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20120928

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20130930

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20140918

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20180917

Start annual number: 16

End annual number: 16

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20190619

Termination category: Expiration of duration