JPS6378288A - Icカ−ド - Google Patents
Icカ−ドInfo
- Publication number
- JPS6378288A JPS6378288A JP61222121A JP22212186A JPS6378288A JP S6378288 A JPS6378288 A JP S6378288A JP 61222121 A JP61222121 A JP 61222121A JP 22212186 A JP22212186 A JP 22212186A JP S6378288 A JPS6378288 A JP S6378288A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- circuit
- application program
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 88
- 230000010354 integration Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はICチップを内蔵したICカードに関するもの
である。
である。
この種のICカードにおいては、ユーザの目的に応じた
データ処理のためのアプリケーションプログラムを、メ
ーカーがカード製造時に、ICチップ内にMROM (
マスクROM)として書き込んで置くものが用いられて
いるが、各ユーザの方式ごとに異なるものを製作せねば
ならず、生産性が劣り、また価格も高いものであった。
データ処理のためのアプリケーションプログラムを、メ
ーカーがカード製造時に、ICチップ内にMROM (
マスクROM)として書き込んで置くものが用いられて
いるが、各ユーザの方式ごとに異なるものを製作せねば
ならず、生産性が劣り、また価格も高いものであった。
これを改良するために例えば特開昭60−153582
に見られる如く、ユーザ用のアプリケーションプログラ
ムメモリをEPROM或いはE E P ROMとして
、ここにユーザが各自の方式に従ってプログラムを2き
込めるようにしたものが本山別人によって開発されてい
る。
に見られる如く、ユーザ用のアプリケーションプログラ
ムメモリをEPROM或いはE E P ROMとして
、ここにユーザが各自の方式に従ってプログラムを2き
込めるようにしたものが本山別人によって開発されてい
る。
本発明は上記の発明の改良に係るものである。
上記の従来のものにおいては、アプリケーションプログ
ラムメモリ領域は、例えばEEPROMを用い、ユーザ
が自由に書き込み、書き換えができるとはいうものの、
限られた容量であるので、特に複雑なプログラム或いは
多くの種類のプログラムを用いることが予想される場合
にはこの領域の容量を大きくとっておかねばならなかっ
た。
ラムメモリ領域は、例えばEEPROMを用い、ユーザ
が自由に書き込み、書き換えができるとはいうものの、
限られた容量であるので、特に複雑なプログラム或いは
多くの種類のプログラムを用いることが予想される場合
にはこの領域の容量を大きくとっておかねばならなかっ
た。
また、前述の発明においては、外部からのデータやCP
U内で演算されたデータなどのメモリであるデータメモ
リは、例えばEEPROMを用いており、ユーザの自由
な書き込み、書き換えができるとはいうものの、上記と
同様に多くのデータが予想される場合は大きな容量を用
意しておく必要があった。
U内で演算されたデータなどのメモリであるデータメモ
リは、例えばEEPROMを用いており、ユーザの自由
な書き込み、書き換えができるとはいうものの、上記と
同様に多くのデータが予想される場合は大きな容量を用
意しておく必要があった。
従って、アプリケーションプログラムメモリ或いはデー
タメモリの一方が少ない場合は、余分な容量を無駄に保
有することになり、集積密度の大なるチップ面積の有効
利用を損なうという問題点を存するものであった。
タメモリの一方が少ない場合は、余分な容量を無駄に保
有することになり、集積密度の大なるチップ面積の有効
利用を損なうという問題点を存するものであった。
また、従来のものにおいては、アプリケーションプログ
ラムメモリはICチップ上の一つのまとまった領域にあ
るので、その領域のみを区切って第3者に検査され、解
読されるおそれがある、という問題点があった。
ラムメモリはICチップ上の一つのまとまった領域にあ
るので、その領域のみを区切って第3者に検査され、解
読されるおそれがある、という問題点があった。
本発明は、これらの問題点を解決し、ICチップ上の面
積を有効に活用し、かつ解読のおそれの゛ ないICカ
ードを提供することを目的とするものである。
積を有効に活用し、かつ解読のおそれの゛ ないICカ
ードを提供することを目的とするものである。
本発明は、問題点を解決するための手段として、CPU
と、I/Oポートと、EEPROMによる自由書き換え
メモリ回路と、MROMによるシステムプログラムメモ
リ回路とを同一チップ上に形成したICチップを備え、
前記自由書き換えメモリ回路は、ユーザの目的に応じた
データ処理形態を有するアプリケーションプログラムの
書き込み・読み出し用のアプリケーションプログラムメ
モリと、外部からのデータ、或いは前記アプリケーショ
ンプログラムにより作られたデータの書き込み・読み出
し用のデータメモリとが、任意の番地を利用して記憶さ
れるよう共用回路となし、前記システムプログラムメモ
リ回路においては、前記アプリケーションプログラムメ
モリ及びデータメモリの書き込み及び読み出しを制御す
るようにしたことを特徴とするICカードを提供せんと
するものである。
と、I/Oポートと、EEPROMによる自由書き換え
メモリ回路と、MROMによるシステムプログラムメモ
リ回路とを同一チップ上に形成したICチップを備え、
前記自由書き換えメモリ回路は、ユーザの目的に応じた
データ処理形態を有するアプリケーションプログラムの
書き込み・読み出し用のアプリケーションプログラムメ
モリと、外部からのデータ、或いは前記アプリケーショ
ンプログラムにより作られたデータの書き込み・読み出
し用のデータメモリとが、任意の番地を利用して記憶さ
れるよう共用回路となし、前記システムプログラムメモ
リ回路においては、前記アプリケーションプログラムメ
モリ及びデータメモリの書き込み及び読み出しを制御す
るようにしたことを特徴とするICカードを提供せんと
するものである。
本発明は、上記の如く構成することにより、共通のEE
FROMの自由書き換えメモリ回路に、ユーザ独自のア
プリケーションプログラムメモリをデータメモリとを任
意の番地に書き込むことができ、各々のメモリの容量を
選択する自由度がふえ、集積度の高いICチップの面積
の有効活用をはかることができる。
FROMの自由書き換えメモリ回路に、ユーザ独自のア
プリケーションプログラムメモリをデータメモリとを任
意の番地に書き込むことができ、各々のメモリの容量を
選択する自由度がふえ、集積度の高いICチップの面積
の有効活用をはかることができる。
また、一つのEEFROM上に両メモリが混然と配備さ
れているため、アプリケーションプログラムメモリのみ
を区画して検査することができず、解読される危険を回
避することができる。
れているため、アプリケーションプログラムメモリのみ
を区画して検査することができず、解読される危険を回
避することができる。
本発明の実施例を図面を用いて説明する。
第1図において1は一つのICチップであり、その上に
CPU2、I10ボート3、RAMにより形成されたデ
ータメモリ4、MROMにより形成されたシステムプロ
グラムメモリ5、EEFROMにより形成された自由書
き換えメモリ回路6が形成され、それら回路の相互間を
アドレスバス7、データバス8及び入出力制御バス43
が接続している。分、10.11はゲートであり、フラ
グフリップフロップ13,14.15により操作されて
いる。
CPU2、I10ボート3、RAMにより形成されたデ
ータメモリ4、MROMにより形成されたシステムプロ
グラムメモリ5、EEFROMにより形成された自由書
き換えメモリ回路6が形成され、それら回路の相互間を
アドレスバス7、データバス8及び入出力制御バス43
が接続している。分、10.11はゲートであり、フラ
グフリップフロップ13,14.15により操作されて
いる。
自由書き換えメモリ回路6においては、ユーザの目的に
応じたデータ処理形態を有するアプリケーションプログ
ラムと、外部からのデータ、或いはアプリケーションプ
ログラムにより作られたデータなどを任意の番地に書き
込んでアプリケーションプログラムメモリ17及びデー
タメモリ18とすることができる。
応じたデータ処理形態を有するアプリケーションプログ
ラムと、外部からのデータ、或いはアプリケーションプ
ログラムにより作られたデータなどを任意の番地に書き
込んでアプリケーションプログラムメモリ17及びデー
タメモリ18とすることができる。
データメモリ4には、外部からのデータ、或いはCPU
にて演算されたデータなどを書き込むようになっている
。
にて演算されたデータなどを書き込むようになっている
。
システムプログラムメモリ5にはアプリケーションプロ
グラムメモリ17、データメモリ18、データメモリ5
に対する、プログラム或いはデータの書き込み及び読み
出しを制御するプログラムが書き込まれている。
グラムメモリ17、データメモリ18、データメモリ5
に対する、プログラム或いはデータの書き込み及び読み
出しを制御するプログラムが書き込まれている。
Vccは電源端子、Vssは接地端子、5110は入出
力端子である。CLKはクロック端子であ ′す、外部
クロック信号を入力する。R3Tはリセント端子であり
、LOWとするとCPU2はリセント状態となる。
力端子である。CLKはクロック端子であ ′す、外部
クロック信号を入力する。R3Tはリセント端子であり
、LOWとするとCPU2はリセント状態となる。
自由書き換えメモリ回路6はアプリケーションプログラ
ムデータ或いは通常のデータを任意の番地に書き込むこ
とができ、例えば第2図の如く不連続的な領域にアプリ
ケージ式ンブログラムメモリ19.20,21.22を
書き込むこともできる。このとき各プログラムの実行順
序は各プログラム塊の終りに書き込まれたジャンプ先指
定コマンド23,24.25.26の指定順に実行され
るようになっている。
ムデータ或いは通常のデータを任意の番地に書き込むこ
とができ、例えば第2図の如く不連続的な領域にアプリ
ケージ式ンブログラムメモリ19.20,21.22を
書き込むこともできる。このとき各プログラムの実行順
序は各プログラム塊の終りに書き込まれたジャンプ先指
定コマンド23,24.25.26の指定順に実行され
るようになっている。
プログラムデータやmmデータの書き込み、読み出し或
いはプログラムデータの実行に関連するCPLI2及び
自由書き換えメモリ回路6の詳細を第3図に示す。
いはプログラムデータの実行に関連するCPLI2及び
自由書き換えメモリ回路6の詳細を第3図に示す。
27は入出力制御回路、28は通信文分離回路、29は
通信文合成回路、30は命令回路、31はアドレス回路
、32はデータ回路(プログラムデータも扱う)、33
は整理データ回路、34は実行結果回路、35は命令解
釈回路、36はアドレス回路、37はデータ回路(プロ
グラムデータも扱う)、38はプログラムカウンタ、3
9はデータメモリ回路、40.41はアドレスバス、4
2はデータバスである。
通信文合成回路、30は命令回路、31はアドレス回路
、32はデータ回路(プログラムデータも扱う)、33
は整理データ回路、34は実行結果回路、35は命令解
釈回路、36はアドレス回路、37はデータ回路(プロ
グラムデータも扱う)、38はプログラムカウンタ、3
9はデータメモリ回路、40.41はアドレスバス、4
2はデータバスである。
以上の如く形成された1チツプのICチップ1をカード
に組み込んでICカードとする。
に組み込んでICカードとする。
プログラムデータや一最データをデータメモリ回路39
に書き込む場合は、第3図のうち、第4図に示す如き回
路により操作を行う。即ちS Iloから書き込み命令
及び格納先アドレスとデータが命令解釈回路35に入力
され、命令解釈回路35ではチップを選択し、次にアド
レスとデータをチップに出力し最後に書き込み信号を出
力してデータの書き込みを行う。
に書き込む場合は、第3図のうち、第4図に示す如き回
路により操作を行う。即ちS Iloから書き込み命令
及び格納先アドレスとデータが命令解釈回路35に入力
され、命令解釈回路35ではチップを選択し、次にアド
レスとデータをチップに出力し最後に書き込み信号を出
力してデータの書き込みを行う。
プログラムデータや一最データを読み出す場合には、第
3図のうち、第5図に示す回路により操作を行う、即ち
、Si20から読み出し命令及び読み出し先アドレスが
命令解釈回路35に入力される。命令解釈回路35では
、チップを選定し、次にアドレスをチップに出力し、最
後に読み出し信号を出力する。チップからデータが出力
され、整理データ回路33を経て命令に従った形式に整
理されたデータがS Iloに出力される。
3図のうち、第5図に示す回路により操作を行う、即ち
、Si20から読み出し命令及び読み出し先アドレスが
命令解釈回路35に入力される。命令解釈回路35では
、チップを選定し、次にアドレスをチップに出力し、最
後に読み出し信号を出力する。チップからデータが出力
され、整理データ回路33を経て命令に従った形式に整
理されたデータがS Iloに出力される。
プログラムデータを実行する場合には、第3図のうち第
6図に示す如き回路により操作を行う。
6図に示す如き回路により操作を行う。
即ち、S Iloからプログラム実行命令とプログラム
開始アドレスが命令解釈回路35に入力される。
開始アドレスが命令解釈回路35に入力される。
命令解釈回路35ではアドレスをプログラムカウンタ3
8に入れる。次にCPtJ2はプログラムカウンタ38
に示されるアドレスのメモリ内容を読み出し、そのデー
タをCPU2自身の命令と解釈して処理をする。第2図
を併せ参照して説明すれば、2番目のプログラムデータ
19を実行するとその終りに書き込まれたジャンプ先指
定コマンド23における指定番号2がCPU2に読み取
られ、アドレスが指定されて2番目のプログラムデータ
22が読み出され実行される。次にプログラムデータ2
2のジャンプ先指定コマンド26における指定番号3が
読み取られ3番目のプログラムデータ20が読み出され
実行される。このようにしてさらに実行を継続する。そ
の実行の過程で、メモリ内プログラムデータの指示によ
り必要ならば、その実行結果が通信文としてS Ilo
へ出力される。
8に入れる。次にCPtJ2はプログラムカウンタ38
に示されるアドレスのメモリ内容を読み出し、そのデー
タをCPU2自身の命令と解釈して処理をする。第2図
を併せ参照して説明すれば、2番目のプログラムデータ
19を実行するとその終りに書き込まれたジャンプ先指
定コマンド23における指定番号2がCPU2に読み取
られ、アドレスが指定されて2番目のプログラムデータ
22が読み出され実行される。次にプログラムデータ2
2のジャンプ先指定コマンド26における指定番号3が
読み取られ3番目のプログラムデータ20が読み出され
実行される。このようにしてさらに実行を継続する。そ
の実行の過程で、メモリ内プログラムデータの指示によ
り必要ならば、その実行結果が通信文としてS Ilo
へ出力される。
このようなICカードを用いて、ユーザが、ユーザ独自
のアプリケーションプログラム或いはデータを書き込む
場合に自由書き換えメモリ回路6を用いれば、それぞれ
に必要なメモリ量に応じて任意の割合で使いわけができ
るので、回路の持つ容量−ばいにメモリを収容すること
ができ、チップ面積の有効利用をはかることができる。
のアプリケーションプログラム或いはデータを書き込む
場合に自由書き換えメモリ回路6を用いれば、それぞれ
に必要なメモリ量に応じて任意の割合で使いわけができ
るので、回路の持つ容量−ばいにメモリを収容すること
ができ、チップ面積の有効利用をはかることができる。
またBEPROMを用いているので必要に応じて毎回界
なったデータ及びアプリケーションプログラムを再書き
込みすることが可能であり、ユーザアプリケーションの
容量を限りなく広げることが可能となる。
なったデータ及びアプリケーションプログラムを再書き
込みすることが可能であり、ユーザアプリケーションの
容量を限りなく広げることが可能となる。
さらに、アプリケーションプログラムの作動内容の中に
システムプログラムを利用し、実行することが可能であ
る。即ち、例えばシステムプログラムメモリ5 (MR
OM)の中にデータ入出力のサブルーチンプログラムが
入っている。一方、アプリケーションプログラムメモリ
17の中に書き込まれている、ユーザが作成したプログ
ラムにより作られたデータが、データメモリ18又はデ
ータメモリ4に書き込まれているが、このデータをシス
テムプログラムメモリ5の中の人出カサブルーチンを用
いて出力せしめるようにする。このようにすれば、アプ
リケージジンプログラムメモリ17又はデータメモリ1
8の中のプログラム又はデータを出力させるために特別
に人出カプログラムを用意する必要なく、メモリ容量の
有効利用がはかれる。
システムプログラムを利用し、実行することが可能であ
る。即ち、例えばシステムプログラムメモリ5 (MR
OM)の中にデータ入出力のサブルーチンプログラムが
入っている。一方、アプリケーションプログラムメモリ
17の中に書き込まれている、ユーザが作成したプログ
ラムにより作られたデータが、データメモリ18又はデ
ータメモリ4に書き込まれているが、このデータをシス
テムプログラムメモリ5の中の人出カサブルーチンを用
いて出力せしめるようにする。このようにすれば、アプ
リケージジンプログラムメモリ17又はデータメモリ1
8の中のプログラム又はデータを出力させるために特別
に人出カプログラムを用意する必要なく、メモリ容量の
有効利用がはかれる。
さらにフラグフリップフロップ13〜15により操作さ
れるゲート9〜11を用いて、プログラムの実効エリア
を限定して、第3者の解読、利用を防止することができ
る。
れるゲート9〜11を用いて、プログラムの実効エリア
を限定して、第3者の解読、利用を防止することができ
る。
ゲート9〜11は、システムプログラムメモリ5に書き
込まれたシステムプログラムにより制御されるフラグフ
リップフロップ13〜15により操作され、システムプ
ログラムメモリ5 (MROM)作成者及びユーザが利
用可能である。
込まれたシステムプログラムにより制御されるフラグフ
リップフロップ13〜15により操作され、システムプ
ログラムメモリ5 (MROM)作成者及びユーザが利
用可能である。
これによりプログラムの実効、非実効エリアを制御する
ことができ、ユーザに対してセキュリティの高いICカ
ードを提供することができる。
ことができ、ユーザに対してセキュリティの高いICカ
ードを提供することができる。
本発明は、EEPROMによる自由書き換えメモリ回路
内を、ユーザの目的に応じたデータ処理形態を有するア
プリケーションプログラムの書き込み・読み出し用のア
プリケーションプログラムメモリと、外部からのデータ
、或いは前記アプリケーションプログラムにより作られ
たデータの書き込み・読み出し用のデータメモリとが、
任意の番地を利用して記憶されるよう共用回路となした
ことにより、ユーザがアプリケーションプログラムとデ
ータとの量に応じてEEFROMの番地を任意の割合で
利用できるので、回路の持つ容量−ぽいにメモリを収容
することができ、チップ面積の有効利用をはかることが
できる。また、EEFROMを用いているので異なった
アプリケーションプログラムに書き換えをすることがで
きるので、ユーザアプリケーションプログラムの容量を
極めて大きく広げることができる。さらにアプリケーシ
ョンプログラムの作動内容の中にシステムプログラムを
利用して実効することが可能であり、限られたメモリで
多くの動作を行うことができる。
内を、ユーザの目的に応じたデータ処理形態を有するア
プリケーションプログラムの書き込み・読み出し用のア
プリケーションプログラムメモリと、外部からのデータ
、或いは前記アプリケーションプログラムにより作られ
たデータの書き込み・読み出し用のデータメモリとが、
任意の番地を利用して記憶されるよう共用回路となした
ことにより、ユーザがアプリケーションプログラムとデ
ータとの量に応じてEEFROMの番地を任意の割合で
利用できるので、回路の持つ容量−ぽいにメモリを収容
することができ、チップ面積の有効利用をはかることが
できる。また、EEFROMを用いているので異なった
アプリケーションプログラムに書き換えをすることがで
きるので、ユーザアプリケーションプログラムの容量を
極めて大きく広げることができる。さらにアプリケーシ
ョンプログラムの作動内容の中にシステムプログラムを
利用して実効することが可能であり、限られたメモリで
多くの動作を行うことができる。
さらに、アプリケーションプログラムメモリとデータメ
モリとが混然と書き込まれているので、第3者がアプリ
ケーションプログラムメモリだけを取り出して検査、解
読するおそれがない、などの利点を有するICカードを
提供することができ、実用上極めて大なる効果を奏する
。
モリとが混然と書き込まれているので、第3者がアプリ
ケーションプログラムメモリだけを取り出して検査、解
読するおそれがない、などの利点を有するICカードを
提供することができ、実用上極めて大なる効果を奏する
。
図面は本発明の実施例を示し、第1図はICカード中の
チップ内の構成を示すブロック図、第2図は自由書き換
えメモリ回路の説明図、第3図はCPtJの詳細回路図
、第4〜6図はCPUの動作を示す説明図である。 l・・・ICチップ、2・・・CPU、3・・・I10
ボート、4・・・データメモリ、5・・・システムプロ
グラムメモリ、6・・・自由書き換えメモリ回路、7・
・・アドレスバス、8・・・データバス、9・・・ゲー
ト、10・・・ゲート、11・・・ゲート、13・・・
フラグフリップフロップ、14・・・フラグフリップフ
ロップ、15・・・フラグフリップフロツブ、17・・
・アプリケーションプログラムメモリ、18・・・デー
タメモリ、19.20,21.22・・・アプリケーシ
ョンプログラムメモリ、23,24,25.26・・・
ジャンプ先指定コマンド、27・・・入出力制御回路、
28・・・通信文分離回路、29・・・通信文合成回路
、30・・・命令回路、31・・・アドレス回路、32
・・・データ回路、33・・・整理データ回路、34・
・・実行結果回路、35・・・命令解釈回路、36・・
・アドレス回路、37・・・データ回路、38・・・プ
ログラムカウンタ、39・・・データメモリ回路、40
.41・・・アドレスバス、42・・・データバス、4
3・・・入出力側2Bバス。
チップ内の構成を示すブロック図、第2図は自由書き換
えメモリ回路の説明図、第3図はCPtJの詳細回路図
、第4〜6図はCPUの動作を示す説明図である。 l・・・ICチップ、2・・・CPU、3・・・I10
ボート、4・・・データメモリ、5・・・システムプロ
グラムメモリ、6・・・自由書き換えメモリ回路、7・
・・アドレスバス、8・・・データバス、9・・・ゲー
ト、10・・・ゲート、11・・・ゲート、13・・・
フラグフリップフロップ、14・・・フラグフリップフ
ロップ、15・・・フラグフリップフロツブ、17・・
・アプリケーションプログラムメモリ、18・・・デー
タメモリ、19.20,21.22・・・アプリケーシ
ョンプログラムメモリ、23,24,25.26・・・
ジャンプ先指定コマンド、27・・・入出力制御回路、
28・・・通信文分離回路、29・・・通信文合成回路
、30・・・命令回路、31・・・アドレス回路、32
・・・データ回路、33・・・整理データ回路、34・
・・実行結果回路、35・・・命令解釈回路、36・・
・アドレス回路、37・・・データ回路、38・・・プ
ログラムカウンタ、39・・・データメモリ回路、40
.41・・・アドレスバス、42・・・データバス、4
3・・・入出力側2Bバス。
Claims (1)
- (1) CPUと、I/Oポートと、EEPROMによ
る自由書き換えメモリ回路と、MROMによるシステム
プログラムメモリ回路とを同一チップ上に形成したIC
チップを備え、 前記自由書き換えメモリ回路は、ユーザの 目的に応じたデータ処理形態を有するアプリケーション
プログラムの書き込み・読み出し用のアプリケーション
プログラムメモリと、外部からのデータ、或いは前記ア
プリケーションプログラムにより作られたデータの書き
込み・読み出し用のデータメモリとが、任意の番地を利
用して記憶されるよう共用回路となされ、 前記システムプログラムメモリ回路におい ては、前記アプリケーションプログラムメモリ及びデー
タメモリの書き込み及び読み出しを制御するようにした ことを特徴とするICカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61222121A JPS6378288A (ja) | 1986-09-22 | 1986-09-22 | Icカ−ド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61222121A JPS6378288A (ja) | 1986-09-22 | 1986-09-22 | Icカ−ド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6378288A true JPS6378288A (ja) | 1988-04-08 |
Family
ID=16777489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61222121A Pending JPS6378288A (ja) | 1986-09-22 | 1986-09-22 | Icカ−ド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6378288A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005519360A (ja) * | 2002-02-28 | 2005-06-30 | エム−システムズ フラッシュ ディスク パイオニアーズ リミテッド | データ交換のためのデバイス、システム及び方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5578363A (en) * | 1978-12-08 | 1980-06-12 | Casio Comput Co Ltd | Memory area set system |
JPS5917470A (ja) * | 1982-07-19 | 1984-01-28 | 三菱電機株式会社 | エレベ−タの群管理制御装置 |
JPS60153582A (ja) * | 1984-01-23 | 1985-08-13 | Kyodo Printing Co Ltd | Icカ−ド |
-
1986
- 1986-09-22 JP JP61222121A patent/JPS6378288A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5578363A (en) * | 1978-12-08 | 1980-06-12 | Casio Comput Co Ltd | Memory area set system |
JPS5917470A (ja) * | 1982-07-19 | 1984-01-28 | 三菱電機株式会社 | エレベ−タの群管理制御装置 |
JPS60153582A (ja) * | 1984-01-23 | 1985-08-13 | Kyodo Printing Co Ltd | Icカ−ド |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005519360A (ja) * | 2002-02-28 | 2005-06-30 | エム−システムズ フラッシュ ディスク パイオニアーズ リミテッド | データ交換のためのデバイス、システム及び方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2682700B2 (ja) | Icカード | |
JPH0411957B2 (ja) | ||
JP2003140963A (ja) | 半導体記憶システム | |
JPH06275084A (ja) | 不揮発性半導体記憶装置及びそれを用いたデータ処理装置 | |
JPH02161544A (ja) | シングルチップマイクロコンピュータ | |
JPS6378288A (ja) | Icカ−ド | |
JP2590172B2 (ja) | シングルチップマイクロコンピュータ | |
JPS63266698A (ja) | マイクロコンピユ−タ | |
KR900005315A (ko) | 데이타 처리시스템의 개발방법 및 데이타 처리용 반도체 집적회로 | |
JPS638937A (ja) | シングルチツプマイクロコンピユ−タ | |
JPS6222297A (ja) | 半導体記憶装置 | |
JP2694758B2 (ja) | ビット・フィールド制御装置 | |
JPS62289999A (ja) | デ−タの書込方法 | |
JPS61246997A (ja) | 電気的消去・再書込み可能型読出し専用メモリ | |
JPS62224854A (ja) | マイクロ・コンピユ−タ | |
KR100506268B1 (ko) | 플래시 메모리를 제어하는 회로 | |
JPS62243056A (ja) | マイクロコンピユ−タ | |
JPH02116077A (ja) | 論理合成機能付メモリ | |
JPH11175499A (ja) | マイクロプロセッサ | |
JPS6280744A (ja) | Ramの制御回路 | |
JPS62264339A (ja) | シングルチツプマイクロコンピユ−タ装置 | |
JPS6226738B2 (ja) | ||
JP2007122754A (ja) | 半導体記憶システム | |
JPH02297682A (ja) | マイクロコンピュータ | |
JPS62226345A (ja) | 入出力メモリアクセス用lsi |