[go: up one dir, main page]

JPH04366492A - 内部電源電圧発生回路 - Google Patents

内部電源電圧発生回路

Info

Publication number
JPH04366492A
JPH04366492A JP3244106A JP24410691A JPH04366492A JP H04366492 A JPH04366492 A JP H04366492A JP 3244106 A JP3244106 A JP 3244106A JP 24410691 A JP24410691 A JP 24410691A JP H04366492 A JPH04366492 A JP H04366492A
Authority
JP
Japan
Prior art keywords
terminal
power supply
supply voltage
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3244106A
Other languages
English (en)
Other versions
JPH0793006B2 (ja
Inventor
Tae-Je Jin
テ−ジェ　ジン
Jun-Young Jeon
ジョーン−ユン　ジェオン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH04366492A publication Critical patent/JPH04366492A/ja
Publication of JPH0793006B2 publication Critical patent/JPH0793006B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/462—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/907—Temperature compensation of semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Control Of Electrical Variables (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高集積半導体メモリー
装置の内部電源電圧発生回路に関するもので、特に温度
の上昇に応じて出力電圧を上昇させることのできる内部
電源電圧発生回路に関するものである。
【０００２】
【従来の技術】最近の大記憶容量の半導体メモリー装置
においては、高い電界に弱いミクロン単位レベル以下の
ＭＯＳトランジスタに対し、通常５Ｖとされている外部
電源電圧より低い一定の電圧を供給してやる必要がある
。このため、低電源電圧供給用の内部電源電圧発生回路
がメモリー部と共にチップ内に形成される。例えば、１
６メガダイナミックＲＡＭレベル以上の半導体メモリー
製品には、メモリー素子の信頼性を確保するために内部
電源電圧発生回路が不可欠である。
【０００３】従来の内部電源電圧発生回路及びその特性
を図５、図６及び図７に示す。図５は基準電圧発生回路
５０と、比較器６０と、出力端７０とから形成された内
部電源電圧発生回路１００の全体回路図であり、図６は
図５の出力特性を外部電源電圧と比較したグラフである
。そして、図７に図５の基準電圧発生回路５０の他の例
が示されている。
【０００４】内部電源電圧発生回路１００は、基準電圧
発生回路５０と、可変抵抗として作用するＰＭＯＳトラ
ンジスタ１０からなる出力端７０と、基準電圧発生回路
５０の出力電圧と出力端の出力電圧とを比較してＰＭＯ
Ｓトランジスタ１０のゲート電圧を制御してやる差動増
幅回路である比較器６０とで構成されている。基準電圧
発生回路５０は、第１及び第２抵抗素子Ｒ１、Ｒ２が外
部電源電圧端と接地電圧端との間に直列に接続されてお
り、出力ノード３を通じて基準電圧（Ｖｒｅｆ　）を発
生する。
【０００５】比較器６０は、差動対を構成する第１及び
第２ＮＭＯＳトランジスタ６、７と、定電流源として機
能する第３ＰＭＯＳトランジスタ８と、電流ミラー負荷
（ｃｕｒｒｅｎｔ　ｍｉｒｒｏｒ　ｌｏａｄ）　を構成
する第１及び第２ＰＭＯＳトランジスタ４、５とで構成
されている。
【０００６】さらに、ＰＭＯＳトランジスタ１０は、そ
のソースが外部電源電圧端に接続され、ドレインが内部
電源電圧（Ｖｃｃｉｎｔ　）を発生させる出力ノード１
１に接続されている。
【０００７】この内部電源電圧発生回路１００は、基準
電圧（Ｖｒｅｆ　）が比較器６０の第１ＮＭＯＳトラン
ジスタ６のゲートに供給される。そして、出力端７０の
出力ノード１１からメモリー回路（図示せず）に負荷電
流が流れると、出力端７０のＰＭＯＳトランジスタ１０
で電圧降下が発生する。そしてこの結果、内部電源電圧
（Ｖｃｃｉｎｔ　）が外部電源電圧（Ｖｃｃｅｘｔ　）
より低いレベルに設定さ、同時に、比較器６０により、
内部電源電圧（Ｖｃｃｉｎｔ　）と基準電圧（Ｖｒｅｆ
　）との間に差異のないように出力端７０のＰＭＯＳト
ランジスタ１０のゲートが制御される。
【０００８】内部電源電圧発生回路は、半導体素子の信
頼性を確保するために、印加される外部電源電圧（Ｖｃ
ｃｅｘｔ　）に無関に一定の電圧を維持しなければなら
ないが、図５の回路では、図６に示すように、ΔＶ程度
増加してしまう。その理由は、基準電圧発生回路５０の
基準電圧（Ｖｒｅｆ　）が Ｖｒｅｆ　＝〔Ｒ２／（Ｒ１＋Ｒ２）〕Ｖｃｃｅｘｔで
あり、外部電源電圧（Ｖｃｃｅｘｔ　）　が増加するこ
とにより基準電圧（Ｖｒｅｆ　）が増加してしまい、内
部電源電圧も上昇するからである。このような結果、半
導体素子の信頼性が低下してしまう。
【０００９】図７は基準電圧発生回路５０をＰＭＯＳト
ランジスタで構成した回路を示し、直列で接続される第
１、第２及び第３ＰＭＯＳトランジスタ１２、１３、１
４、それに同じく直列で接続される第４及び第５ＰＭＯ
Ｓトランジスタ１５、１６が外部電源電圧端と接地電圧
端との間に並列で接続されている。
【００１０】また、第１、２及び第３ＰＭＯＳトランジ
スタ１２、１３、１４は、各々のゲートとドレインがダ
イオード接続され、第４ＰＭＯＳトランジスタ１５は、
ゲートが第３ＰＭＯＳトランジスタ１４のソースに接続
され、第５ＰＭＯＳトランジスタ１６は、ゲートとドレ
インがダイオード接続されている。そして、第３ＰＭＯ
Ｓトランジスタ１４のソースは、第４ＰＭＯＳトランジ
スタ１５のゲートをＶｃｃｅｘｔ　／３の電圧に制御し
、第４ＰＭＯＳトランジスタ１５のソースが出力端とし
て出力ノード１７を通じて基準電圧（Ｖｒｅｆ　）を供
給する。
【００１１】このような基準電圧発生回路５０の場合に
は、温度が上昇するのに応じて各ＭＯＳトランジスタの
しきい電圧（Ｖｔｈ）が低くなり、基準電圧（Ｖｒｅｆ
　）も低くなってしまう。そして、基準電圧が低くなる
と、結果的に内部電源電圧も一緒に低くなり、半導体メ
モリー素子の速度を低下させる原因となる。
【００１２】
【発明が解決しようとする課題】したがって、本発明の
目的は、温度の上昇に応じて出力電圧を高くすることに
より、温度の変化に関係なくメモリー素子に一定の速度
を維持させ、その安定的な制御を可能とする内部電源電
圧発生回路を提供することにある。
【００１３】
【課題を解決するための手段】このような目的を達成す
るために、本発明による内部電源電圧発生回路は、温度
の上昇に応じて出力電圧を上昇させるために、抵抗値が
互いに異なる負荷用の第１可変抵抗素子及び第２可変抵
抗素子が出力端と接地電圧との間に直列に接続され、そ
の共通端子が出力ノードとされた分圧回路を備えてなっ
ている。
【００１４】
【作用】この内部電源電圧発生回路は、温度が上昇する
と分圧回路の負荷用の可変抵抗素子の抵抗値が大くなっ
てその間に流れる電流量が減り、そしてこの電流量の減
少により比較器を通じて内部電源電圧が上昇する。つま
り温度の上昇に応じて出力電圧が上昇し、高温状態でも
メモリー素子に所定の速度を維持させるに足る内部電圧
を供給できるものである。
【００１５】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は、本発明による内部電源電圧発生回路のブ
ロック図であって、分圧回路８０の接続関係を示してお
り、図２は図１の出力特性のグラフである。また、図１
の回路を具体的化した例が図３に示されている。
【００１６】図１の内部電源電圧発生回路は、外部電源
電圧が印加される基準電圧発生回路５０と、基準電圧発
生回路５０の出力に接続の第１入力及び所定の第２入力
が接続された比較器６０と、比較器６０の出力が入力さ
れて内部電源電圧を発生させる出力端７０と、出力端７
０に接続され、またその出力が比較器６０へ第２入力と
して接続され、出力端７０の電圧を温度に応じて上昇さ
せてやる分圧回路８０とから構成されている。
【００１７】分圧回路８０は、その出力ノードに第２出
力電圧を発生するもので、これにより出力端７０からの
出力電圧を温度の上昇に応じて増大させることができる
。そして、この分圧回路８０は、温度の上昇に応じて抵
抗値が上昇する負荷用の第１及び第２可変抵抗素子Ｒ１
′、Ｒ２′を備えており、第１可変抵抗素子Ｒ１′の抵
抗値が第２可変抵抗素子Ｒ２′の抵抗値より大きくされ
、さらに温度上昇に応じた抵抗値上昇率についても第１
可変抵抗素子Ｒ１′の方が大きくされている。
【００１８】このような内部電源電圧発生回路１００の
出力電圧（Ｖｃｃｉｎｔ　）は次のように表示される。 すなわち、 Ｖｃｃｉｎｔ　＝〔（１＋Ｒ１′）／Ｒ２′〕Ｖｒｅｆ
　。 ここで、温度変化に対する抵抗の変化比はＲ１′＞Ｒ２
′である。したがって、温度の上昇に応じて、第１可変
抵抗素子Ｒ１′の抵抗増加比が第２可変抵抗素子Ｒ２′
の抵抗増加比よりも大きくなり、内部電源電圧（Ｖｃｃ
ｉｎｔ　）が上昇することは明らかである。また、図２
にからも、温度上昇に応じて内部電源電圧（Ｖｃｃｉｎ
ｔ　）が上昇して一定に維持されることを知り得る。
【００１９】したがって、温度上昇により基準電圧発生
回路からの基準電圧（Ｖｒｅｆ　）が低くなることによ
り内部電源電圧が低くなるという従来の問題点、及び外
部電源電圧が増加することにより基準電圧が上昇して内
部電源電圧を一定に維持できないという従来の問題点を
同時に解決することができる。
【００２０】図１の回路をより具体的化した一例を図３
に基づいて説明する。基準電圧発生回路５０は、外部電
源電圧端に入力端子が接続された定電流源３１と、定電
流源３１の出力端子に接続された出力ノード３８と、出
力ノード３８と接地電圧端との間に接続され、出力ノー
ド３８の電圧を所定の電圧に降下させるための手段とか
ら構成される。
【００２１】この手段は、出力ノード３８に一方の端子
が接続された第１抵抗３５と、第１抵抗３５の他方の端
子にコレクタとベースが共通接続され、接地電圧端にエ
ミッタが接続された第１バイポーラトランジスタ３２と
、出力ノード３８に一方の端子が接続された第２抵抗３
６と、第２抵抗３６の他方の端子にコレクタが接続され
た第２バイポーラトランジスタ３３と、第２バイポーラ
トランジスタ３３のエミッタに一方の端子が接続され、
接地電圧端に他方の端子が接続された第３抵抗３７と、
出力ノード３８にコレクタが接続されると共に、第２バ
イポーラトランジスタ３３のコレクタにベースが接続さ
れ、さらに接地電圧端にエミッタが接続された第３バイ
ポーラトランジスタ３４とから構成されている。
【００２２】比較器６０は、外部電源電圧端に接続され
た第１ＰＭＯＳトランジスタ３９と、外部電源電圧端に
ソースが接続され、ゲートとドレインが第１ＰＭＯＳト
ランジスタ３９のゲートに共通接続された第２ＰＭＯＳ
トランジスタ４０と、ゲートが第１入力ラインに接続さ
れ、ドレインが第１ＰＭＯＳトランジスタ３９のドレイ
ンに接続された第１ＮＭＯＳトランジスタ４１と、ゲー
トが第２入力ラインに接続され、ドレインが第２ＰＭＯ
Ｓトランジスタ４０のドレインに接続された第２ＮＭＯ
Ｓトランジスタ４３と、ゲートが第１入力ラインに接続
され、ソースが接地電圧端に接続された第３ＮＭＯＳト
ランジスタ４２と、ＰＭＯＳトランジスタ３９及び第１
ＮＭＯＳトランジスタ４１の共通端子である出力ノード
４４とから形成されている。
【００２３】出力端７０は、外部電源電圧端にソースが
接続され、比較器６０の出力ノード４４にゲートが接続
されたＰＭＯＳトランジスタ４５と、ＰＭＯＳトランジ
スタ４５のドレインに接続されて内部電源電圧（Ｖｃｃ
ｉｎｔ　）を発生する出力ノード４９とから形成されて
いる。
【００２４】分圧回路８０は、出力端７０の出力ノード
４９にソースが接続され、ゲート及びドレインがダイオ
ード接続された第１ＰＭＯＳトランジスタ４６と、第１
ＰＭＯＳトランジスタ４６のドレインにソースに接続さ
れ、ゲート及びドレインが接地電圧端にダイオード接続
された第２ＰＭＯＳトランジスタ４７と、第１及び第２
ＰＭＯＳトランジスタ４６、４７の共通端子及び比較器
６０の第２入力ラインに共通接続された出力ノード４８
とから形成されている。
【００２５】基準電圧発生回路５０は、温度変化に関係
なく一定な基準電圧（Ｖｒｅｆ）を出力させるために、
バイポーラトランジスタで構成されている。この基準電
圧発生回路５０の出力電圧は、 　　Ｖｒｅｆ　＝ＶＢＥ＋（　Ｒｂ　／　Ｒｃ）・Ｖｔ
　・Ｉｎ（Ｉ１／Ｉ２　・Ｉｓ２／Ｉｓ１　）となる。 ここで、ＶＢＥは、第３バイポーラトランジスタ３４の
エミッターベース電圧であり、Ｖｔは、熱電電圧（ｔｈ
ｅｒｍｏｅｌｅｃｔｒｉｃ　ｖｏｌｔａｇｅ）　であり
、Ｒｂ及びＲｃは、各々第２及び第３抵抗３６、３７の
抵抗値であり、Ｉｓ１　及びＩｓ２　は、各々第１及び
第２バイポーラトランジスタ３２、３３のコレクタ飽和
電流である。
【００２６】この基準電圧発生回路５０は、−２．２ｍ
Ｖ／℃という負特性であるエミッターベース電圧ＶＢＥ
と０．０８５ｍＶ／℃という正特性である熱電電圧Ｖｔ
を結合させて零特性を得るようにされている。それ故、
−３ｍＶ／℃の負特性を有するＰＭＯＳトランジスタを
用いた従来の基準電圧発生回路に比べ、より安定的であ
り、温度変化に関係なく一定の基準電圧（Ｖｒｅｆ）を
出力することができる。
【００２７】また、分圧回路８０は、基準電圧（Ｖｒｅ
ｆ　）を増大させるように接続されており、これにより
内部電源電圧（Ｖｃｃｉｎｔ　）は温度の上昇に応じて
を増大することになる。具体的には、第１ＰＭＯＳトラ
ンジスタ４６のチャンネルコンダクタンスｇ１　（＝∂
ＩＤＳ／∂ＶＤＳ）が第２ＰＭＯＳトランジスタ４７の
チャンネルコンダクタンスｇ２　より小く設計されてお
り、それ故、第１ＰＭＯＳトランジスタ４６のチャンネ
ル抵抗は第２ＰＭＯＳトランジスタ４７のそれより高く
なっている。ここで、コンダクタンスは抵抗の逆数であ
る。以上の説明から、電流駆動力（ｃｕｒｒｅｎｔ　ｄ
ｒｉｖｉｎｇ　ｐｏｗｅｒ）が高いチャンネル抵抗を有
するＭＯＳトランジスタにより減少させられることを理
解できる。一般に、長いチャンネル長を有するＭＯＳト
ランジスタは、短いチャンネル長を有するＭＯＳトラン
ジスタに較べ温度の影響が大きい。したがって、長いチ
ャンネル長のＭＯＳトランジスタにおけるチャンネル長
つまりチャンネル抵抗を温度に応じて変えることは考慮
に値する。
【００２８】以下、温度が室温（２５℃）である場合に
ついて図３の回路の動作を見る。基準電圧発生回路５０
の出力電圧である基準電圧（Ｖｒｅｆ　）が比較器６０
の第１及び第３ＮＭＯＳトランジスタ４１、４２のゲー
トに印加され、これが比較器６０の第２ＮＭＯＳトラン
ジスタ４３のゲートに印加される電圧より大きくなると
、出力端７０の出力ノード４９には電圧が蓄積される。 そしてそうするうちに、基準電圧（Ｖｒｅｆ　）と分圧
回路８０の出力電圧が同じレベルとなると、内部電源電
圧（Ｖｃｃｉｎｔ　）は分圧回路８０によって一定に維
持される。
【００２９】そして、例えば８３℃以上の高温になると
、分圧回路８０の負荷用の第１ＰＭＯＳトランジスタ４
６のチャンネルに流れる電流が減少し、比較器６０の第
２ＮＭＯＳトランジスタ４３のゲートには室温の状態よ
りも小さい電圧が印加される。そうすると、比較器６０
の出力ノード４４には室温の状態より小さい電圧が蓄積
され、出力端７０の出力ノード４９の電圧つまり内部電
源電圧（Ｖｃｃｉｎｔ　）が上昇する。
【００３０】このようにして、温度が上昇すればするほ
ど、分圧回路８０の負荷用の第１ＰＭＯＳトランジスタ
４６のチャンネルに流れる電流が減少して出力端７０の
出力ノード４９の電圧が上昇し、内部電源電圧が上昇す
る。そしてこの結果、高温になっても、メモリー素子に
供給される電源電圧を上昇させることによりトランジス
タの性能の低下を防止でき、全体的にメモリー素子の安
定的な動作を維持させることができる。
【００３１】本発明による分圧回路８０の理解を容易に
するため、例えばゲート酸化膜１６０Åの厚さであるＭ
ＯＳトランジスタの温度の変化による電流駆動力の減少
の程度を図４の表に数値で示す。図４で電流駆動力の大
きさは、ＮＭＯＳ（ＰＭＯＳトランジスタの場合はゲー
トとドレイン電圧がすべて＋４．０Ｖ（−４．０Ｖ）で
あるときの測定結果であって、このとき基板とソースと
の間の電圧は−２．０Ｖ（０Ｖ）であり、電流減少比は
、２５℃での電流駆動力を基準として８５℃での電流駆
動力を比較したものである。電流の減少比が大きいとい
うことは抵抗増加比が大きいということを意味するので
、ＭＯＳトランジスタのチャンネルコンダクタンスｇが
小さいほどチャンネル抵抗が大きく、温度の上昇による
抵抗の増加比も大きいということになる。
【００３２】
【発明の効果】上述したことによると、本発明による内
部電源電圧発生回路は、温度の上昇によるＭＯＳトラン
ジスタの電流駆動力の減少によって生じる速度の低下を
、温度の上昇による内部電源電圧の増大調整によって補
償することができるので、高温の場合でも室温の場合と
同様な速度を維持できるようなメモリー素子を提供でき
、半導体メモリー製品の性能を向上に寄与できる。
【図面の簡単な説明】
【図１】本発明による内部電源電圧発生回路の構成図。
【図２】図１の回路の出力特性図。
【図３】図１の回路の具体的例の回路図。
【図４】温度の変化によるＭＯＳトランジスタの電流駆
動力の減少の程度を数値で示した表を示す図。
【図５】従来の内部電源電圧発生回路の回路図、
【図６
】図５の回路の出力特性図。
【図７】図５の回路の基準電圧発生回路の回路図。
【符号の説明】
Ｒ１′　　第１可変抵抗素子 Ｒ２′　　第２可変抵抗素子 ４６　　第１ＭＯＳトランジスタ ４７　　第２ＭＯＳトランジスタ ４８　　出力ノード

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】　　外部電源電圧端の出力電圧を所定の電
    圧まで降下させてメモリー素子に印加する内部電源電圧
    発生回路において、温度の上昇に応じて出力電圧を上昇
    させるために、抵抗値が互いに異なる負荷用の第１可変
    抵抗素子及び第２可変抵抗素子が出力端と接地電圧との
    間に直列に接続され、その共通端子が出力ノードとされ
    た分圧回路を設けたことを特徴とする内部電源電圧発生
    回路。
  2. 【請求項２】　　第１可変抵抗素子の温度上昇による抵
    抗の増加比が第２可変抵抗素子の温度上昇による抵抗の
    増加比よりも大きくされている請求項１に記載の内部電
    源電圧発生回路。
  3. 【請求項３】　　第１可変抵抗素子は、一方の端子が出
    力端に接続され、ゲートと他方の端子がダイオード接続
    された第１ＭＯＳトランジスタとされ、また第２可変抵
    抗素子は、一方の端子が出力ノードに接続され、ゲート
    及び他方の端子が接地電圧端にダイオード接続された第
    ２ＭＯＳトランジスタとされ、且つ第１ＭＯＳトランジ
    スタのチャンネルの長さが第２ＭＯＳトランジスタのチ
    ャンネルの長さよりも長くされている請求項１または請
    求項２何れかに記載の内部電源電圧発生回路。
  4. 【請求項４】　　外部から供給される外部電源電圧を所
    定のレベルに降下させて内部電源電圧として使用する半
    導体集積回路に用いられる内部電源電圧発生回路におい
    て、外部電源電圧が印加されて基準電圧を発生させる基
    準電圧発生回路５０と、基準電圧発生回路５０の出力に
    接続された第１入力ライン及び所定の第２入力ラインを
    もつ比較器６０と、比較器６０の出力を入力とし、出力
    ノードを通じて内部電源電圧を発生させる出力端７０と
    、出力端７０の出力ノード電圧を入力とし、出力が比較
    器６０の第２入力ラインに接続され、出力端７０の出力
    電圧を温度の上昇に応じて上昇させる分圧回路８０とか
    ら構成されることを特徴とする内部電源電圧発生回路。
  5. 【請求項５】　　基準電圧発生回路５０が、出力ノード
    ３８に一方の端子が接続された第１抵抗３５と、第１抵
    抗３５の他方の端子にコレクタとベースが共通接続され
    、接地電圧端にエミッタが接続された第１バイポーラト
    ランジスタ３２と、出力ノード３８に一方の端子が接続
    された第２抵抗３６と、第２抵抗３６の他方の端子にコ
    レクタが接続され、第１バイポーラトランジスタ３２の
    コレクタにベースが接続された第２バイポーラトランジ
    スタ３３と、第２バイポーラトランジスタ３３のエミッ
    タに一方の端子が接続され、接地電圧端に他方の端子が
    接続された第３抵抗３７と、出力ノード３８にコレクタ
    が接続され、第２バイポーラトランジスタ３３のコレク
    タにベースが接続され、接地電圧端にエミッタが接続さ
    れた第３バイポーラトランジスタ３４とから形成されて
    いる請求項４に記載の内部電源電圧発生回路。
  6. 【請求項６】　　比較器６０が、外部電源電圧端に接続
    された第１ＰＭＯＳトランジスタ３９と、外部電源電圧
    端にソースが接続され、ゲートとドレインが第１ＰＭＯ
    Ｓトランジスタ３９のゲートに共通接続された第２ＰＭ
    ＯＳトランジスタ４０と、ゲートが第１入力ラインに接
    続され、ドレインが第１ＰＭＯＳトランジスタ３９のド
    レインに接続された第１ＮＭＯＳトランジスタ４１と、
    ゲートが第２入力ラインに接続され、ドレインが第２Ｐ
    ＭＯＳトランジスタ４０のドレインに接続された第２Ｎ
    ＭＯＳトランジスタ４３と、ゲートが第１入力ラインに
    接続され、ソースが接地電圧端に接続された第３ＮＭＯ
    Ｓトランジスタ４２と、第１ＰＭＯＳトランジスタ３９
    及び第１ＮＭＯＳトランジスタ４１の共通端子である出
    力ノード４４とから形成されている請求項４に記載の内
    部電源電圧発生回路。
  7. 【請求項７】　　出力端７０が、外部電源電圧端にソー
    スが接続され、比較器６０の出力ノード４４にゲートが
    接続されたＰＭＯＳトランジスタ４５と、ＰＭＯＳトラ
    ンジスタ４５のドレインに接続されて内部電源電圧を発
    生する出力ノード４９とから形成されている請求項４に
    記載の内部電源電圧発生回路。
  8. 【請求項８】　　分圧回路８０が、出力端７０の出力ノ
    ード４９にソースが接続され、ゲート及びドレインがダ
    イオード接続された第１ＰＭＯＳトランジスタ４６と、
    第１ＰＭＯＳトランジスタ４６のドレインにソースが接
    続され、ゲート及びドレインが接地電圧端にダイオード
    接続された第２ＰＭＯＳトランジスタ４７と、第１及び
    第２ＰＭＯＳトランジスタ４６、４７の共通端子及び比
    較器６０の第２入力ラインに共通接続された出力ノード
    ４８とから形成されている請求項４に記載の内部電源電
    圧発生回路。
JP3244106A 1991-06-12 1991-08-30 内部電源電圧発生回路 Expired - Fee Related JPH0793006B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019910009659A KR940003406B1 (ko) 1991-06-12 1991-06-12 내부 전원전압 발생회로
KR9659/1991 1991-06-12

Publications (2)

Publication Number Publication Date
JPH04366492A true JPH04366492A (ja) 1992-12-18
JPH0793006B2 JPH0793006B2 (ja) 1995-10-09

Family

ID=19315675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3244106A Expired - Fee Related JPH0793006B2 (ja) 1991-06-12 1991-08-30 内部電源電圧発生回路

Country Status (12)

Country Link
US (1) US5146152A (ja)
JP (1) JPH0793006B2 (ja)
KR (1) KR940003406B1 (ja)
CN (1) CN1090775C (ja)
DE (1) DE4124427C2 (ja)
FR (1) FR2677793B1 (ja)
GB (1) GB2256731B (ja)
HK (1) HK28597A (ja)
IT (1) IT1251297B (ja)
NL (1) NL193703C (ja)
RU (1) RU2146388C1 (ja)
TW (1) TW238439B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007323799A (ja) * 2006-05-31 2007-12-13 Hynix Semiconductor Inc 温度依存性を有する内部電源発生装置
US7924644B2 (en) 2008-01-03 2011-04-12 Samsung Electronics Co., Ltd. Semiconductor memory device including floating body transistor memory cell array and method of operating the same
US7944759B2 (en) 2007-10-10 2011-05-17 Samsung Electronics Co., Ltd. Semiconductor memory device including floating body transistor
US7969808B2 (en) 2007-07-20 2011-06-28 Samsung Electronics Co., Ltd. Memory cell structures, memory arrays, memory devices, memory controllers, and memory systems, and methods of manufacturing and operating the same
US8039325B2 (en) 2008-12-18 2011-10-18 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor device having capacitorless one-transistor memory cell
US8054693B2 (en) 2008-12-17 2011-11-08 Samsung Electronics Co., Ltd. Capacitorless dynamic memory device capable of performing data read/restoration and method for operating the same
US8134202B2 (en) 2008-05-06 2012-03-13 Samsung Electronics Co., Ltd. Capacitorless one-transistor semiconductor memory device having improved data retention abilities and operation characteristics
JP2013092958A (ja) * 2011-10-27 2013-05-16 Semiconductor Components Industries Llc 電流検出回路及び電源回路

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2727809B2 (ja) * 1991-08-26 1998-03-18 日本電気株式会社 半導体集積回路
US5220273A (en) * 1992-01-02 1993-06-15 Etron Technology, Inc. Reference voltage circuit with positive temperature compensation
US5302888A (en) * 1992-04-01 1994-04-12 Texas Instruments Incorporated CMOS integrated mid-supply voltage generator
JPH05289760A (ja) * 1992-04-06 1993-11-05 Mitsubishi Electric Corp 基準電圧発生回路
JP3122239B2 (ja) * 1992-07-23 2001-01-09 株式会社東芝 半導体集積回路
JP2851767B2 (ja) * 1992-10-15 1999-01-27 三菱電機株式会社 電圧供給回路および内部降圧回路
DE4334918C2 (de) * 1992-10-15 2000-02-03 Mitsubishi Electric Corp Absenkkonverter zum Absenken einer externen Versorgungsspannung mit Kompensation herstellungsbedingter Abweichungen, seine Verwendung sowie zugehöriges Betriebsverfahren
FR2718273B1 (fr) * 1994-03-31 1996-05-24 Sgs Thomson Microelectronics Mémoire intégrée avec circuit de maintien de la tension de colonne.
US5448159A (en) * 1994-05-12 1995-09-05 Matsushita Electronics Corporation Reference voltage generator
DE19654934B4 (de) * 1995-02-06 2004-05-06 Mitsubishi Denki K.K. Halbleitereinrichtung
US5757174A (en) * 1995-07-19 1998-05-26 Micro Linear Corporation Current sensing technique using MOS transistor scaling with matched current sources
EP0765037A3 (en) * 1995-09-20 1998-01-14 Texas Instruments Incorporated Buffer for integrated circuit memories
US5694073A (en) * 1995-11-21 1997-12-02 Texas Instruments Incorporated Temperature and supply-voltage sensing circuit
JP3234153B2 (ja) * 1996-04-19 2001-12-04 株式会社東芝 半導体装置
FR2750240B1 (fr) * 1996-06-20 1998-07-31 Sgs Thomson Microelectronics Generateur de reference de tension
US5777514A (en) * 1996-09-27 1998-07-07 Micro Linear Corporation Differential to single ended conversion technique for an operational amplifier having low input offset voltage, high speed and high gain
US5770965A (en) * 1996-09-30 1998-06-23 Motorola, Inc. Circuit and method of compensating for non-linearities in a sensor signal
KR100481824B1 (ko) * 1997-05-07 2005-07-08 삼성전자주식회사 리플레쉬용발진회로를갖는반도체메모리장치
DE19735381C1 (de) * 1997-08-14 1999-01-14 Siemens Ag Bandgap-Referenzspannungsquelle und Verfahren zum Betreiben derselben
US6018265A (en) * 1997-12-10 2000-01-25 Lexar Media, Inc. Internal CMOS reference generator and voltage regulator
US6107887A (en) * 1998-10-02 2000-08-22 Micro Linear Corporation Differential to single-ended video cable driver having BICMOS current-mode operational amplifier
JP2000124744A (ja) * 1998-10-12 2000-04-28 Texas Instr Japan Ltd 定電圧発生回路
KR20000056765A (ko) * 1999-02-25 2000-09-15 김영환 온도변화에 무관한 전압조정회로
KR100577552B1 (ko) * 1999-04-20 2006-05-08 삼성전자주식회사 반도체 메모리 장치의 내부 전압 변환회로
US6404246B1 (en) 2000-12-20 2002-06-11 Lexa Media, Inc. Precision clock synthesizer using RC oscillator and calibration circuit
JP2002270768A (ja) * 2001-03-08 2002-09-20 Nec Corp Ｃｍｏｓ基準電圧回路
KR100439024B1 (ko) * 2001-03-08 2004-07-03 삼성전자주식회사 기준전압 발생회로
KR100744109B1 (ko) * 2001-10-23 2007-08-01 삼성전자주식회사 공정, 전압 및 온도의 변화에 따라 단자들의 상태를최적으로 변화시킬 수 있는 메모리 장치
JP3927788B2 (ja) * 2001-11-01 2007-06-13 株式会社ルネサステクノロジ 半導体装置
JP3964182B2 (ja) * 2001-11-02 2007-08-22 株式会社ルネサステクノロジ 半導体装置
JP3976665B2 (ja) * 2002-11-20 2007-09-19 富士通株式会社 バッファ回路装置
DE60312676D1 (de) * 2003-07-22 2007-05-03 Sgs Thomson Microelectronics Referenzspannungsschaltung
JP2006041175A (ja) * 2004-07-27 2006-02-09 Toshiba Corp 半導体集積回路装置
KR100784918B1 (ko) * 2006-10-13 2007-12-11 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전압 발생기
KR101358930B1 (ko) * 2007-07-23 2014-02-05 삼성전자주식회사 전압 디바이더 및 이를 포함하는 내부 전원 전압 발생 회로
CN101470458B (zh) * 2007-12-26 2010-10-27 中国科学院微电子研究所 带隙基准电压参考电路
JP5176971B2 (ja) * 2009-01-15 2013-04-03 富士通株式会社 直流電位生成回路、多段回路、及び通信装置
JP2010219486A (ja) * 2009-03-19 2010-09-30 Renesas Electronics Corp 中間電位発生回路
US20120194150A1 (en) * 2011-02-01 2012-08-02 Samsung Electro-Mechanics Company Systems and methods for low-battery operation control in portable communication devices
DE102011051111A1 (de) 2011-06-16 2012-12-20 Packsys Global (Switzerland) Ltd. Verfahren zum Herstellen von Rohrkörpern für Verpackungstuben
RU2461864C1 (ru) * 2011-06-27 2012-09-20 Федеральное государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") Источник опорного напряжения
KR20130098041A (ko) * 2012-02-27 2013-09-04 삼성전자주식회사 낮은 외부 전원 전압에 적합한 전압 발생부들
RU2518974C2 (ru) * 2012-10-04 2014-06-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") Источник опорного напряжения
FR3002049B1 (fr) * 2013-02-13 2016-11-04 Cddic Regulateur de tension compense en temperature a faible courant de consommation
KR102031685B1 (ko) * 2013-12-31 2019-10-15 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
CN104460811B (zh) * 2014-12-26 2016-01-20 昆腾微电子股份有限公司 基准电压温度系数校准电路及其工作方法
CN106571824A (zh) * 2015-10-08 2017-04-19 联发科技（新加坡）私人有限公司 信号处理电路
CN109874314B (zh) * 2017-12-21 2021-08-17 北京比特大陆科技有限公司 串联供电电路、系统和方法
WO2019126946A1 (en) * 2017-12-25 2019-07-04 Texas Instruments Incorporated Low-dropout regulator with load-adaptive frequency compensation
CN110047523B (zh) * 2018-01-15 2021-07-27 珠海兴芯存储科技有限公司 电阻性内存单元的准定压降自我中止写入方法及其电路
JP6522201B1 (ja) * 2018-05-14 2019-05-29 ウィンボンド エレクトロニクス コーポレーション 半導体装置
CN109582076B (zh) * 2019-01-09 2023-10-24 上海晟矽微电子股份有限公司 基准电流源
CN114167929B (zh) * 2020-09-11 2023-03-24 兆易创新科技集团股份有限公司 电压产生电路及电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01124011A (ja) * 1987-11-10 1989-05-16 Furukawa Electric Co Ltd:The Ｌｅｄ駆動回路
JPH02306494A (ja) * 1989-05-11 1990-12-19 Samsung Electron Co Ltd 基準電圧発生回路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4095164A (en) * 1976-10-05 1978-06-13 Rca Corporation Voltage supply regulated in proportion to sum of positive- and negative-temperature-coefficient offset voltages
JPS53103770A (en) * 1977-02-22 1978-09-09 Seiko Instr & Electronics Ltd Electronic timepiece
SU744513A1 (ru) * 1978-03-06 1980-06-30 Предприятие П/Я В-8450 Стабилизатор напр жени посто нного тока
JPS6029123B2 (ja) * 1978-08-02 1985-07-09 富士通株式会社 電子回路
GB2046483A (en) * 1979-04-06 1980-11-12 Gen Electric Voltage regulator
US4298835A (en) * 1979-08-27 1981-11-03 Gte Products Corporation Voltage regulator with temperature dependent output
JPS56108258A (en) * 1980-02-01 1981-08-27 Seiko Instr & Electronics Ltd Semiconductor device
US4445083A (en) * 1981-08-26 1984-04-24 Honeywell Information Systems Inc. Integrated circuit compensatory regulator apparatus
JP2592234B2 (ja) * 1985-08-16 1997-03-19 富士通株式会社 半導体装置
EP0216265B1 (de) * 1985-09-17 1991-12-11 Siemens Aktiengesellschaft Schaltungsanordnung zur Erzeugung einer Referenzspannung mit vorgebbarer Temperaturdrift
JPH083766B2 (ja) * 1986-05-31 1996-01-17 株式会社東芝 半導体集積回路の電源電圧降下回路
US4746823A (en) * 1986-07-02 1988-05-24 Dallas Semiconductor Corporation Voltage-insensitive and temperature-compensated delay circuit for a monolithic integrated circuit
GB8630980D0 (en) * 1986-12-29 1987-02-04 Motorola Inc Bandgap reference circuit
KR910005599B1 (ko) * 1989-05-01 1991-07-31 삼성전자 주식회사 고밀도 반도체 메모리장치의 전원 공급전압 변환회로
JP2674669B2 (ja) * 1989-08-23 1997-11-12 株式会社東芝 半導体集積回路
KR920010633A (ko) * 1990-11-30 1992-06-26 김광호 반도체 메모리 장치의 기준전압 발생회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01124011A (ja) * 1987-11-10 1989-05-16 Furukawa Electric Co Ltd:The Ｌｅｄ駆動回路
JPH02306494A (ja) * 1989-05-11 1990-12-19 Samsung Electron Co Ltd 基準電圧発生回路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007323799A (ja) * 2006-05-31 2007-12-13 Hynix Semiconductor Inc 温度依存性を有する内部電源発生装置
US7969808B2 (en) 2007-07-20 2011-06-28 Samsung Electronics Co., Ltd. Memory cell structures, memory arrays, memory devices, memory controllers, and memory systems, and methods of manufacturing and operating the same
US7944759B2 (en) 2007-10-10 2011-05-17 Samsung Electronics Co., Ltd. Semiconductor memory device including floating body transistor
US7924644B2 (en) 2008-01-03 2011-04-12 Samsung Electronics Co., Ltd. Semiconductor memory device including floating body transistor memory cell array and method of operating the same
US8134202B2 (en) 2008-05-06 2012-03-13 Samsung Electronics Co., Ltd. Capacitorless one-transistor semiconductor memory device having improved data retention abilities and operation characteristics
US8054693B2 (en) 2008-12-17 2011-11-08 Samsung Electronics Co., Ltd. Capacitorless dynamic memory device capable of performing data read/restoration and method for operating the same
US8039325B2 (en) 2008-12-18 2011-10-18 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor device having capacitorless one-transistor memory cell
JP2013092958A (ja) * 2011-10-27 2013-05-16 Semiconductor Components Industries Llc 電流検出回路及び電源回路

Also Published As

Publication number Publication date
NL193703C (nl) 2000-07-04
ITMI912287A1 (it) 1992-12-13
DE4124427A1 (de) 1992-12-17
RU2146388C1 (ru) 2000-03-10
KR940003406B1 (ko) 1994-04-21
KR930001574A (ko) 1993-01-16
CN1090775C (zh) 2002-09-11
FR2677793A1 (fr) 1992-12-18
GB2256731B (en) 1996-01-10
NL9101377A (nl) 1993-01-04
DE4124427C2 (de) 1994-06-30
GB2256731A (en) 1992-12-16
ITMI912287A0 (it) 1991-08-26
US5146152A (en) 1992-09-08
TW238439B (ja) 1995-01-11
CN1067751A (zh) 1993-01-06
GB9118530D0 (en) 1991-10-16
IT1251297B (it) 1995-05-08
HK28597A (en) 1997-03-21
FR2677793B1 (fr) 1997-01-31
NL193703B (nl) 2000-03-01
JPH0793006B2 (ja) 1995-10-09

Similar Documents

Publication Publication Date Title
JPH04366492A (ja) 内部電源電圧発生回路
US6901022B2 (en) Proportional to temperature voltage generator
US5532578A (en) Reference voltage generator utilizing CMOS transistor
US5039878A (en) Temperature sensing circuit
US6204724B1 (en) Reference voltage generation circuit providing a stable output voltage
KR920005257B1 (ko) 정전류원 회로
US6831502B1 (en) Internal power-source potential supply circuit, step-up potential generating system, output potential supply circuit, and semiconductor memory
US4584492A (en) Temperature and process stable MOS input buffer
US5144223A (en) Bandgap voltage generator
US11614764B2 (en) Bandgap reference circuit
US5838191A (en) Bias circuit for switched capacitor applications
US4158804A (en) MOSFET Reference voltage circuit
US5635869A (en) Current reference circuit
CN110858082B (zh) 单一晶体管控制的稳压器及应用此稳压器的集成电路
US20050253570A1 (en) Circuit for performing voltage regulation
CN111752328A (zh) 带隙基准电压产生电路
US7495506B1 (en) Headroom compensated low input voltage high output current LDO
JP3868131B2 (ja) バックバイアス回路
JPS62229416A (ja) 電圧制限回路
JPH03139873A (ja) 温度検出回路
JP2605626B2 (ja) 定電圧回路
KR20040024789A (ko) 안정된 내부 전압을 발생하는 내부전압 발생기
CN117850532A (zh) 偏置电流生成电路及芯片
KR20040044581A (ko) 반도체 메모리 장치의 내부 전원전압 발생회로
JPH03220818A (ja) 論理回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071009

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101009

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees