JP3976665B2 - バッファ回路装置 - Google Patents
バッファ回路装置 Download PDFInfo
- Publication number
- JP3976665B2 JP3976665B2 JP2002336794A JP2002336794A JP3976665B2 JP 3976665 B2 JP3976665 B2 JP 3976665B2 JP 2002336794 A JP2002336794 A JP 2002336794A JP 2002336794 A JP2002336794 A JP 2002336794A JP 3976665 B2 JP3976665 B2 JP 3976665B2
- Authority
- JP
- Japan
- Prior art keywords
- common mode
- buffer circuit
- circuit
- circuit device
- mode voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000872 buffer Substances 0.000 title claims description 134
- 238000001514 detection method Methods 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 3
- 230000002194 synthesizing effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 16
- 230000008054 signal transmission Effects 0.000 description 13
- 230000035945 sensitivity Effects 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0276—Arrangements for coupling common mode signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1069—I/O lines read out arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/10—Compensating for variations in line balance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数のＬＳＩチップ間や１つのチップ内における複数の素子や回路ブロック間の信号伝送、或いは、複数のボード間や複数の匡体間の信号伝送を高速に行うための技術に関し、特に、高速のクロック信号を分配したり高速のデータ信号を出力するために使用するバッファ回路装置に関する。
【０００２】
近年、コンピュータやその他の情報処理機器を構成する部品の性能は大きく向上しており、例えば、ＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）等の半導体記憶装置やプロセッサ、さらには、スイッチ用ＬＳＩ等の性能向上は目を見張るものがある。そして、この半導体記憶装置やプロセッサ等の性能向上に伴って、各部品或いは要素間の信号伝送速度を向上させなければ、システムの性能を向上させることができないという事態になって来ている。
【０００３】
具体的に、例えば、ＳＲＡＭやＤＲＡＭ等のメモリとプロセッサとの間（ＬＳＩ間）の速度ギャップは大きくなる傾向にあり、近年は、この速度ギャップがコンピュータの性能向上の妨げになりつつある。また、これらのチップ間の信号伝送だけでなく、チップの高集積化並びに大型化、および、電源電圧の低電圧化（信号振幅の低レベル化）等により、チップ内における素子や回路ブロック間での信号伝送速度も、チップの性能を制限する大きな要因となって来ている。さらには、周辺機器とプロセッサ／チップセット間の信号伝送もシステム全体の性能を制限する大きな要因になっている。
【０００４】
ところで、回路ブロック間やチップ間或いは匡体内での信号伝送を行うためには、クロックやデータ等の各種信号をバッファ（バッファ回路装置）を介して出力する。特に、近年の高速化および低電圧化（小信号振幅化）に伴って、差動のバッファを介して差動信号を伝送している。しかしながら、バッファが出力する差動信号のコモンモード電圧と、そのバッファの出力を受け取る回路（次段回路）が最適に動作するコモンモード電圧とは異なることが頻繁にあり、そのような場合には、次段回路の入力感度が低下して、高速の信号伝送を妨げることにもなっていた。そこで、段回路にとって最適なコモンモード電圧を与え、次段回路が感度劣化を起こすことなく信号を受信して、より一層の高速信号伝送を可能とするバッファ回路装置の提供が要望されている。
【０００５】
【従来の技術】
図１は従来のバッファ回路装置の一例を示す回路図であり、差動ＣＭＬ（Current Mode Logic）をベースにしたバッファ回路装置を示すものである。
【０００６】
図１に示されるように、従来のバッファ回路装置は、高電位電源線Ｖddに接続された負荷１０１，１０２、ドレインが負荷１０１，１０２に接続され、ゲートに差動（相補）の入力信号ｉｎ，／ｉｎが供給されたｎチャネル型ＭＯＳトランジスタ（ｎＭＯＳトランジスタ）１０３，１０４、および、ｎＭＯＳトランジスタ１０３，１０４のソースと低電位電源線Ｖssとの間に設けら、ゲートにバイアス電圧ｂｉａｓが印加されたｎＭＯＳトランジスタ１０５を備えている。なお、差動の出力信号ｏｕｔおよび／ｏｕｔは、それぞれ負荷１０２とｎＭＯＳトランジスタ１０４のドレインとの接続ノードＮ１０１および負荷１０１とｎＭＯＳトランジスタ１０３のドレインとの接続ノードＮ１０２から取り出されるようになっている。
【０００７】
ここで、近年、上述したバッファ回路装置が適用される回路の電源電圧（Ｖdd）としては、例えば、１．２Ｖ、或いは、それ以下となって来ており、また、コモンモード電圧（出力信号の高レベル『Ｈ』の電圧と低レベル『Ｌ』の電圧との中間の電圧）としては、通常、Ｖdd／２よりも高い電圧(例えば、電源電圧（Ｖdd）が１．２Ｖのときは、０．８Ｖ）とされている。
【０００８】
従来、コモンモード電圧を有効に除去して高精度の信号伝送（信号検出）を行うようにした信号伝送システムにおけるレシーバ回路として、差動の入力信号を受け取る容量ネットワーク部とコンパレータ部とを備え、容量ネットワーク部の出力を受け取ってコモンモード電圧を略一定の値に保つものが提案されている（例えば、特許文献１参照）。
【０００９】
【特許文献１】
特開２０００−１９６６８０号公報
【００１０】
【発明が解決しようとする課題】
上述したように、近年、例えば、ＬＳＩ内の高速信号伝送は、通常、差動ＣＭＬをベースにしたバッファを用いるので、出力コモンモード電圧はＶdd／２より高いのが一般的である。一方、バッファの出力信号を受け取る次段回路は、その回路の種類等によって受信しやすい入力コモンモード電圧が異なる（多くの場合は、Ｖdd／２）ため、最適ではないコモンモードの信号を受け取って入力感度が低下することがあった。これは、クロック信号を分配するために使用されるクロックバッファだけでなく、他の様々な信号を扱うバッファ（バッファ回路装置）においても同様である。
【００１１】
本発明は、上述した従来のバッファ回路装置が有する課題に鑑み、バッファ回路装置の出力信号を受け取る次段回路にとって最適なコモンモード電圧を与え、次段回路が感度劣化を起こすことなく信号を受信してより一層の高速信号伝送を可能とするバッファ回路装置の提供を目的とする。
【００１２】
【課題を解決するための手段】
本発明の第１の形態によれば、差動の入力信号を受け取って差動の出力信号を出力するバッファ回路装置であって、前記入力信号を受け取って前記出力信号を出力するバッファ回路、前記出力信号が供給される次段回路の入力信号のコモンモード電圧として所定レベルの第１コモンモード電圧を発生するコモンモードレベル発生回路、前記次段回路の出力信号の第２コモンモード電圧を検出するコモンモード電圧検出回路、および、前記第１コモンモード電圧と前記第２コモンモード電圧との比較結果に応じたバイアス電圧を前記バッファ回路へ出力するバイアス電圧調整回路を備えることを特徴とするバッファ回路装置が提供される。
本発明の第２の形態によれば、差動の入力信号を受け取って差動の出力信号を出力するバッファ回路装置であって、前記入力信号を受け取って前記出力信号を出力するバッファ回路、前記出力信号が供給される次段回路の入力信号のコモンモード電圧として所定レベルの第１コモンモード電圧を発生するコモンモードレベル発生回路、所定の信号の第２コモンモード電圧を検出するコモンモード電圧検出回路、および、前記第１コモンモード電圧と前記第２コモンモード電圧との比較結果に応じたバイアス電圧を前記バッファ回路へ出力するバイアス電圧調整回路を備え、前記コモンモードレベル発生回路は、前記次段回路に従ったレプリカ回路を備えることを特徴とするバッファ回路装置が提供される。
【００１３】
図２は本発明に係るバッファ回路装置の原理構成を概略的に示すブロック図である。
【００１４】
図２に示されるように、バッファ回路１１は、入力信号ＩＮ，／ＩＮを受け取って出力信号ＯＵＴ，／ＯＵＴを出力し、また、コモンモードレベル発生回路１２は、バッファ回路が出力すべき出力信号（ＯＵＴ，／ＯＵＴ）のコモンモード電圧の所定レベルを発生する。コモンモード電圧検出回路１３は、バッファ回路１１の出力や次段回路２の出力といった所定の信号のコモンモード電圧を検出し、さらに、バイアス電圧調整回路は、コモンモードレベル発生回路１２の出力とコモンモード電圧検出回路１３の出力とを比較してバッファ回路１１に供給するバイアス電圧ＢＩＡＳを調整する。
【００１５】
これにより、バッファ回路装置１の出力信号ＯＵＴ，／ＯＵＴを受け取る次段回路２にとって最適なコモンモード電圧を与え、次段回路２が感度劣化を起こすことなく信号を受信してより一層の高速信号伝送が可能となる。すなわち、本発明のバッファ回路装置によれば、レベル発生回路１２の出力レベルと同じになるようにバッファ回路１１の出力にコモンモードフィードバックをかけることで、出力信号ＯＵＴ，／ＯＵＴの出力コモンモード電圧を制御することができ、次段回路（受信回路）２にとって最適な入力コモンモード電圧を有する信号（ＯＵＴ，／ＯＵＴ）を次段回路２に供給することで次段回路２の受信感度を高めることができる。
【００１６】
【発明の実施の形態】
以下、本発明に係るバッファ回路装置の実施例を、添付図面を参照して詳述する。
【００１７】
図３は本発明に係るバッファ回路装置の第１実施例を示す回路図である。図３において、参照符号１はバッファ回路装置、１１はバッファ回路、１２はコモンモードレベル発生回路、１３はコモンモード電圧検出回路、１４はバイアス調整回路、そして、２は次段回路を示している。また、参照符号ＩＮ，／ＩＮは差動の入力信号、ＯＵＴ，／ＯＵＴは差動の出力信号、Ｖddは高電位電源線（高電位電源電圧）、そして、Ｖssは低電位電源線（低電位電源電圧）を示している。
【００１８】
図３に示されるように、本第１実施例のバッファ回路装置において、バッファ回路１１は、前述した図１に示す差動ＣＭＬをベースにしたバッファ（バッファ回路装置）と同様の構成とされている。すなわち、バッファ回路１１は、高電位電源線Ｖddに接続された負荷１１１，１１２、ドレインが負荷１１１，１１２に接続され、ゲートに差動（相補）の入力信号ＩＮ，／ＩＮが供給されたｎＭＯＳトランジスタ１１３，１１４、および、ｎＭＯＳトランジスタ１１３，１１４のソースと低電位電源線Ｖssとの間に設けられ、ゲートに調整されたバイアス電圧（バイアス調整回路１４の出力）ＢＩＡＳが印加されたｎＭＯＳトランジスタ１１５を備えている。なお、差動の出力信号ＯＵＴおよび／ＯＵＴは、それぞれ負荷１１２とｎＭＯＳトランジスタ１１４のドレインとの接続ノードＮ１、および、負荷１１１とｎＭＯＳトランジスタ１１３のドレインとの接続ノードＮ２から取り出されるようになっている。
【００１９】
コモンモードレベル発生回路１２は、次段回路２に従ったレプリカ回路を備えており、本第１実施例において、レプリカ回路は次段回路２に対応した構成とされている。すなわち、次段回路２は、負荷として機能するｐＭＯＳトランジスタ２１，２２および２３，２４、差動入力のｎＭＯＳトランジスタ２５，２６、および、ゲートに一定の電圧（バイアス電圧）Ｖcnが印加されたｎＭＯＳトランジスタ２７を備え、同様に、コモンモードレベル発生回路（レプリカ回路）１２は、ｐＭＯＳトランジスタ１２１，１２２および１２３，１２４、ｎＭＯＳトランジスタ１２５，１２６、および、ゲートに一定の電圧（バイアス電圧）Ｖcnが印加されたｎＭＯＳトランジスタ１２７を備えている。なお、コモンモードレベル発生回路１２における回路（レプリカ回路）は、その入力（差動入力）および出力（差動出力）が短絡され、コモンモード電圧を出力するようにだけ用いるようになっている。
【００２０】
コモンモード電圧検出回路１３は、バッファ回路１１の差動出力信号ＯＵＴ，／ＯＵＴを抵抗素子１３２，１３１で受けて合成し、その出力（抵抗素子１３１および１３２の共通接続ノードの出力）をコンパレータで構成されたバイアス調整回路１４の正論理入力に供給し、さらに、コモンモードレベル発生回路１２の出力を抵抗素子１３３を介してコンパレータ（１４）の負論理入力に供給するようになっている。ここで、コンパレータ１４の正および負論理入力には、低電位電源線Ｖssとの間にそれぞれ容量素子１３５および１３４が設けられている。また、バッファ回路１１の差動出力信号ＯＵＴ，／ＯＵＴは、次段回路２の差動入力信号として次段回路２に供給される。
【００２１】
バイアス調整回路（コンパレータ）１４の出力（ＢＩＡＳ）は、上述したように、バッファ回路１１におけるｎＭＯＳトランジスタ１１５のゲートにフィードバックされ、これにより、バッファ回路１１の出力（ＯＵＴ，／ＯＵＴ）のコモンモード電圧を、次段回路２のコモンモード電圧のレベルに適合するように調整されることになる。
【００２２】
このように、本第１実施例のバッファ回路装置によれば、コモンモードレベル発生回路１２として次段回路２のレプリカ回路を用いているため、次段回路２のゲインを最大にするようなコモンモード電圧で出力信号ＯＵＴ，／ＯＵＴを出力することができる。
【００２３】
図４は本発明に係るバッファ回路装置の第２実施例を示す回路図である。
【００２４】
図４と上述した図３との比較から明らかなように、本第２実施例のバッファ回路装置１は、コモンモードレベル発生回路１２が次段回路２全体に対応した回路となっているのではなく、次段回路２の一部（差動信号の一方）に対応した構成となっている。すなわち、本第２実施例のバッファ回路装置において、コモンモードレベル発生回路（レプリカ回路）１２は、ｐＭＯＳトランジスタ１２１’，１２２’、および、ｎＭＯＳトランジスタ１２５’，１２７’で構成されている。ここで、本第２実施例において、コモンモードレベル発生回路１２のｎＭＯＳトランジスタ１２７’は、上述した図３の第１実施例におけるコモンモードレベル発生回路１２のｎＭＯＳトランジスタ１２７の半分のサイズ、すなわち、ゲート幅が１／２となるトランジスタとして形成されている。
【００２５】
図５は本発明に係るバッファ回路装置の第３実施例を示す回路図である。
【００２６】
図５に示されるように、本第３実施例のバッファ回路装置１は、次段回路２がバッファ回路１１（バッファ回路装置１）の差動出力信号ＯＵＴ，／ＯＵＴを増幅する２つのインバータ（トランジスタ２０１，２０２；２０３，２０４）で構成され、それに伴って、コモンモードレベル発生回路（レプリカ回路）１２も、ｐＭＯＳトランジスタ１２０１およびｎＭＯＳトランジスタ１２０２よりなるインバータで構成されるようになっている。このように、コモンモードレベル発生回路１２の構成は、次段回路２に応じて変化させ、該次段回路２に適したコモンモード電圧のレベルを発生することができる。
【００２７】
図６は本発明に係るバッファ回路装置の第４実施例を概略的に示すブロック図である。
【００２８】
図６に示されるように、本第４実施例のバッファ回路装置は、コモンモードレベル発生回路１２を定電圧源として構成している。なお、他の構成、すなわち、バッファ回路１１、コモンモード電圧検出回路１３、および、バイアス調整回路１４の構成は、例えば、前述した図３の第１実施例と同様である。
【００２９】
本第４実施例のバッファ回路装置は、コモンモードレベル発生回路１２として定電圧源を使用しているので、電源電圧や温度の変動に依存しないコモンモード電圧を有する出力信号ＯＵＴ，／ＯＵＴを出力することができる。本第４実施例のバッファ回路装置は、例えば、次段回路２の入力信号（バッファ回路装置の差動出力信号ＯＵＴ，／ＯＵＴ）のレベル範囲が予め決められている場合等において、その差動出力信号ＯＵＴ，／ＯＵＴを決められたレベル範囲内に収めることができる。なお、定電圧源としては、従来から知られている様々なものが適用可能である。
【００３０】
図７は本発明に係るバッファ回路装置の第５実施例を概略的に示すブロック図である。
【００３１】
図７と上述した図６との比較から明らかなように、本第５実施例のバッファ回路装置は、コモンモード電圧検出回路１３が、次段回路２の出力（差動出力信号）を取り込み、この次段回路２の出力信号におけるコモンモード電圧に応じてバイアス調整回路１４の出力ＢＩＡＳが出力されるようになっている。これにより、次段回路２の差動出力信号を、例えば、予め決められたレベル範囲内に収めることが可能になる。
【００３２】
図８は本発明に係るバッファ回路装置の第６実施例を概略的に示すブロック図である。
【００３３】
図８に示されるように、本第６実施例のバッファ回路装置は、コモンモードレベル発生回路１２が高電位電源線Ｖddと低電位電源線Ｖssとの間に接続された抵抗素子１２ａ，１２ｂで構成され、これらの抵抗素子１２ａ，１２ｂにより分圧された電圧がコモンモードレベル発生回路１２の出力としてコモンモード電圧検出回路１３に供給されるようになっている。このように、本第６実施例のバッファ回路装置によれば、コモンモードレベル発生回路１２の出力として電源電圧を抵抗分圧して得た出力を用いるため、温度や製造プロセス変動に依存しない電圧を使用してフィードバック制御を行うことができる。なお、抵抗素子１２ａ，１２ｂは、例えば、ポリシリコンにより形成することができる。
【００３４】
このように、本発明に係るバッファ回路装置の各実施例によれば、バッファ回路装置の差動出力信号を受け取る次段回路にとって最適なコモンモード電圧を与えることができ、次段回路が感度劣化を起こすことなく信号を受信してより一層の高速信号伝送が可能となる。
【００３５】
（付記１） 差動の入力信号を受け取って差動の出力信号を出力するバッファ回路装置であって、
前記入力信号を受け取って前記出力信号を出力するバッファ回路、
前記バッファ回路が出力すべき出力信号のコモンモード電圧の所定レベルを発生するコモンモードレベル発生回路、
所定の信号のコモンモード電圧を検出するコモンモード電圧検出回路、および、
前記コモンモードレベル発生回路の出力と前記コモンモード電圧検出回路の出力とを比較して前記バッファ回路に供給するバイアス電圧を調整するバイアス電圧調整回路を備えることを特徴とするバッファ回路装置。
【００３６】
（付記２） 付記１に記載のバッファ回路装置において、
前記コモンモードレベル発生回路は、前記バッファ回路装置の出力信号が供給される次段回路の入力信号のコモンモード電圧として適切な電圧レベルの信号を出力することを特徴とするバッファ回路装置。
【００３７】
（付記３） 付記２に記載のバッファ回路装置において、
前記コモンモード電圧検出回路は、前記バッファ回路の出力信号のコモンモード電圧を検出することを特徴とするバッファ回路装置。
【００３８】
（付記４） 付記２に記載のバッファ回路装置において、
前記コモンモード電圧検出回路は、前記次段回路の出力信号のコモンモード電圧を検出することを特徴とするバッファ回路装置。
【００３９】
（付記５） 付記３または４に記載のバッファ回路装置において、
前記コモンモード電圧検出回路は、前記検出されたコモンモード電圧と、前記コモンモードレベル発生回路の出力電圧とを処理して前記バイアス電圧調整回路に出力することを特徴とするバッファ回路装置。
【００４０】
（付記６） 付記５に記載のバッファ回路装置において、
前記コモンモード電圧検出回路は、入力される差動信号を合成する第１および第２の抵抗素子、および、前記コモンモードレベル発生回路の出力に直列に接続された第３の抵抗素子を備えることを特徴とするバッファ回路装置。
【００４１】
（付記７） 付記６に記載のバッファ回路装置において、
前記コモンモード電圧検出回路は、さらに、前記第１および第２の抵抗素子の共通接続ノードと所定の電源線との間に接続された第１の容量素子、および、前記第３の抵抗素子の出力ノードと該所定の電源線との間に接続された第２の容量素子を備えることを特徴とするバッファ回路装置。
【００４２】
（付記８） 付記７に記載のバッファ回路装置において、
前記バイアス電圧調整回路は、前記第１および第２の抵抗素子の共通接続ノード、並びに、前記第３の抵抗素子の出力ノードを入力とするコンパレータであることを特徴とするバッファ回路装置。
【００４３】
（付記９） 付記２に記載のバッファ回路装置において、
前記コモンモードレベル発生回路は、前記次段回路に従ったレプリカ回路を備えることを特徴とするバッファ回路装置。
【００４４】
（付記１０） 付記９に記載のバッファ回路装置において、
前記レプリカ回路は、前記次段回路の全体に対応した構成となっていることを特徴とするバッファ回路装置。
【００４５】
（付記１１） 付記９に記載のバッファ回路装置において、
前記レプリカ回路は、前記次段回路の一部に対応した構成となっていることを特徴とするバッファ回路装置。
【００４６】
（付記１２） 付記２に記載のバッファ回路装置において、
前記コモンモードレベル発生回路は、定電圧源を備えることを特徴とするバッファ回路装置。
【００４７】
（付記１３） 付記２に記載のバッファ回路装置において、
前記コモンモードレベル発生回路は、高電位電源線と低電位電源線との間に接続された複数の抵抗素子を備え、該抵抗素子により分圧された所定のレベルを発生することを特徴とするバッファ回路装置。
【００４８】
【発明の効果】
以上、詳述したように、本発明によれば、バッファ回路装置の出力信号を受け取る次段回路にとって最適なコモンモード電圧を与え、次段回路が感度劣化を起こすことなく信号を受信してより一層の高速信号伝送を可能とするバッファ回路装置が提供される。
【図面の簡単な説明】
【図１】従来のバッファ回路装置の一例を示す回路図である。
【図２】本発明に係るバッファ回路装置の原理構成を概略的に示すブロック図である。
【図３】本発明に係るバッファ回路装置の第１実施例を示す回路図である。
【図４】本発明に係るバッファ回路装置の第２実施例を示す回路図である。
【図５】本発明に係るバッファ回路装置の第３実施例を示す回路図である。
【図６】本発明に係るバッファ回路装置の第４実施例を概略的に示すブロック図である。
【図７】本発明に係るバッファ回路装置の第５実施例を概略的に示すブロック図である。
【図８】本発明に係るバッファ回路装置の第６実施例を概略的に示すブロック図である。
【符号の説明】
１，１００…バッファ回路装置（バッファ）
２…次段回路
１１…バッファ回路
１２…コモンモードレベル発生回路
１３…コモンモード電圧検出回路
１４…バイアス調整回路
ｉｎ，／ｉｎ；ＩＮ，／ＩＮ…入力信号（差動入力信号）
ｏｕｔ，／ｏｕｔ；ＯＵＴ，／ＯＵＴ…出力信号（差動出力信号）
Ｖdd…高電位電源線（高電位電源電圧）
Ｖss…低電位電源線（低電位電源電圧）
【発明の属する技術分野】
本発明は、複数のＬＳＩチップ間や１つのチップ内における複数の素子や回路ブロック間の信号伝送、或いは、複数のボード間や複数の匡体間の信号伝送を高速に行うための技術に関し、特に、高速のクロック信号を分配したり高速のデータ信号を出力するために使用するバッファ回路装置に関する。
【０００２】
近年、コンピュータやその他の情報処理機器を構成する部品の性能は大きく向上しており、例えば、ＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）等の半導体記憶装置やプロセッサ、さらには、スイッチ用ＬＳＩ等の性能向上は目を見張るものがある。そして、この半導体記憶装置やプロセッサ等の性能向上に伴って、各部品或いは要素間の信号伝送速度を向上させなければ、システムの性能を向上させることができないという事態になって来ている。
【０００３】
具体的に、例えば、ＳＲＡＭやＤＲＡＭ等のメモリとプロセッサとの間（ＬＳＩ間）の速度ギャップは大きくなる傾向にあり、近年は、この速度ギャップがコンピュータの性能向上の妨げになりつつある。また、これらのチップ間の信号伝送だけでなく、チップの高集積化並びに大型化、および、電源電圧の低電圧化（信号振幅の低レベル化）等により、チップ内における素子や回路ブロック間での信号伝送速度も、チップの性能を制限する大きな要因となって来ている。さらには、周辺機器とプロセッサ／チップセット間の信号伝送もシステム全体の性能を制限する大きな要因になっている。
【０００４】
ところで、回路ブロック間やチップ間或いは匡体内での信号伝送を行うためには、クロックやデータ等の各種信号をバッファ（バッファ回路装置）を介して出力する。特に、近年の高速化および低電圧化（小信号振幅化）に伴って、差動のバッファを介して差動信号を伝送している。しかしながら、バッファが出力する差動信号のコモンモード電圧と、そのバッファの出力を受け取る回路（次段回路）が最適に動作するコモンモード電圧とは異なることが頻繁にあり、そのような場合には、次段回路の入力感度が低下して、高速の信号伝送を妨げることにもなっていた。そこで、段回路にとって最適なコモンモード電圧を与え、次段回路が感度劣化を起こすことなく信号を受信して、より一層の高速信号伝送を可能とするバッファ回路装置の提供が要望されている。
【０００５】
【従来の技術】
図１は従来のバッファ回路装置の一例を示す回路図であり、差動ＣＭＬ（Current Mode Logic）をベースにしたバッファ回路装置を示すものである。
【０００６】
図１に示されるように、従来のバッファ回路装置は、高電位電源線Ｖddに接続された負荷１０１，１０２、ドレインが負荷１０１，１０２に接続され、ゲートに差動（相補）の入力信号ｉｎ，／ｉｎが供給されたｎチャネル型ＭＯＳトランジスタ（ｎＭＯＳトランジスタ）１０３，１０４、および、ｎＭＯＳトランジスタ１０３，１０４のソースと低電位電源線Ｖssとの間に設けら、ゲートにバイアス電圧ｂｉａｓが印加されたｎＭＯＳトランジスタ１０５を備えている。なお、差動の出力信号ｏｕｔおよび／ｏｕｔは、それぞれ負荷１０２とｎＭＯＳトランジスタ１０４のドレインとの接続ノードＮ１０１および負荷１０１とｎＭＯＳトランジスタ１０３のドレインとの接続ノードＮ１０２から取り出されるようになっている。
【０００７】
ここで、近年、上述したバッファ回路装置が適用される回路の電源電圧（Ｖdd）としては、例えば、１．２Ｖ、或いは、それ以下となって来ており、また、コモンモード電圧（出力信号の高レベル『Ｈ』の電圧と低レベル『Ｌ』の電圧との中間の電圧）としては、通常、Ｖdd／２よりも高い電圧(例えば、電源電圧（Ｖdd）が１．２Ｖのときは、０．８Ｖ）とされている。
【０００８】
従来、コモンモード電圧を有効に除去して高精度の信号伝送（信号検出）を行うようにした信号伝送システムにおけるレシーバ回路として、差動の入力信号を受け取る容量ネットワーク部とコンパレータ部とを備え、容量ネットワーク部の出力を受け取ってコモンモード電圧を略一定の値に保つものが提案されている（例えば、特許文献１参照）。
【０００９】
【特許文献１】
特開２０００−１９６６８０号公報
【００１０】
【発明が解決しようとする課題】
上述したように、近年、例えば、ＬＳＩ内の高速信号伝送は、通常、差動ＣＭＬをベースにしたバッファを用いるので、出力コモンモード電圧はＶdd／２より高いのが一般的である。一方、バッファの出力信号を受け取る次段回路は、その回路の種類等によって受信しやすい入力コモンモード電圧が異なる（多くの場合は、Ｖdd／２）ため、最適ではないコモンモードの信号を受け取って入力感度が低下することがあった。これは、クロック信号を分配するために使用されるクロックバッファだけでなく、他の様々な信号を扱うバッファ（バッファ回路装置）においても同様である。
【００１１】
本発明は、上述した従来のバッファ回路装置が有する課題に鑑み、バッファ回路装置の出力信号を受け取る次段回路にとって最適なコモンモード電圧を与え、次段回路が感度劣化を起こすことなく信号を受信してより一層の高速信号伝送を可能とするバッファ回路装置の提供を目的とする。
【００１２】
【課題を解決するための手段】
本発明の第１の形態によれば、差動の入力信号を受け取って差動の出力信号を出力するバッファ回路装置であって、前記入力信号を受け取って前記出力信号を出力するバッファ回路、前記出力信号が供給される次段回路の入力信号のコモンモード電圧として所定レベルの第１コモンモード電圧を発生するコモンモードレベル発生回路、前記次段回路の出力信号の第２コモンモード電圧を検出するコモンモード電圧検出回路、および、前記第１コモンモード電圧と前記第２コモンモード電圧との比較結果に応じたバイアス電圧を前記バッファ回路へ出力するバイアス電圧調整回路を備えることを特徴とするバッファ回路装置が提供される。
本発明の第２の形態によれば、差動の入力信号を受け取って差動の出力信号を出力するバッファ回路装置であって、前記入力信号を受け取って前記出力信号を出力するバッファ回路、前記出力信号が供給される次段回路の入力信号のコモンモード電圧として所定レベルの第１コモンモード電圧を発生するコモンモードレベル発生回路、所定の信号の第２コモンモード電圧を検出するコモンモード電圧検出回路、および、前記第１コモンモード電圧と前記第２コモンモード電圧との比較結果に応じたバイアス電圧を前記バッファ回路へ出力するバイアス電圧調整回路を備え、前記コモンモードレベル発生回路は、前記次段回路に従ったレプリカ回路を備えることを特徴とするバッファ回路装置が提供される。
【００１３】
図２は本発明に係るバッファ回路装置の原理構成を概略的に示すブロック図である。
【００１４】
図２に示されるように、バッファ回路１１は、入力信号ＩＮ，／ＩＮを受け取って出力信号ＯＵＴ，／ＯＵＴを出力し、また、コモンモードレベル発生回路１２は、バッファ回路が出力すべき出力信号（ＯＵＴ，／ＯＵＴ）のコモンモード電圧の所定レベルを発生する。コモンモード電圧検出回路１３は、バッファ回路１１の出力や次段回路２の出力といった所定の信号のコモンモード電圧を検出し、さらに、バイアス電圧調整回路は、コモンモードレベル発生回路１２の出力とコモンモード電圧検出回路１３の出力とを比較してバッファ回路１１に供給するバイアス電圧ＢＩＡＳを調整する。
【００１５】
これにより、バッファ回路装置１の出力信号ＯＵＴ，／ＯＵＴを受け取る次段回路２にとって最適なコモンモード電圧を与え、次段回路２が感度劣化を起こすことなく信号を受信してより一層の高速信号伝送が可能となる。すなわち、本発明のバッファ回路装置によれば、レベル発生回路１２の出力レベルと同じになるようにバッファ回路１１の出力にコモンモードフィードバックをかけることで、出力信号ＯＵＴ，／ＯＵＴの出力コモンモード電圧を制御することができ、次段回路（受信回路）２にとって最適な入力コモンモード電圧を有する信号（ＯＵＴ，／ＯＵＴ）を次段回路２に供給することで次段回路２の受信感度を高めることができる。
【００１６】
【発明の実施の形態】
以下、本発明に係るバッファ回路装置の実施例を、添付図面を参照して詳述する。
【００１７】
図３は本発明に係るバッファ回路装置の第１実施例を示す回路図である。図３において、参照符号１はバッファ回路装置、１１はバッファ回路、１２はコモンモードレベル発生回路、１３はコモンモード電圧検出回路、１４はバイアス調整回路、そして、２は次段回路を示している。また、参照符号ＩＮ，／ＩＮは差動の入力信号、ＯＵＴ，／ＯＵＴは差動の出力信号、Ｖddは高電位電源線（高電位電源電圧）、そして、Ｖssは低電位電源線（低電位電源電圧）を示している。
【００１８】
図３に示されるように、本第１実施例のバッファ回路装置において、バッファ回路１１は、前述した図１に示す差動ＣＭＬをベースにしたバッファ（バッファ回路装置）と同様の構成とされている。すなわち、バッファ回路１１は、高電位電源線Ｖddに接続された負荷１１１，１１２、ドレインが負荷１１１，１１２に接続され、ゲートに差動（相補）の入力信号ＩＮ，／ＩＮが供給されたｎＭＯＳトランジスタ１１３，１１４、および、ｎＭＯＳトランジスタ１１３，１１４のソースと低電位電源線Ｖssとの間に設けられ、ゲートに調整されたバイアス電圧（バイアス調整回路１４の出力）ＢＩＡＳが印加されたｎＭＯＳトランジスタ１１５を備えている。なお、差動の出力信号ＯＵＴおよび／ＯＵＴは、それぞれ負荷１１２とｎＭＯＳトランジスタ１１４のドレインとの接続ノードＮ１、および、負荷１１１とｎＭＯＳトランジスタ１１３のドレインとの接続ノードＮ２から取り出されるようになっている。
【００１９】
コモンモードレベル発生回路１２は、次段回路２に従ったレプリカ回路を備えており、本第１実施例において、レプリカ回路は次段回路２に対応した構成とされている。すなわち、次段回路２は、負荷として機能するｐＭＯＳトランジスタ２１，２２および２３，２４、差動入力のｎＭＯＳトランジスタ２５，２６、および、ゲートに一定の電圧（バイアス電圧）Ｖcnが印加されたｎＭＯＳトランジスタ２７を備え、同様に、コモンモードレベル発生回路（レプリカ回路）１２は、ｐＭＯＳトランジスタ１２１，１２２および１２３，１２４、ｎＭＯＳトランジスタ１２５，１２６、および、ゲートに一定の電圧（バイアス電圧）Ｖcnが印加されたｎＭＯＳトランジスタ１２７を備えている。なお、コモンモードレベル発生回路１２における回路（レプリカ回路）は、その入力（差動入力）および出力（差動出力）が短絡され、コモンモード電圧を出力するようにだけ用いるようになっている。
【００２０】
コモンモード電圧検出回路１３は、バッファ回路１１の差動出力信号ＯＵＴ，／ＯＵＴを抵抗素子１３２，１３１で受けて合成し、その出力（抵抗素子１３１および１３２の共通接続ノードの出力）をコンパレータで構成されたバイアス調整回路１４の正論理入力に供給し、さらに、コモンモードレベル発生回路１２の出力を抵抗素子１３３を介してコンパレータ（１４）の負論理入力に供給するようになっている。ここで、コンパレータ１４の正および負論理入力には、低電位電源線Ｖssとの間にそれぞれ容量素子１３５および１３４が設けられている。また、バッファ回路１１の差動出力信号ＯＵＴ，／ＯＵＴは、次段回路２の差動入力信号として次段回路２に供給される。
【００２１】
バイアス調整回路（コンパレータ）１４の出力（ＢＩＡＳ）は、上述したように、バッファ回路１１におけるｎＭＯＳトランジスタ１１５のゲートにフィードバックされ、これにより、バッファ回路１１の出力（ＯＵＴ，／ＯＵＴ）のコモンモード電圧を、次段回路２のコモンモード電圧のレベルに適合するように調整されることになる。
【００２２】
このように、本第１実施例のバッファ回路装置によれば、コモンモードレベル発生回路１２として次段回路２のレプリカ回路を用いているため、次段回路２のゲインを最大にするようなコモンモード電圧で出力信号ＯＵＴ，／ＯＵＴを出力することができる。
【００２３】
図４は本発明に係るバッファ回路装置の第２実施例を示す回路図である。
【００２４】
図４と上述した図３との比較から明らかなように、本第２実施例のバッファ回路装置１は、コモンモードレベル発生回路１２が次段回路２全体に対応した回路となっているのではなく、次段回路２の一部（差動信号の一方）に対応した構成となっている。すなわち、本第２実施例のバッファ回路装置において、コモンモードレベル発生回路（レプリカ回路）１２は、ｐＭＯＳトランジスタ１２１’，１２２’、および、ｎＭＯＳトランジスタ１２５’，１２７’で構成されている。ここで、本第２実施例において、コモンモードレベル発生回路１２のｎＭＯＳトランジスタ１２７’は、上述した図３の第１実施例におけるコモンモードレベル発生回路１２のｎＭＯＳトランジスタ１２７の半分のサイズ、すなわち、ゲート幅が１／２となるトランジスタとして形成されている。
【００２５】
図５は本発明に係るバッファ回路装置の第３実施例を示す回路図である。
【００２６】
図５に示されるように、本第３実施例のバッファ回路装置１は、次段回路２がバッファ回路１１（バッファ回路装置１）の差動出力信号ＯＵＴ，／ＯＵＴを増幅する２つのインバータ（トランジスタ２０１，２０２；２０３，２０４）で構成され、それに伴って、コモンモードレベル発生回路（レプリカ回路）１２も、ｐＭＯＳトランジスタ１２０１およびｎＭＯＳトランジスタ１２０２よりなるインバータで構成されるようになっている。このように、コモンモードレベル発生回路１２の構成は、次段回路２に応じて変化させ、該次段回路２に適したコモンモード電圧のレベルを発生することができる。
【００２７】
図６は本発明に係るバッファ回路装置の第４実施例を概略的に示すブロック図である。
【００２８】
図６に示されるように、本第４実施例のバッファ回路装置は、コモンモードレベル発生回路１２を定電圧源として構成している。なお、他の構成、すなわち、バッファ回路１１、コモンモード電圧検出回路１３、および、バイアス調整回路１４の構成は、例えば、前述した図３の第１実施例と同様である。
【００２９】
本第４実施例のバッファ回路装置は、コモンモードレベル発生回路１２として定電圧源を使用しているので、電源電圧や温度の変動に依存しないコモンモード電圧を有する出力信号ＯＵＴ，／ＯＵＴを出力することができる。本第４実施例のバッファ回路装置は、例えば、次段回路２の入力信号（バッファ回路装置の差動出力信号ＯＵＴ，／ＯＵＴ）のレベル範囲が予め決められている場合等において、その差動出力信号ＯＵＴ，／ＯＵＴを決められたレベル範囲内に収めることができる。なお、定電圧源としては、従来から知られている様々なものが適用可能である。
【００３０】
図７は本発明に係るバッファ回路装置の第５実施例を概略的に示すブロック図である。
【００３１】
図７と上述した図６との比較から明らかなように、本第５実施例のバッファ回路装置は、コモンモード電圧検出回路１３が、次段回路２の出力（差動出力信号）を取り込み、この次段回路２の出力信号におけるコモンモード電圧に応じてバイアス調整回路１４の出力ＢＩＡＳが出力されるようになっている。これにより、次段回路２の差動出力信号を、例えば、予め決められたレベル範囲内に収めることが可能になる。
【００３２】
図８は本発明に係るバッファ回路装置の第６実施例を概略的に示すブロック図である。
【００３３】
図８に示されるように、本第６実施例のバッファ回路装置は、コモンモードレベル発生回路１２が高電位電源線Ｖddと低電位電源線Ｖssとの間に接続された抵抗素子１２ａ，１２ｂで構成され、これらの抵抗素子１２ａ，１２ｂにより分圧された電圧がコモンモードレベル発生回路１２の出力としてコモンモード電圧検出回路１３に供給されるようになっている。このように、本第６実施例のバッファ回路装置によれば、コモンモードレベル発生回路１２の出力として電源電圧を抵抗分圧して得た出力を用いるため、温度や製造プロセス変動に依存しない電圧を使用してフィードバック制御を行うことができる。なお、抵抗素子１２ａ，１２ｂは、例えば、ポリシリコンにより形成することができる。
【００３４】
このように、本発明に係るバッファ回路装置の各実施例によれば、バッファ回路装置の差動出力信号を受け取る次段回路にとって最適なコモンモード電圧を与えることができ、次段回路が感度劣化を起こすことなく信号を受信してより一層の高速信号伝送が可能となる。
【００３５】
（付記１） 差動の入力信号を受け取って差動の出力信号を出力するバッファ回路装置であって、
前記入力信号を受け取って前記出力信号を出力するバッファ回路、
前記バッファ回路が出力すべき出力信号のコモンモード電圧の所定レベルを発生するコモンモードレベル発生回路、
所定の信号のコモンモード電圧を検出するコモンモード電圧検出回路、および、
前記コモンモードレベル発生回路の出力と前記コモンモード電圧検出回路の出力とを比較して前記バッファ回路に供給するバイアス電圧を調整するバイアス電圧調整回路を備えることを特徴とするバッファ回路装置。
【００３６】
（付記２） 付記１に記載のバッファ回路装置において、
前記コモンモードレベル発生回路は、前記バッファ回路装置の出力信号が供給される次段回路の入力信号のコモンモード電圧として適切な電圧レベルの信号を出力することを特徴とするバッファ回路装置。
【００３７】
（付記３） 付記２に記載のバッファ回路装置において、
前記コモンモード電圧検出回路は、前記バッファ回路の出力信号のコモンモード電圧を検出することを特徴とするバッファ回路装置。
【００３８】
（付記４） 付記２に記載のバッファ回路装置において、
前記コモンモード電圧検出回路は、前記次段回路の出力信号のコモンモード電圧を検出することを特徴とするバッファ回路装置。
【００３９】
（付記５） 付記３または４に記載のバッファ回路装置において、
前記コモンモード電圧検出回路は、前記検出されたコモンモード電圧と、前記コモンモードレベル発生回路の出力電圧とを処理して前記バイアス電圧調整回路に出力することを特徴とするバッファ回路装置。
【００４０】
（付記６） 付記５に記載のバッファ回路装置において、
前記コモンモード電圧検出回路は、入力される差動信号を合成する第１および第２の抵抗素子、および、前記コモンモードレベル発生回路の出力に直列に接続された第３の抵抗素子を備えることを特徴とするバッファ回路装置。
【００４１】
（付記７） 付記６に記載のバッファ回路装置において、
前記コモンモード電圧検出回路は、さらに、前記第１および第２の抵抗素子の共通接続ノードと所定の電源線との間に接続された第１の容量素子、および、前記第３の抵抗素子の出力ノードと該所定の電源線との間に接続された第２の容量素子を備えることを特徴とするバッファ回路装置。
【００４２】
（付記８） 付記７に記載のバッファ回路装置において、
前記バイアス電圧調整回路は、前記第１および第２の抵抗素子の共通接続ノード、並びに、前記第３の抵抗素子の出力ノードを入力とするコンパレータであることを特徴とするバッファ回路装置。
【００４３】
（付記９） 付記２に記載のバッファ回路装置において、
前記コモンモードレベル発生回路は、前記次段回路に従ったレプリカ回路を備えることを特徴とするバッファ回路装置。
【００４４】
（付記１０） 付記９に記載のバッファ回路装置において、
前記レプリカ回路は、前記次段回路の全体に対応した構成となっていることを特徴とするバッファ回路装置。
【００４５】
（付記１１） 付記９に記載のバッファ回路装置において、
前記レプリカ回路は、前記次段回路の一部に対応した構成となっていることを特徴とするバッファ回路装置。
【００４６】
（付記１２） 付記２に記載のバッファ回路装置において、
前記コモンモードレベル発生回路は、定電圧源を備えることを特徴とするバッファ回路装置。
【００４７】
（付記１３） 付記２に記載のバッファ回路装置において、
前記コモンモードレベル発生回路は、高電位電源線と低電位電源線との間に接続された複数の抵抗素子を備え、該抵抗素子により分圧された所定のレベルを発生することを特徴とするバッファ回路装置。
【００４８】
【発明の効果】
以上、詳述したように、本発明によれば、バッファ回路装置の出力信号を受け取る次段回路にとって最適なコモンモード電圧を与え、次段回路が感度劣化を起こすことなく信号を受信してより一層の高速信号伝送を可能とするバッファ回路装置が提供される。
【図面の簡単な説明】
【図１】従来のバッファ回路装置の一例を示す回路図である。
【図２】本発明に係るバッファ回路装置の原理構成を概略的に示すブロック図である。
【図３】本発明に係るバッファ回路装置の第１実施例を示す回路図である。
【図４】本発明に係るバッファ回路装置の第２実施例を示す回路図である。
【図５】本発明に係るバッファ回路装置の第３実施例を示す回路図である。
【図６】本発明に係るバッファ回路装置の第４実施例を概略的に示すブロック図である。
【図７】本発明に係るバッファ回路装置の第５実施例を概略的に示すブロック図である。
【図８】本発明に係るバッファ回路装置の第６実施例を概略的に示すブロック図である。
【符号の説明】
１，１００…バッファ回路装置（バッファ）
２…次段回路
１１…バッファ回路
１２…コモンモードレベル発生回路
１３…コモンモード電圧検出回路
１４…バイアス調整回路
ｉｎ，／ｉｎ；ＩＮ，／ＩＮ…入力信号（差動入力信号）
ｏｕｔ，／ｏｕｔ；ＯＵＴ，／ＯＵＴ…出力信号（差動出力信号）
Ｖdd…高電位電源線（高電位電源電圧）
Ｖss…低電位電源線（低電位電源電圧）
Claims (11)
- 差動の入力信号を受け取って差動の出力信号を出力するバッファ回路装置であって、
前記入力信号を受け取って前記出力信号を出力するバッファ回路、
前記出力信号が供給される次段回路の入力信号のコモンモード電圧として所定レベルの第１コモンモード電圧を発生するコモンモードレベル発生回路、
前記次段回路の出力信号の第２コモンモード電圧を検出するコモンモード電圧検出回路、および、
前記第１コモンモード電圧と前記第２コモンモード電圧との比較結果に応じたバイアス電圧を前記バッファ回路へ出力するバイアス電圧調整回路を備えることを特徴とするバッファ回路装置。 - 差動の入力信号を受け取って差動の出力信号を出力するバッファ回路装置であって、
前記入力信号を受け取って前記出力信号を出力するバッファ回路、
前記出力信号が供給される次段回路の入力信号のコモンモード電圧として所定レベルの第１コモンモード電圧を発生するコモンモードレベル発生回路、
所定の信号の第２コモンモード電圧を検出するコモンモード電圧検出回路、および、
前記第１コモンモード電圧と前記第２コモンモード電圧との比較結果に応じたバイアス電圧を前記バッファ回路へ出力するバイアス電圧調整回路を備え、
前記コモンモードレベル発生回路は、前記次段回路に従ったレプリカ回路を備えることを特徴とするバッファ回路装置。 - 請求項２に記載のバッファ回路装置において、
前記所定の信号は、前記バッファ回路の出力信号であることを特徴とするバッファ回路装置。 - 請求項１〜３のいずれか１項に記載のバッファ回路装置において、
前記コモンモード電圧検出回路は、前記第１コモンモード電圧と前記第２コモンモード電圧とを処理して前記バイアス電圧調整回路に出力することを特徴とするバッファ回路装置。 - 請求項２または３に記載のバッファ回路装置において、
前記レプリカ回路は、前記次段回路の全体に対応した構成となっていることを特徴とするバッファ回路装置。 - 請求項２または３に記載のバッファ回路装置において、
前記レプリカ回路は、前記次段回路の一部に対応した構成となっていることを特徴とするバッファ回路装置。 - 請求項１〜６のいずれか１項に記載のバッファ回路装置において、
前記コモンモードレベル発生回路は、定電圧源を備えることを特徴とするバッファ回路装置。 - 請求項１〜６のいずれか１項に記載のバッファ回路装置において、
前記コモンモードレベル発生回路は、高電位電源線と低電位電源線との間に接続された複数の抵抗素子を備え、該抵抗素子により分圧された所定のレベルを発生することを特徴とするバッファ回路装置。 - 請求項１〜８のいずれか１項に記載のバッファ回路装置において、
前記コモンモード電圧検出回路は、入力される差動信号を合成する第１および第２の抵抗素子、および、前記コモンモードレベル発生回路の出力に直列に接続された第３の抵抗素子を備えることを特徴とするバッファ回路装置。 - 請求項９に記載のバッファ回路装置において、
前記コモンモード電圧検出回路は、さらに、前記第１および第２の抵抗素子の共通接続ノードと所定の電源線との間に接続された第１の容量素子、および、前記第３の抵抗素子の出力ノードと該所定の電源線との間に接続された第２の容量素子を備えることを特徴とするバッファ回路装置。 - 請求項９または１０に記載のバッファ回路装置において、
前記バイアス電圧調整回路は、前記第１および第２の抵抗素子の共通接続ノード、並びに、前記第３の抵抗素子の出力ノードを入力とするコンパレータであることを特徴とするバッファ回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002336794A JP3976665B2 (ja) | 2002-11-20 | 2002-11-20 | バッファ回路装置 |
| US10/716,533 US7098699B2 (en) | 2002-11-20 | 2003-11-20 | Buffer circuit device supplying a common mode voltage applicable to a next-stage circuit receiving output signals of the buffer circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002336794A JP3976665B2 (ja) | 2002-11-20 | 2002-11-20 | バッファ回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004172980A JP2004172980A (ja) | 2004-06-17 |
| JP3976665B2 true JP3976665B2 (ja) | 2007-09-19 |
Family
ID=32321817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002336794A Expired - Fee Related JP3976665B2 (ja) | 2002-11-20 | 2002-11-20 | バッファ回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7098699B2 (ja) |
| JP (1) | JP3976665B2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3874733B2 (ja) * | 2003-02-28 | 2007-01-31 | 富士通株式会社 | 高速入力信号の受信回路 |
| JP3792207B2 (ja) * | 2003-03-25 | 2006-07-05 | 沖電気工業株式会社 | 電流駆動型差動ドライバ及び電流駆動型差動ドライバを用いたデータ送信方法 |
| KR100555571B1 (ko) | 2004-09-07 | 2006-03-03 | 삼성전자주식회사 | 반도체 장치의 송신기 |
| DE102005007579A1 (de) * | 2005-02-18 | 2006-08-24 | Infineon Technologies Ag | Empfängerschaltung |
| GB2424773A (en) * | 2005-03-31 | 2006-10-04 | Seiko Epson Corp | A sense amplifier with a common-gate input stage |
| JP4923442B2 (ja) * | 2005-06-06 | 2012-04-25 | ソニー株式会社 | 差動信号伝送回路および差動信号伝送装置 |
| WO2006133731A1 (en) * | 2005-06-17 | 2006-12-21 | Freescale Semiconductor, Inc. | Twisted pair communication system, apparatus and method therefor |
| JP4527780B2 (ja) | 2005-09-16 | 2010-08-18 | 富士通株式会社 | コモンモード電圧制御装置 |
| US7425847B2 (en) * | 2006-02-03 | 2008-09-16 | Micron Technology, Inc. | Input buffer with optimal biasing and method thereof |
| JP4806289B2 (ja) * | 2006-05-09 | 2011-11-02 | 川崎マイクロエレクトロニクス株式会社 | 入力バッファ |
| KR100770445B1 (ko) * | 2006-08-09 | 2007-10-26 | 삼성전기주식회사 | Ｃｍｌ 씨모스 컨버터 |
| US20080136464A1 (en) * | 2006-12-06 | 2008-06-12 | Electronics And Telecommunications Research Institute | Method of fabricating bipolar transistors and high-speed lvds driver with the bipolar transistors |
| EP2111646B1 (en) * | 2007-02-09 | 2018-05-02 | Intersil Americas LLC | Common-mode charge control in a pipelined charge- domain signal- processing circuit |
| GB0702628D0 (en) * | 2007-02-09 | 2007-03-21 | Texas Instruments Ltd | Clock correction circuit |
| WO2008102450A1 (ja) | 2007-02-22 | 2008-08-28 | Fujitsu Limited | 入出力回路装置 |
| WO2009031404A1 (ja) * | 2007-09-04 | 2009-03-12 | Advantest Corporation | 伝送回路、送信器、受信器、および、試験装置 |
| US7619448B2 (en) | 2007-12-17 | 2009-11-17 | Omnivision Technologies, Inc. | Replica bias circuit for high speed low voltage common mode driver |
| US7795931B2 (en) * | 2007-12-17 | 2010-09-14 | Seiko Epson Corporation | Operational comparator, differential output circuit, and semiconductor integrated circuit |
| US7821300B2 (en) * | 2008-12-03 | 2010-10-26 | International Business Machines Corporation | System and method for converting between CML signal logic families |
| JP2012195454A (ja) * | 2011-03-16 | 2012-10-11 | Ricoh Co Ltd | 半導体装置 |
| US20130057319A1 (en) * | 2011-09-06 | 2013-03-07 | Xin Liu | Method and circuit for precisely controlling amplitude of current-mode logic output driver for high-speed serial interface |
| JP2013077962A (ja) * | 2011-09-30 | 2013-04-25 | Renesas Electronics Corp | 論理回路、半導体集積回路 |
| KR101895469B1 (ko) | 2012-05-18 | 2018-09-05 | 삼성전자주식회사 | 입력 버퍼 |
| US9075422B2 (en) * | 2012-05-31 | 2015-07-07 | Nxp B.V. | Voltage regulator circuit with adaptive current limit and method for operating the voltage regulator circuit |
| CN103916119B (zh) * | 2012-12-31 | 2017-09-22 | 联想(北京)有限公司 | 一种连接电路和电子设备 |
| US9524763B2 (en) | 2014-06-12 | 2016-12-20 | Qualcomm Incorporated | Source-synchronous data transmission with non-uniform interface topology |
| CN116938222B (zh) * | 2023-09-15 | 2024-01-09 | 芯潮流(珠海)科技有限公司 | 补偿校准电路、输出驱动器及电子设备 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940003406B1 (ko) * | 1991-06-12 | 1994-04-21 | 삼성전자 주식회사 | 내부 전원전압 발생회로 |
| US5613233A (en) * | 1994-09-30 | 1997-03-18 | Rockwell International Corp. | Apparatus with distortion cancelling feedback signal |
| JP3361021B2 (ja) * | 1996-12-16 | 2003-01-07 | 株式会社東芝 | フィルタ回路 |
| US5838200A (en) * | 1997-06-06 | 1998-11-17 | National Semiconductor Corporation | Differential amplifier with switched capacitor common mode feedback |
| US6107882A (en) * | 1997-12-11 | 2000-08-22 | Lucent Technologies Inc. | Amplifier having improved common mode voltage range |
| JP3948849B2 (ja) | 1998-12-25 | 2007-07-25 | 富士通株式会社 | レシーバ回路および信号伝送システム |
| TW440767B (en) | 1998-06-02 | 2001-06-16 | Fujitsu Ltd | Method of and apparatus for correctly transmitting signals at high speed without waveform distortion |
| US6081162A (en) * | 1999-06-17 | 2000-06-27 | Intel Corporation | Robust method and apparatus for providing a digital single-ended output from a differential input |
| EP1168603A1 (en) * | 2000-06-26 | 2002-01-02 | STMicroelectronics S.r.l. | Switched-capacitor, fully-differential operational amplifier with high switching frequency |
| US6784744B2 (en) * | 2001-09-27 | 2004-08-31 | Powerq Technologies, Inc. | Amplifier circuits and methods |
| US6617888B2 (en) * | 2002-01-02 | 2003-09-09 | Intel Corporation | Low supply voltage differential signal driver |
-
2002
- 2002-11-20 JP JP2002336794A patent/JP3976665B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-20 US US10/716,533 patent/US7098699B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040100838A1 (en) | 2004-05-27 |
| US7098699B2 (en) | 2006-08-29 |
| JP2004172980A (ja) | 2004-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3976665B2 (ja) | バッファ回路装置 | |
| US5740115A (en) | Semiconductor memory device | |
| US7038962B2 (en) | Semiconductor integrated circuit | |
| US10581419B2 (en) | Skew detection circuit and input circuit using the same | |
| JP3789387B2 (ja) | クロック復元回路 | |
| US20060049852A1 (en) | Sense amplifier with low common mode differential input signal | |
| KR100307637B1 (ko) | 부스팅 커패시터를 구비하는 입력버퍼 회로 | |
| US6327190B1 (en) | Complementary differential input buffer for a semiconductor memory device | |
| KR100416625B1 (ko) | 기준전압 변동을 감소시키는 차동 타입의 입출력 버퍼 | |
| GB2258330A (en) | Address transition detector for semiconductor memory device | |
| JP4109998B2 (ja) | スイッチングポイント感知回路及びそれを用いた半導体装置 | |
| US6972601B2 (en) | Sense amplifier having synchronous reset or asynchronous reset capability | |
| US6803792B2 (en) | Input buffer circuit with constant response speed of output inversion | |
| US6836155B2 (en) | Current sense amplifier | |
| US6741121B2 (en) | Differential amplifier common mode noise compensation | |
| JP4015319B2 (ja) | 定電流発生回路および差動増幅回路 | |
| US5907251A (en) | Low voltage swing capacitive bus driver device | |
| KR19980084077A (ko) | 반도체소자의 읽기회로 | |
| JP2011259062A (ja) | 半導体装置 | |
| US8436655B2 (en) | Voltage level shift circuit and semiconductor device | |
| US7825692B2 (en) | Semiconductor memory device and output drive circuit thereof | |
| US20050007174A1 (en) | Output circuit and semiconductor integrated circuit incorporating it therein | |
| JP4027215B2 (ja) | クロック復元回路 | |
| US7064586B2 (en) | Input buffer circuit including reference voltage monitoring circuit | |
| US6501302B1 (en) | Single-input/dual-output sense amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070619 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140629 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |