[go: up one dir, main page]

JP7124987B2 - 高周波パッケージの製造方法 - Google Patents

高周波パッケージの製造方法 Download PDF

Info

Publication number
JP7124987B2
JP7124987B2 JP2022502116A JP2022502116A JP7124987B2 JP 7124987 B2 JP7124987 B2 JP 7124987B2 JP 2022502116 A JP2022502116 A JP 2022502116A JP 2022502116 A JP2022502116 A JP 2022502116A JP 7124987 B2 JP7124987 B2 JP 7124987B2
Authority
JP
Japan
Prior art keywords
lead
frame
frequency package
manufacturing
signal pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022502116A
Other languages
English (en)
Other versions
JPWO2022024289A1 (ja
Inventor
博正 田野辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of JPWO2022024289A1 publication Critical patent/JPWO2022024289A1/ja
Application granted granted Critical
Publication of JP7124987B2 publication Critical patent/JP7124987B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026—Coplanar striplines [CPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4279—Radio frequency signal propagation aspects of the electrical connection, high frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、差動コプレーナ線路を備える高周波パッケージの製造方法に関する。
デジタルコヒーレント光伝送をはじめとする、高速差動信号を処理するデバイスにおいて、２つの接地線を互いに隣り合う２つの信号線を挟んで配置した差動コプレーナ線路を備えた、高周波信号デバイス用パッケージが用いられている。差動コプレーナ線路においては、プリント基板から半導体チップに至るまで、接地線と信号線との間や隣り合う２つの信号線の間におけるインピーダンス整合などを、適切に高周波設計することが重要となる。
特許第４９３４７３３号公報
Implementation Agreement for Integrated Dual Polarization Intradyne Coherent Receivers, IA # OIF-DPC-RX-01.2, November 14, 2013. Chang Fei Yee, "Key high-speed connector layout techniques",［令和０２年７月１０日検索］、（https://www.edn.com/key-high-speed-connector-layout-techniques/）。
しかしながら、「Optical Internetworking Forum」などをはじめとする標準化団体により、半導体チップを保持し、プリント基板に実装される高周波信号デバイス用パッケージが満たすべき、はんだ実装されるリードピンのサイズや位置は決められており、自由に、各リードピンの間隔や形状を決定することができない。非特許文献１に示されているように、高周波リードピンの形状が規定されており（図５参照）、高周波特性を向上させるために必要となるシグナル（＋），（－）リード間のピッチ変更を許していない。このように、高速信号の伝送における高周波設計の自由度は低いため、２つの信号線の間の差動伝送路としての電磁的結合が、適切に設定できないという問題があった。
例えば、特許文献１には、図６に示すように、２つの入力ポート４０２ａ，４０２ｂから入力された光信号に対して光信号処理を行う光回路４０１を搭載し、ＤＣ端子４０３，出力端子４０４を備える光受信モジュール４００が示されているが、この技術では、高周波リードピンを複数本備える光受信モジュールにおいて、高周波特性を左右する高周波リードピンの構造の詳細は開示されていない。また、非特許文献２では、リードピンの３次元形状が示されているが（図７参照）、プリント基板上のメタルパッドのピッチ間隔と、リードピンの間隔が当接面から全て同等になっていると想定される。空気に露出した箇所ではハイインピーダンスになるため、２本のシグナルリードピンを途中からでもできるだけ近接させたいが、このような構造が具体的に示されておらず、何ら言及されていない。
このため、高周波パッケージでは、２つの信号線に接続する２つの信号リードピンの間隔を、信号線との接続端から、実装基板との接続端にかけて、徐々に広がる状態とすることが、良好な高周波設計につながる。しかしながら、このようなリードピンの構成を実現する効率的なパッケージ製造方法が明らかになっていないという問題がある。
本発明は、以上のような問題点を解消するためになされたものであり、リードピンの間隔を変更する、効率的な高周波パッケージの製造方法の提供を目的とする。
本発明に係る高周波パッケージの製造方法は、絶縁層と導体層とを交互に積層した基板と、基板の表面に形成された第１差動コプレーナ線路と、基板の実装面の側の裏面に形成され、第１差動コプレーナ線路に接続する第２差動コプレーナ線路と、基板の裏面の側に配置され、第２差動コプレーナ線路の第１信号線に接続する第１信号パッドと、基板の裏面の側に配置され、第２差動コプレーナ線路の第２信号線に接続する第２信号パッドと、基板の裏面の側に配置され、第２差動コプレーナ線路の２つの接地線に接続された２つの接地パッドとを備えるパッケージ本体を用意する第１工程と、板状の第１フレームと第１リードおよび第２リードを備え、第１リードおよび第２リードの各々は、第１フレームの面が含まれる平面上で延在する直線部分と、第１フレームの面が含まれる平面から離れる方向に屈曲する屈曲部と、屈曲部の先の先端部とを有し、第１リードの先端部と第２リードの先端部との間隔が、第１信号パッドと第２信号パッドとの間隔とされた第１リードフレームを用意する第２工程と、第２フレームと２つの第３リードを備え、２つの第３リードの各々は、第２フレームの面が含まれる平面上で延在する直線部分と、第２フレームの面が含まれる平面から離れる方向に屈曲する屈曲部と、屈曲部の先の先端部とを有し、２つの第３リードの先端部の各々の間隔が、２つの接地パッドの間隔とされた第２リードフレームを用意する第３工程と、第１リードフレームの第１リードの先端部を第１信号パッドに接続し、第２リードの先端部を第２信号パッドに接続し、第２リードフレームの第３リードの先端部を接地パッドに接続する第４工程と、第４工程の後で、第１リードおよび第２リードより第１フレームを分離し、第３リードより第２フレームを分離する第５工程と、第５工程の後で、第１リードの直線部分と第２リードの直線部分との間隔を調整する第６工程と、第６工程の後で、第１リード、第２リード、および第３リードの長さを揃える第７工程とを備える。
以上説明したように、本発明によれば、第１リードフレームの第１リードの先端部を第１信号パッドに接続し、第２リードの先端部を第２信号パッドに接続した後で、第１リードの直線部分と第２リードの直線部分との間隔を調整するので、リードピンの間隔を変更する、効率的な高周波パッケージの製造方法が提供できる。
図１Ａは、本発明の実施の形態１に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図１Ｂは、本発明の実施の形態１に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図１Ｃは、本発明の実施の形態１に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図１Ｄは、本発明の実施の形態１に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図１Ｅは、本発明の実施の形態１に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す側面図である。 図１Ｆは、本発明の実施の形態１に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図１Ｇは、本発明の実施の形態１に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図１Ｈは、本発明の実施の形態１に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図１Ｉは、本発明の実施の形態１に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図１Ｊは、本発明の実施の形態１に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図１Ｋは、本発明の実施の形態１に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図１Ｌは、本発明の実施の形態１に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図１Ｍは、本発明の実施の形態１に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図１Ｎは、本発明の実施の形態１に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図１Ｏは、本発明の実施の形態１に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図１Ｐは、本発明の実施の形態１に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図２Ａは、本発明の実施の形態２に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図２Ｂは、本発明の実施の形態２に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図２Ｃは、本発明の実施の形態２に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図２Ｄは、本発明の実施の形態２に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図３Ａは、本発明の実施の形態３に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図３Ｂは、本発明の実施の形態３に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図３Ｃは、本発明の実施の形態３に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図４Ａは、本発明の実施の形態４に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図４Ｂは、本発明の実施の形態４に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図４Ｃは、本発明の実施の形態４に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図４Ｄは、本発明の実施の形態４に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図４Ｅは、本発明の実施の形態４に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図４Ｆは、本発明の実施の形態４に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図４Ｇは、本発明の実施の形態４に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図４Ｈは、本発明の実施の形態４に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図４Ｉは、本発明の実施の形態４に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図４Ｊは、本発明の実施の形態４に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図４Ｋは、本発明の実施の形態４に係る高周波パッケージの製造方法を説明するための途中工程の高周波パッケージの状態を示す斜視図である。 図５は、従来の高周波パッケージの構成を示す説明図である。 図６は、従来の光受信モジュールの構成を示す構成図である。 図７は、従来の高周波パッケージの一部構成を示す斜視図である。
以下、本発明の実施の形態に係る高周波パッケージの製造方法について説明する。
［実施の形態１］
はじめに、本発明の実施の形態１に係る高周波パッケージの製造方法について、図１Ａ～図１Ｐを参照して説明する。
まず、図１Ａ、図１Ｂに示すように、パッケージ本体１００を用意する（第１工程）。パッケージ本体１００は、絶縁層と導体層とを交互に積層した基板１０１と、基板１０１の表面に形成された第１差動コプレーナ線路１０２と、基板１０１の実装面の側の裏面に形成され、第１差動コプレーナ線路１０２に接続する第２差動コプレーナ線路１０３とを備える。なお、図１Ｂは、パッケージ本体１００（基板１０１）の実装面の側を示している。また、パッケージ本体１００（基板１０１）には、パッケージ本体１００の一部と、これらが実装される実装基板との間の距離を一定とするための、スペーサ１０７が設けられている。
また、パッケージ本体１００は、第１信号パッド１０４、第２信号パッド１０５、および２つの接地パッド１０６を備える。第１信号パッド１０４は、基板１０１の裏面（実装面）の側に配置され、第２差動コプレーナ線路１０３の第１信号線に接続する。第２信号パッド１０５は、基板１０１の裏面の側に配置され、第２差動コプレーナ線路１０３の第２信号線に接続する。また、第１信号パッド１０４と第２信号パッド１０５とは、パッケージ本体１００の中心側から端部側にかけて、間隔が徐々に広がっている。２つの接地パッド１０６の各々は、基板１０１の裏面の側に配置され、第２差動コプレーナ線路１０３の２つの接地線に接続する。
次に、図１Ｃ，図１Ｄ，図１Ｅに示すように、第１リードフレーム１１０を用意し（第２工程）、第２リードフレーム１１２を用意する（第３工程）。
第１リードフレーム１１０は、板状の第１フレーム１１１と第１リード１１４および第２リード１１５を備える。第１リード１１４および第２リード１１５の各々は、第１フレーム１１１の面が含まれる平面上で延在する直線部分と、第１フレーム１１１の面が含まれる平面から離れる方向に屈曲する屈曲部１１４ａ，屈曲部１１５ａと、屈曲部１１４ａ，屈曲部１１５ａの先の先端部１１４ｂ，先端部１１５ｂとを有する。また、第１リード１１４の先端部１１４ｂと第２リード１１５の先端部１１５ｂとの間隔は、第１信号パッド１０４と第２信号パッド１０５との間隔とされている。なお、第１信号パッド１０４と第２信号パッド１０５との間隔は、互いに隣り合う第１信号パッド１０４と接地パッド１０６との間隔、および互いに隣り合う第２信号パッド１０５と接地パッド１０６との間隔より狭くされている。
また、実施の形態１では、第１リードフレーム１１０は、第１リード１１４と第２リード１１５との間隔が、各々の先端部１１４ｂ，先端部１１５ｂの側から第１フレーム１１１の側にかけて広くなる形状とされている。また、第１リード１１４および第２リード１１５の各々は、後工程で行う切断作業を容易にするため、直線部分の途中に厚さの薄い肉薄部１１４ｃおよび肉薄部１１５ｃを設けている。
第２リードフレーム１１２は、第２フレーム１１３と２つの第３リード１１６を備える。２つの第３リード１１６の各々は、第２フレーム１１３の面が含まれる平面上で延在する直線部分と、第２フレーム１１３の面が含まれる平面から離れる方向に屈曲する屈曲部１１６ａと、屈曲部１１６ａの先の先端部１１６ｂとを有する。また、２つの第３リード１１６の先端部１１６ｂの各々の間隔は、２つの接地パッド１０６の間隔とされている。なお、実施の形態１において、第２リードフレーム１１２は、２つの第３リード１１６の間隔が、各々の先端部１１６ｂの側から第２フレーム１１３の側にかけて同一の間隔の形状とされている。また、第３リード１１６は、後工程で行う切断作業を容易にするため、直線部分の途中に厚さの薄い肉薄部１１６ｃを設けている。
また、第１リードフレーム１１０と第２リードフレーム１１２とを、所定の位置に配置して重ねる。この際、屈曲部から所定の長さの直線部分の領域１１７において、各リードの底面の位置を一致させる。領域１１７は、後工程における基準面として用いることができる。
次に、図１Ｆ、図１Ｇに示すように、第１リードフレーム１１０の第１リード１１４の先端部１１４ｂを第１信号パッド１０４に接続し、第２リード１１５の先端部１１５ｂを第２信号パッド１０５に接続し、第２リードフレーム１１２の第３リード１１６の先端部１１６ｂを接地パッド１０６に接続する（第４工程）。例えば、銀ろうなどを用いたろう付けにより、上述した接続を実施することができる。なお、実施の形態１において、パッケージ本体１００の端部から中心側にかけて、間隔が徐々に狭くなっている。この状態と同様に、第１リード１１４と第２リード１１５との間隔が、各々の先端部１１４ｂ，先端部１１５ｂにかけて、間隔が徐々に狭くなっている。
上述した第４工程の後で、第１リード１１４および第２リード１１５より第１フレーム１１１を分離し、第３リード１１６より第２フレーム１１３を分離する（第５工程）。例えば、図１Ｈに示すように、各リードの直線部分の途中の厚さの薄い肉薄部を、切断刃１１８を用いて一度に切断し、各リードを所定の長さにする。切断の後において、図１Ｉに示すように、第１リード１１４および第２リード１１５の仕上がり形状と、第３リード１１６の仕上がり形状とは、異なっている。第１リード１１４と第２リード１１５との間隔は、図１Ｉ中に点線の楕円で示す切断端から、各々の屈曲部にかけて徐々に変化して狭くなっている。
次に、第５工程の後で、第１リード１１４の直線部分と第２リード１１５の直線部分との間隔を調整する（第６工程）。まず、図１Ｊに示すように、パッケージ本体１００の実装面の側に、保持治具１２１を固定する。次に、図１Ｋ，図１Ｌ，図１Ｍに示すように、リード形状変更治具１２２を用い、第１リード１１４の直線部分と第２リード１１５の直線部分との間隔を調整する。
リード形状変更治具１２２は、基部１２２ａと、基部１２２ａの上に設けられた突起部１２２ｂ，突起部１２２ｃとを備える。突起部１２２ｂおよび突起部１２２ｃの各々は、平面視で各リードと同様の方向に延在する短冊状の形状とされている。また、突起部１２２ｂおよび突起部１２２ｃの各々は、上部から下部（基部１２２ａの側）にかけて、幅が徐々に広がる断面形状を有している。突起部１２２ｂおよび突起部１２２ｃの各々は、互いの間隔が徐々に狭くなるように、上部から下部にかけて幅が徐々に広がっている。また突起部１２２ｂと突起部１２２ｃとの間隔は、基部１２２ａの側の所定の部分は、均一とされている。
第１リード１１４および第２リード１１５を、突起部１２２ｂおよび突起部１２２ｃの間に配置し、保持治具１２１を固定したパッケージ本体１００をリード形状変更治具１２２の基部１２２ａの側に鉛直方向にスライドさせる。これにより、第１リード１１４および第２リード１１５が、徐々に狭くなる突起部１２２ｂおよび突起部１２２ｃの間隔に沿って変形し、第１リード１１４および第２リード１１５の間隔が、徐々に変化する（狭くなる）。
全てのリードが、基部１２２ａの上面に到達すると、第１リード１１４の直線部分と第２リード１１５の直線部分との間隔が、全域にわたって等しくなる（ピッチが揃う）。また、全てのリードが、基部１２２ａの上面に到達したら、この状態を保持し、この状態で、上部から押し当て治具１２３を押し付ける。この後、全ての治具を取り外す。これによって、図１Ｎに示すように、第１リード１１４および第２リード１１５の、基板１０１の平面方向の高さ位置を揃えることができる。
次に、第１リード１１４、第２リード１１５、および第３リード１１６の長さを揃える（第７工程）。例えば、図１Ｏに示すように、切断刃１１８を用いて各リードを一度に切断し、図１Ｐに示すように、第１リード１１４、第２リード１１５、および第３リード１１６の長さを揃える。
完成すると、グランドリードピンとなる第３リード１１６、シグナルリードピンとなる第１リード１１４、第２リード１１５のピッチが揃った、高周波パッケージが得られる。パッケージ本体内の差動信号線路のピッチが狭いにもかかわらず、上述した実施の形態１に係る製造方法によって差動シグナルリードピンのピッチ幅をそれより広くすることを可能にしている。これによって、全てのリードピンのピッチが揃い、パッケージのボード実装時における生産性の向上に寄与することを可能にしている。
［実施の形態２］
次に、本発明の実施の形態２に係る高周波パッケージの製造方法について、図２Ａ～図２Ｄを参照して説明する。
まず、実施の形態１と同様に、図１Ａ、図１Ｂを用いて説明したように、パッケージ本体１００を用意する（第１工程）。次に、図１Ｃ，図１Ｄ，図１Ｅを用いて説明したように、第１リードフレーム１１０を用意し（第２工程）、第２リードフレーム１１２を用意する（第３工程）。
次に、図１Ｆ、図１Ｇを用いて説明したように、第１リードフレーム１１０の第１リード１１４の先端部１１４ｂを第１信号パッド１０４に接続し、第２リード１１５の先端部１１５ｂを第２信号パッド１０５に接続し、第２リードフレーム１１２の第３リード１１６の先端部１１６ｂを接地パッド１０６に接続する（第４工程）。
上述した第４工程の後で、前述した実施の形態１と同様にすることで、第１リード１１４および第２リード１１５より第１フレーム１１１を分離し、第３リード１１６より第２フレーム１１３を分離する（第５工程）。
次に、第５工程の後で、第１リード１１４の直線部分と第２リード１１５の直線部分との間隔を調整する（第６工程）。まず、図２Ａに示すように、リード形状変更治具１３１を用意する。実施の形態２では、パッケージ本体１００を、リード形状変更治具１３１の表面上で、所定の方向にスライドさせることで、第１リード１１４の直線部分と第２リード１１５の直線部分との間隔を調整する。
リード形状変更治具１３１は、基部１３１ａと、基部１３１ａの上面の両端に設けられたガイド１３１ｂと、基部１３１ａの上面に、整列して設けられた複数の突起１３１ｃとを備える。２つのガイド１３１ｂの間隔は、外側に配置されている２つの第３リード１１６の各々の外側の間の幅と同一にされている。
また、複数の突起１３１ｃは、平面視の形状が、パッケージ本体１００をスライドさせる方向（スライド方向）を長辺とする長方形とされている。また、隣り合う突起１３１ｃの間隔は、各リードの幅と同じ寸法とされている。また、複数の突起１３１ｃの配列方向の幅は、各リードの屈曲部が配置されている間隔と等しくされている。
まず、図２Ｂに示すように、複数の突起１３１ｃが設けられている基部１３１ａの上面に、パッケージ本体１００を搭載する。このとき、基板１０１の実装面に設けられている各パッドの配列方向を、スライド方向に対して垂直な状態とする。また、複数の突起１３１ｃの一端側において、隣り合う突起１３１ｃの間に、各リードの屈曲部を嵌合させる。
上述したように、基部１３１ａの上面に、パッケージ本体１００を搭載したら、パッケージ本体１００をスライド方向にスライドさせる（図２Ｃ）。このスライドにより、第１リード１１４および第２リード１１５の間隔が、徐々に変化する（狭くなる）。各リードの切断端を、複数の突起１３１ｃの中央部にまで移動させ、この後、リード形状変更治具１３１を取り外すと、図２Ｄに示すように、第１リード１１４の直線部分と第２リード１１５の直線部分との間隔が、全域にわたって等しくなる（ピッチが揃う）。
この後、前述した実施の形態１と同様に、第１リード１１４、第２リード１１５、および第３リード１１６の長さを揃える（第７工程）。完成すると、グランドリードピンとなる第３リード１１６、シグナルリードピンとなる第１リード１１４、第２リード１１５のピッチが揃った、高周波パッケージが得られる。実施の形態２では、スライド型のリード形状変更治具を用いて、差動シグナルリードピンのピッチを修正加工するところに特徴がある。
パッケージ本体内の差動信号線路のピッチが狭いにもかかわらず、上述した実施の形態２に係る製造方法によって差動シグナルリードピンのピッチ幅をそれより広くすることを可能にしている。これによって、全てのリードピンのピッチが揃い、パッケージのボード実装時における生産性の向上に寄与することを可能にしている。
［実施の形態３］
次に、本発明の実施の形態３に係る高周波パッケージの製造方法について、図３Ａ～図３Ｃを参照して説明する。
まず、実施の形態１と同様に、図１Ａ、図１Ｂを用いて説明したように、パッケージ本体１００を用意する（第１工程）。次に、図１Ｃ，図１Ｄ，図１Ｅを用いて説明したように、第１リードフレーム１１０を用意し（第２工程）、第２リードフレーム１１２を用意する（第３工程）。
次に、図１Ｆ、図１Ｇを用いて説明したように、第１リードフレーム１１０の第１リード１１４の先端部１１４ｂを第１信号パッド１０４に接続し、第２リード１１５の先端部１１５ｂを第２信号パッド１０５に接続し、第２リードフレーム１１２の第３リード１１６の先端部１１６ｂを接地パッド１０６に接続する（第４工程）。
上述した第４工程の後で、前述した実施の形態１と同様にすることで、第１リード１１４および第２リード１１５より第１フレーム１１１を分離し、第３リード１１６より第２フレーム１１３を分離する（第５工程）。
次に、第５工程の後で、第１リード１１４の直線部分と第２リード１１５の直線部分との間隔を調整する（第６工程）。まず、図３Ａに示すように、回転型のリード形状変更治具１４１を用意する。実施の形態３では、パッケージ本体１００を、円柱形状のリード形状変更治具１４１を軸中心に回転させることで、相対的にリード形状変更治具１４１の外周面上で回転方向にパッケージ本体１００をスライドさせ、第１リード１１４の直線部分と第２リード１１５の直線部分との間隔を調整する。
リード形状変更治具１４１は、円柱形状の本体１４１ａと、本体１４１ａの外周面に形成された複数の溝１４１ｂとを備える。複数の溝１４１ｂは、周方向に延在し、溝幅が、各リードの幅と同じ寸法とされている。また、隣り合う溝１４１ｂの間隔が、各リードの屈曲部が配置されている間隔と等しくされている。
まず、図３Ａに示すように、リード形状変更治具１４１の、複数の溝１４１ｂが形成されている周面に、パッケージ本体１００を搭載する。このとき、基板１０１の実装面に設けられている各パッドの配列方向を、周面の周方向（スライド方向）に対して垂直な状態とする。また、対応する溝１４１ｂに、各リードの屈曲部を嵌合させる。
上述したように、基部１３１ａの上面に、リード形状変更治具１４１の周面に、パッケージ本体１００を搭載したら、リード形状変更治具１４１（本体１４１ａ）を軸中心に回転させる。この回転により、各リードの溝１４１ｂに嵌合している箇所を、各リードの屈曲部から切断端の方向に移動させる。この回転による嵌合箇所の移動により、第１リード１１４および第２リード１１５の間隔が、徐々に変化する（狭くなる）。図３Ｂに示すように、各リードの切断端を、対応する溝１４１ｂに嵌合する状態とし、この後、リード形状変更治具１４１を取り外すと、図３Ｃに示すように、第１リード１１４の直線部分と第２リード１１５の直線部分との間隔が、全域にわたって等しくなる（ピッチが揃う）。
この後、前述した実施の形態１と同様に、第１リード１１４、第２リード１１５、および第３リード１１６の長さを揃える（第７工程）。完成すると、グランドリードピンとなる第３リード１１６、シグナルリードピンとなる第１リード１１４、第２リード１１５のピッチが揃った、高周波パッケージが得られる。実施の形態３では、スライド型のリード形状変更治具を用いて、差動シグナルリードピンのピッチを修正加工するところに特徴がある。
パッケージ本体内の差動信号線路のピッチが狭いにもかかわらず、上述した実施の形態３に係る製造方法によって差動シグナルリードピンのピッチ幅をそれより広くすることを可能にしている。これによって、全てのリードピンのピッチが揃い、パッケージのボード実装時における生産性の向上に寄与することを可能にしている。
［実施の形態４］
次に、本発明の実施の形態４に係る高周波パッケージの製造方法について、図４Ａ～図４Ｋを参照して説明する。
まず、図４Ａに示すように、パッケージ本体１００ａを用意する（第１工程）。パッケージ本体１００ａは、絶縁体から構成された基板１０１と、基板１０１の表面に形成された第１差動コプレーナ線路１０２と、基板１０１の実装面の側の裏面に形成され、第１差動コプレーナ線路１０２に接続する第２差動コプレーナ線路１０３とを備える。なお、図１Ｂは、パッケージ本体１００ａ（基板１０１）の実装面の側を示している。また、パッケージ本体１００ａ（基板１０１）には、パッケージ本体１００の一部と、これらが実装される実装基板との間の距離を一定とするための、スペーサ１０７が設けられている。
また、パッケージ本体１００ａは、第１信号パッド２０４、第２信号パッド２０５、および２つの接地パッド１０６を備える。第１信号パッド２０４は、基板１０１の裏面（実装面）の側に配置され、第２差動コプレーナ線路１０３の第１信号線に接続する。第２信号パッド２０５は、基板１０１の裏面の側に配置され、第２差動コプレーナ線路１０３の第２信号線に接続する。また、第１信号パッド２０４と第２信号パッド２０５とは、パッケージ本体１００ａの中心側から端部側にかけて、同一の間隔とされている。２つの接地パッド１０６の各々は、基板１０１の裏面の側に配置され、第２差動コプレーナ線路１０３の２つの接地線に接続する。
次に、図４Ｂ，図４Ｃに示すように、第１リードフレーム２１０を用意し（第２工程）、第２リードフレーム１１２を用意する（第３工程）。第２リードフレーム１１２は、前述した実施の形態１と同様であり、詳細な説明を省略する。
第１リードフレーム２１０は、板状の第１フレーム２１１と第１リード２１４および第２リード２１５を備える。第１リード２１４および第２リード２１５の各々は、第１フレーム２１１の面が含まれる平面上で延在する直線部分と、第１フレーム２１１の面が含まれる平面から離れる方向に屈曲する屈曲部２１４ａ，屈曲部２１５ａと、屈曲部２１４ａ，屈曲部２１５ａの先の先端部２１４ｂ，先端部２１５ｂとを有する。また、第１リード２１４の先端部２１４ｂと第２リード２１５の先端部２１５ｂとの間隔は、第１信号パッド２０４と第２信号パッド２０５との間隔とされている。なお、第１信号パッド２０４と第２信号パッド２０５との間隔は、互いに隣り合う第１信号パッド２０４と接地パッド１０６との間隔、および互いに隣り合う第２信号パッド２０５と接地パッド１０６との間隔より狭くされている。
また、実施の形態４では、第１リードフレーム２１０は、第１リード２１４と第２リード２１５との間隔が、各々の先端部２１４ｂ，先端部２１５ｂの側から第１フレーム２１１の側にかけて同一の間隔の形状とされている。また、第１リード２１４および第２リード２１５の各々は、後工程で行う切断作業を容易にするため、直線部分の途中に厚さの薄い肉薄部２１４ｃおよび肉薄部２１５ｃを設けている。
また、第１リードフレーム２１０と第２リードフレーム１１２とを、所定の位置に配置して重ねる。なお、実施の形態４においても、屈曲部から所定の長さの直線部分の領域において、各リードの底面の位置を一致させる。この領域は、後工程における基準面として用いることができる。
次に、第１リードフレーム２１０の第１リード２１４の先端部２１４ｂを第１信号パッド２０４に接続し、第２リード２１５の先端部２１５ｂを第２信号パッド２０５に接続し、第２リードフレーム１１２の第３リード１１６の先端部１１６ｂを接地パッド１０６に接続する（第４工程）。例えば、銀ろうなどを用いたろう付けにより、上述した接続を実施することができる。図４Ｄに、各リードフレームを接続した状態を示す。
上述した第４工程の後で、第１リード２１４および第２リード２１５より第１フレーム２１１を分離し、第３リード１１６より第２フレーム１１３を分離する（第５工程）。例えば、図４Ｅに示すように、各リードの直線部分の途中に厚さの薄い肉薄部を、切断刃１１８を用いて一度に切断し、各リードを所定の長さにする。切断の後において、実施の形態４では、第１リード２１４および第２リード２１５の仕上がり形状と、第３リード１１６の仕上がり形状とは、同様となっている。
次に、第５工程の後で、第１リード２１４の直線部分と第２リード２１５の直線部分との間隔を調整する（第６工程）。この調整では、図４Ｆに示すベース治具２０１と修正治具２０２とを用いる。ベース治具２０１は、修正治具２０２をスライドさせるためのガイド溝２０１ａと、ガイド溝２０１ａが形成されている領域を挟むように形成された第１ガイドレール２０１ｂと第２ガイドレール２０１ｃとを備える。また、第２ガイドレール２０１ｃには、第３リード１１６が嵌合される溝２０１ｄが設けられている。
一方、修正治具２０２は、ガイド溝２０１ａに嵌合するスライド突起２０２ａと、第１リード２１４と第２リード２１５との間隔を広げるための凸部２０２ｂを備える。凸部２０２ｂは、先端２０２ｃの側に行くほど幅が狭くなっている。
まず、図４Ｇに示すように、パッケージ本体１００ａの実装面の側に、ベース治具２０１を配置し、第１ガイドレール２０１ｂと第２ガイドレール２０１ｃとの間に、第１リード２１４および第２リード２１５を配置する。また、第１ガイドレール２０１ｂを挾むように、第１リード２１４と外側の第３リード１１６とを配置する。また、中央の第３リード１１６を、溝２０１ｄに嵌合する。
次いで、修正治具２０２のスライド突起２０２ａをガイド溝２０１ａに嵌合する。また、第１ガイドレール２０１ｂと第２ガイドレール２０１ｃとの間で、凸部２０２ｂの先端２０２ｃを、第１リード２１４と第２リード２１５との間に差し込む。この状態で、ガイド溝２０１ａにスライド突起２０２ａが嵌合している状態を維持し、修正治具２０２を各リードの切断端側から屈曲部の側にスライドさせる（図４Ｈ）。
上述した修正治具２０２のスライドにより、第１リード２１４と第２リード２１５との間に差し込まれた凸部２０２ｂが、第１リード２１４と第２リード２１５との間隔を拡張（調整）する。スライドさせた修正治具２０２が、パッケージ本体１００ａに到達すると、第１リード２１４の直線部分と第２リード２１５の直線部分との間隔が、全域にわたって広げられ、各リードの間隔が等しくなる（ピッチが揃う）。
実施の形態４では、上述したことにより各リードの間隔が等しくなると、第１リード２１４と第２リード２１５との直線部分の間隔が、第１信号パッド２０４と第２信号パッド２０５との間隔より広い状態となる（図４Ｉ）。
次に、第１リード２１４、第２リード２１５、および第３リード１１６の長さを揃える（第７工程）。例えば、図４Ｊに示すように、切断刃１１８を用いて各リードを一度に切断し、図４Ｋに示すように、第１リード２１４、第２リード２１５、および第３リード１１６の長さを揃える。
完成すると、グランドリードピンとなる第３リード１１６、シグナルリードピンとなる第１リード２１４、第２リード２１５のピッチが揃った、高周波パッケージが得られる。パッケージ本体内の差動信号線路のピッチが狭いにもかかわらず、上述した実施の形態４に係る製造方法によって差動シグナルリードピンのピッチ幅をそれより広くすることを可能にしている。これによって、全てのリードピンのピッチが揃い、パッケージのボード実装時における生産性の向上に寄与することを可能にしている。
以上に説明したように、本発明によれば、第１リードフレームの第１リードの先端部を第１信号パッドに接続し、第２リードの先端部を第２信号パッドに接続した後で、第１リードの直線部分と第２リードの直線部分との間隔を調整するので、リードピンの間隔を変更する、効率的な高周波パッケージの製造方法が提供できるようになる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
１００…パッケージ本体、１０１…基板、１０２…第１差動コプレーナ線路、１０３…第２差動コプレーナ線路、１０４…第１信号パッド、１０５…第２信号パッド、１０６…接地パッド、１０７…スペーサ、１１０…第１リードフレーム、１１１…第１フレーム、１１３…第２フレーム、１１４…第１リード、１１４ａ…屈曲部、１１４ｂ…先端部、１１４ｃ…肉薄部、１１５…第２リード、１１５ａ…屈曲部、１１５ｂ…先端部、１１５ｃ…肉薄部、１１６…第３リード、１１６ａ…屈曲部、１１６ｂ…先端部、１１６ｃ…肉薄部、１１７…領域、１１８…切断刃、１２１…保持治具、１２２…リード形状変更治具、１２２ａ…基部、１２２ｂ…突起部、１２２ｃ…突起部、１２３…押し当て治具。

Claims (6)

  1. 絶縁層と導体層とを交互に積層した基板と、
    前記基板の表面に形成された第１差動コプレーナ線路と、
    前記基板の実装面の側の裏面に形成され、前記第１差動コプレーナ線路に接続する第２差動コプレーナ線路と、
    前記基板の裏面の側に配置され、前記第２差動コプレーナ線路の第１信号線に接続する第１信号パッドと、
    前記基板の裏面の側に配置され、前記第２差動コプレーナ線路の第２信号線に接続する第２信号パッドと、
    前記基板の裏面の側に配置され、前記第２差動コプレーナ線路の２つの接地線に接続された２つの接地パッドと
    を備えるパッケージ本体を用意する第１工程と、
    板状の第１フレームと第１リードおよび第２リードを備え、前記第１リードおよび前記第２リードの各々は、前記第１フレームの面が含まれる平面上で延在する直線部分と、前記第１フレームの面が含まれる平面から離れる方向に屈曲する屈曲部と、屈曲部の先の先端部とを有し、前記第１リードの先端部と前記第２リードの先端部との間隔が、前記第１信号パッドと前記第２信号パッドとの間隔とされた第１リードフレームを用意する第２工程と、
    第２フレームと２つの第３リードを備え、２つの前記第３リードの各々は、前記第２フレームの面が含まれる平面上で延在する直線部分と、前記第２フレームの面が含まれる平面から離れる方向に屈曲する屈曲部と、屈曲部の先の先端部とを有し、２つの前記第３リードの先端部の各々の間隔が、２つの前記接地パッドの間隔とされた第２リードフレームを用意する第３工程と、
    前記第１リードフレームの前記第１リードの先端部を前記第１信号パッドに接続し、前記第２リードの先端部を前記第２信号パッドに接続し、前記第２リードフレームの前記第３リードの先端部を前記接地パッドに接続する第４工程と、
    前記第４工程の後で、前記第１リードおよび前記第２リードより前記第１フレームを分離し、前記第３リードより前記第２フレームを分離する第５工程と、
    前記第５工程の後で、前記第１リードの直線部分と前記第２リードの直線部分との間隔を調整する第６工程と、
    前記第６工程の後で、前記第１リード、前記第２リード、および前記第３リードの長さを揃える第７工程と
    を備える高周波パッケージの製造方法。
  2. 請求項１記載の高周波パッケージの製造方法において、
    前記第１リードフレームは、前記第１リードと前記第２リードとの間隔が、各々の先端部の側から前記第１フレームの側にかけて広くなる形状とされ、
    前記第２リードフレームは、２つの前記第３リードの間隔が、各々の先端部の側から前記第２フレームの側にかけて同一の間隔の形状とされ
    ていることを特徴とする高周波パッケージの製造方法。
  3. 請求項２記載の高周波パッケージの製造方法において、
    前記第６工程は、前記第１リードの直線部分と前記第２リードの直線部分との間隔を狭め、前記第１リードの直線部分、前記第２リードの直線部分、前記第３リードの直線部分の各々の間隔を等しくすることを特徴とする高周波パッケージの製造方法。
  4. 請求項１記載の高周波パッケージの製造方法において、
    前記第１リードフレームは、前記第１リードと前記第２リードとの間隔が、各々の先端部の側から前記第１フレームの側にかけて同一の間隔の形状とされ、
    前記第２リードフレームは、２つの前記第３リードの間隔が、各々の先端部の側から前記第２フレームの側にかけて同一の間隔の形状とされ
    ていることを特徴とする高周波パッケージの製造方法。
  5. 請求項４記載の高周波パッケージの製造方法において、
    前記第６工程は、前記第１リードの直線部分と前記第２リードの直線部分との間隔を広げ、前記第１リードの直線部分、前記第２リードの直線部分、および前記第３リードの直線部分の各々の間隔を等しくすることを特徴とする高周波パッケージの製造方法。
  6. 請求項１～５のいずれか１項に記載の高周波パッケージの製造方法において、
    前記第１信号パッドと前記第２信号パッドとの間隔は、互いに隣り合う前記第１信号パッドと前記接地パッドとの間隔、および互いに隣り合う前記第２信号パッドと前記接地パッドとの間隔より狭くされている
    ことを特徴とする高周波パッケージの製造方法。
JP2022502116A 2020-07-30 2020-07-30 高周波パッケージの製造方法 Active JP7124987B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/029206 WO2022024289A1 (ja) 2020-07-30 2020-07-30 高周波パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPWO2022024289A1 JPWO2022024289A1 (ja) 2022-02-03
JP7124987B2 true JP7124987B2 (ja) 2022-08-24

Family

ID=80037836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022502116A Active JP7124987B2 (ja) 2020-07-30 2020-07-30 高周波パッケージの製造方法

Country Status (5)

Country Link
US (1) US20220375766A1 (ja)
EP (1) EP4191659A4 (ja)
JP (1) JP7124987B2 (ja)
CN (1) CN114450775A (ja)
WO (1) WO2022024289A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023148278A (ja) * 2022-03-30 2023-10-13 住友大阪セメント株式会社 光デバイスとそれを用いた光送信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270942A (ja) 2001-03-09 2002-09-20 Sumitomo Electric Ind Ltd 高周波信号入力端子付光送信モジュール
WO2014192687A1 (ja) 2013-05-29 2014-12-04 京セラ株式会社 素子収納用パッケージおよび実装構造体
WO2018003332A1 (ja) 2016-06-27 2018-01-04 Ｎｇｋエレクトロデバイス株式会社 高周波用セラミックス基板および高周波用半導体素子収納パッケージ
JP2020112745A (ja) 2019-01-16 2020-07-27 日本電信電話株式会社 半導体マッハツェンダ光変調器

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES362566A1 (es) 1968-07-25 1971-02-01 Sandoz Ag Procedimiento para la obtencion de compuestos azoicos.
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
JPH0425036A (ja) * 1990-05-16 1992-01-28 Mitsubishi Electric Corp マイクロ波半導体装置
JPH04354358A (ja) * 1991-05-31 1992-12-08 Shinko Electric Ind Co Ltd 多層リードフレームおよびその製造方法
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
EP0867939A3 (en) * 1997-03-26 1999-08-18 Matsushita Electronics Corporation Wiring substrate for semiconductor device with externally wired leads
US6061251A (en) * 1997-09-08 2000-05-09 Hewlett-Packard Company Lead-frame based vertical interconnect package
CN1449583A (zh) * 2000-07-25 2003-10-15 Ssi株式会社 塑料封装基底、气腔型封装及其制造方法
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP2004095572A (ja) * 2002-08-29 2004-03-25 Hitachi Ltd 半導体装置およびその製造方法
TWI229422B (en) * 2003-12-05 2005-03-11 Via Tech Inc A bonding-wire structure having desirable high-frequency characteristics for using in metal frame package
KR20060021744A (ko) * 2004-09-04 2006-03-08 삼성테크윈 주식회사 리드프레임 및 그 제조방법
EP1746648A3 (en) * 2005-07-22 2008-09-03 Marvell World Trade Ltd. Packaging for high speed integrated circuits
JP4970924B2 (ja) * 2006-03-28 2012-07-11 三菱電機株式会社 光素子用パッケージとこれを用いた光半導体装置
JP2011134789A (ja) * 2009-12-22 2011-07-07 Mitsubishi Electric Corp 半導体装置、及びプリント配線板
JP2011155184A (ja) * 2010-01-28 2011-08-11 Renesas Electronics Corp 配線構造
JP5242605B2 (ja) * 2010-01-28 2013-07-24 ルネサスエレクトロニクス株式会社 配線構造
US8592960B2 (en) * 2010-08-31 2013-11-26 Viasat, Inc. Leadframe package with integrated partial waveguide interface
TWI453831B (zh) * 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
TWI449475B (zh) * 2012-01-09 2014-08-11 Novatek Microelectronics Corp 電路板
US9269653B2 (en) * 2012-06-27 2016-02-23 Mediatek Inc. SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern
US9171788B1 (en) * 2014-09-30 2015-10-27 Alpha And Omega Semiconductor Incorporated Semiconductor package with small gate clip and assembly method
CN104795379B (zh) * 2015-04-30 2017-06-27 南通大学 差分共面传输线封装引脚内外级联结构
US9972587B2 (en) * 2016-03-02 2018-05-15 Panasonic Intellectual Property Management Co., Ltd. Signal transmission device using electromagnetic resonance coupler
CN107369667A (zh) * 2016-05-13 2017-11-21 松下电器产业株式会社 信号传送装置
TWM540453U (zh) * 2016-11-16 2017-04-21 Luxnet Corp 軟式印刷電路板與硬式印刷電路板焊接結構

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270942A (ja) 2001-03-09 2002-09-20 Sumitomo Electric Ind Ltd 高周波信号入力端子付光送信モジュール
WO2014192687A1 (ja) 2013-05-29 2014-12-04 京セラ株式会社 素子収納用パッケージおよび実装構造体
WO2018003332A1 (ja) 2016-06-27 2018-01-04 Ｎｇｋエレクトロデバイス株式会社 高周波用セラミックス基板および高周波用半導体素子収納パッケージ
JP2020112745A (ja) 2019-01-16 2020-07-27 日本電信電話株式会社 半導体マッハツェンダ光変調器

Also Published As

Publication number Publication date
EP4191659A4 (en) 2024-05-15
JPWO2022024289A1 (ja) 2022-02-03
WO2022024289A1 (ja) 2022-02-03
US20220375766A1 (en) 2022-11-24
EP4191659A1 (en) 2023-06-07
CN114450775A (zh) 2022-05-06

Similar Documents

Publication Publication Date Title
JP4717020B2 (ja) 中継基板および光通信モジュール
US8491316B2 (en) Connection terminal and transmission line
US8063715B2 (en) Directional coupler
US20210184383A1 (en) Connector for high-speed transmission and method for fixing solder to fork portion of connector for high-speed transmission
US10806033B2 (en) Interposer and electronic device
JPH11133059A (ja) 高周波プローブ
US9173292B1 (en) Edge launch transition for a printed circuit board
JP7124987B2 (ja) 高周波パッケージの製造方法
JP2009004460A (ja) 光通信モジュールおよび配線パタンの形成方法
US20180182535A1 (en) Multilayer electronic component manufacturing method and multilayer electronic component
JP6437886B2 (ja) 高周波接続線路
US10869395B2 (en) Flexible substrate, flexible substrate-attached component, and manufacturing method of flexible substrate-attached component
KR102302499B1 (ko) 전원 전송 라인을 포함하는 연성회로기판
JP2001356136A (ja) 集積化マイクロコンタクトピン及びその製造方法
JP6711862B2 (ja) 高周波線路接続構造
US20220238447A1 (en) Semiconductor device
EP4293832A1 (en) High-frequency signal transmission device and electrical connection method for wiring board and connector
JP2020145403A (ja) 半導体装置
CN219979788U (zh) 多层基板和电子设备
JP7255705B2 (ja) 高周波線路構造、サブアセンブリ、ラインカード、および高周波線路構造の製造方法
JP6735029B2 (ja) 移相器及びアンテナ装置
US9844151B2 (en) Method for manufacturing combined wiring board
JP5510190B2 (ja) フラットケーブルの接続構造
CN115561494A (zh) 探针卡
JPWO2004080136A1 (ja) プリント配線板接続構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220725

R150 Certificate of patent or registration of utility model

Ref document number: 7124987

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150