[go: up one dir, main page]

CN107369667A - 信号传送装置 - Google Patents

信号传送装置 Download PDF

Info

Publication number
CN107369667A
CN107369667A CN201710138188.XA CN201710138188A CN107369667A CN 107369667 A CN107369667 A CN 107369667A CN 201710138188 A CN201710138188 A CN 201710138188A CN 107369667 A CN107369667 A CN 107369667A
Authority
CN
China
Prior art keywords
lead frame
mentioned
semiconductor chip
main surface
side semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710138188.XA
Other languages
English (en)
Inventor
田畑修
永井秀
永井秀一
崔成伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN107369667A publication Critical patent/CN107369667A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/14—Inductive couplings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/20327—Electromagnetic interstage coupling
    • H01P1/20336—Comb or interdigital filters
    • H01P1/20345—Multilayer filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/24—Inductive coupling
    • H04B5/26—Inductive coupling using coils
    • H04B5/266—One coil at each side, e.g. with primary and secondary coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

提供一种容易小型化的信号传送装置。信号传送装置具备：第一引脚框架；第二引脚框架，从第一引脚框架离开；一次侧半导体芯片，与第一引脚框架电连接；二次侧半导体芯片，与第二引脚框架电连接；以及信号绝缘器，包括与一次侧半导体芯片电连接的发送部、和与二次侧半导体芯片电连接的接收部，从发送部向接收部将信号进行绝缘传送。信号绝缘器具有与第一引脚框架及第二引脚框架接合的第一主面。

Description

信号传送装置
技术领域
本申请涉及信号传送装置。
背景技术
公开有在基板及线圈换能器(coil transducer)之下具备输入引脚框架和输出引脚框架的隔离器(例如参照专利文献1)。
专利文献1：特许第5456583号公报
发明内容
但是，在以往技术中，有难以使信号传送装置小型化的问题。所以，本申请提供一种容易小型化的信号传送装置。
有关本申请的一技术方案的信号传送装置具备：第一引脚框架；第二引脚框架，从上述第一引脚框架离开；一次侧半导体芯片，与上述第一引脚框架电连接；二次侧半导体芯片，与上述第二引脚框架电连接；以及信号绝缘器，包括与一次侧半导体芯片电连接的发送部、和与二次侧半导体芯片电连接的接收部，从上述发送部向上述接收部将信号进行绝缘传送。上述信号绝缘器具有第一主面；上述第一主面接合于上述第一引脚框架及上述第二引脚框架。
根据本申请，实现容易小型化的信号传送装置。
附图说明
图1是表示比较例1的树脂封固前的信号传送装置的俯视图。
图2是表示比较例1的引脚框架被沿着切断线切断的信号传送装置的结构的俯视图。
图3是表示被沿着图1的虚线III－III切断的信号传送装置的剖视图。
图4是表示比较例2的树脂封固前的信号传送装置的俯视图。
图5是表示实施方式1的信号传送装置的系统结构的框图。
图6A是表示实施方式1的信号传送装置的立体图。
图6B是表示实施方式1的信号传送装置的内部结构的立体图。
图7A是表示被沿着图6A的虚线VIIA－VIIA切断的信号传送装置的剖视图。
图7B是表示实施方式1的树脂封固前的信号传送装置的俯视图。
图8A是表示实施方式1的变形例1的信号传送装置的剖视图。
图8B是表示实施方式1的变形例1的树脂封固前的信号传送装置的俯视图。
图9是表示实施方式1的变形例2的信号传送装置的剖视图。
图10A是表示实施方式2的信号传送装置的内部结构的立体图。
图10B是表示实施方式2的树脂封固前的信号传送装置的俯视图。
图11是表示实施方式2的变形例的树脂封固前的信号传送装置的俯视图。
图12是表示实施方式2的电磁共振耦合器的分解立体图。
图13是表示被沿着图12的虚线XIII－XIII切断的电磁共振耦合器的剖视图。
图14是表示实施方式2的发送基板的俯视图。
标号说明
10、10a、10b、10c、10d 信号传送装置
11、11a、11c、11d 引脚框架座
12 悬空引脚
13 模塑树脂
15a 发送电路芯片
15b 接收电路芯片
16、17 粘接剂
18 线材
19a、19c、19e 第一引脚框架
19b、19d、19f 第二引脚框架
20 间隙
21 切断线
22a 第一槽
22b 第二槽
24a 第一焊盘
24b 第二焊盘
25 信号源
26 电源
100、100a、100b 电磁共振耦合器
101 发送基板
102 接收基板
103 盖基板
104 发送布线
105 发送共振器
106 狭缝
107 接收布线
108 接收共振器
109 狭缝
110 输入端子
111 输出端子
112 背面接地电位
114 盖接地电位
115 发送侧接地端子
116 接收侧接地端子
117 抗蚀剂层
118 绝缘层
120a 第3布线部
120b 第1布线部
120c 第4布线部
120d 第2布线部
140a、140b、140c 通孔
d1、d2、d3 间隔
具体实施方式
(作为本申请的基础的认识)
首先，在下述中说明本发明者们的着眼点。
在各种电子设备中要求确保电路间的电绝缘并且传送信号的非接触传送技术。例如，当使高电压电路和低电压电路动作时，为了防止低电压电路的误动作或故障，将接地电位不同的电路彼此的接地回路切断。由此，能够抑制在将高电压电路与低电压电路进行了连接时从高电压电路向低电压电路施加过剩电压。
作为确保了电绝缘的信号传送装置，例如已知有向电力用半导体元件的栅极端子供给电力的栅极驱动器LSI(Large－Scale Integration)。此外，在由上述信号传送装置及电力用半导体元件构成的马达驱动用或电力控制用的功率电路系统中，随着功率电路系统整体的小型化的希望，信号传送装置被要求小型且高散热的封装构造。
使用图1～图4，进行以往的信号传送装置的说明。图1是表示比较例1的树脂封固前的信号传送装置10d的俯视图。图2是表示比较例1的引脚框架被沿着切断线21切断的信号传送装置10d的结构的俯视图。图3是被沿着图1的虚线III－III切断的信号传送装置10d的剖视图。
以下的说明中的用语“厚度”相当于相对于信号传送装置的第一主面及/或安装有信号传送装置的电路基板的主面垂直的方向的长度。以下的说明中的用语“上表面(topsurface)”、“下表面(bottom surface)”、“上方(above)”、“之下(below)”是以说明目的使用的，并不一定限定相对的位置。这些用语在适当的状况下能够交换，本申请的各种实施方式以这里说明或图示以外的其他朝向也能够动作。
首先，说明信号传送装置10d的制造工序。电磁共振耦合器100、发送电路芯片15a和接收电路芯片15b被安装在引脚框架座11c的主面。如图1所示，引脚框架座11c包括1个或多个的引脚框架。发送电路芯片15a及接收电路芯片15b通过线材(wire)18而与电磁共振耦合器100电连接。然后，电磁共振耦合器100、发送电路芯片15a及接收电路芯片15b通过模塑树脂13被封固而封装化。然后，将引脚框架座11c沿着切断线21切断，由此得到如图2所示的第一引脚框架19e及第二引脚框架19f。另外，引脚框架的主面是指安装电磁共振耦合器100的面，并且是与安装信号传送装置10d的电路基板的主面平行的面。
关于第一引脚框架19e及第二引脚框架19f，为了抑制因使用模塑树脂13进行的树脂封固而翘曲，在模塑时被固定在引脚框架座11c上。此外，关于设置在电磁共振耦合器100之下的模塑树脂13的厚度，为了降低热阻并且提高散热性而要求尽可能薄。
第一引脚框架19e及第二引脚框架19f在用悬空引脚12固定的状态下被树脂封固。根据发送电路芯片15a、接收电路芯片15b或电磁共振耦合器100的尺寸，有时使第一引脚框架19e或第二引脚框架19f的面积较大。或者，第一引脚框架19e和第二引脚框架19f有面积大为不同的情况。在上述两种情况下，为了抑制因树脂封固而第一引脚框架19e及第二引脚框架19f翘曲，悬空引脚12被设计成较硬且宽度较宽。
但是，在使悬空引脚12较硬且宽度较宽的情况下，由于引脚框架座11c的切断时的切断应力变大，所以在模塑树脂13与悬空引脚12之间有可能发生界面的剥离及/或树脂裂纹。结果，信号传送装置10d的耐湿性等的可靠性有可能下降。
在电磁共振耦合器100的厚度较大的情况下，模塑树脂13中的位于引脚框架的上方的部分的厚度与位于引脚框架之下的部分的厚度大为不同。因此，模塑树脂13有可能没有充分地填充到信号传送装置10d之下。在此情况下，信号传送装置10d的绝缘性有可能劣化，在第一引脚框架19e或第二引脚框架19f的端部，有可能发生与模塑树脂13的界面剥离。
另外，悬空引脚12也有兼用作端子的情况。图4是表示这样的比较例2的树脂封固前的信号传送装置的俯视图。
如图4所示，引脚框架座11d的作为GND(接地)端子的引脚被兼用作悬空引脚12。在作为GND端子的引脚被兼用作悬空引脚12的情况下，引脚框架座11d的GND端子的数量增加。因此，信号传送装置小型化变困难。在使信号传送装置小型化的情况下，除了兼用作悬空引脚12的GND端子以外的端子的数量被限制。另外，所谓引脚，是在引脚框架座11d被切断线21切断后、为了将信号传送装置经由金属布线等而与外部的零件及/或电路连接而使用的部分。
基于以上的着眼点，本发明者创作了本申请的结构。
有关本申请的一技术方案的信号传送装置具备：第一引脚框架；第二引脚框架，与上述第一引脚框架隔开间隙配置；一次侧半导体芯片，与上述第一引脚框架电连接，发送传送信号；二次侧半导体芯片，与上述第二引脚框架电连接，接收上述传送信号；以及绝缘用元件，将从上述一次侧半导体芯片发送的上述传送信号向上述二次侧半导体芯片进行非接触传送；上述绝缘用元件具备一次侧绝缘用元件和二次侧绝缘用元件；上述一次侧绝缘用元件与上述一次侧半导体芯片电连接，将从上述一次侧半导体芯片发送的上述传送信号向上述二次侧绝缘用元件进行非接触传送；上述二次侧绝缘用元件与上述二次侧半导体芯片电连接，将上述非接触传送的上述传送信号向上述二次侧半导体芯片发送；上述绝缘用元件具有与上述第一引脚框架及上述第二引脚框架双方接合的接合面。
也可以是，在上述绝缘用元件的上述接合面，包括用来将上述绝缘用元件与上述第一引脚框架接合的第一焊盘部、和将上述绝缘用元件与上述第二引脚框架接合的第二焊盘部。
也可以是，上述第一焊盘部由金属形成，通过粘接剂而与上述第一引脚框架接合；上述第二焊盘部由金属形成，通过粘接剂而与上述第二引脚框架接合。
也可以是，上述一次侧半导体芯片是发送电路芯片；上述二次侧半导体芯片是接收电路芯片；上述绝缘用元件是电磁共振耦合器。
也可以是，在上述绝缘用元件的与上述接合面交叉的第一侧面，以与上述间隙相连的方式设有第一槽。
也可以是，上述一次侧绝缘用元件及上述二次侧绝缘用元件配置为，在与上述接合面交叉的方向上对置；上述一次侧绝缘用元件及上述二次侧绝缘用元件沿着上述第一槽弯曲。
也可以是，在上述绝缘用元件的与上述第一侧面相反侧的第二侧面，以与上述间隙相连的方式设有第二槽；上述一次侧绝缘用元件及上述二次侧绝缘用元件沿着上述第一槽及上述第二槽弯曲。
也可以是，上述第一槽及上述第二槽中的至少一方的截面形状是U字状或圆弧状。
也可以是，上述一次侧半导体芯片接合于上述第一引脚框架，上述二次侧半导体芯片接合于上述第二引脚框架。
也可以是，上述一次侧半导体芯片接合于上述第一引脚框架，上述二次侧半导体芯片接合于上述绝缘用元件的与上述接合面相反侧的面。
也可以是，上述一次侧半导体芯片接合于上述绝缘用元件的与上述接合面相反侧的面，上述二次侧半导体芯片接合于上述第二引脚框架。
也可以是，信号传送装置还具备模塑树脂；上述一次侧半导体芯片、上述二次侧半导体芯片及上述绝缘用元件被上述模塑树脂封固。
以下，参照附图对实施方式具体地说明。
另外，以下说明的实施方式都表示总括性或具体的例子。在以下的实施方式中表示的数值、形状、材料、构成要素、构成要素的位置及连接形态、步骤、步骤的顺序等是一例，不是限定本申请的意思。关于以下的实施方式的构成要素中的在表示最上位概念的独立权利要求中没有记载的构成要素，设为任意的构成要素进行说明。另外，各图是示意图，并不一定是严格图示的。在各图中，对于实质上相同的结构赋予相同的标号，有将重复的说明省略或简略化的情况。
(实施方式1)
以下，使用图5～图7B说明实施方式1。
图5是表示有关实施方式1的信号传送装置10的系统结构的框图。
如图5所示，信号传送装置10具备发送电路芯片15a、接收电路芯片15b和电磁共振耦合器100。
信号传送装置10是使用了引脚框架的树脂封装型的半导体装置。信号传送装置10在使用绝缘设备确保绝缘的同时将信号进行非接触传送。
电磁共振耦合器100具备发送共振器105和接收共振器108。电磁共振耦合器100是本申请的“信号绝缘器”的一例。信号绝缘器有时被称作绝缘用元件。发送共振器105是本申请的“发送部”的一例，接收共振器108是本申请的“接收部”的一例。发送部有时被称作一次侧绝缘用元件，接收部有时被称作二次侧绝缘用元件。
电磁共振耦合器100利用在发送共振器105与接收共振器108之间发生的基于LC共振的共振现象，能够在确保发送侧与接收侧的绝缘的状态下传送电力及信号。
发送电路芯片15a是本申请的“一次侧半导体芯片”的一例。发送电路芯片15a取得从电源26供给的电力、以及从信号源25供给的输入信号。发送电路芯片15a包括调制电路，调制电路将高频对应于输入信号进行调制而生成传送信号，将其向电磁共振耦合器100的发送共振器105发送。高频的频率比输入信号的频率高。发送电路芯片15a例如是包括发送电路的半导体芯片。另外，发送电路芯片15a也可以包括生成高频的高频发生器，也可以从外部取得高频。
本申请中的高频的频带例如是微波带(包括毫波带)。高频的频率例如是2.4GHz以上且5.8GHz以下，但并不特别限定于此。电磁共振耦合器100能够传送与使用变压器的磁耦合型隔离器相比非常高的频率的高频。
发送共振器105从发送电路芯片15a接收传送信号，将其向接收共振器108进行非接触传送。接收共振器108从发送共振器105接收传送信号，将其向接收电路芯片15b发送。
接收电路芯片15b是本申请的“二次侧半导体芯片”的一例。接收电路芯片15b包括整流电路，整流电路将电磁共振耦合器100的接收共振器108接收到的传送信号进行整流，生成与输入信号对应的输出信号。接收电路芯片15b例如是包括接收电路的半导体芯片。
图6A是信号传送装置10的立体图。图6B是表示信号传送装置10的内部结构的立体图。图7A是沿着图6A的虚线VIIA－VIIA切断的信号传送装置10的剖视图。图7B是表示树脂封固前的信号传送装置10的俯视图。另外，图7B不是表示截面的图，但为了使图容易理解而对引脚框架座11添加阴影而记载。
如图6A～图7B所示，信号传送装置10具备第一引脚框架19a和第二引脚框架19b。信号传送装置10具备发送电路芯片15a、接收电路芯片15b、粘接剂16、电磁共振耦合器100、粘接剂17、线材18和模塑树脂13。
引脚框架座11在如图7B所示被安装电磁共振耦合器100、发送电路芯片15a及接收电路芯片15b后，被装入到模塑模具中，被树脂封固。然后，将被树脂封固的引脚框架座11沿着切断线21切断。并且，通过将导线弯曲，能得到信号传送装置10。另外，引脚框架座11是板状的金属。
第一引脚框架19a是供发送电路芯片15a电连接的引脚框架。在第一引脚框架19a的主面，用粘接剂16接合发送电路芯片15a。
第二引脚框架19b是供接收电路芯片15b电连接的引脚框架。在第二引脚框架19b的主面，用粘接剂16接合接收电路芯片15b。
第一引脚框架19a及第二引脚框架19b没有接触而离开配置。
经由电磁共振耦合器100将传送信号从发送电路芯片15a向接收电路芯片15b非接触传送。电磁共振耦合器100具有主面，通过粘接剂17，将该主面与第一引脚框架19a及第二引脚框架19b这两者的主面接合。换言之，电磁共振耦合器100的主面(即第一主面)包括将电磁共振耦合器100与第一引脚框架19a接合的第一接合区域、和将电磁共振耦合器100与第二引脚框架19b接合的第二接合区域。在第一主面是平面的情况下，电磁共振耦合器100与第一引脚框架19a及第二引脚框架19b在同一平面内接合。
电磁共振耦合器100通过线材18而与发送电路芯片15a及接收电路芯片15b分别电连接。发送电路芯片15a通过线材18电连接于第一引脚框架19a的引脚。接收电路芯片15b通过线材18电连接于第二引脚框架19b的引脚。
粘接剂17用于将电磁共振耦合器100的下表面与第一引脚框架19a及第二引脚框架19b接合。粘接剂17没有被特别限定，例如是环氧类粘接剂或Ag膏等。
发送电路芯片15a将传送信号向电磁共振耦合器100发送。发送电路芯片15a通过粘接剂16接合在第一引脚框架19a的主面上。发送电路芯片15a通过线材18而与电磁共振耦合器100电连接。
接收电路芯片15b从电磁共振耦合器100接收传送信号。接收电路芯片15b通过粘接剂16接合在第二引脚框架19b的主面上。接收电路芯片15b通过线材18而与电磁共振耦合器100电连接。
粘接剂16用于将发送电路芯片15a与第一引脚框架19a接合。粘接剂16用于将接收电路芯片15b与第二引脚框架19b接合。粘接剂16没有被特别限定，例如是Ag膏或焊料等。
模塑树脂13用于将发送电路芯片15a、接收电路芯片15b及电磁共振耦合器100封固。模塑树脂13将发送电路芯片15a、接收电路芯片15b及电磁共振耦合器100从来自外部的冲击保护，并且/或从硫化氢或二氧化硫等的气体保护。模塑树脂13没有被特别限定，例如是环氧树脂。
线材18用于使发送电路芯片15a、接收电路芯片15b与电磁共振耦合器100、第一引脚框架19a及第二引脚框架19b电连接。线材18没有被特别限定，例如由金形成。
根据以上的结构，电磁共振耦合器100与第一引脚框架19a及第二引脚框架19b接合。即，第一引脚框架19a及第二引脚框架19b被电磁共振耦合器100支承。由此，能够抑制因树脂封固后的封装应力而第一引脚框架19a及第二引脚框架19b翘曲。
由于通过电磁共振耦合器100抑制了第一引脚框架19a及第二引脚框架19b的翘曲，所以能够将悬空引脚12消除或减少其数量。由此，信号传送装置10能够进一步被小型化。此外，能够抑制由将悬空引脚12切断时的切断应力带来的模塑树脂13与悬空引脚12之间的界面剥离或树脂裂纹。因此，信号传送装置10的耐湿性等的可靠性提高。
接着，使用图8A～图9说明实施方式1的变形例。
图8A是实施方式1的变形例1的信号传送装置10a的剖视图。图8A中表示的截面是与图7A对应的截面。图8B是表示实施方式1的变形例1的树脂封固前的信号传送装置10a的俯视图。另外，图8B虽然不是表示截面的图，但为了使图容易理解而对引脚框架座11a添加阴影而记载。
如图8A及图8B所示，信号传送装置10a具备第一引脚框架19c、第二引脚框架19d、发送电路芯片15a、接收电路芯片15b和电磁共振耦合器100。
电磁共振耦合器100的下表面通过粘接剂17接合于第一引脚框架19c及第二引脚框架19d双方。在电磁共振耦合器100的上表面接合接收电路芯片15b。电磁共振耦合器100通过线材18而与发送电路芯片15a及接收电路芯片15b电连接。
第一引脚框架19c和发送电路芯片15a的引脚通过线材18连接。第二引脚框架19d和接收电路芯片15b的引脚通过线材18连接。在第一引脚框架19c，通过粘接剂16接合发送电路芯片15a。
根据本变形例1，能够减少第二引脚框架19d的面积。因此，信号传送装置10a能够进一步被小型化。另外，在电磁共振耦合器100，也可以不是接合接收电路芯片15b而接合发送电路芯片15a，也可以接合发送电路芯片15a及接收电路芯片15b双方。由此，能够减小第一引脚框架19c或第二引脚框架19d中的至少某一方的面积。因此，可减小将信号传送装置10a设置在电路基板等上时所需要的面积。
图9是实施方式1的变形例2的信号传送装置10b的剖视图。图9所示的截面是与图7A对应的截面。如图9所示，实施方式1的变形例2的信号传送装置10b的电磁共振耦合器100具备第一焊盘24a及第二焊盘24b。电磁共振耦合器100的下表面被抗蚀剂层117覆盖(参照后述的图12)。第一焊盘24a及第二焊盘24b形成于抗蚀剂层117的开口，作为电磁共振耦合器100的接合面而被利用。
抗蚀剂层117保护电磁共振耦合器100，例如由聚酰亚胺等非导电性材料形成。
第一焊盘24a及第二焊盘24b分别容易将电磁共振耦合器100与第一引脚框架19a及第二引脚框架19b接合。第一焊盘24a及第二焊盘24b只要由金属形成就可以，并不限定于特定的材料。
电磁共振耦合器100与第一引脚框架19a及第二引脚框架19b为金属间接合。因此，电磁共振耦合器100与第一引脚框架19a及第二引脚框架19b的接合能够在和发送电路芯片15a与第一引脚框架19a的接合、及/或接收电路芯片15b与第二引脚框架19b的接合相同的工序中进行。由此，接合工序被简单化。另外，这些接合例如可以使用焊料或Ag膏进行。
如以上这样，在本实施方式中，信号传送装置10具备第一引脚框架19a、和与第一引脚框架19a隔开间隙配置的第二引脚框架19b。信号传送装置10具备：发送电路芯片15a，与第一引脚框架19a电连接，发送传送信号；以及接收电路芯片15b，与第二引脚框架19b电连接，接收传送信号。信号传送装置10具备将从发送电路芯片15a发送的传送信号向接收电路芯片15b非接触传送的电磁共振耦合器100。电磁共振耦合器100具备发送共振器105和接收共振器108。发送共振器105与发送电路芯片15a电连接，将从发送电路芯片15a发送的传送信号向接收共振器108非接触传送。接收共振器108与接收电路芯片15b电连接，将被非接触传送的传送信号向接收电路芯片15b发送。电磁共振耦合器100具有与第一引脚框架19a及第二引脚框架19b双方接合的主面。
由此，第一引脚框架19a及第二引脚框架19b被电磁共振耦合器100支承。因此，对第一引脚框架19a及第二引脚框架19b而言，即使没有悬空引脚12，也被抑制由树脂封固前后的应力带来的第一引脚框架19a及第二引脚框架19b的翘曲。因此，信号传送装置10不需要悬空引脚12，进一步被小型化。信号传送装置10由于不再有将悬空引脚12沿着切断线21切断时的由切断应力带来的模塑树脂13与悬空引脚12之间的界面剥离或树脂裂纹，所以能抑制耐湿性等的可靠性的劣化。
在电磁共振耦合器100的接合面，也可以包括用来将电磁共振耦合器100与第一引脚框架19a接合的第一焊盘24a、和用来将电磁共振耦合器100与第二引脚框架19b接合的第二焊盘24b。
由此，电磁共振耦合器100容易与第一引脚框架19a及第二引脚框架19b接合。
第一焊盘24a也可以由金属形成，通过粘接剂17接合于第一引脚框架19a。第二焊盘24b也可以由金属形成，通过粘接剂17接合于第二引脚框架19b。
由此，电磁共振耦合器100与第一引脚框架19a及第二引脚框架19b为金属间接合。因此，电磁共振耦合器100与第一引脚框架19a及第二引脚框架19b的接合可以在和发送电路芯片15a与第一引脚框架19a的接合、及/或接收电路芯片15b与第二引脚框架19b的接合相同的工序中进行。由此，使接合工序简单化。另外，这些接合例如可以使用焊料或Ag膏进行。
发送电路芯片15a也可以接合于第一引脚框架19a，接收电路芯片15b也可以接合于第二引脚框架19b。由此，能够使信号传送装置10的厚度更薄，所以使信号传送装置10进一步小型化。
发送电路芯片15a也可以接合于第一引脚框架19c，接收电路芯片15b也可以接合于电磁共振耦合器100的上表面。由此，第二引脚框架19d的面积减小，将信号传送装置10a设置到电路基板等上时需要的面积减小。
发送电路芯片15a也可以接合于电磁共振耦合器100的上表面，接收电路芯片15b也可以接合于第二引脚框架19d。由此，第一引脚框架19c的面积减小，将信号传送装置10设置到电路基板等上时需要的面积减小。
信号传送装置10也可以还具备模塑树脂13。在此情况下，发送电路芯片15a、接收电路芯片15b及电磁共振耦合器100也可以被模塑树脂13封固。发送电路芯片15a、接收电路芯片15b及电磁共振耦合器100由于被模塑树脂13保护，所以不易故障。结果，信号传送装置10的可靠性提高。
(实施方式2)
以下，使用图10A～图14说明实施方式2。另外，将与上述实施方式1重复的说明适当省略。
图10A是表示实施方式2的信号传送装置10c的内部结构的立体图。图10B是表示实施方式2的树脂封固前的信号传送装置10c的俯视图。另外，图10B所示的引脚框架座11不是表示截面的图，但为了使图容易理解而添加阴影来记载。
如图10A及图10B所示，实施方式2的信号传送装置10c具备第一引脚框架19a、第二引脚框架19b、发送电路芯片15a、接收电路芯片15b和电磁共振耦合器100a。信号传送装置10c通过被模塑树脂13封固而封装化。第一引脚框架19a和第二引脚框架19b经由间隙20离开而配置。
电磁共振耦合器100a配置于第一引脚框架19a及第二引脚框架19b、以及设在它们之间的间隙20之上，通过粘接剂17而与第一引脚框架19a及第二引脚框架19b接合。电磁共振耦合器100a通过线材18而与发送电路芯片15a及接收电路芯片15b分别电连接。
发送电路芯片15a通过粘接剂16而与第一引脚框架19a接合。发送电路芯片15a通过线材18而与第一引脚框架19a的引脚电连接。
接收电路芯片15b通过粘接剂16而与第二引脚框架19b接合。接收电路芯片15b通过线材18而与第二引脚框架19b的引脚电连接。
在实施方式2中，电磁共振耦合器100a在电磁共振耦合器100a的第一侧面具有第一槽22a，在与第一侧面相反侧的第二侧面具有第二槽22b。第一槽22a及第二槽22b位于间隙20的上方，以将电磁共振耦合器100a贯通而与间隙20相连。
根据该结构，能够经由位于第一引脚框架19a与第二引脚框架19b之间的间隙20的上方的第一槽22a及第二槽22b将模塑树脂13填充到引脚框架之下。由此，信号传送装置10c的绝缘性的劣化得到抑制，第一引脚框架19a及第二引脚框架19b的端部的模塑树脂13的剥离得到抑制。
另外，电磁共振耦合器100a的形状是一例。如第一槽22a或第二槽22b那样形成的槽既可以是一个，也可以形成多个。或者，也可以代替槽而例如设有从电磁共振耦合器100a的上表面贯通到下表面的贯通孔(未图示)。第一槽22a、第二槽22b及贯通孔(未图示)是本申请的“缺口”的一例。缺口只要形成到引脚框架之下以抑制模塑树脂13的填充不足就可以，其形状没有被限定。
例如，模塑树脂13包括将电磁共振耦合器100a的上表面覆盖的上侧区域、将电磁共振耦合器100a的下表面覆盖的下侧区域、和穿过缺口之中将上侧区域及下侧区域相连的区域。下侧区域例如将第一引脚框架19a及上述第二引脚框架19b之间的间隙20填埋。
以下，作为实施方式2的变形例的树脂封固前的信号传送装置，对具备形状与电磁共振耦合器100a不同的电磁共振耦合器的信号传送装置进行说明。图11是表示实施方式2的变形例的树脂封固前的信号传送装置的俯视图。另外，图11不是表示截面的图，但为了使图容易理解而对引脚框架座11添加阴影而记载。
如图11所示，第一槽22a及第二槽22b局部地具有曲面状而不具有角。如图11所示，用与电磁共振耦合器100b的主面平行的面切断的第一槽22a及第二槽22b的截面形状是U字状。或者，第一槽22a及第二槽22b的截面形状也可以是圆弧状。由此，模塑树脂13的填充不足有效地得到抑制，因模塑树脂13的填充不足引起的剥离等的可靠性劣化有效地得到抑制。
以下，使用图12～图14说明电磁共振耦合器100a。
图12是表示实施方式2的电磁共振耦合器100a的分解立体图。图13是沿着图12的虚线XIII－XIII切断的电磁共振耦合器100a的剖视图。另外，图12所示的发送布线104、发送共振器105、接收布线107及接收共振器108不是表示截面的图，但为了使图容易理解而添加阴影记载。
如图12所示，电磁共振耦合器100a具备发送基板101、设置在发送基板101之上的接收基板102、和设置在接收基板102之上的盖基板103。在发送基板101之下配置有背面接地电位112。在背面接地电位112之下配置有绝缘层118。在绝缘层118之下配置有抗蚀剂层117和第一焊盘24a及第二焊盘24b。在抗蚀剂层117的开口配置有第一焊盘24a及第二焊盘24b。在盖基板103之上配置有盖接地电位114。在盖接地电位114之上配置有抗蚀剂层117。
这里，说明第一焊盘24a及第二焊盘24b的形成方法的一具体例。首先，在背面接地电位112之下形成绝缘层118。接着，在绝缘层118之下形成金属层。通过对形成的金属层进行蚀刻，形成作为第一焊盘24a及第二焊盘24b的金属层。进而，将抗蚀剂层117向该金属层及绝缘层118的下表面涂敷，然后将抗蚀剂层117进行蚀刻。通过蚀刻形成开口，以使作为第一焊盘24a及第二焊盘24b的金属层从抗蚀剂层117露出。这样，在绝缘层118之下形成抗蚀剂层117和第一焊盘24a及第二焊盘24b。另外，在图12和图9中第一焊盘24a及第二焊盘24b的形状不同，但并不特别限定于这些形状。第一焊盘24a及第二焊盘24b的下表面也可以形成为与抗蚀剂层117的下表面同面，也可以形成为位于比抗蚀剂层117的下表面靠下方的位置。在哪种情况下，第一焊盘24a及第二焊盘24b的下表面都构成电磁共振耦合器100a的下表面(即第一主面)。
发送基板101具备发送布线104和发送共振器105，在发送共振器105上设有狭缝106。在发送基板101的上表面配置有发送布线104和发送共振器105。发送布线104的一端与发送共振器105电连接。发送布线104的一端与发送共振器105的连接部设置在从发送共振器105的一端起相当于发送共振器105的布线长的4分之1的长度的位置。发送布线104的另一端经由通孔140a而与输入端子110连接。输入端子110与发送电路芯片15a电连接。发送布线104及发送共振器105只要由金属形成就可以，并不限定于特定的材料，例如由金形成。
发送基板101具备第一槽22a及第二槽22b。发送共振器105的布线以沿着第一槽22a及第二槽22b中的至少某一方的方式配置。
发送基板101将从发送电路芯片15a发送的传送信号向接收基板102非接触传送。被非接触传送的传送信号从接收基板102输入至接收电路芯片15b。
接收基板102具备接收布线107和接收共振器108，在接收共振器108设有狭缝109。在接收基板102的上表面配置有接收布线107和接收共振器108。接收布线107的一端与接收共振器108电连接。接收布线107的一端与接收共振器108的连接部设置在从接收共振器108的一端起相当于接收共振器108的布线的长度的4分之1的长度的位置。接收布线107的另一端经由通孔140b而与输出端子111连接。输出端子111与接收电路芯片15b电连接。接收布线107及接收共振器108只要由金属形成就可以，并不限定于特定的材料，例如由金形成。
接收基板102具备第一槽22a及第二槽22b。接收共振器108的布线以沿着第一槽22a及第二槽22b中的至少某一方的方式配置。
盖基板103保护接收布线107及接收共振器108。在盖基板103的上表面，以将该上表面覆盖的方式形成有盖接地电位114。盖基板103的上表面的一部分没有形成盖接地电位114，在该部分形成输入端子110、输出端子111和发送侧接地端子115。盖基板103具有第一槽22a及第二槽22b。
发送基板101、接收基板102及盖基板103的材料没有被特别限定，例如也可以是电介质。发送基板101、接收基板102及盖基板103的材料例如也可以是蓝宝石。发送基板101、接收基板102及盖基板103的材料例如也可以是硅半导体。
背面接地电位112是表示由发送基板101传送的传送信号的基准电位的布线。背面接地电位112经由通孔140c而与盖基板103的发送侧接地端子115连接。背面接地电位112没有被特别限定，例如由金属形成。背面接地电位112例如由铜形成。通孔140a、通孔140b及通孔140c例如由铜形成，但也可以由其他金属形成，没有被特别限定。
盖接地电位114是表示由接收基板102传送的传送信号的基准电位的布线。盖接地电位114的上表面被抗蚀剂层117覆盖，但一部分没有被覆盖。在盖接地电位114的上表面，没有被抗蚀剂层117覆盖的部分被用作接收侧接地端子116。盖接地电位114只要由金属形成就可以，没有被特别限定，例如由铜形成。
抗蚀剂层117是将电磁共振耦合器100a的上侧及下侧进行保护的非导电性材料。抗蚀剂层117没有被特别限定，例如是聚酰亚胺。
第一焊盘24a及第二焊盘24b容易使电磁共振耦合器100a与第一引脚框架19a及第二引脚框架19b更简单地接合。第一焊盘24a及第二焊盘24b例如只要由金属形成就可以，并不限定于特定的材料。
绝缘层118是用于使电磁共振耦合器100a与第一引脚框架19a及第二引脚框架19b绝缘的非导电性材料。绝缘层118的材料例如也可以使用与发送基板101、接收基板102及/或盖基板103同样的材料，没有被特别限定。绝缘层118的材料例如也可以是电介质，也可以是蓝宝石，或者也可以是硅半导体，没有被特别限定。
接着，对发送共振器105及接收共振器108进行说明。发送共振器105的布线形状和接收共振器108的布线形状是相同的形状，相同的大小。发送基板101及接收基板102被配置成，发送共振器105及接收共振器108在从与发送基板101的主面垂直的方向观察的情况下，发送共振器105的轮廓与接收共振器108的轮廓除了发送布线104、接收布线107、狭缝106及狭缝109以外一致。轮廓一致并不限定于轮廓完全一致，也包括在忽视了因制造上的配置的误差等造成的偏差的情况下一致。另外，发送基板101的主面是指发送基板101上的设置发送共振器105及发送布线104的面。
发送共振器105和接收共振器108被配置成，在从与发送基板101的主面垂直的方向观察的情况下，发送共振器105的形状及接收共振器108的形状为点对称的关系。
接着，对发送共振器105的形状进行说明。另外，接收共振器108的形状及大小与发送共振器105相同，所以省略说明。
发送共振器105具有在狭缝106处局部开放的开环形状的布线。该布线具有朝向该布线所包围的区域的内侧折入的两个凹部。在两个凹部的一方设有狭缝106。
发送共振器105除了狭缝106以外，具有相对于穿过发送布线104的直线成线对称的形状。发送布线104具有相对于穿过狭缝106的直线成线对称的形状。发送共振器105除了狭缝106以外，具有相对于发送共振器105所包围的区域的中心点成点对称的形状。
发送共振器105及接收共振器108的布线分别沿着第一槽22a及第二槽22b中的至少某一方延伸。在图12中，发送共振器105及接收共振器108的布线分别具有沿着第一槽22a及第二槽22b向内侧折入的两个凹部。由此，穿过电磁共振耦合器100a的第一槽22a及第二槽22b到引脚框架的下方为止进行模塑树脂13的填充，并且能够使发送共振器105与接收共振器108电磁共振耦合。
与发送基板101的主面垂直的方向上的发送共振器105与接收共振器108之间距离也可以是由电磁共振耦合器100a传送的传送信号的波长左右以下。由此，发送共振器105与接收共振器108强力地电磁共振耦合。例如，与发送基板101的主面垂直的方向上的发送共振器105与接收共振器108之间的距离也可以被设计为所传送的传送信号的波长的2分之1以下。具体而言，将接收基板102的厚度设计为所传送的传送信号的波长的2分之1以下。
这里，传送信号的波长是考虑了由将信号传送的布线材料带来的波长缩短率、及由介于发送共振器105与接收共振器108之间的电介质带来的波长缩短率的波长。在实施方式2中，例如根据作为布线的材料的金及作为基板的材料的蓝宝石，设定上述的波长缩短率。
以下，使用图14对实施方式2的电磁共振耦合器100a的发送共振器105更详细地说明。另外，发送共振器105的布线形状和接收共振器108的布线形状是相同的形状，并且是相同的大小，所以省略接收共振器108的说明，关于发送共振器105详细地说明。
在共振器是LC共振器的情况下，其自共振频率典型的是由该共振器的自电感(L)、自电容(C)决定。即，如果共振器的电感成分及电容成分变大，则自共振频率变低。
在开环型电磁共振耦合器的情况下，由共振器的布线决定自电感，由设置在共振器的布线上的被切断的狭缝决定自电容。
在开环型电磁共振耦合器的情况下，通过使重叠的共振器间的电磁场集中，能够使共振器的电感成分或电容成分变大。具体而言，例如如果使狭缝的电磁场变强，则能够使共振器的电容成分变大。
在电磁共振耦合器100a中，通过使布线密集于狭缝106的周边，使狭缝106的周边的电磁场变强，使发送共振器105的电容成分变大。由此，降低了电磁共振耦合器100a的动作频率。
在电磁共振耦合器100a中，发送共振器105的布线在狭缝106附近被折入，由此，狭缝106周边的布线的密度变高。由此，狭缝106的周边的电磁场变强，发送共振器105的电容成分变大。结果，能够降低电磁共振耦合器100a的动作频率。
图14是实施方式2的发送基板的俯视图。第1布线部120b是发送共振器105的布线中的包括隔着狭缝106相互对置的两个端部的部分。第2布线部120d是发送共振器105的布线中的、在与两个端部相互对置的方向垂直的方向上与第1布线部120b对置的部分。第3布线部120a是发送共振器105的布线中的从第1布线部120b的一端向与第1布线部120b不同的方向延伸的部分。第4布线部120c是发送共振器105的布线中的从第1布线部120b的另一端向与第1布线部120b不同的方向延伸的部分。根据图14及图12，第1布线部120b相当于发送共振器105的布线中的沿着第二槽22b的底部延伸的部分，第2布线部120d相当于发送共振器105的布线中的沿着第一槽22a的底部延伸的部分。第3布线部120a相当于发送共振器105的布线中的沿着第二槽22b的一方的侧壁延伸的部分，第4布线部120c相当于发送共振器105的布线中的沿着第二槽22b的另一侧壁延伸的部分。此时，第1布线部120b与第2布线部120d之间的间隔d1、以及第3布线部120a与第4布线部120c之间的间隔d3可以如以下这样设计。
在布线中传输的高频的电磁场比布线的宽度扩散而传输。电磁场的扩散由布线的封闭度决定，大约扩散到布线的线宽的4倍。因此，在想要使电磁场变强的情况下，间隔d1及/或间隔d3可以设计为布线的线宽的大约4倍以内。虽然省略了说明，但关于从第2布线部120d的两端分别延伸的一对布线部之间的间隔d2也是同样的。
这样，在狭缝106的周边使布线密集、使电磁场集中，与发送共振器105的自电容成分变大是等价的。使形成发送共振器105的布线彼此接近、使电磁场集中，与发送共振器105的自电感成分变大是等价的。即，动作频率由间隔d1～d3及布线的线宽决定。因此，通过在发送共振器105设置凹部，能够降低电磁共振耦合器100a的动作频率。此外，通过使发送共振器105的布线具有被折入到内侧的两个凹部，能够使每单位面积收容的布线的长度变得更长。因此，能够将电磁共振耦合器100a的动作频率进一步降低。
两个凹部的某一方具备狭缝106。狭缝106设置在由形成发送共振器105的布线包围的区域的中心附近。发送共振器105是使形成发送共振器105的其他部分的布线与通过被狭缝106切断而对峙的两个布线端接近的形状。因此，发送共振器105的电容成分变大并且电感成分变大。
另外，发送共振器105的布线中的除了构成凹部的部分以外的部分的轮廓没有被特别限定，例如也可以是托架形状，也可以是角铁托架(方括号)形状，也可以是圆括号形状。
发送共振器105的布线中的构成凹部的部分的轮廓并不限定于如图12及14所示的托架形状，例如也可以是角铁托架(方括号)形状，也可以是圆括号形状。
构成发送共振器105的凹部的布线也可以沿着第一槽22a及第二槽22b而弯曲。在想要使电磁共振耦合变强的情况下，也可以将共振器进行布线以成为上述尺寸，第一槽22a及第二槽22b沿着该凹部而形成。由此，模塑树脂13容易穿过电磁共振耦合器100的第一槽22a及第二槽22b而充分地填充到引脚框架之下。由于发送共振器105的布线沿着第一槽22a及第二槽22b配置，所以匹配于电磁共振耦合器100a的形状而在发送共振器105设置两个凹部。另外，发送共振器105只要具有至少1个凹部就可以，设置两个凹部并不是必须的。
以上，基于实施方式对有关一个或多个技术方案的信号传送装置进行了说明，但本申请并不限定于该实施方式。只要不脱离本申请的主旨，对本实施方式实施了本领域技术人员想到的各种变形的形态、或将不同实施方式的构成要素组合而构建的形态也可以包含在一个或多个技术方案的范围内。
(其他实施方式)
如以上这样，作为本申请的技术的例示，说明了实施方式1及实施方式2。但是，本申请的技术并不限定于此，对于适当地进行了变更、替换、附加、省略等的实施方式也能够应用。也可以将在上述实施方式1及实施方式2中说明的各构成要素组合而做成新的实施方式。
所以，以下例示其他的实施方式。
在实施方式2中，电磁共振耦合器100a为了设定发送电路芯片15a或接收电路芯片15b的基准电位而具备背面接地电位112或盖接地电位114。但是，发送基板101也可以为了设定发送电路芯片15a的基准电位而具备共面接地电位(未图示)。例如，共面接地电位(未图示)也可以设置在发送基板101上、并且从发送布线104、发送共振器105、以及由其包围的区域离开规定的距离的位置。发送基板101也可以具有微带线路构造、或接地共面线路构造。进而，形成在发送布线104及发送共振器105的周边的共面接地电位和背面接地电位112也可以通过通孔电连接。由此，电磁共振耦合器中的传送信号的传送效率提高。
同样，接收基板102也可以具备共面接地电位(未图示)。例如，共面接地电位(未图示)也可以设置在接收基板102上、并且从接收布线107及接收共振器108、以及由其包围的区域离开了规定的距离的位置。进而，形成在接收布线107及接收共振器108的周边的共面接地电位和盖接地电位114也可以通过通孔电连接。由此，电磁共振耦合器中的传送信号的传送效率提高。接收基板102也可以是接地共面线路构造。
在实施方式2中，发送共振器105具有线对称的形状，但并不特别限定于此。即使在发送共振器105不具有线对称的形状的情况下，也有具有同样的功能的情况。
本申请能够在功率设备等的传送驱动信号的信号传送装置中利用。

Claims (13)

1.一种信号传送装置，其特征在于，具备：
第一引脚框架；
第二引脚框架，从上述第一引脚框架离开；
一次侧半导体芯片，与上述第一引脚框架电连接；
二次侧半导体芯片，与上述第二引脚框架电连接；以及
信号绝缘器，包括与一次侧半导体芯片电连接的发送部、和与二次侧半导体芯片电连接的接收部，从上述发送部向上述接收部将信号进行绝缘传送；
上述信号绝缘器具有第一主面；
上述第一主面与上述第一引脚框架及上述第二引脚框架接合。
2.如权利要求1所述的信号传送装置，其特征在于，
上述信号绝缘器在上述第一主面内包括与上述第一引脚框架接合的第一焊盘、以及与上述第二引脚框架接合的第二焊盘。
3.如权利要求2所述的信号传送装置，其特征在于，
上述第一焊盘由金属形成，通过粘接剂与上述第一引脚框架接合；
上述第二焊盘由金属形成，通过粘接剂与上述第二引脚框架接合。
4.如权利要求1所述的信号传送装置，其特征在于，
上述一次侧半导体芯片包括发送电路；
上述二次侧半导体芯片包括接收电路；
上述信号绝缘器是电磁共振耦合器。
5.如权利要求1～4中任一项所述的信号传送装置，其特征在于，
上述信号绝缘器具有与上述第一主面对置的第二主面、以及将上述第一主面及上述第二主面之间相连的多个侧面；
上述信号绝缘器具有由上述多个侧面的一部分划定的第一槽；
上述第一槽从上述第二主面向上述第一主面延伸，到达上述第一引脚框架及上述第二引脚框架之间的间隙。
6.如权利要求5所述的信号传送装置，其特征在于，
上述发送部及上述接收部在与上述第一主面交叉的方向上对置；
上述发送部及上述接收部分别包括沿着上述第一槽的截面形状弯曲的布线。
7.如权利要求6所述的信号传送装置，其特征在于，
上述信号绝缘器还具有由上述多个侧面中的另一部分划定、并且与上述第一槽对置的第二槽；
上述第二槽从上述第二主面向上述第一主面延伸并到达上述间隙；
在上述发送部及上述接收部的各自中，上述布线还沿着上述第二槽的截面形状弯曲。
8.如权利要求7所述的信号传送装置，其特征在于，
上述第一槽及上述第二槽中的至少一方的上述截面形状是U字状或圆弧状。
9.如权利要求1～4中任一项所述的信号传送装置，其特征在于，
上述一次侧半导体芯片与上述第一引脚框架接合；
上述二次侧半导体芯片与上述第二引脚框架接合。
10.如权利要求1～4中任一项所述的信号传送装置，其特征在于，
上述一次侧半导体芯片与上述第一引脚框架接合；
上述二次侧半导体芯片与上述信号绝缘器中的对置于上述第一主面的第二主面接合。
11.如权利要求1～4中任一项所述的信号传送装置，其特征在于，
上述一次侧半导体芯片与上述信号绝缘器中的对置于上述第一主面的第二主面接合；
上述二次侧半导体芯片与上述第二引脚框架接合。
12.如权利要求1～4中任一项所述的信号传送装置，其特征在于，
还具备将上述一次侧半导体芯片、上述二次侧半导体芯片及上述信号绝缘器封固的模塑树脂。
13.如权利要求1～4中任一项所述的信号传送装置，其特征在于，
还具备将上述一次侧半导体芯片、上述二次侧半导体芯片及上述信号绝缘器覆盖的模塑树脂；
上述信号绝缘器具有至少1个缺口；
上述模塑树脂包括将上述信号绝缘器的上述第一主面覆盖的第一区域、被埋入在上述第一引脚框架及上述第二引脚框架之间的间隙中的第二区域、以及被埋入在上述至少1个缺口之中并且将上述第一区域及上述第二区域相连的至少1个第三区域。
CN201710138188.XA 2016-05-13 2017-03-09 信号传送装置 Pending CN107369667A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016097468 2016-05-13
JP2016-097468 2016-05-13

Publications (1)

Publication Number Publication Date
CN107369667A true CN107369667A (zh) 2017-11-21

Family

ID=60297143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710138188.XA Pending CN107369667A (zh) 2016-05-13 2017-03-09 信号传送装置

Country Status (3)

Country Link
US (1) US10297538B2 (zh)
JP (1) JP2017208806A (zh)
CN (1) CN107369667A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114450775A (zh) * 2020-07-30 2022-05-06 日本电信电话株式会社 高频封装的制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10483178B2 (en) * 2017-01-03 2019-11-19 Infineon Technologies Ag Semiconductor device including an encapsulation material defining notches
JP7630967B2 (ja) 2020-11-17 2025-02-18 キヤノン株式会社 無線伝送システム、制御方法、およびプログラム
JP2023135196A (ja) * 2022-03-15 2023-09-28 株式会社デンソー 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828661B2 (en) * 2001-06-27 2004-12-07 Matsushita Electric Industrial Co., Ltd. Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
US8385043B2 (en) 2006-08-28 2013-02-26 Avago Technologies ECBU IP (Singapoare) Pte. Ltd. Galvanic isolator
US7791900B2 (en) 2006-08-28 2010-09-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolator
US8427844B2 (en) * 2006-08-28 2013-04-23 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Widebody coil isolators
US8061017B2 (en) * 2006-08-28 2011-11-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Methods of making coil transducers
US7570144B2 (en) * 2007-05-18 2009-08-04 Chartered Semiconductor Manufacturing, Ltd. Integrated transformer and method of fabrication thereof
JP5417128B2 (ja) * 2008-11-27 2014-02-12 新光電気工業株式会社 リードフレーム及びその製造方法、及び半導体装置
JP2010226343A (ja) 2009-03-23 2010-10-07 Toshiba Corp 磁気結合装置
JP5646830B2 (ja) * 2009-09-02 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及びリードフレーム
JP5377778B2 (ja) * 2011-05-11 2013-12-25 パナソニック株式会社 電磁共鳴結合器
JP5214072B1 (ja) * 2011-05-11 2013-06-19 パナソニック株式会社 電磁共鳴結合器
KR101388423B1 (ko) * 2012-05-30 2014-04-23 에스티에스반도체통신 주식회사 고용량 적층형 반도체 패키지 제조방법
US20150004902A1 (en) 2013-06-28 2015-01-01 John M. Pigott Die-to-die inductive communication devices and methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114450775A (zh) * 2020-07-30 2022-05-06 日本电信电话株式会社 高频封装的制造方法

Also Published As

Publication number Publication date
US10297538B2 (en) 2019-05-21
US20170330824A1 (en) 2017-11-16
JP2017208806A (ja) 2017-11-24

Similar Documents

Publication Publication Date Title
JP6903721B2 (ja) 単一リードフレーム積層ダイガルバニック絶縁体
CN104037172B (zh) 绝缘结构、形成绝缘结构的方法和包括这种绝缘结构的芯片级隔离器
CN103972198B (zh) 半导体装置及半导体装置的制造方法
CN104517913B (zh) 半导体装置及其制造方法
JP5646830B2 (ja) 半導体装置、半導体装置の製造方法、及びリードフレーム
US8093983B2 (en) Narrowbody coil isolator
US6343019B1 (en) Apparatus and method of stacking die on a substrate
CN107369667A (zh) 信号传送装置
US7854368B2 (en) Method and structure for controlled impedance wire bonds using co-dispensing of dielectric spacers
KR100950511B1 (ko) 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
CN105047634A (zh) 半导体部件之间的隔离
EP3174185B1 (en) Power supply module and method for packaging power supply module
CN107409469B (zh) 单层压体电流隔离体组件
CN103456701A (zh) 带有散热器的集成电路管芯组件
CN109952657A (zh) 具有封装结构空腔的隔离器集成电路和制造方法
JP2017112327A (ja) 半導体装置
CN101266958A (zh) 晶片封装结构
CN107534036B (zh) 用于具有垂直堆叠的芯片和组件的电子系统的引线框架
TWI644603B (zh) 翻轉式磁耦合封裝結構及其引線架組件與製造方法
US20040032015A1 (en) Semiconductor device
KR101489678B1 (ko) 전자부품 실장구조 중간체, 전자부품 실장구조체 및 전자부품 실장구조체의 제조방법
JP5856274B2 (ja) 半導体装置、半導体装置の製造方法、及びリードフレーム
TWI222199B (en) Wire bond structure with improved matching impedance
CN221841841U (zh) 一种叠层结构以及叠层芯片
JP3690342B2 (ja) ボンディングワイヤ及びそれを用いた半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171121

WD01 Invention patent application deemed withdrawn after publication