[go: up one dir, main page]

CN114450775A - 高频封装的制造方法 - Google Patents

高频封装的制造方法 Download PDF

Info

Publication number
CN114450775A
CN114450775A CN202080068403.3A CN202080068403A CN114450775A CN 114450775 A CN114450775 A CN 114450775A CN 202080068403 A CN202080068403 A CN 202080068403A CN 114450775 A CN114450775 A CN 114450775A
Authority
CN
China
Prior art keywords
lead
frame
interval
straight portion
frequency package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080068403.3A
Other languages
English (en)
Inventor
田野边博正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of CN114450775A publication Critical patent/CN114450775A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026—Coplanar striplines [CPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4279—Radio frequency signal propagation aspects of the electrical connection, high frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明包括：将第一引线框架(110)的第一引线(114)的末端(114b)连接至第一信号焊盘(104)；将第二引线(115)的末端(115b)连接至第二信号焊盘(105)；以及使用引线形状改变夹具(122)调整第一引线(114)的直线部与第二引线(115)的直线部之间的间距。

Description

高频封装的制造方法
技术领域
本发明涉及一种包括差动共面线路的高频封装的制造方法。
背景技术
在被配置为处理包括数字相干光传输在内的高速差动信号的器件中，使用了包括差动共面线路的高频信号器件封装，在差动共面线路中，两个接地线布置成将彼此相邻的两个信号线置于其间。在差动共面线路中，重要的是对从印刷板到半导体芯片的接地线和信号线之间或者两个相邻的信号线之间的阻抗匹配等进行适当的高频设计。
相关技术文献
专利文献
专利文献1：日本专利第4934733号。
非专利文献
非专利文献1：Implementation Agreement for Integrated Dual PolarizationIntradyne Coherent Receivers，IA#OIF-DPC-RX-01.2，November 14，2013(2013年11月14日)。
非专利文献2：Chang Fei Yee，“Key high-speed connector layouttechniques”，[2020年7月10日检索]，(https://www.edn.com/key-high-speed-connector-layout-techniques/)。
发明内容
本发明要解决的问题
然而，诸如“Optical Internetworking Forum”的标准化机构已经决定了待焊接安装的引脚的尺寸和位置，这应该由保持半导体芯片并安装于印刷板上的高频信号器件封装来满足。因此，不可能自由地决定引脚的间隔和形状。如非专利文献1所描述的，限定了高频引脚的形状(参见图5)，并且不允许改变为了提高高频特性所必需的信号(+)/(-)引线之间的间距。如上文所描述的，由于高速信号传输中的高频设计的自由度低，所以不可能适当地设定用作两个信号线之间的差动传输路径的电磁耦合。
例如，非专利文献1示出了光接收模块400，该光接收模块包括DC端子403和输出端子404，并且在光接收模块400上安装有光电路401，该光电路被配置为对从两个输入端口402a和402b输入的光信号执行光信号处理，如图6所示。在这种技术中，没有公开影响包括多个高频引脚的光接收模块中的高频特性的高频引脚的构造的细节。另外，在非专利文献2中，示出了引脚的三维形状(参见图11)。假想印刷板上的金属焊盘之间的间距和引脚之间的间隔从接触面开始都相等。由于在暴露于空气的部分中阻抗变高，所以优选地使两个信号引脚即使从中途开始也尽量靠近。然而，这样的构造没有被详细地示出，而且根本没有被提及。
因此，在高频封装中，连接至两个信号线的两个信号引脚之间的间隔从与信号线的连接端向与安装基板的连接端逐渐增大，由此获得令人满意的高频设计。然而，用于实现这种引脚构造的有效封装制造方法尚不清楚。
为了解决上述问题而做出了本发明，本发明的目的在于提供一种改变引脚之间的间隔的高频封装的有效的制造方法。
解决问题的手段
根据本发明，提供一种高频封装的制造方法，该方法包括：第一步：准备封装本体，该封装本体包括：基板，由交替地层叠的绝缘层和导体层形成，第一差动共面线路，形成于基板的表面上，第二差动共面线路，形成于基板的安装面的一侧的基板的背面上，并且连接至第一差动共面线路，第一信号焊盘，布置于基板的背面的一侧，并且连接至第二差动共面线路的第一信号线，第二信号焊盘，布置于基板的背面的所述一侧，并且连接至第二差动共面线路的第二信号线，和两个接地焊盘，布置于基板的背面的所述一侧，并且连接至第二差动共面线路的两个接地线；第二步：准备第一引线框架，该第一引线框架包括板状第一框架、第一引线和第二引线，第一引线和第二引线中的每一个都包括：直线部，在包括第一框架的平面的平面上延伸，弯曲部，在与包括第一框架的平面的平面分离的方向上弯曲，和在弯曲部的末端处的末端部，其中，第一引线的末端部与第二引线的末端部之间的间隔是第一信号焊盘与第二信号焊盘之间的间隔；第三步：准备第二引线框架，该第二引线框架包括第二框架和两个第三引线，所述两个第三引线中的每一个都包括：直线部，在包括第二框架的平面的平面上延伸，弯曲部，在与包括第二框架的平面的平面分离的方向上弯曲，和在弯曲部的末端处的末端部，其中，所述两个第三引线的末端部之间的间隔是两个接地焊盘之间的间隔；第四步：将第一引线框架的第一引线的末端部连接至第一信号焊盘，将第二引线的末端部连接至第二信号焊盘，并将第二引线框架的第三引线的末端部连接至接地焊盘；第五步：在第四步之后，将第一框架与第一引线及第二引线分离，并将第二框架与第三引线分离；第六步：在第五步之后，调整第一引线的直线部与第二引线的直线部之间的间隔；以及第七步：在第六步之后，使第一引线、第二引线和第三引线的长度一致。
本发明的效果
如上所述，根据本发明，在第一引线框架的第一引线的末端部连接至第一信号焊盘并且第二引线的末端部连接至第二信号焊盘之后，调整第一引线的直线部与第二引线的直线部之间的间隔。因此，可以提供一种高频封装的有效的制造方法，该制造方法改变了引脚之间的间隔。
附图说明
图1A是示出处于中间步骤的高频封装的状态以便解释根据本发明的第一实施例的高频封装的制造方法的透视图；
图1B是示出处于中间步骤的高频封装的状态以便解释根据本发明的第一实施例的高频封装的制造方法的透视图；
图1C是示出处于中间步骤的高频封装的状态以便解释根据本发明的第一实施例的高频封装的制造方法的透视图；
图1D是示出处于中间步骤的高频封装的状态以便解释根据本发明的第一实施例的高频封装的制造方法的透视图；
图1E是示出处于中间步骤的高频封装的状态以便解释根据本发明的第一实施例的高频封装的制造方法的侧视图；
图1F是示出处于中间步骤的高频封装的状态以便解释根据本发明的第一实施例的高频封装的制造方法的透视图；
图1G是示出处于中间步骤的高频封装的状态以便解释根据本发明的第一实施例的高频封装的制造方法的透视图；
图1H是示出处于中间步骤的高频封装的状态以便解释根据本发明的第一实施例的高频封装的制造方法的透视图；
图1I是示出处于中间步骤的高频封装的状态以便解释根据本发明的第一实施例的高频封装的制造方法的透视图；
图1J是示出处于中间步骤的高频封装的状态以便解释根据本发明的第一实施例的高频封装的制造方法的透视图；
图1K是示出处于中间步骤的高频封装的状态以便解释根据本发明的第一实施例的高频封装的制造方法的透视图；
图1L是示出处于中间步骤的高频封装的状态以便解释根据本发明的第一实施例的高频封装的制造方法的透视图；
图1M是示出处于中间步骤的高频封装的状态以便解释根据本发明的第一实施例的高频封装的制造方法的透视图；
图1N是示出处于中间步骤的高频封装的状态以便解释根据本发明的第一实施例的高频封装的制造方法的透视图；
图1O是示出处于中间步骤的高频封装的状态以便解释根据本发明的第一实施例的高频封装的制造方法的透视图；
图1P是示出处于中间步骤的高频封装的状态以便解释根据本发明的第一实施例的高频封装的制造方法的透视图；
图2A是示出处于中间步骤的高频封装的状态以便解释根据本发明的第二实施例的高频封装的制造方法的透视图；
图2B是示出处于中间步骤的高频封装的状态以便解释根据本发明的第二实施例的高频封装的制造方法的透视图；
图2C是示出处于中间步骤的高频封装的状态以便解释根据本发明的第二实施例的高频封装的制造方法的透视图；
图2D是示出处于中间步骤的高频封装的状态以便解释根据本发明的第二实施例的高频封装的制造方法的透视图；
图3A是示出处于中间步骤的高频封装的状态以便解释根据本发明的第三实施例的高频封装的制造方法的透视图；
图3B是示出处于中间步骤的高频封装的状态以便解释根据本发明的第三实施例的高频封装的制造方法的透视图；
图3C是示出处于中间步骤的高频封装的状态以便解释根据本发明的第三实施例的高频封装的制造方法的透视图；
图4A是示出处于中间步骤的高频封装的状态以便解释根据本发明的第四实施例的高频封装的制造方法的透视图；
图4B是示出处于中间步骤的高频封装的状态以便解释根据本发明的第四实施例的高频封装的制造方法的透视图；
图4C是示出处于中间步骤的高频封装的状态以便解释根据本发明的第四实施例的高频封装的制造方法的透视图；
图4D是示出处于中间步骤的高频封装的状态以便解释根据本发明的第四实施例的高频封装的制造方法的透视图；
图4E是示出处于中间步骤的高频封装的状态以便解释根据本发明的第四实施例的高频封装的制造方法的透视图；
图4F是示出处于中间步骤的高频封装的状态以便解释根据本发明的第四实施例的高频封装的制造方法的透视图；
图4G是示出处于中间步骤的高频封装的状态以便解释根据本发明的第四实施例的高频封装的制造方法的透视图；
图4H是示出处于中间步骤的高频封装的状态以便解释根据本发明的第四实施例的高频封装的制造方法的透视图；
图4I是示出处于中间步骤的高频封装的状态以便解释根据本发明的第四实施例的高频封装的制造方法的透视图；
图4J是示出处于中间步骤的高频封装的状态以便解释根据本发明的第四实施例的高频封装的制造方法的透视图；
图4K是示出处于中间步骤的高频封装的状态以便解释根据本发明的第四实施例的高频封装的制造方法的透视图；
图5是示出传统的高频封装的构造的说明图；
图6是示出传统的光接收模块的构造的视图；以及
图7是示出传统的高频封装的一部分的构造的透视图。
具体实施方式
下面将描述根据本发明的实施例的高频封装的制造方法。
【第一实施例】
将首先参考图1A至图1P描述本发明的第一实施例的高频封装的制造方法。
首先，如图1A和图1B所示，准备封装本体100(第一步)。封装本体100包括：由交替地层叠的绝缘层和导体层形成的基板101、形成于基板101的表面上的第一差动共面线路102、以及形成于基板101的安装面的一侧的背面并且连接至第一差动共面线路102的第二差动共面线路103。注意，图1B示出封装本体100(基板101)的安装面的一侧。另外，在封装本体100(基板101)上设置间隔件107，该间隔件构造成使封装本体100的一部分与安装它们的安装板之间的距离恒定。
另外，封装本体100包括第一信号焊盘104、第二信号焊盘105和两个接地焊盘106。第一信号焊盘104布置于基板101的背面(安装面)的一侧，并且连接至第二差动共面线路103的第一信号线。第二信号焊盘105布置于基板101的背面的一侧，并且连接至第二差动共面线路103的第二信号线。第一信号焊盘104和第二信号焊盘105具有从封装本体100的中心侧向端部侧逐渐增大的间隔。两个接地焊盘106布置于基板101的背面的一侧，并且连接至第二差动共面线路103的两个接地线。
接下来，如图1C、图1D和图1E所示，准备第一引线框架110(第二步)，并且准备第二引线框架112(第三步)。
第一引线框架110包括板状第一框架111、第一引线114和第二引线115。第一引线114和第二引线115分别包括：直线部，该直线部在包括第一框架111的平面的平面上延伸；弯曲部114a和115a，该弯曲部在与包括第一框架111的平面的平面分离的方向上弯曲；以及在弯曲部114a和115a的末端处的末端部114b和115b。另外，第一引线114的末端部114b与第二引线115的末端部115b之间的间隔是第一信号焊盘104与第二信号焊盘105之间的间隔。注意，第一信号焊盘104与第二信号焊盘105之间的间隔比彼此相邻的第一信号焊盘104与接地焊盘106之间的间隔以及彼此相邻的第二信号焊盘105与接地焊盘106之间的间隔窄。
此外，在第一实施例中，第一引线框架110具有如下形状：第一引线114与第二引线115之间的间隔从末端部114b和115b的一侧到第一框架111的一侧变宽。另外，在第一引线114和第二引线115中，在直线部的中间设置小厚度的薄部114c、115c，以便于在后处理中执行切断作业。
第二引线框架112包括第二框架113和两个第三引线116。两个第三引线116中的每一个都包括：在包括第二框架113的平面的平面上延伸的直线部、在与包括第二框架113的平面的平面分离的方向上弯曲的弯曲部116a、以及在弯曲部116a的末端处的末端部116b。另外，两个第三引线116的末端部116b之间的间隔是两个接地焊盘106之间的间隔。注意，在第一实施例中，第二引线框架112具有如下形状：两个第三引线116之间的间隔从末端部116b的一侧到第二框架113的一侧是相同的间隔。另外，在各个第三引线116中，在直线部的中间设置小厚度的薄部116c，以便于在后处理中执行切断作业。
第一引线框架110和第二引线框架112布置于预定位置并重叠。此时，在从弯曲部起预定长度的直线部的区域117中，使引线的底面的位置一致。区域117可以用作后处理中的基准面。
接下来，如图1F和图1G所示，第一引线框架110的第一引线114的末端部114b连接至第一信号焊盘104，第二引线115的末端部115b连接至第二信号焊盘105，并且第二引线框架112的第三引线116的末端部116b连接至接地焊盘106(第四步)。例如，可以通过使用银焊料等的焊接来进行上述连接。注意，在第一实施例中，间隔从封装本体100的端部向中心侧逐渐减小。以与该状态相同的方式，第一引线114与第二引线115之间的间隔向末端部114b、115b逐渐变小。
在上述第四步之后，第一框架111与第一引线114及第二引线115分离，并且第二框架113与第三引线116分离(第五步)。例如，如图1H所示，使用切断刀片118同时切断引线的直线部的中间的小厚度的薄部，以使各个引线具有预定长度。在切断之后，如图1I所示，第一引线114和第二引线115的完成形状与第三引线116的完成形状不同。第一引线114与第二引线115之间的间隔从图1I中由虚线椭圆指示的切断端向弯曲部逐渐变化和减小。
接下来，在第五步之后，调整第一引线114的直线部与第二引线115的直线部之间的间隔(第六步)。首先，如图1J所示，将保持夹具121固定在封装本体100的安装面的一侧。接下来，如图1K、图1L和图1M所示，使用引线形状改变夹具122调整第一引线114的直线部与第二引线115的直线部之间的间隔。
引线形状改变夹具122包括基部122a以及设置于基部122a上的突起部122b和122c。突起部122b和122c中的每一个在平面图中具有在与引线相同的方向上延伸的条形形状。另外，突起部122b和122c中的每一个都具有从上部向下部(基部122a的一侧)逐渐变宽的剖面形状。突起部122b和122c中的每一个的宽度从上部向下部逐渐增大，使得突起部之间的间隔逐渐减小。此外，突起部122b和122c在基部122a的一侧的预定部分具有均匀的间隔。
第一引线114和第二引线115布置于突起部122b与突起部122c之间，并且固定有保持夹具121的封装本体100在竖直方向上滑动到引线形状改变夹具122的基部122a的一侧。因此，第一引线114和第二引线115沿着突起部122b与突起部122c之间的逐渐减小的间隔变形以及第一引线114与第二引线115之间的间隔逐渐变化(减小)。
当所有引线到达基部122a的上表面时，第一引线114的直线部与第二引线115的直线部之间的间隔在整个区域上变得相等(间距变得均匀)。此外，当所有引线到达基部122a的上表面时，保持该状态，并且在这种状态下从上方按压按压夹具123。然后，将所有夹具拆除。如图1N所示，这使得可以在基板101的平面方向上对准第一引线114和第二引线115的高度位置。
接下来，使第一引线114、第二引线115和第三引线116的长度一致(第七步)。例如，如图1O所示，使用切断刀片118同时切断引线，从而使第一引线114、第二引线115和第三引线116的长度一致，如图1P所示。
当完成时，可以获得高频封装，在高频封装中，使用作接地引脚的第三引线116与用作信号引脚的第一引线114及第二引线115之间的间距一致。通过根据上述第一实施例的制造方法，即使封装本体中的差动信号线的间距窄，也可以使差动信号引脚的间距宽度比它宽。这可以使所有引脚的间距一致，并且有助于提高当将封装安装在板上时的生产率。
【第二实施例】
下面将参考图2A至图2D描述根据本发明的第二实施例的高频封装的制造方法。
首先，如第一实施例中那样，如参考图1A和图1B所描述的，准备封装本体100(第一步)。接下来，如参考图1C、图1D和图1E所描述的，准备第一引线框架110(第二步)，并且准备第二引线框架112(第三步)。
接下来，如参考图1F和图1G所描述的，第一引线框架110的第一引线114的末端部114b连接至第一信号焊盘104，第二引线115的末端部115b连接至第二信号焊盘105，并且第二引线框架112的第三引线116的末端部116b连接至接地焊盘106(第四步)。
在上述第四步之后，通过与上述第一实施例中相同的方法将第一框架111与第一引线114及第二引线115分离，并将第二框架113与第三引线116分离(第五步)。
接下来，在第五步之后，调整第一引线114的直线部与第二引线115的直线部之间的间隔(第六步)。首先，如图2A所示，准备引线形状改变夹具131。在第二实施例中，封装本体100在引线形状改变夹具131的表面上沿预定方向滑动，从而调整第一引线114的直线部与第二引线115的直线部之间的间隔。
引线形状改变夹具131包括：基部131a、设置于基部131a的上表面的两端的引导部131b、以及排列在基部131a的上表面上的多个突起部131c。两个引导部131b之间的间隔与布置于外侧的两个第三引线116的外侧之间的宽度相同。
另外，多个突起部131c的每一个在平面图中都具有矩形形状，该矩形形状在用于滑动封装本体100的方向(滑动方向)上具有长边。彼此相邻的突起部131c之间的间隔与每个引线的宽度相同。此外，多个突起部131c中的每一个在排列方向上的宽度等于布置引线的弯曲部的间隔。
首先，如图2B所示，封装本体100安装在设置有多个突起部131c的基部131a的上表面上。此时，布置于基板101的安装面上的焊盘的排列方向被设定为与滑动方向垂直。此外，在多个突起部131c的一端部侧，引线的弯曲部嵌合在彼此相邻的突起部131c之间。
当封装本体100安装于基部131a的上表面上时，如上所述，封装本体100沿滑动方向滑动(图2C)。通过这种滑动，第一引线114与第二引线115之间的间隔逐渐变化(减小)。当引线的切断端向上移动至多个突起部131c的中心，并且然后拆除引线形状改变夹具131时，第一引线114的直线部与第二引线115的直线部之间的间隔在整个区域上变得相等(间距变得均匀)，如图2D所示。
然后，与上述第一实施例中一样，使第一引线114、第二引线115和第三引线116的长度一致(第七步)。当完成时，可以获得高频封装，在高频封装中，使用作接地引脚的第三引线116与用作信号引脚的第一引线114及第二引线115之间的间距一致。作为第二实施例的特有特征，使用滑动型引线形状改变夹具校正差动信号引脚的间距。
通过根据上述第二实施例的制造方法，即使封装本体中的差动信号线的间距窄，也可以使差动信号引脚的间距宽度比它宽。这可以使所有引脚的间距一致，并且有助于提高将封装安装在板上时的生产率。
【第三实施例】
下面将参考图3A至图3C描述根据本发明的第三实施例的高频封装的制造方法。
首先，如第一实施例中那样，如参考图1A和图1B所描述的，准备封装本体100(第一步)。接下来，如参考图1C、图1D和图1E所描述的，准备第一引线框架110(第二步)，并且准备第二引线框架112(第三步)。
接下来，如参考图1F和图1G所描述的，第一引线框架110的第一引线114的末端部114b连接至第一信号焊盘104，第二引线115的末端部115b连接至第二信号焊盘105，并且第二引线框架112的第三引线116的末端部116b连接至接地焊盘106(第四步)。
在上述第四步之后，通过与上述第一实施例中相同的方法将第一框架111与第一引线114及第二引线115分离，并将第二框架113与第三引线116分离(第五步)。
接下来，在第五步之后，调整第一引线114的直线部与第二引线115的直线部之间的间隔(第六步)。首先，如图3A所示，准备旋转型引线形状改变夹具141。在第三实施例中，对于封装本体100，具有圆柱形状的引线形状改变夹具141绕其轴线旋转，从而使封装本体100在旋转方向上在引线形状改变夹具141的外周面上相对滑动，并且调整第一引线114的直线部与第二引线115的直线部之间的间隔。
引线形状改变夹具141包括具有圆柱形状的本体141a和形成于本体141a的外周面中的多个凹槽141b。多个凹槽141b沿周向方向延伸，并且凹槽宽度与各个引线的宽度相同。此外，相邻的凹槽141b之间的间隔等于布置引线的弯曲部的间隔。
首先，如图3A所示，将封装本体100安装在形成有多个凹槽141b的引线形状变更夹具141的外周面上。此时，布置于基板101的安装面上的焊盘的排列方向被设定为与外周面的周向方向(滑动方向)垂直。此外，每个引线的弯曲部嵌合在对应的一个凹槽141b中。
当封装本体100在基部131a的上表面上安装于引线形状改变夹具141的外周面上时，如上所述，引线形状改变夹具141(本体141a)绕轴线旋转。通过这种旋转，嵌合于凹槽141b中的引线的部分从引线的弯曲部向切断端的方向移动。当嵌合的部分随着旋转而移动时，第一引线114与第二引线115之间的间隔逐渐改变(减小)。如图3B所示，当各个引线的切断端嵌合到相应的一个凹槽141b中，并且然后拆除引线形状改变夹具141时，第一引线114的直线部和第二引线115的直线部之间的间隔在整个区域上变得相等(间距变得均匀)，如图3C所示。
然后，与上述第一实施例中一样，使第一引线114、第二引线115和第三引线116的长度一致(第七步)。当完成时，可以获得高频封装，在高频封装中，使用作接地引脚的第三引线116与用作信号引脚的第一引线114及第二引线115之间的间距一致。作为第三实施例的特有特征，使用滑动型引线形状改变夹具校正差动信号引脚的间距。
通过根据上述第三实施例的制造方法，即使封装本体中的差动信号线的间距窄，也可以使差动信号引脚的间距宽度比它宽。这可以使所有引脚的间距一致，并且有助于提高将封装安装在板上时的生产率。
【第四实施例】
下面将参考图4A至图4K描述根据本发明的第四实施例的高频封装的制造方法。
首先，如图4A所示，准备封装本体100a(第一步)。封装本体100a包括：由绝缘体制成的基板101、形成于基板101的表面上的第一差动共面线路102、以及形成于基板101的安装面的一侧的背面上并且连接至第一差动共面线路102的第二差动共面线路103。注意，图1B示出了封装本体100a(基板101)的安装面的一侧。另外，在封装本体100a(基板101)上设置间隔件107，该间隔件构造成使封装本体100的一部分与安装它们的安装板之间的距离恒定。
另外，封装本体100a包括第一信号焊盘204、第二信号焊盘205和两个接地焊盘106。第一信号焊盘204布置于基板101的背面(安装面)的一侧并且连接至第二差动共面线路103的第一信号线。第二信号焊盘205布置于基板101的背面的一侧并且连接至第二差动共面线路103的第二信号线。第一信号焊盘204和第二信号焊盘205从封装本体100a的中心侧向端部侧具有相同的间隔。两个接地焊盘106布置于基板101的背面的一侧并且连接至第二差动共面线路103的两个接地线。
接下来，如图4B和图4C所示，准备第一引线框架210(第二步)，并且准备第二引线框架112(第三步)。第二引线框架112与上述第一实施例中的相同，并且将省略其详细描述。
第一引线框架210包括板状第一框架211、第一引线214和第二引线215。第一引线214和第二引线215分别包括：直线部，该直线部在包括第一框架211的平面的平面上延伸；弯曲部214a和215a，该弯曲部在与包括第一框架211的平面的平面分离的方向上弯曲；以及在弯曲部214a和215a的末端处的末端部214b和215b。另外，第一引线214的末端部214b和第二引线215的末端部215b的间隔是第一信号焊盘204与第二信号焊盘205之间的间隔。注意，第一信号焊盘204与第二信号焊盘205之间的间隔比彼此相邻的第一信号焊盘204与接地焊盘106之间的间隔以及彼此相邻的第二信号焊盘205与接地焊盘106之间的间隔窄。
此外，在第四实施例中，第一引线框架210具有如下形状：第一引线214与第二引线215之间的间隔从末端部214b和215b的一侧到第一框架211的一侧是相同的间隔。另外，在第一引线214和第二引线215中，在直线部的中间设置小厚度的薄部214c、215c，以便于在后处理中执行切断作业。
第一引线框架210和第二引线框架112布置于预定位置并重叠。注意，同样在第四实施例中，在从弯曲部起预定长度的直线部的区域中，使引线的底面的位置一致。所述区域可以用作后处理中的基准面。
接下来，将第一引线框架210的第一引线214的末端部214b连接至第一信号焊盘204，将第二引线215的末端部215b连接至第二信号焊盘205，并且将第二引线框架112的第三引线116的末端部116b连接至接地焊盘106(第四步)。例如，可以通过使用银焊料等的焊接来进行上述连接。图4D示出将引线框架连接的状态。
在上述第四步之后，第一框架211与第一引线214及第二引线215分离，并且第二框架113与第三引线116分离(第五步)。例如，如图4E所示，使用切断刀片118同时切断引线的直线部的中间的小厚度的薄部，以使各个引线具有预定长度。在切断之后，在第四实施例中，第一引线214和第二引线215的完成形状与第三引线116的完成形状相同。
接下来，在第五步之后，调整第一引线214的直线部与第二引线215的直线部之间的间隔(第六步)。在这种调整中，使用图4F所示的基部夹具201和校正夹具202。基部夹具201包括：构造成使校正夹具202滑动的引导槽201a，以及形成为将形成引导槽201a的区域置于其间的第一导轨201b和第二导轨201c。此外，第二导轨201c设置有凹槽201d，第三引线116嵌合在凹槽201d中。
另一方面，校正夹具202包括：滑动突起部202a，该滑动突起部嵌合在引导槽201a中；以及凸部202b，该凸部构造成增大第一引线214与第二引线215之间的间隔。突凸202b的宽度向末端部202c的一侧减小。
首先，如图4G所示，基部夹具201布置于封装本体100a的安装面的一侧，并且第一引线214和第二引线215布置于第一导轨201b和第二导轨201c之间。此外，第一引线214和外侧的第三引线116布置成将第一导轨201b置于其间。中央的第三引线116嵌入凹槽201d。
接下来，将校正夹具202的滑动突起部202a嵌合在引导槽201a中。另外，在第一导轨201b与第二导轨201c之间，凸部202b的末端部202c插入第一引线214与第二引线215之间。在这种状态下，滑动突起部202a嵌合在引导槽201a中的状态被保持，并且校正夹具202从引线的切断端侧滑动到弯曲部的一侧(图4H)。
通过上述校正夹具202的滑动，插入第一引线214与第二引线215之间的凸部202b增大(调整)第一引线214与第二引线215之间的间隔。当滑动校正夹具202到达封装本体100a时，第一引线214的直线部与第二引线215的直线部之间的间隔在整个区域上增加，并且引线之间的间隔变得相等(间距变得均匀)。
在第四实施例中，当通过上述处理使引线之间的间隔相等时，第一引线214与第二引线215的直线部之间的间隔变得比第一信号焊盘204与第二信号焊盘205之间的间隔宽(图4I)。
接下来，使第一引线214、第二引线215和第三引线116的长度一致(第七步)。例如，如图4J所示，使用切断刀片118同时切断引线，从而使第一引线214、第二引线215和第三引线116的长度一致，如图4K所示。
当完成时，可以获得高频封装，在高频封装中，使用作接地引脚的第三引线116与用作信号引脚的第一引线214及第二引线215之间的间隔一致。通过根据上述第四实施例的制造方法，即使封装本体中的差动信号线的间距窄，也可以使差动信号引脚的间距宽度比它宽。这可以使所有引脚的间距一致，并且有助于提高将封装安装在板上时的生产率。
如上所述，根据本发明，在第一引线框架的第一引线的末端部连接至第一信号焊盘并且第二引线的末端部连接至第二信号焊盘之后，调整第一引线的直线部与第二引线的直线部之间的间隔。因此，可以提供一种高频封装的有效的制造方法，该制造方法改变了引脚之间的间隔。
注意，本发明不限于上述实施例，显然本领域技术人员可以在本发明的技术范围内进行许多修改和组合。
附图标记的说明
100…封装本体、101…基板、102…第一差动共面线路、103…第二差动共面线路、104…第一信号焊盘、105…第二信号焊盘、106…接地焊盘、107…间隔件、110…第一引线框架、111…第一框架、113…第二框架、114…第一引线、114a…弯曲部、114b…末端部、114c…薄部、115…第二引线、115a…弯曲部、115b…末端部、115c…薄部、116…第三引线、116a…弯曲部、116b…末端部、116c…薄部、117…区域、118…切断刀片、121…保持夹具、122…引线形状改变夹具、122a…基部、122b…突起部、122c…突起部、123…按压夹具。

Claims (6)

1.一种高频封装的制造方法，包括：
第一步：准备封装本体，所述封装本体包括：
基板，由交替地层叠的绝缘层和导体层形成，
第一差动共面线路，形成于所述基板的表面上，
第二差动共面线路，形成于在所述基板的安装面的一侧的所述基板的背面上，并且连接至所述第一差动共面线路，
第一信号焊盘，布置于所述基板的所述背面的一侧，并且连接至所述第二差动共面线路的第一信号线，
第二信号焊盘，布置于所述基板的所述背面的所述一侧，并且连接至所述第二差动共面线路的第二信号线，和
两个接地焊盘，布置于所述基板的所述背面的所述一侧，并且连接至所述第二差动共面线路的两个接地线；
第二步：准备第一引线框架，所述第一引线框架包括板状第一框架、第一引线和第二引线，所述第一引线和所述第二引线中的每一个都包括：
直线部，在包括所述第一框架的平面的平面上延伸，
弯曲部，在与包括所述第一框架的所述平面的所述平面分离的方向上弯曲，和
在所述弯曲部的末端处的末端部，
其中，所述第一引线的末端部与所述第二引线的末端部之间的间隔是所述第一信号焊盘与所述第二信号焊盘之间的间隔；
第三步：准备第二引线框架，所述第二引线框架包括第二框架和两个第三引线，所述两个第三引线中的每一个都包括：
直线部，在包括所述第二框架的平面的平面上延伸，
弯曲部，在与包括所述第二框架的所述平面的所述平面分离的方向上弯曲，和
在所述弯曲部的末端处的末端部，
其中，所述两个第三引线的末端部之间的间隔是所述两个接地焊盘之间的间隔；
第四步：将所述第一引线框架的第一引线的末端部连接至所述第一信号焊盘，将所述第二引线的末端部连接至所述第二信号焊盘，并将所述第二引线框架的第三引线的末端部连接至所述接地焊盘；
第五步：在第四步之后，将所述第一框架与所述第一引线及所述第二引线分离，并将所述第二框架与所述第三引线分离；
第六步：在第五步之后，调整所述第一引线的直线部与所述第二引线的直线部之间的间隔；以及
第七步：在第六步之后，使所述第一引线、所述第二引线和所述第三引线的长度一致。
2.根据权利要求1所述的高频封装的制造方法，其中
所述第一引线框架具有如下形状：所述第一引线与所述第二引线之间的间隔从所述末端部的一侧向所述第一框架的一侧变宽，并且
所述第二引线框架具有如下形状：所述两个第三引线之间的间隔从所述末端部的一侧到所述第二框架的一侧是相同的间隔。
3.根据权利要求2所述的高频封装的制造方法，其中
在第六步中，减小所述第一引线的直线部与所述第二引线的直线部之间的间隔，以使所述第一引线的直线部、所述第二引线的直线部和所述第三引线的直线部之间的间隔相等。
4.根据权利要求1所述的高频封装的制造方法，其中
所述第一引线框架具有如下形状：所述第一引线与所述第二引线之间的间隔从所述末端部的一侧到所述第一框架的一侧是相同的间隔，并且
所述第二引线框架具有如下形状：所述两个第三引线之间的间隔从所述末端部的一侧到所述第二框架的一侧是相同的间隔。
5.根据权利要求4所述的高频封装的制造方法，其中
在第六步中，增加所述第一引线的直线部与所述第二引线的直线部之间的间隔，以使所述第一引线的直线部、所述第二引线的直线部和所述第三引线的直线部之间的间隔相等。
6.根据权利要求1至5中任一项所述的高频封装的制造方法，其中
所述第一信号焊盘与所述第二信号焊盘之间的间隔比彼此相邻的所述第一信号焊盘与所述接地焊盘之间的间隔以及彼此相邻的所述第二信号焊盘与所述接地焊盘之间的间隔窄。
CN202080068403.3A 2020-07-30 2020-07-30 高频封装的制造方法 Pending CN114450775A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/029206 WO2022024289A1 (ja) 2020-07-30 2020-07-30 高周波パッケージの製造方法

Publications (1)

Publication Number Publication Date
CN114450775A true CN114450775A (zh) 2022-05-06

Family

ID=80037836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080068403.3A Pending CN114450775A (zh) 2020-07-30 2020-07-30 高频封装的制造方法

Country Status (5)

Country Link
US (1) US12272567B2 (zh)
EP (1) EP4191659A4 (zh)
JP (1) JP7124987B2 (zh)
CN (1) CN114450775A (zh)
WO (1) WO2022024289A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023148278A (ja) * 2022-03-30 2023-10-13 住友大阪セメント株式会社 光デバイスとそれを用いた光送信装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
US5057805A (en) * 1990-05-16 1991-10-15 Mitsubishi Denki Kabushiki Kaisha Microwave semiconductor device
US20030127711A1 (en) * 2002-01-09 2003-07-10 Matsushita Electric Industrial Co., Ltd. Lead frame, method for manufacturing the same, resin-encapsulated semiconductor device and method for manufacturing the same
US20040011699A1 (en) * 2000-07-25 2004-01-22 Park Chan-Ik Plastic package base, air cavity type package and their manufacturing methods
US20040041250A1 (en) * 2002-08-29 2004-03-04 Hitachi, Ltd. Semiconductor device and a method of manufacturing the same
US20050121752A1 (en) * 2003-12-05 2005-06-09 Via Technologies, Inc. Chip package and electrical connection structure between chip and substrate
JP2007043146A (ja) * 2005-07-22 2007-02-15 Marvell World Trade Ltd 高速集積回路用のパッケージング
US20070228535A1 (en) * 2006-03-28 2007-10-04 Mitsubishi Electric Corporation Optical device package and optical semiconductor device using the same
US20140002935A1 (en) * 2012-06-27 2014-01-02 Mediatek Inc. Sgs or gsgsg pattern for signal transmitting channel, and pcb assembly, chip package using such sgs or gsgsg pattern
CN107369667A (zh) * 2016-05-13 2017-11-21 松下电器产业株式会社 信号传送装置
CN109417054A (zh) * 2016-06-27 2019-03-01 Ngk电子器件株式会社 高频用陶瓷基板及高频用半导体元件收纳封装体

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES362566A1 (es) 1968-07-25 1971-02-01 Sandoz Ag Procedimiento para la obtencion de compuestos azoicos.
JPH04354358A (ja) * 1991-05-31 1992-12-08 Shinko Electric Ind Co Ltd 多層リードフレームおよびその製造方法
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
TW366570B (en) * 1997-03-26 1999-08-11 Matsushita Electric Ind Co Ltd Semiconductor device and the wiring unit
US6061251A (en) * 1997-09-08 2000-05-09 Hewlett-Packard Company Lead-frame based vertical interconnect package
JP3823743B2 (ja) * 2001-03-09 2006-09-20 住友電気工業株式会社 高周波信号入力端子付光送信モジュール
KR20060021744A (ko) * 2004-09-04 2006-03-08 삼성테크윈 주식회사 리드프레임 및 그 제조방법
JP2011134789A (ja) * 2009-12-22 2011-07-07 Mitsubishi Electric Corp 半導体装置、及びプリント配線板
JP5242605B2 (ja) * 2010-01-28 2013-07-24 ルネサスエレクトロニクス株式会社 配線構造
JP2011155184A (ja) * 2010-01-28 2011-08-11 Renesas Electronics Corp 配線構造
AU2011218651B2 (en) * 2010-08-31 2014-10-09 Viasat, Inc. Leadframe package with integrated partial waveguide interface
TWI453831B (zh) * 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
TWI449475B (zh) * 2012-01-09 2014-08-11 Novatek Microelectronics Corp 電路板
JP6162800B2 (ja) * 2013-05-29 2017-07-12 京セラ株式会社 素子収納用パッケージおよび実装構造体
US9171788B1 (en) * 2014-09-30 2015-10-27 Alpha And Omega Semiconductor Incorporated Semiconductor package with small gate clip and assembly method
CN104795379B (zh) * 2015-04-30 2017-06-27 南通大学 差分共面传输线封装引脚内外级联结构
US9972587B2 (en) * 2016-03-02 2018-05-15 Panasonic Intellectual Property Management Co., Ltd. Signal transmission device using electromagnetic resonance coupler
TWM540453U (zh) * 2016-11-16 2017-04-21 Luxnet Corp 軟式印刷電路板與硬式印刷電路板焊接結構
JP7139965B2 (ja) * 2019-01-16 2022-09-21 日本電信電話株式会社 半導体マッハツェンダ光変調器

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
US5057805A (en) * 1990-05-16 1991-10-15 Mitsubishi Denki Kabushiki Kaisha Microwave semiconductor device
US20040011699A1 (en) * 2000-07-25 2004-01-22 Park Chan-Ik Plastic package base, air cavity type package and their manufacturing methods
US20030127711A1 (en) * 2002-01-09 2003-07-10 Matsushita Electric Industrial Co., Ltd. Lead frame, method for manufacturing the same, resin-encapsulated semiconductor device and method for manufacturing the same
US20040041250A1 (en) * 2002-08-29 2004-03-04 Hitachi, Ltd. Semiconductor device and a method of manufacturing the same
US20050121752A1 (en) * 2003-12-05 2005-06-09 Via Technologies, Inc. Chip package and electrical connection structure between chip and substrate
JP2007043146A (ja) * 2005-07-22 2007-02-15 Marvell World Trade Ltd 高速集積回路用のパッケージング
JP2007059884A (ja) * 2005-07-22 2007-03-08 Marvell World Trade Ltd 高速集積回路用のパッケージング
US20070228535A1 (en) * 2006-03-28 2007-10-04 Mitsubishi Electric Corporation Optical device package and optical semiconductor device using the same
US20140002935A1 (en) * 2012-06-27 2014-01-02 Mediatek Inc. Sgs or gsgsg pattern for signal transmitting channel, and pcb assembly, chip package using such sgs or gsgsg pattern
CN107369667A (zh) * 2016-05-13 2017-11-21 松下电器产业株式会社 信号传送装置
CN109417054A (zh) * 2016-06-27 2019-03-01 Ngk电子器件株式会社 高频用陶瓷基板及高频用半导体元件收纳封装体

Also Published As

Publication number Publication date
JPWO2022024289A1 (zh) 2022-02-03
US12272567B2 (en) 2025-04-08
JP7124987B2 (ja) 2022-08-24
WO2022024289A1 (ja) 2022-02-03
EP4191659A1 (en) 2023-06-07
US20220375766A1 (en) 2022-11-24
EP4191659A4 (en) 2024-05-15

Similar Documents

Publication Publication Date Title
US20210234291A1 (en) High frequency midboard connector
US10644370B2 (en) Electronic apparatus and electrical element
JP4039808B2 (ja) 高密度の電気コネクタ
JP4212955B2 (ja) 平衡伝送用プラグコネクタ
US6692272B2 (en) High speed electrical connector
JP5310239B2 (ja) 接続端子および伝送線路
US11626678B2 (en) Connector for high-speed transmission and method for fixing solder to fork portion of connector for high-speed transmission
JP2002368372A (ja) 回路基板およびそれを備える電池パック、並びに回路基板の製造方法
US10886060B2 (en) Multilayer electronic component manufacturing method and multilayer electronic component
JP2009004460A (ja) 光通信モジュールおよび配線パタンの形成方法
CN114450775A (zh) 高频封装的制造方法
JP6437886B2 (ja) 高周波接続線路
JP2001102712A (ja) コネクタ付きの配線基板、およびその製造方法
JP6711862B2 (ja) 高周波線路接続構造
EP1298734A2 (en) Module for optical communications for converting light to differential signals
US20230402775A1 (en) High-frequency signal transmission device and electrical connection method for wiring board and connector
US11799267B2 (en) Optical module and manufacturing method of the same
WO2021125244A1 (ja) コネクタ
JP7255705B2 (ja) 高周波線路構造、サブアセンブリ、ラインカード、および高周波線路構造の製造方法
US6399894B1 (en) Wire bond compensation
JP5837365B2 (ja) 信号伝送路
JP2005044966A (ja) 光半導体モジュールと光半導体装置
JP4589777B2 (ja) コネクタ
JP2004047532A (ja) 光通信用モジュール装置
JP2004153165A (ja) 半導体素子収納用パッケージ及びその実装構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination