JP2020145403A

JP2020145403A - 半導体装置

Info

Publication number: JP2020145403A
Application number: JP2019181565A
Authority: JP
Inventors: 古山　英人; Hideto Furuyama; 英人古山
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2019-03-04
Filing date: 2019-10-01
Publication date: 2020-09-10
Anticipated expiration: 2039-10-01
Also published as: JP7237790B2

Abstract

【課題】リペアラブルパッケージにおいても０．３ｍｍ以下の狭端子ピッチ化を実効的に実現可能であり、非常に高い周波数での接続特性に優れる半導体装置の提供。【解決手段】半導体装置は、パッケージ基板と、パッケージ基板の外部電極形成面に設けられ、且つ、外部電極形成面において信号伝送方向がそれに直交する方向より長い電気接触面を有してなる外部電極と、実装基板と、外部電極に対向する位置に設けられ、信号伝送方向がそれに直交する方向より長い電気接触面を有してなる実装電極と、を少なくとも有する。外部電極の信号接続ポイントが外部電極の長手方向の一端に設けられ、実装電極の信号接続ポイントが対向する外部電極の信号接続ポイントと反対方向の端部に設けられてなる。【選択図】図４

Description

本発明の実施形態は、半導体装置に関する。

ＬＳＩなどの半導体集積回路のパッケージとして、ＰＧＡ（Pin Grid Array）、ＢＧＡ（Ball Grid Array）、ＬＧＡ（Land Grid array）などが用いられており、その中でも、ＰＧＡ、ＬＧＡはソケットなどを用いることで、半田溶融固定を用いずにボード実装可能であり、随時、取外しと再取付け可能なリペアラブルパッケージとして用いられている。

特開昭６１−１３３５８６号公報特開平９−２８３２５２号公報特開２００１−２８１３００号公報特開２００６−２１０８５１号公報

ＬＳＩの集積密度向上により、パッケージに必要な端子数が増えてきており、そのためパッケージのサイズ拡大や端子ピッチ縮小が進められてきた。しかしながら、ＢＧＡでは端子ピッチ０．３ｍｍ程度の半田ボール実装が実現しているものの、ＰＧＡやＬＧＡでは機械的精度により端子ピッチ０．５ｍｍ程度に留まっており、半田溶融を伴わないリペアラブルパッケージの狭端子ピッチ化が難しくなっている。

本発明の実施形態は、リペアラブルパッケージにおいても０．３ｍｍ以下の狭端子ピッチ化を実効的に実現可能であり、非常に高い周波数での接続特性に優れる半導体装置の提供を目的とする。

実施形態によれば、半導体装置は、半導体チップを搭載可能なパッケージ基板と、前記パッケージ基板の外部電極形成面に設けられ、且つ、前記外部電極形成面において信号伝送方向がそれに直交する方向より長い電気接触面を有してなる外部電極と、前記パッケージ基板を搭載する実装基板と、前記実装基板の前記外部電極に対向する位置に設けられ、信号伝送方向がそれに直交する方向より長い電気接触面を有してなる実装電極と、を少なくとも有する。前記外部電極の信号接続ポイントが前記外部電極の長手方向の一端に設けられ、前記実装電極の信号接続ポイントが対向する前記外部電極の前記信号接続ポイントと反対方向の端部に設けられてなる。

第１の実施形態に係る半導体装置の概略構成図。第１の実施形態に係る半導体装置の電気接続面形状の説明図。第１の実施形態に係る半導体装置の概略構成図。第２の実施形態に係る半導体装置の概略構成図。第３の実施形態に係る半導体装置の概略構成図。第３の実施形態に係る半導体装置の概略構成図。第４の実施形態に係る半導体装置の概略構成図。第５の実施形態に係る半導体装置の概略構成図。第５の実施形態に係る半導体装置の概略構成図。第６の実施形態に係る半導体装置の概略構成図。

以下、適宜図面を参照しながら実施形態の説明を行っていく。説明の便宜のため、各図面の縮尺は必ずしも正確ではなく、相対的な位置関係などで示す場合がある。また、同一または同様の要素には、同じ符号を付している。

ＬＳＩなどの半導体集積回路は、情報通信機器のコアとなるデバイスであり、その性能向上に必要な集積密度向上とともにパッケージの必要端子数が増えてきている。そのためパッケージのサイズ拡大や端子ピッチの縮小が進められてきたが、前述のように微小半田ボールの溶融接続によるマイクロ実装技術を用いたＢＧＡで端子ピッチ０．３ｍｍが実現しているものの、機械的な電気接触機構を必要とするＰＧＡやＬＧＡでは、機械的な電気接触機構の微細化限界により実現可能な端子ピッチが０．５ｍｍ程度となっている。

上述の電気接触機構として、ＰＧＡではピンソケットアレイ、ＬＧＡではＣ型バネや片持ばねのばね端子アレイが一般的に用いられている。これらは端子単位で独立したバネ機構を持っており、バネ弾性による押圧で端子接触を維持していることが共通している。従って、半田再溶融など部材劣化要因となる操作を伴わずにＬＳＩを交換可能なこれらのリペアラブルパッケージでは、バネ機構の微細化が端子ピッチを決定しており、機械的な構成に起因する端子ピッチの狭ピッチ化限界を持っている。

一方、ＬＧＡパッケージと特許文献１〜３に示されるような異方導電性コンタクタを用い、比較的微細な端子ピッチを有するリペアラブルパッケージを構成可能である。この場合、異方導電性コンタクタの導電芯線ピッチがＬＧＡパッケージ端子ピッチを決定するようになり、例えば導電芯線ピッチ５０μｍの異方導電性コンタクタの場合、０．３ｍｍ程度の端子ピッチを持つＬＧＡパッケージが実現可能となる。但し、ＬＧＡパッケージ、実装基板それぞれの電極パッド面積、即ち、電極パッドに接する異方導電性コンタクタの導電芯線数を確保して接触抵抗を低減する必要があり、この場合においても、０．３ｍｍ以下の狭端子ピッチが実質的に困難となる。

（第１の実施形態）
図１（ａ）〜（ｃ）は、第１の実施形態を示す概略構成図である。図１（ａ）はパッケージ基板１の外部電極形成面１ａの平面図であり、図１（ｂ）は図１（ａ）におけるＡ矢視図であり、図１（ｃ）は図１（ａ）におけるＢ矢視図である。

パッケージ基板１の外部電極形成面１ａに、複数の外部電極（以下、パッケージ端子とも記す。また、電気接触面は電極パッドとも記す。）２が設けられている。パッケージ基板１の外部電極形成面１ａの反対側の面には、例えばＬＳＩなどの半導体チップ３が搭載されている。

外部電極２は、実質的に平坦な表面である電気接触面２ａおよび信号接続ポイント２ｂを持つ。電気接触面２ａ（パッド形状）は、図１（ａ）の左右方向に長く、上下方向に短い。図１（ａ）に示す外部電極形成面１ａにおいて例えば左右方向が信号伝送方向である。電気接触面２ａの信号伝送方向のサイズは、信号伝送方向に直交する方向（図１（ａ）の上下方向）のサイズよりも長い。この形状は電気接触面２ａに対する形状であり、例えば、外部電極２の電気接触面２ａ以外が半田レジストで覆われている場合、半田レジストの内側（パッケージ基板１側）では任意の形状をしていても構わない。信号接続ポイント２ｂは電気接触面２ａの信号源側に位置する。即ち、信号接続ポイント２ｂは電気接触面２ａの長手方向の一端に設けられ、信号は電気接触面２ａの信号接続ポイント２ｂと反対側の端部に向かって伝送される。実施形態においては、以下のような構成により実質的な狭端子ピッチ化、或いは必要部分のみに対し部分的な狭端子ピッチ化を実現する。

一般的に、半導体パッケージの挟端子ピッチ化が必要な部分は信号伝送端子であり、電源端子や制御端子はあまり微細な端子を必要としない。そこで、例えば信号伝送端子を挟ピッチ化し、電源端子や制御端子は比較的広い端子ピッチで形成することで、実効的な挟端子ピッチ化が可能になる。しかしながら、パッケージ端子の非対称形状化は半田溶融接続型のパッケージ（ＢＧＡなど）や端子固定型のパッケージ（ＰＧＡなど）において、熱応力集中などによる端子破損といった問題を起こすため禁止されることが多い。特に、ＢＧＡなどの半田溶融接続型パッケージにおいては、溶融半田の表面張力を利用して端子接続の均等化を図るため、図１（ａ）に示すような非対称な端子形状は適用が困難となる。このことは特許文献４に示されるように、非円形の電極形状が必要な場合でも、半田接続部は円形とすることが記述されていることからも分かる。

一方、機械的接触のみで電気接続するＬＧＡパッケージにおいては、端子が接触面に平行な方向にずれて応力緩和可能なため、図１（ａ）のような電極パッドでも問題となり難い。本実施形態においては、信号伝送端子、特に、高速伝送端子を挟ピッチ化することで実効的な挟端子ピッチのＬＧＡパッケージを実現する。即ち、本実施形態によれば、リペアラブルパッケージにおいて実質的な０．３ｍｍ以下狭ピッチ端子化を実現可能であり、特に、非常に高い周波数での接続特性に優れる半導体装置が提供可能になる。

図２は、図１（ａ）で示した電極パッドの構成を説明する概略構成図であり、一般的なパッケージに用いられる円形電極パッド２００と、実施形態に用いる電極パッド２０１のそれぞれを比較する最小単位となる２つを実線で示しており、他の破線は電極パッドの繰り返し配置を示している。また、ここでは例として一般パッケージの円形電極パッドに対し相対比較しやすい形状を選定しており、電極パッド２０１は図２の形状に限定されるものではない。

図２において、円形パッド２００の半径をｒ、隣接電極との間隔をｓ、即ち、パッドピッチ（端子ピッチ）を２ｒ＋ｓとしている。勿論、ｒとｓは任意の値に設定可能である。電極パッド２０１の幅（信号伝送方向に直交する方向の幅）をｒ、長さ（信号伝送方向の長さ）を円形パッド２つ分（４ｒ＋ｓ）としており、それぞれの１ピッチあたりの専有面積は、円形パッド２００が（２ｒ＋ｓ）^２＝４ｒ^２＋４ｒｓ＋ｓ^２、電極パッド２０１が（４ｒ＋２ｓ）（ｒ＋ｓ／２）＝４ｒ^２＋４ｒｓ＋ｓ^２と全く同一である。一方、電極パッド２０１のパッドピッチは、図２の左右方向が４ｒ＋２ｓ＝２（２ｒ＋ｓ）、上下方向が（２ｒ＋ｓ）／２であり、円形パッド２００に対し、図２の左右方向が２倍ピッチであるものの、上下方向は１／２ピッチとなっている。

このとき電極面積は、円形パッド２００がπｒ^２、電極パッド２０１が４ｒ^２＋ｒｓであり、電極パッド２０１の方が（４−π）ｒ^２＋ｒｓだけ面積が広い。即ち、専有面積が同じでありながら、特定方向に限るものの端子ピッチ１／２とし、電極面積はむしろ広くなって、接触抵抗が同等以下となることが分る。このことは、高速信号端子などの高密度配線を行う際に有用であり、例えばパッケージの高速配線を図２右方向に引出すピッチを１／２に縮小して単位幅あたりの伝送帯域密度を２倍に向上できることを意味している。

これは特に、差動配線を行う際、パッケージ端子と実装基板端子を対称形状で平行に配置できるため差動信号の電磁界対称性を保ち易くなり、電極パッドでのインピーダンス不整を抑制し易くするとともに、波動的には反射を極小化することができる。即ち、配線帯域密度を２倍に高められるとともに、高周波信号伝送の品質を向上することができる。

この端子ピッチを円形パッド２００で実現するには、２列の円形パッド２００により電極パッドの総専有面積を同一にすれば可能であるが、例えば図２の右方向に高速配線を引出すとして、差動配線の一方を外側（図２の右側）の円形パッド２００、もう一方を内側（図２の左側）の円形パッド２００というように配置する必要がある。このときパッケージ端子の配線と実装基板端子の配線を合計して、差動配線間の配線長や配線折り曲げ形状を対称化できるが、パッケージ基板上で長い配線と実装基板上で長い配線の組み合わせとなるため、配線構成材料や配線厚みなどの非対称性で伝送波形歪を生じ易く、差動伝送モードの一部がコモンモードに変換されるなどの問題も生じやすい。また、通常の伝送線路設計（例えば５０Ω線路）では伝送線路（配線）幅が電極パッド２００より大幅に狭くなり、配線幅を一旦、電極パッド部分で広げざるを得なくなる。このため、インピーダンス不整や波動的な信号反射が大きくなり易く、高周波信号の伝送品質が低下し易い。結果的に、信号速度（配線帯域）が抑制されてしまうため、電極パッド２０１に比し帯域密度が低くなってしまう。

尚、電極パッドの面積に関して、ＢＧＡパッケージへの適用を無視すれば円形パッド２００の代わりに１辺２ｒの正方形パッドを用いて電極面積を広げることが可能である。この場合も、１ピッチあたりの専有面積が円形パッド２００と同じであり、電極パッドの面積を４ｒ^２に広げることができる。しかしながら、この場合も電極パッド２０１の方がｒｓだけ面積が広くなって、接触抵抗や高速伝送品質、伝送帯域密度などの優位性は変らない。また、電極パッド２０１は、図２左右方向のスペースがｓとなっているが、これをｓ／２とすることで電極面積（接触面積）を更にｒｓ／２だけ広げることもできる。

図３（ａ）は、異方導電性コンタクタ６を用いたＬＧＡパッケージと実装基板４の接続状態を示す模式断面図である。

実装基板４におけるＬＧＡパッケージの外部電極（パッケージ端子）２と対向する位置に複数の実装電極（実装基板端子）５が設けられている。実装電極５は電気接触面５ａを持つ。電気接触面５ａの信号伝送方向のサイズは、信号伝送方向に直交する方向のサイズよりも長い。また、ＬＧＡパッケージの外部電極２の信号接続ポイント２ｂとは反対の端部位置に、実装電極５の信号接続ポイント５ｂが設けられている。外部電極２の信号接続ポイント２ｂおよび実装電極５の信号接続ポイント５ｂは、例えばそれぞれの基体（パッケージ基板１、実装基板４）に設けられた接続ビア（例えばフィルドビア）であり、対向して重なる外部電極２と実装電極５のそれぞれの長手方向において反対の端部に位置している。外部電極２の信号接続ポイント２ｂは、パッケージ基板１に設けられた内層配線２ｃや内層ビア２ｄと電気的に接続されている。実装電極５の信号接続ポイント５ｂは、実装基板４に設けられた内層配線５ｃや内層ビア５ｄと電気的に接続されている。

異方導電性コンタクタ６は、外部電極２の電気接触面２ａと実装電極５の電気接触面５ａとの間に挿入される。異方導電性コンタクタ６において、導電芯線７が、例えばシリコーン樹脂などの絶縁部材８の上下面を貫通接続するとともに、外部電極２と実装電極５を電気接続する。

特許文献２などに開示されているように電気接続方向に対し導電芯線７を斜めに形成することで、異方導電性コンタクタ６への端子（パッケージ端子２および実装基板端子５）押圧による弾性変形の許容と電気接続性の維持を実現している。

パッケージ基板１と実装基板４の間の信号伝送は、外部電極２と実装電極５の重なり部の電気接触を通して行われるが、信号は外部電極２および実装電極５の長辺方向に伝送され、信号接続ポイント２ｂから信号接続ポイント５ｂ、または信号接続ポイント５ｂから信号接続ポイント２ｂに伝送される。例えば、図３（ａ）において、Ｓｉ（外部電極２の信号接続ポイント２ｂに内層配線２ｃや内層ビア２ｄを介して接続）から入力された信号が、破線矢印で示すように、Ｓｏ（実装電極５の信号接続ポイント５ｂに内層配線５ｃや内層ビア５ｄを介して接続）に出力されるように配置する。これにより、狭ピッチの端子接続を可能にするだけでなく、信号伝送方向と異なる方向への不要な電極拡大を最小化し、伝送信号の波形歪を最小化して高速伝送することが可能になる。

例えば、信号接続ポイント２ｂと信号接続ポイント５ｂを外部電極２と実装電極５の重なり部の同じ端部に寄せて配置した場合、信号接続ポイント２ｂと信号接続ポイント５ｂを配置した端部から反対の端部までの電極が信号伝送方向と垂直に広がる電極となり、所謂スタブ構造となって伝送信号波形をひずませる大きな要因となる。また、信号接続ポイント２ｂと信号接続ポイント５ｂを外部電極２と実装電極５の重なり部の中央に位置させた場合、同様にスタブ構造が形成されて波形歪を生じる事になる。このため、信号接続ポイント２ｂと信号接続ポイント５ｂは外部電極２と実装電極５の重なり部の中央に対して異なる方向に寄せて配置し、それぞれの電極の端部に可能な限り寄せて配置することが望ましい。

図３（ｂ）は、異方導電性コンタクタ６の上面（または下面）を示しており、導電芯線７がアレイ状に設けられた様子を示している。導電芯線７が整然と配列されているのは製造方法に依るものであるが、導電芯線７の配列がランダムになっている場合、導電芯線７同士の間隔が一定とならず、端子押圧による弾性変形の不均一性が発生するとともに、部分的に隣接する導電芯線７との絶縁破壊や接触が起こって、接続するパッケージ端子２や実装基板端子５の短絡が起きてしまう。

即ち、導電芯線７の配列均等性は、異方導電性コンタクタ６の接続信頼性に関わっており、基本的には所定ピッチで配列させることに必然性がある。ここでは、導電芯線７の配列ピッチをＰｃおよびその直交方向のピッチをＰｓとし、仮にＰｃ＞Ｐｓの非対称性があるものとする。

図３（ｂ）において、破線は図２で示した電極パッド２０１の導電芯線７に対する接触位置を示す。電極パッド２０１の形状は例えば長方形とし、電極パッド２０１がどの位置にいても導電芯線７が最低１つ接触する条件は、電極パッド２０１の各辺が導電芯線７の配列ピッチ以上の幅を持つことである。

即ち、図３（ｂ）において、電極パッド２０１（長方形）の短辺がＰｃおよびＰｓ以上の幅であれば良く、上記仮定から短辺がＰｃ以上となれば良い。尚、電極パッド２０１が長方形以外、例えば楕円の場合、楕円の短軸側の最大幅がＰｃ以上であれば良い。即ち、導電芯線アレイ７の配列ピッチＰｃおよびＰｓが、電極パッド２０１の電気接触面の短辺の幅よりも短い。図３（ｂ）において上下方向が信号伝送方向であり、電極パッド２０１の電気接触面の短辺の幅は、信号伝送方向に直交する方向（図３（ｂ）において左右方向）の幅である。

上述した長方形の電極パッド２０１において、長方形の短辺がＰｃ以上で長辺が導電芯線７の配列方向にほぼ揃っているとして、例えば、図３（ｂ）に示すような寸法関係にある場合、全ての電極パッド２０１に複数の導電芯線７が接するが、１つの電極パッドに接する導電芯線７の数が不均一になることがある。この症状は、電極パッドの幅と導電芯線７のアレイピッチが比較的近い場合、即ち、本実施形態の目的とする限界的な挟端子ピッチを得るための寸法関係において発生しやすい。図３（ｂ）の場合、電極パッド２０１に接触する導電端子は、接触する導電端子の端部面積を考慮した実効的本数として、左側の電極パッド２０１から、約６本、約９本、約９本、約６本といったように１．５倍程度の差がある。このことは、接触抵抗が電極パッド２０１によって１．５倍程度ばらつくことを意味しており、接続の均等性が保てていない。

この接続不均一性を解決するためには、例えば図３（ｃ）に示すように、電極パッド２０１の長辺方向（信号伝送方向）と、異方導電性コンタクタ６の導電芯線７の配列方向を敢えて異ならせる、具体的には電極パッド２０１の長辺方向に対する導電芯線７の配列方向に角度をもたせることが有効である。図３（ｃ）では、電極パッド２０１の長辺方向（信号伝送方向）に対する導電芯線７の配列方向を約１５°傾けており、結果として接触する導電端子の実効本数が全て約８本と均等化されている。

このような接続均等化の効果を得る条件としては、導電芯線７のアレイ配列の傾きを電極パッド２０１の長辺だけ進む距離で導電芯線７が１ピッチずれる角度より大きくすることが望ましい。即ち、電極パッド２０１の長辺長をＬとし、導電芯線７の最小ピッチをＰｓとすると、θ＞ｔａｎ^−１（Ｐｓ／Ｌ）となることが望ましく、直交軸にも傾かせる考慮から、（９０−ｔａｎ^−１（Ｐｓ／Ｌ））＞θ＞ｔａｎ^−１（Ｐｓ／Ｌ）となるような範囲の傾きθをとることが望ましい。

以上の結果、例えばＰｃ＝Ｐｓ＝５０μｍとして、ｒ＝２００μｍ、ｓ＝１００μｍとし、図２の寸法関係がある場合、円形パッド２００では端子ピッチ０．５ｍｍとなるのに対し、電極パッド２０１では短辺側端子ピッチ０．２５ｍｍとなり、非常に挟ピッチのＬＧＡパッケージが実現できる。また、電極パッド間の接触抵抗を均等化するため、異方導電性コンタクタ６の導電芯線７の配列を４°から８６°の範囲に傾ければ良いことが分かる。この時、電極パッド２０１の長辺側端子ピッチは１ｍｍと大きくなるが、高速信号配線の方向を考慮して電極パッド２０１のレイアウトを行えば、長辺側端子ピッチで実装基板４の配線ピッチが制限されないよう構成できる。即ち、実効的な狭端子ピッチ化が実現する。

このように、本実施形態においては、信号伝送端子を挟ピッチ化することで実効的な挟端子ピッチのＬＧＡパッケージを実現し、リペアラブルパッケージにおいて０．３ｍｍ以下狭ピッチ端子化を実現可能となり、高周波の接続特性に優れる半導体装置が提供可能になる。

（第２の実施形態）
図４（ａ）〜（ｃ）は、第２の実施形態を示す概略構成図である。図４（ａ）はパッケージ基板１の外部電極形成面１ａの平面図であり、図４（ｂ）は図４（ａ）におけるＡ矢視図であり、図４（ｃ）は図４（ａ）におけるＢ矢視図である。

パッケージ基板１の外部電極形成面１ａに、円形の外部電極（電極パッド）２００と、長方形の外部電極（電極パッド）２０１が設けられている。円形電極パッド２００と、長方形電極パッド２０１は、例えば図２の寸法関係を持つことでも構わない。電極パッド２００は、円形に限らず多角形であってもよい。パッケージ基板１の外部電極形成面１ａに、パッケージ基板１の外周方向に向けて長く形成された長方形の電極パッド２０１と、円形または多角形の電極パッド２００が混在して形成されている。

ここでは、例えば、高速信号（例えば信号速度２６Ｇｂｐｓ）を差動配線出力することとし、隣接する電極パッド２０１をペアで差動配線の端子として用いることとする。また、例えばｒ＝２００μｍ、ｓ＝１００μｍとし、図２の寸法関係で円形電極パッド２００と長方形電極パッド２０１をレイアウトする。即ち、長方形電極パッド２０１は、パッケージ基板１の４辺方向全てに端子ピッチ０．２５ｍｍで高速信号を出力可能であり、実効的な０．２５ｍｍピッチ端子のパッケージと同等の配線が可能である。

このとき、異方導電性コンタクタ６の導電芯線７のピッチは、例えばＰｃ＝Ｐｓ＝５０μｍとし、その導電芯線７の配列を長方形電極パッド２０１に対して４°から８６°に傾ければ良い。

また、電源端子や制御端子などは、円形電極パッド２００により供給、または接続すればよく、これらの端子は電流量を確保するため、あるいは比較的低速信号を接続するため、０．５ｍｍピッチ相当のパッケージ端子を用いても問題はない。これらの端子は、実効的に０．２５ｍｍ端子を４つまとめて用いたと考えればよく、実際に０．２５ｍｍの狭端子ピッチパッケージが実現したとしても、電流量を確保するためや接続信頼性を確保するため４端子相当の接続を行うことになる。尚、ＢＧＡなどのパッケージにおいては、端子ピッチに応じて使用する半田ボールのサイズを変えるため、端子ピッチでパッケージ実装高さが変わってくる。そのため、実際の０．２５ｍｍピッチＢＧＡと実効的０．２５ｍｍピッチＢＧＡでは、実装ボード上のパッケージ高さが異なり、０．２５ｍｍピッチを実現したとは言い難い状況になる。ところが、実施形態はリペアラブルパッケージとしてＬＧＡを前提としており、端子ピッチでパッケージ実装高さが変わることがない。即ち、実施形態においては、実際の０．２５ｍｍピッチパッケージと実効的０．２５ｍｍピッチパッケージの性能に根本的な差はなく、その効果は同等である。

（第３の実施形態）
図５（ａ）は、第３の実施形態におけるパッケージ基板１の外部電極形成面１ａの平面図である。図５（ｂ）に、図５（ａ）の長方形電極パッド２０１から引出される配線（例えば伝送線路）９を示す。

この実施形態に於いては、２列の長方形電極パッド２０１の配置関係を信号伝送方向に直交する方向に１／２ピッチずらした、所謂千鳥配置をとっている。この結果、図５（ｂ）に示すように、長方形電極パッド２０１の端子ピッチをｐとすると、引出される配線９のピッチはｐ／２とハーフピッチ化が可能になる。

これにより、前述した図４と同様な電極パラメータを用いた場合、引出される配線９のピッチは０．１２５ｍｍとなり、従来技術のＢＧＡ、ＰＧＡ、ＬＧＡなどでは実現困難な極狭端子ピッチの半導体装置が実現可能になる。

図６は、図５（ａ）に示した長方形電極パッド２０１を図４と同様なパッケージ端子に適用した実施形態である。これにより、パッケージ基板１の４辺方向全てに端子ピッチ０．１２５ｍｍで高速信号を出力可能な、即ち、実効的な０．１２５ｍｍピッチ端子のパッケージが実現可能になる。

（第４の実施形態）
図７は、第４の実施形態を示す概略構成図である。実装基板４は、部分的凹部からなるキャビティー１０を有し、キャビティー１０の底面に実装電極（実装基板端子）５を設けている。

この場合、パッケージ基板１の外部電極（パッケージ端子）２と、実装基板４の実装電極５との位置合わせが簡単化され、パッケージ基板１を実装基板４のキャビティー１０の凹部に落とし込むだけで良くなる。勿論、そのパッケージ基板１と実装基板４の間には、異方導電性コンタクタ６を挿入し、パッケージ基板１を押圧する保持具（図示せず）を装着して接続する。

このとき、異方導電性コンタクタ６は、実装基板４のキャビティー１０の凹部形状に合わせて外形カットしたものを用いる。キャビティー１０の凹部開口は多角形とし、異方導電性コンタクタ６の外形をキャビティー１０の凹部開口の形状に整合させる。異方導電性コンタクタ６の外形のカット方向はパッケージ端子２および実装基板端子５の各辺方向と導電芯線７の配列方向が異なる方向に成るようにする。

（第５の実施形態）
図８は、第５の実施形態を示す概略構成図であり、パッケージ基板１に形成した凸部（突起）１１に異方導電性コンタクタ６を嵌合して仮固定した実施形態である。

凸部１１は、パッケージ基板１の外部電極形成面１ａに部分的に設けられ、異方導電性コンタクタ６は凸部１１により保持される。凸部１１は、例えば放熱金属などでも良い。

凸部１１の高さを異方導電性コンタクタ６の厚みより低くすることにより、パッケージ基板１を押圧した際の押し込みストッパとすることができる。これは、凸部１１が高さ規定治具となって、異方導電性コンタクタ６の弾性限界を超えて押圧されることを防止可能になる。

また、図９に示すように、凸部１１を、異方導電性コンタクタ６の厚みより高くし、実装基板４に設けた凹部４ａに嵌合させても良い。凹部４ａは、実装基板４における凸部１１に対向する位置に設けられている。凸部１１と凹部４ａが嵌合してパッケージ基板１の実装基板４上の位置が決定される。

（第６の実施形態）
図１０は、第６の実施形態を示す概略構成図であり、実装基板４に形成した凸部（突起）１２に異方導電性コンタクタ６を嵌合して仮固定した実施形態である。異方導電性コンタクタ６は凸部１２により保持される。凸部１２は、例えば放熱金属などでも良い。

パッケージ基板１の外部電極形成面１ａには凹部１ｂが部分的に設けられ、実装基板４における凹部１ｂに対向する位置に凸部１２が設けられている。凸部１２と凹部１ｂが嵌合してパッケージ基板１の実装基板４上の位置が決定される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…パッケージ基板、１ａ…外部電極形成面、２…外部電極（パッケージ端子）、２ｂ…外部電極の信号接続ポイント、３…半導体チップ、４…実装基板、５…実装電極（実装基板端子）、５ｂ…実装電極の信号接続ポイント、６…異方導電性コンタクタ、７…導電芯線、９…配線、１０…キャビティー、１１,１２…凸部

Claims

半導体チップを搭載可能なパッケージ基板と、
前記パッケージ基板の外部電極形成面に設けられ、且つ、前記外部電極形成面において信号伝送方向がそれに直交する方向より長い電気接触面を有してなる外部電極と、
前記パッケージ基板を搭載する実装基板と、
前記実装基板の前記外部電極に対向する位置に設けられ、信号伝送方向がそれに直交する方向より長い電気接触面を有してなる実装電極と、
を少なくとも有し、
前記外部電極の信号接続ポイントが前記外部電極の長手方向の一端に設けられ、前記実装電極の信号接続ポイントが対向する前記外部電極の前記信号接続ポイントと反対方向の端部に設けられてなる半導体装置。
半導体チップを搭載可能なパッケージ基板と、
前記パッケージ基板の外部電極形成面に設けられ、且つ、前記外部電極形成面において信号伝送方向がそれに直交する方向より長い電気接触面を有してなる外部電極と、
前記パッケージ基板を搭載する実装基板と、
前記実装基板の前記外部電極に対向する位置に設けられた実装電極と、
前記実装電極および前記外部電極の間に挿入され、且つ、前記実装電極と前記外部電極を電気接続する異方導電性コンタクタと、
を少なくとも有し、
前記異方導電性コンタクタがその上下面を貫通接続するとともに前記実装電極と前記外部電極を電気接続する導電芯線アレイを有し、
前記導電芯線アレイの配列ピッチが前記外部電極の前記電気接触面の前記信号伝送方向に直交する方向の幅より短い半導体装置。
前記導電芯線アレイの配列方向を前記信号伝送方向と異なる方向に配置する請求項２記載の半導体装置。
前記実装基板が部分的凹部からなるキャビティーを有し、前記キャビティー内に前記実装電極が形成され、前記パッケージ基板が前記キャビティーにより前記実装基板上の位置を決定されてなる請求項２または３に記載の半導体装置。
前記キャビティーの凹部開口が多角形であり、前記異方導電性コンタクタの外形が前記凹部開口の形状に整合するとともに、前記導電芯線アレイの配列方向が前記信号伝送方向と異なる方向に配置されてなる請求項４記載の半導体装置。
前記パッケージ基板の前記外部電極形成面に部分的に前記異方導電性コンタクタの厚みより低い凸部を設け、前記凸部により前記異方導電性コンタクタを保持してなる請求項２〜５のいずれか１つに記載の半導体装置。
前記パッケージ基板の前記外部電極形成面に部分的に前記異方導電性コンタクタの厚みより高い凸部を設け、前記実装基板の前記凸部に対向する位置に凹部を設け、前記凸部と前記凹部が嵌合して前記パッケージ基板の前記実装基板上の位置を決定されてなる請求項２〜５のいずれか１つに記載の半導体装置。
前記凸部により前記異方導電性コンタクタを保持してなることを特徴とする請求項７記載の半導体装置。
前記パッケージ基板の前記外部電極形成面に部分的に凹部を設け、前記実装基板の前記凹部に対向する位置に前記異方導電性コンタクタの厚みより高い凸部を設け、前記凹部と前記凸部が嵌合して前記パッケージ基板の前記実装基板上の位置を決定されてなる請求項２〜５のいずれか１つに記載の半導体装置。
前記凸部により前記異方導電性コンタクタを保持してなることを特徴とする請求項９記載の半導体装置。
前記パッケージ基板の前記外部電極形成面で前記信号伝送方向に直交する方向に前記外部電極を千鳥配置してなる請求項１〜１０のいずれか１つに記載の半導体装置。
前記パッケージ基板の前記外部電極形成面において、前記パッケージ基板の外周方向に向けて長く形成された外部電極と、円形または正多角形の外部電極を混在させて形成してなる請求項１〜１１のいずれか１つに記載の半導体装置。