CN219979788U - 多层基板和电子设备 - Google Patents
多层基板和电子设备 Download PDFInfo
- Publication number
- CN219979788U CN219979788U CN202190000840.1U CN202190000840U CN219979788U CN 219979788 U CN219979788 U CN 219979788U CN 202190000840 U CN202190000840 U CN 202190000840U CN 219979788 U CN219979788 U CN 219979788U
- Authority
- CN
- China
- Prior art keywords
- multilayer substrate
- conductor layer
- holes
- laminate
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/088—Stacked transmission lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/085—Triplate lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/003—Coplanar lines
- H01P3/006—Conductor backed coplanar waveguides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/06—Coaxial lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/081—Microstriplines
- H01P3/082—Multilayer dielectric
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0277—Bendability or stretchability details
- H05K1/028—Bending or folding regions of flexible printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
提供一种多层基板和电子设备,多层基板具备在层叠体上下方向上层叠的多个层,多个层包括第一间隔件、位于比第一间隔件靠上的位置的第一接地导体层以及在沿层叠体上下方向观察时与第一接地导体层重叠且位于比第一间隔件靠下的位置的信号导体层,在第一间隔件设置有沿层叠体上下方向贯穿且沿着第一方向排列的多个第一贯通孔,在第一方向上相邻的多个第一贯通孔的重心间的距离是均匀的,在第一间隔件设置有多组沿着第二方向排列的多个第一贯通孔的组,在从层叠体上下方向观察时在第二方向上相邻的多个第一贯通孔的重心间的距离是均匀的,第一贯通孔中的至少一个贯通孔是中空的第一中空贯通孔且在从层叠体上下方向观察时与信号导体层重叠。
Description
技术领域
本实用新型涉及多层基板和电子设备。
背景技术
近年来,期望多层基板的高频化。作为现有的与以高频化为目的的多层基板相关的发明,例如,已知有专利文献1所记载的多层基板。该多层基板具备层叠体、信号导体层以及接地导体层。层叠体通过层叠多个绝缘体层而形成。信号导体层和接地导体层设置于层叠体。
另外,在层叠体设置有中空部。中空部设置在信号导体层与接地导体层之间。中空部是由多个绝缘体层密闭的空间。在该情况下,中空部由空气形成。空气的介电常数低。这样,通过在信号导体层的周围配置具有低介电常数的中空部,从而在信号导体层传输的高频信号中产生的介电损耗减少。因此,在多层基板中降低了高频信号的传输损耗。
在先技术文献
专利文献
专利文献1:日本特开2018-121076公报
实用新型内容
实用新型要解决的问题
但是,在向专利文献1所记载的多层基板施加了压力等的情况下,中空部的形状可能发生变化。在中空部的形状发生了变化的情况下,信号流动的信号导体层与接地导体层之间的位置关系可能发生变化。在该情况下,信号导体层与接地导体层之间的距离可能发生变化。结果是,在多层基板中,特性阻抗可能从所期望的特性阻抗(例如,50Ω)偏移。
本实用新型的目的在于,提供一种能够实现在信号导体层传输的高频信号的高频化且能够抑制多层基板的特性阻抗的偏移的多层基板。
用于解决问题的手段
本实用新型的一个方式的多层基板具备在层叠体上下方向上层叠的多个层,
所述多个层包括:
一个以上的绝缘体层;
第一间隔件;
第一接地导体层,其在层叠体上下方向上位于比第一间隔件靠上的位置;以及
信号导体层,其在沿层叠体上下方向观察时与第一接地导体层重叠,并且位于比第一间隔件靠下的位置,
在第一间隔件设置有沿层叠体上下方向贯穿第一间隔件的多个第一贯通孔,
在第一间隔件上定义第一方向,该第一方向在从层叠体上下方向观察时与第一直线平行,
在第一间隔件上定义第二方向,该第二方向在从层叠体上下方向观察时与不平行于第一直线的第二直线平行,
多个第一贯通孔在从层叠体上下方向观察时沿着第一方向排列,
在从层叠体上下方向观察时,在第一方向上相邻的多个第一贯通孔的重心间的距离是均匀的,
在第一间隔件设置有多组多个第一贯通孔的组,
多个第一贯通孔的组沿着第二方向排列,
在从层叠体上下方向观察时,在第二方向上相邻的多个第一贯通孔的重心间的距离是均匀的,
第一贯通孔中的至少一个贯通孔是中空的第一中空贯通孔,在从层叠体上下方向观察时,该第一中空贯通孔与信号导体层重叠。
实用新型效果
根据本实用新型的多层基板,能够实现在信号导体层传输的高频信号的高频化,并且能够抑制多层基板的特性阻抗的偏移。
附图说明
图1是实施例1的实施方式的多层基板10的立体图。
图2是多层基板10的分解立体图。
图3是图1的A-A处的多层基板10的剖视图。
图4是间隔件20a的俯视图。
图5是间隔件20a、信号导体层SL、接地导体层13R、14R、15R、接地导体层13L、14L、15L及导电材料C的俯视图。
图6是示出导电材料C与贯通孔H1的包含关系的图。
图7是具备多层基板10的电子设备1的侧视图。
图8是具备多层基板10的电子设备1的俯视图。
图9是具备多层基板100的电子设备1a的俯视图。
图10是示出实施例1的变形例1的多层基板11具备的间隔件20a1的图。
图11是实施例2的实施方式的多层基板10a的A-A处的剖视图。
图12是实施例2的实施方式的多层基板10a2的A-A处的剖视图。
图13是实施例3的实施方式的多层基板10b的A-A处的剖视图。
图14是实施例4的实施方式的多层基板10c的A-A处的剖视图。
图15是实施例4的变形例1的多层基板10c2的A-A处的剖视图。
图16是实施例5的实施方式的多层基板10d的分解立体图。
图17是实施例5的实施方式的多层基板10d的侧视图。
图18是实施例5的变形例1的多层基板10d2的侧视图。
图19是具备实施例6的实施方式的多层基板10e的电子设备2的侧视图。
图20是具备实施例6的实施方式的多层基板10e的电子设备2的俯视图。
图21是具备实施例6的实施方式的多层基板100e的电子设备2a的图。
图22是实施例7的实施方式的多层基板10f的A-A处的剖视图。
图23是实施例8的实施方式的多层基板10g的A-A处的剖视图。
图24是间隔件20a的变形例1的间隔件21a的俯视图。
图25是间隔件21a的变形例的间隔件22a的俯视图。
图26是间隔件22a、信号导体层SL、接地导体层13R、14R、15R、接地导体层13L、14L、15L的俯视图。
图27是间隔件20a的变形例2的间隔件23a的俯视图。
图28是间隔件20a的变形例2的间隔件24a的俯视图。
图29是间隔件20a的变形例2的间隔件25a的俯视图。
图30是间隔件20a的变形例3的间隔件26a的俯视图。
图31是其他实施方式的多层基板10h的A-A处的剖视图。
图32是其他实施方式的多层基板10i的A-A处的剖视图。
图33是其他实施方式的多层基板10k的A-A处的剖视图。
图34是其他实施方式的多层基板10m的A-A处的剖视图。
图35是其他实施方式的多层基板10n的A-A处的剖视图。
图36是其他实施方式的多层基板10p的A-A处的剖视图。
图37是其他实施方式的多层基板10q的A-A处的剖视图。
图38是其他实施方式的多层基板10r的A-A处的剖视图。
具体实施方式
(实施例1的实施方式)
[多层基板10的构造]
以下,对本实用新型的实施方式的多层基板10进行说明。在本说明书中,如以下那样定义方向。将多层基板10的层叠方向定义为层叠体上下方向。将信号导体层SL的延伸方向定义为层叠体左右方向。层叠体上下方向与层叠体左右方向正交。将与层叠体上下方向及层叠体左右方向正交的方向定义为层叠体前后方向。需要说明的是,本说明书中的方向及层叠方向的定义是一例。因此,多层基板10的实际使用时的方向与本说明书中的方向无需一致。
以下,X是多层基板10的部件或构件。在本说明书中,在没有特别说明的情况下,如以下那样定义X的各部分。X的前部是指X的前半部分。X的后部是指X的后半部分。X的左部是指X的左半部分。
X的右部是指X的右半部分。X的上部是指X的上半部分。X的下部是指X的下半部分。X的前端是指X的前方向的端。X的后端是指X的后方向的端。X的左端是指X的左方向的端。X的右端是指X的右方向的端。X的上端是指X的上方向的端。X的下端是指X的下方向的端。X的前端部是指X的前端及其附近。X的后端部是指X的后端及其附近。X的左端部是指X的左端及其附近。X的右端部是指X的右端及其附近。X的上端部是指X的上端及其附近。X的下端部是指X的下端及其附近。
首先,参照图1、图2、图3及图4对多层基板10进行说明。图1是实施例1的实施方式的多层基板10的立体图。图2是多层基板10的分解立体图。图3是图1的A-A处的多层基板10的剖视图。图4是间隔件20a的俯视图。
多层基板10具有板形状。具体而言,如图1所示,多层基板10在沿层叠体上下方向观察时具有包括沿层叠体前后方向延伸的长边的长方形状。因此,多层基板10的层叠体前后方向的长度比多层基板10的层叠体左右方向的长度长。
如图1所示,多层基板10具有安装电极部EP1、EP2和中间区间CP。中间区间CP是安装电极部EP1、EP2以外的区间。安装电极部EP1位于比中间区间CP靠前的位置。因此,安装电极部EP1位于多层基板10的前端部。安装电极部EP2位于比中间区间CP靠后的位置。因此,安装电极部EP2位于多层基板10的后端部。安装电极部EP1、EP2的层叠体左右方向上的宽度的长度比中间区间CP的层叠体左右方向上的宽度的长度长。需要说明的是,多层基板10的形状不限定于图1所示的形状。
接着,参照图2及图3对多层基板10的构造进行说明。多层基板10通过层叠多个层而制作。因此,多层基板10具备在层叠体上下方向上层叠的多个层。具体而言,如图2及图3所示,多层基板10具备绝缘体层12a、12b、12c、13a、13b、接地导体层14a、14b、13R、13L、14R、14L、15R、15L、信号导体层SL、间隔件20a、20b、以及层间连接导体v1、v2、v3、v4。在该情况下,多个层例如包括绝缘体层12a、12b、12c、13a、13b、接地导体层14a、14b、13R、13L、14R、14L、15R、15L、信号导体层SL、以及间隔件20a、20b。因此,在本实施方式中,多层基板10除了多个层之外还具备层间连接导体v1、v2、v3、v4。另外,在本实施方式中,多层基板10具备一个以上的绝缘体层。而且,一个以上的绝缘体层具备绝缘体层12a、12b、12c、13a、13b。需要说明的是,在图2中省略了多层基板10的前端部和后端部的记载。
如图2及图3所示,绝缘体层13b、接地导体层14b、间隔件20b、接地导体层15R、15L、绝缘体层12c、绝缘体层12b、信号导体层SL及接地导体层14R、14L、绝缘体层12a、接地导体层13R、13L、间隔件20a、接地导体层14a、绝缘体层13a朝向层叠体上方向依次被层叠。换言之,接地导体层14a在层叠体上下方向上位于比间隔件20a靠上的位置。另外,信号导体层SL在层叠体上下方向上位于比间隔件20a靠下的位置。
绝缘体层12a、12b、12c、13a、13b为具有沿层叠体前后方向延伸的长边的形状。如图2所示,绝缘体层12a、12b、12c、13a、13b在沿层叠体上下方向观察时具有沿层叠体前后方向延伸的形状。因此,绝缘体层12a、12b、12c、13a、13b的层叠体左右方向的长度比绝缘体层12a、12b、12c、13a、13b的层叠体前后方向的长度短。绝缘体层12a、12b、12c、13a、13b是具有可挠性的电介质片。绝缘体层12a、12b、12c、13a、13b的材料是热塑性树脂、氟系树脂等。具体而言,被用作绝缘体层12a、12b、12c、13a、13b的材料的热塑性树脂是聚酰亚胺、液晶聚合物等。另外,具体而言,被用作绝缘体层12a、12b、12c、13a、13b的材料的氟系树脂是PTFE等。
接地导体层14a在沿层叠体上下方向观察时具有包括沿前后方向延伸的长边的形状。接地导体层14a配置在绝缘体层13a的下主面的层叠体左右方向的中央。接地导体层14a的层叠体左右方向的宽度在沿层叠体上下方向观察时与绝缘体层13a大致一致。但是,接地导体层14a的层叠体左右方向的宽度在沿层叠体上下方向观察时比绝缘体层13a小。需要说明的是,在接地导体层14a连接有接地,
接地导体层14b在沿层叠体上下方向观察时具有包括沿前后方向延伸的长边的形状。接地导体层14b配置在绝缘体层13b的上主面的层叠体左右方向的中央。接地导体层14b的层叠体左右方向的宽度在沿层叠体上下方向观察时与绝缘体层13b大致一致。但是,接地导体层14b的层叠体左右方向的宽度在沿层叠体上下方向观察时比绝缘体层13b小。需要说明的是,在接地导体层14b连接有接地,对此在图2及图3中未示出。
如图2所示,信号导体层SL具有沿层叠体前后方向延伸的线状。
信号导体层SL位于比间隔件20a靠下的位置。信号导体层SL配置在绝缘体层12b的上主面的层叠体左右方向的中央。如图2及图3所示,信号导体层SL的层叠体左右方向上的宽度的长度在沿层叠体上下方向观察时比绝缘体层12b的层叠体左右方向上的宽度的长度短。信号导体层SL的层叠体左右方向上的宽度的长度例如是170μm左右。
另外,信号导体层SL在层叠体上下方向上位于与接地导体层14a重叠的位置。此外,信号导体层SL在层叠体上下方向上位于与接地导体层14b重叠的位置。由此,信号导体层SL及接地导体层14a、14b具有微带线构造。信号导体层SL是电路图案的一种。信号导体层SL在层叠体左右方向上位于不与接地导体层14R、14L重叠的位置。
如图2所示,接地导体层13R具有沿层叠体前后方向延伸的线状。接地导体层13R配置在绝缘体层12a的上主面的层叠体左右方向的右部。如图2所示,接地导体层13R的层叠体左右方向上的宽度的长度在沿层叠体上下方向观察时比绝缘体层12a的层叠体左右方向上的宽度的长度短。需要说明的是,接地导体层13L除了配置在绝缘体层12a的上主面的层叠体左右方向的左部之外,是与接地导体层13R同样的结构,因此省略说明。
如图2所示,接地导体层14R具有沿层叠体前后方向延伸的线状。接地导体层14R配置在绝缘体层12b的上主面的层叠体左右方向的右部。因此,接地导体层14R在层叠体左右方向上配置在比信号导体层SL靠右的位置。如图2及图3所示,接地导体层14R的层叠体左右方向上的宽度的长度在沿层叠体上下方向观察时比绝缘体层12b的层叠体左右方向上的宽度的长度短。接地导体层14R在层叠体左右方向上位于不与信号导体层SL及接地导体层14L重叠的位置。
如图2所示,接地导体层14L具有沿层叠体前后方向延伸的线状。接地导体层14L配置在绝缘体层12b的上主面的层叠体左右方向的左部。因此,接地导体层14L在层叠体左右方向上配置在比信号导体层SL靠左的位置。如图2及图3所示,接地导体层14L的层叠体左右方向上的宽度的长度在沿层叠体上下方向观察时比绝缘体层12b的层叠体左右方向上的宽度的长度短。接地导体层14L在层叠体左右方向上位于不与信号导体层SL及接地导体层14R重叠的位置。
如图2所示,接地导体层15R具有沿层叠体前后方向延伸的线状。接地导体层15R配置在绝缘体层12c的下主面的层叠体左右方向的右部。如图2及图3所示,接地导体层15R的层叠体左右方向上的宽度的长度在沿层叠体上下方向观察时比绝缘体层12c的层叠体左右方向上的宽度的长度短。需要说明的是,接地导体层15L除了配置在绝缘体层12c的下主面的层叠体左右方向的左部之外,是与接地导体层15R同样的结构,因此省略说明。
接地导体层13R、13L、14R、14L、15R、15L的层叠体左右方向上的宽度的长度例如是300μm左右。
如图2所示,层间连接导体v1、v4位于比信号导体层SL靠右的位置。层间连接导体v1位于比层间连接导体v4靠前的位置。层间连接导体v1、v4的上端与接地导体层13R连接。层间连接导体v1、v4的下端与接地导体层15R连接。由此,层间连接导体v1、v4将接地导体层13R、接地导体层14R以及接地导体层15R电连接。
如图2所示,层间连接导体v2、v3位于比信号导体层SL靠左的位置。层间连接导体v2位于比层间连接导体v3靠前的位置。层间连接导体v2、v3的上端与接地导体层13L连接。层间连接导体v2、v3的下端与接地导体层15L连接。由此,层间连接导体v2、v3将接地导体层13L、接地导体层14L以及接地导体层15L电连接。
层间连接导体v1~v4是通孔导体。通孔导体通过对形成于绝缘体层12a、12b、12c的贯通孔实施镀覆而形成。需要说明的是,层间连接导体v1~v4也可以是过孔导体。过孔导体通过向形成于绝缘体层12a、12b、12c的贯通孔H1填充导电性糊剂并对导电性糊剂进行烧结而形成。
需要说明的是,在层间连接导体v1是过孔导体的情况下,形成于各层间的层间连接导体v1分别在从层叠体上下方向观察时可以未必重叠。具体而言,在层间连接导体v1是过孔的情况下,形成于绝缘体层12a与绝缘体层12b之间的层间连接导体v1的位置在从层叠体上下方向观察时也可以与形成于绝缘体层12b与绝缘体层12c之间的层间连接导体v1的位置不同。需要说明的是,在层间连接导体v2~v4是过孔导体的情况下,也与层间连接导体v1是过孔导体的情况相同。因此,省略层间连接导体v2~v4是过孔导体的情况下的说明。
间隔件20a、20b是具有沿前后方向延伸的长边的板形状。如图2所示,间隔件20a、20b在沿层叠体上下方向观察时具有沿层叠体前后方向延伸的形状。因此,间隔件20a、20b的层叠体左右方向的长度比间隔件20a、20b的层叠体前后方向的长度短。
间隔件20a位于比接地导体层14a靠下的位置。另外,间隔件20a位于比信号导体层SL靠上的位置。
间隔件20a、20b由介电常数及介质损耗角正切低的材料(例如LCP、PTFE等)制作。由此,能够减小在多层基板10流动的高频信号的传输损耗。间隔件20a、20b的材料与绝缘体层12a、12b、12c、13a、13b的材料相同(聚酰亚胺、液晶聚合物等热塑性树脂)。换言之,间隔件20a、20b的材料与位于比信号导体层SL靠下的位置的绝缘体层12b、12c及13b的材料相同,并且,间隔件20a、20b的材料与位于比信号导体层SL靠上的位置的绝缘体层12a、13a的材料相同。在该情况下,间隔件20a、20b的热膨胀系数与绝缘体层12a、12b、12c、13a、13b的热膨胀系数相同。由此,例如,难以产生仅间隔件20a、20b通过热而变形等的现象。因此,通过使间隔件20a、20b的材料与绝缘体层12a、12b、12c、13a、13b的材料相同,能够防止间隔件20a、20b发生翘曲等不良情况。
如图2及图3所示,间隔件20a具有沿层叠体上下方向贯穿间隔件20a的多个贯通孔H1。
如图3及图4所示,在本实施方式中,贯通孔H1的直径的长度比间隔件20a、20b的层叠体上下方向上的厚度长。换言之,在沿层叠体上下方向观察时,贯通孔H1的最大直径的长度比间隔件20a、20b的层叠体上下方向上的厚度的长度长。例如,在沿层叠体上下方向观察时贯通孔H1的形状为圆形的情况下,贯通孔H1的直径比间隔件20a、20b的层叠体上下方向上的厚度长。另外,例如,在沿层叠体上下方向观察时贯通孔H1的形状为椭圆形的情况下,作为椭圆的贯通孔H1的最大直径比间隔件20a、20b的层叠体上下方向上的厚度长。需要说明的是,在图4中,仅对一个贯通孔标注了标记。因此,在图4中未对全部的贯通孔标注H1的标记。需要说明的是,间隔件20b除了位于比接地导体层14b靠上的位置且位于比信号导体层SL靠下的位置之外,是与间隔件20a同样的结构。因此,省略间隔件20b的说明。
如图2、图3及图4所示,各个贯通孔H1的形状相同。在本实施方式中,贯通孔H1的形状在沿层叠体上下方向观察时具有圆形状。
如图2及图4所示,多个贯通孔H1形成在间隔件20a的整体范围内。具体而言,首先,如图4所示,在间隔件20a上定义与第一直线L1平行的方向FD。多个贯通孔H1沿着方向FD排列。例如,如图4所示,13个贯通孔H1沿着方向FD排列。方向FD例如与信号导体层SL的延伸方向一致。但是,信号导体层SL的延伸方向与方向FD可以未必一致。
多层基板10具有多组多个贯通孔H1的组。例如,在图4所示的间隔件20a的情况下,沿着方向FD排列13个的贯通孔H1的组存在三组。以下,三组包括组GL、GC、GR(参照图4)。另外,将属于组GL的多个贯通孔H1称为多个贯通孔HL。将属于组GC的多个贯通孔H1称为多个贯通孔HC。将属于组GR的多个贯通孔H1称为多个贯通孔HR。
另外,如图4所示,在间隔件20a上定义平行于与第一直线L1不平行的第二直线L2的方向SD。多个贯通孔H1的组GR、GC、GL沿着与方向FD不同的方向SD排列。方向SD例如与信号导体层SL的宽度方向一致。但是,信号导体层SL的宽度方向与方向SD可以未必一致。由此,多个贯通孔H1以矩阵状设置于间隔件20a。需要说明的是,方向FD与方向SD正交。但是,方向FD与方向SD也可以不正交。
这里,对多个贯通孔H1的排列详细进行说明。如图4所示,在从层叠体上下方向观察时,在方向FD上相邻的多个贯通孔H1的间隔是均匀的。换言之,在沿着方向FD排列的多个贯通孔H1中相邻的贯通孔H1的重心间的距离是均匀的。例如,在沿着方向FD排列的多个贯通孔H1中相邻的贯通孔H1的重心间的距离为250μm左右。例如,如图4所示,将沿着方向FD排列的三个贯通孔H1各自的重心定义为重心G1、G2、G3。定义了重心G1的贯通孔H1与定义了重心G2的贯通孔H1相邻。定义了重心G2的贯通孔H1与定义了重心G3的贯通孔H1相邻。在该情况下,如图4所示,重心G1与重心G2的距离D1的长度和重心G2与重心G3的距离D2的长度相等。
在从层叠体上下方向观察时,在方向SD上相邻的多个贯通孔H1的间隔是均匀的。换言之,在沿着方向SD排列的多个贯通孔H1中相邻的贯通孔H1的重心间的距离是均匀的。例如,在沿着方向SD排列的多个贯通孔H1中相邻的贯通孔H1的重心间的距离是405μm左右。具体而言,如图4所示,将沿着方向SD排列的三个贯通孔H1各自的重心定义为重心G4、G5、G6。定义了重心G4的贯通孔H1与定义了重心G5的贯通孔H1相邻。定义了重心G5的贯通孔H1与定义了重心G6的贯通孔H1相邻。在该情况下,如图4所示,重心G4与重心G5的距离D3的长度和重心G5与重心G6的距离D4的长度相等。
以下,参照图5来说明间隔件20a、信号导体层SL、接地导体层13R、14R、15R以及接地导体层13L、14L、15L的位置关系。图5是间隔件20a、信号导体层SL、接地导体层13R、14R、15R、接地导体层13L、14L、15L及导电材料C的俯视图。需要说明的是,图5是透视了信号导体层SL、接地导体层13R、14R、15R以及接地导体层13L、14L、15L的图。图6是示出导电材料C与贯通孔H1的包含关系的图。
多个贯通孔H1的直径的长度比信号导体层SL与接地导体层13R、14R、15R之间的宽度的长度短。具体而言,如图5所示,多个贯通孔H1的直径的长度R1比信号导体层SL的右端与接地导体层13R、14R、15R的左端的在层叠体左右方向上的距离的长度R4短。长度R4例如是170μm左右的长度。
同样,如图5所示,多个贯通孔H1的直径的长度R1比信号导体层SL的左端与接地导体层13L、14L、15L的右端的在层叠体左右方向上的距离的长度R5短。长度R5例如是170μm左右的长度。
如图5所示,多个贯通孔H1在从层叠体上下方向观察时包括与信号导体层SL重叠的多个贯通孔HCC(第一中空贯通孔)。在图5所示的例子的情况下,多个贯通孔HCC沿着方向FD排列。多个贯通孔HCC中的至少一个是中空的。但是,在图5所示的例子中,全部的贯通孔HCC是中空的。在本实施方式中,如图5所示,多个贯通孔HCC的直径的长度R1在沿层叠体上下方向观察时比信号导体层SL的层叠体左右方向上的宽度的长度R2短。例如,在沿层叠体上下方向观察时贯通孔H1的形状为圆形的情况下,贯通孔H1的直径比长度R2短。另外,例如,在沿层叠体上下方向观察时贯通孔H1的形状为椭圆形的情况下,作为椭圆的贯通孔H1的最大直径比长度R2短。由此,贯通孔HCC在从层叠体上下方向观察时内包在信号导体层SL中。
另外,如图5所示,多个贯通孔H1在从层叠体上下方向观察时包括与接地导体层13R、14R、15R重叠的多个贯通孔HRR。多个贯通孔HRR的直径的长度R1比接地导体层13R、14R、15R的层叠体左右方向上的宽度的长度R3短。由此,贯通孔HRR在从层叠体上下方向观察时内包在接地导体层13R、14R、15R中。
另外,如图5所示,多个贯通孔H1在从层叠体上下方向观察时包括与接地导体层13L、14L、15L重叠的多个贯通孔HLL。多个贯通孔HLL的直径的长度R1比接地导体层13L、14L、15L的层叠体左右方向上的宽度的长度R3短。由此,贯通孔HLL在从层叠体上下方向观察时内包在接地导体层13L、14L、15L中。
需要说明的是,贯通孔H1在从层叠体上下方向观察时可以未必内包在信号导体层SL、接地导体层13R、14R、15R及接地导体层13L、14L、15L中。例如,在从层叠体上下方向观察时,贯通孔H1的一部分在从层叠体上下方向观察时与信号导体层SL、接地导体层13R、14R、15R及接地导体层13L、14L、15L重叠即可。
在多个贯通孔H1的一部分设置有多个导电材料C。导电材料C例如是焊料或导电粘接剂等。在将焊料用作导电材料C的情况下,在焊料中难以发生吸湿等。因此,能够提高连接的可靠性。在将导电粘接剂用作导电材料C的情况下,不需要回流焊。因此,能够在多层基板10使用耐热性低的材料。
多个导电材料C包括多个导电材料CL及多个导电材料CR。以下,对导电材料CL、CR进行说明。在图5中,以点图案示出信号导体层SL、接地导体层13R、14R、15R、接地导体层13L、14L、15L以及导电材料C。
如图5所示,多个导电材料CR设置于多个贯通孔HRR的一部分。通过导电材料CR将接地导体层13R与接地导体层14a电连接。以下,将贯通孔HRR中设置有导电材料CR的贯通孔称为贯通孔HGR(参照图6)。以下,将贯通孔HRR中未设置导电材料CR的贯通孔称为贯通孔NHGR(参照图6)。
多个贯通孔HGR沿着信号导体层SL的延伸方向SLD排列(参照图5)。同样,多个贯通孔NHGR沿着方向SLD排列。需要说明的是,在图5所示的例子中,方向SLD与方向FD一致。但是,方向SLD与方向FD不一定一致。
在图5所示的例子中,需要说明的是,贯通孔HGR与贯通孔NHGR沿着方向SLD交替地排列。但是,贯通孔HGR与贯通孔NHGR也可以未必交替地排列。多个导电材料CR也可以在层叠体前后方向上连续地设置于贯通孔HRR(贯通孔HGR也可以连续地排列)。例如,也可以在沿着方向SLD连续排列的三个贯通孔HRR分别设置导电材料CR。在该情况下,能够设置为使导电材料CR变得密集。因此,多层基板10的强度提高,并且能够提高针对信号导体层SL的屏蔽性。
如图5所示,多个导电材料CL与多个导电材料CR同样地设置于多个贯通孔HLL的一部分。通过导电材料CL将接地导体层13L与接地导体层14a电连接。以下,将贯通孔HLL中设置有导电材料CL的贯通孔称为贯通孔HGL。以下,将贯通孔HLL中未设置有导电材料CL的贯通孔称为贯通孔NHGL。
如图5所示,多个贯通孔HGL与贯通孔HGR同样地沿着方向SLD排列。另外,多个贯通孔NHGL沿着方向SLD排列。
在图5所示的例子中,需要说明的是,贯通孔HGL与贯通孔NHGL沿着方向SLD交替地排列。但是,贯通孔HGL也可以与贯通孔HGR同样地连续地排列。在该情况下,能够使导电材料CL密集地设置。因此,多层基板10的强度提高,并且,能够提高针对信号导体层SL的屏蔽性。
在间隔件20a中,设置有至少一组在从层叠体上下方向观察时相邻的设置有导电材料C的贯通孔H1的组。而且,在至少一组相邻的设置有导电材料C的贯通孔H1的组中,设置有导电材料C的贯通孔H1的间隔变得均匀。换言之,在至少一组相邻的设置有导电材料C的贯通孔H1的组中,设置有导电材料C的贯通孔H1的重心间的距离变得均匀。
例如,如图5所示,在间隔件20a中,定义相邻的三个贯通孔HGR7、HGR8、HGR9的组。在该情况下,贯通孔HGR7、HGR8、HGR9成为一组贯通孔HGR的组。
而且,在相邻的贯通孔HGR7、HGR8、HGR9的组中分别定义重心G7、G8、G9。在该情况下,如图5所示,重心G7与重心G8的距离D5的长度和重心G8与重心G9的距离D6的长度相等。
也可以与贯通孔HGR的组同样地在间隔件20a设置间隔均匀的贯通孔HGL的组。换言之,也可以与贯通孔HGR的组同样地在间隔件20a设置重心间的距离均匀的贯通孔HGL的组。
需要说明的是,在间隔件20a设置至少一组的间隔均匀的贯通孔HGR的组或者至少一组的间隔均匀的贯通孔HGL的组中的至少一方即可。换言之,在间隔件20a设置至少一组的重心间的距离均匀的贯通孔HGR的组或者至少一组的重心间的距离均匀的贯通孔HGL的组中的至少一方即可。
需要说明的是,间隔件20b中的贯通孔H1的排列与间隔件20a相同,因此省略说明。
[具备多层基板10的电子设备1]
以下,参照附图对具备多层基板10的电子设备1进行说明。图7是具备多层基板10的电子设备1的侧视图。图8是具备多层基板10的电子设备1的俯视图。
多层基板10传输高频信号。因此,如图7及图8所示,多层基板10在电子设备1中用于连接电路基板200与电路基板201。多层基板10例如在便携电话等电子设备内用于连接两个电路基板。
如图7所示,在电路基板200上安装有连接器301。另外,如图7所示,在电路基板201上安装有连接器303。
如图7及图8所示,在多层基板10的上方存在上抗蚀剂层18a。上抗蚀剂层18a覆盖绝缘体层13a的上主面的大致整个面。
如图7及图8所示,在多层基板10的下方存在下抗蚀剂层18b。下抗蚀剂层18b覆盖绝缘体层13b的下主面的大致整个面。
如图8所示,在下抗蚀剂层18b设置有开口h11~h18。开口h11~h14在沿层叠体上下方向观察时与安装电极部EP1重叠。开口h15~h18在沿层叠体上下方向观察时与安装电极部EP2重叠。
如图8所示,多层基板10具备外部电极30a、30b。外部电极30a、30b与信号导体层SL电连接。需要说明的是,在图7中,省略了外部电极30a、30b的记载。
如图8所示,外部电极30a在层叠体上下方向上与开口h11重叠。外部电极30a从开口h11露出。另外,外部电极30b在层叠体上下方向上与开口h15重叠。外部电极30b从开口h15露出。
需要说明的是,虽然在图7及图8中未记载,但接地导体层14b与开口h12~h14及开口h16~h18重叠。接地导体层14b从开口h12~h14及开口h16~h18露出。
如图7所示,在安装电极部EP1中的多层基板10的下主面安装有连接器300。更详细而言,连接器300安装于从开口h11露出的外部电极30a及接地导体层14b。另外,如图7所示,在安装电极部EP2中的多层基板10的下主面安装有连接器302。更详细而言,连接器302安装于从开口h15露出的外部电极30b及接地导体层14b。
连接器300、302分别与连接器301、303连接。由此,如图7及图8所示,多层基板10的信号导体层SL经由外部电极30a而与电路基板200电连接。另外,多层基板10的信号导体层SL经由外部电极30b而与电路基板201电连接。
多层基板10具有可挠性。因此,能够弯曲多层基板10。因此,能够将多层基板10在电子设备内以弯曲的状态使用。以下,对弯曲的状态的多层基板10更加详细地进行说明。
在多层基板10被弯曲的情况下,如图7及图8所示,多层基板10具有非弯曲区间A1、A3及弯曲区间A2。以下,如以下那样定义多层基板10中的x轴方向、y轴方向及z轴方向。x轴方向是非弯曲区间A1内的层叠体左右方向。y轴方向是非弯曲区间A1内的层叠体前后方向。z轴方向是非弯曲区间A1内的层叠体上下方向。非弯曲区间A1、A3是多层基板10未弯曲的区间。弯曲区间A2是多层基板10弯曲的区间。在本实施方式中,在弯曲区间A2中,多层基板10在z轴方向上被弯折。非弯曲区间A1、A3与弯曲区间A2相邻。非弯曲区间A1位于弯曲区间A2的前方。非弯曲区间A3位于弯曲区间A2的后方。需要说明的是,在本说明书中,弯折是指受到外力而弯曲。
在多层基板10具有在z轴方向上被弯折的弯曲区间A2的情况下,如图7所示,层叠体上下方向及层叠体前后方向根据多层基板10的位置而不同。在z轴方向上未被弯折的非弯曲区间A1(例如,图7的(1)的位置)中,层叠体上下方向及层叠体前后方向分别与z轴方向及y轴方向的各个方向一致。另一方面,在多层基板10在z轴方向上被弯折的弯曲区间A2(例如,图7的(2)的位置)中,层叠体上下方向及层叠体前后方向分别与z轴方向及y轴方向的各个方向不一致。
需要说明的是,弯曲的多层基板10也具有可挠性。因此,也能够使在z轴方向上被弯折的状态的多层基板10进一步沿z轴方向弯曲。
然而,本实用新型的多层基板也可以是沿x轴方向呈弧状弯曲的多层基板100。以下,参照附图对多层基板100详细进行说明。图9是具备多层基板100的电子设备1a的俯视图。需要说明的是,在本说明书中呈弧状弯曲是指在未受到外力的状态下具有弯曲的形状。
如图9所示,多层基板100能够在电子设备中在沿x轴方向呈弧状弯曲的状态下将电路基板200与电路基板201连接。如图9所示,多层基板100在电子设备1a中用于将电路基板200与电路基板201连接。
如图9所示,多层基板100具有非弯曲区间B1、B3及弯曲区间B2。非弯曲区间B1、B3是多层基板100未沿x轴方向呈弧状弯曲的区间。弯曲区间B2是包括多层基板100沿x轴方向呈弧状弯曲的部分的区间。非弯曲区间B1、B3与弯曲区间B2相邻。非弯曲区间B1位于弯曲区间B2的前方。非弯曲区间B3位于弯曲区间B2的后方。
在具有沿x轴方向呈弧状弯曲的弯曲区间B2的多层基板100的情况下,如图9所示,层叠体上下方向及层叠体前后方向根据多层基板100的位置而不同。在不沿x轴方向呈弧状弯曲的非弯曲区间B1(例如,图9的(1)的位置)中,层叠体上下方向及层叠体前后方向分别与z轴方向及y轴方向的各个方向一致。另一方面,在多层基板100沿x轴方向呈弧状弯曲的弯曲区间B2(例如,图9的(2)的位置)中,层叠体上下方向及层叠体前后方向分别与z轴方向及y轴方向的各个方向不一致。
如图9所示,多层基板100能够在电子设备1a中在沿x轴方向呈弧状弯曲的状态下将电路基板200与电路基板201连接。
通过在多层基板100的弯曲区间B2具备间隔件20a、20b,从而在多层基板的弯曲区间B2中一样地设置贯通孔H1。因此,即便在具有弯曲区间B2的多层基板中,也能够降低信号导体层SL的阻抗从规定的阻抗偏移的可能性。
多层基板100例如通过将一张基板切断加工为沿x轴方向呈弧状弯曲的形状而制造。
需要说明的是,沿x轴方向呈弧状弯曲的多层基板100也具有可挠性。因此,能够使沿x轴方向呈弧状弯曲的状态的多层基板100进一步在z轴方向上弯折。
需要说明的是,多层基板100的结构除了沿x轴方向呈弧状弯曲之外,与多层基板10的结构相同,因此省略说明。
[效果]
根据多层基板10,能够实现在信号导体层SL传输的高频信号的高频化。更详细而言,多层基板10具备设置有多个贯通孔H1的间隔件20a、20b。由此,介电常数低的区域(贯通孔H1)一样地形成于间隔件20a、20b。其结果是,在多层基板10中的设置有间隔件20a、20b的区域,在信号导体层SL传输的高频信号的介电损耗减少。因此,降低了高频信号的传输损耗。结果是,能够实现在信号导体层SL传输的高频信号的高频化。
另外,根据多层基板10,能够抑制多层基板10的特性阻抗的偏移。更详细而言,在沿层叠体上下方向观察时,在方向FD上相邻的贯通孔H1的重心间的距离是均匀的。另外,在沿层叠体上下方向观察时,在方向SD上相邻的贯通孔H1的重心间的距离是均匀的。由此,介电常数低的区域一样地形成于间隔件20a、20b。其结果是,在多层基板10中的设置有间隔件20a、20b的区域,能够一样地降低多层基板10的介电常数。因此,能够抑制多层基板10的特性阻抗的偏移。
尤其是多个贯通孔H1中的中空的至少一个贯通孔H1在沿层叠体上下方向观察时与信号导体层SL重叠。由于在中空的贯通孔H1内存在空气,因此,中空的贯通孔H1内的介电常数变低。因此,根据多层基板10,能够降低信号导体层SL的周围的介电常数。
另外,根据多层基板10,能够抑制多层基板10的特性阻抗的偏移。以下,比较地说明多层基板10与不具备间隔件20a、20b的多层基板(以下称为比较例1)。
在比较例1的情况下,在信号导体层与接地导体层之间形成由空气形成的中空部。中空部是由多个绝缘体层、信号导体层以及接地导体层包围的区域。换言之,由空气形成的较大区域(中空部)形成于多层基板。由此,在向中空部的中心方向施加了力的情况下(例如在弯折了多层基板等的情况下),形成较大的空气区域的中空部被压扁的可能性高。在中空部被压扁的情况下,在沿层叠体上下方向观察时,信号导体层与接地导体层的位置关系(距离等)可能发生变化。由此,多层基板的特性阻抗有可能偏移。
另一方面,多层基板10具备设置有多个贯通孔H1的间隔件20a、20b。多个贯通孔H1是由空气形成的区域。换言之,由空气形成的较小区域(贯通孔H1)形成于多层基板10。换言之,间隔件20a、20b的一部分位于贯通孔H1的周围。此时,例如,在弯折了多层基板10的情况下,间隔件20a的一部分对接地导体层14a和绝缘体层12a进行支承。在该情况下,位于接地导体层14a与绝缘体层12a之间的贯通孔H1难以被压扁。同样,通过间隔件20b的一部分,位于接地导体层14b与绝缘体层12c之间的贯通孔H1难以被压扁。换言之,通过上述的结构,即便在弯折了多层基板10等的情况下,贯通孔H1被压扁的可能性也低。因此,通过贯通孔H1被压扁而使沿层叠体上下方向观察时的信号导体层SL与接地导体层14a的位置关系(距离等)发生变化的可能性低。如上所述,多层基板10能够抑制多层基板10的特性阻抗的偏移。
在多层基板10中,在沿着方向FD排列的多个贯通孔H1中相邻的贯通孔H1的重心间的距离是均匀的。因此,在向间隔件20a、20b施加了应力的情况下,向间隔件20a、20b施加的应力容易变得均匀。因此,间隔件20a、20b难以产生局部的变形。因此,通过间隔件20a、20b产生局部的变形而使贯通孔H1被压扁的可能性低。因此,在沿层叠体上下方向观察时,信号导体层SL与接地导体层14a的位置关系(距离等)发生变化的可能性低。结果是,多层基板10能够抑制多层基板10的特性阻抗的偏移。
另外,根据多层基板10,多层基板10容易弯折。更详细而言,在多层基板10中,多个贯通孔H1沿着方向FD排列。另外,多层基板10具有多组多个贯通孔H1的组。通过上述的结构,多层基板10具有的贯通孔H1的数量增加。即,由空气形成的空间(贯通孔H1)增加。因此,间隔件20a容易弯折。结果是,多层基板10容易弯折。
另外,根据多层基板10,多层基板10容易弯折。更详细而言,在从层叠体上下方向观察时,在沿着方向FD排列的多个贯通孔H1中相邻的贯通孔H1的重心间的距离是均匀的。另外,在从层叠体上下方向观察时,在沿着方向SD排列的多个贯通孔H1中相邻的贯通孔H1的重心间的距离是均匀的。由此,在弯折了间隔件20a的情况下,在间隔件20a中成为角的部分与贯通孔H1在从层叠体上下方向观察时容易重叠。因此,间隔件20a容易弯折。结果是,多层基板10容易弯折。
同样,根据具备多层基板10的电子设备1,能够实现在信号导体层SL传输的高频信号的高频化,并且能够抑制电子设备1的特性阻抗的偏移。
另外,根据多层基板10,即便不使用层间连接导体,也能够将接地导体层14a与接地导体层13R、13L连接。更详细而言,多层基板10具备在层叠体上下方向上位于比间隔件20a靠上的位置的接地导体层14a。另外,多层基板10具备在层叠体上下方向上位于比间隔件20a靠下的位置的接地导体层13R、13L。而且,多层基板10具备多个导电材料C。多个导电材料C经由间隔件20a将接地导体层14a与接地导体层13R、13L连接。如上所述,通过间隔件20a的多个导电材料C,即便不使用层间连接导体,也能够将接地导体层14a与接地导体层13R、13L连接。
另外,根据多层基板10,信号导体层SL的特性阻抗难以发生变化。
更详细而言,在沿层叠体上下方向观察时,设置有导电材料C的多个贯通孔H1沿着方向SLD排列。在间隔件20a、20b中,设置有至少一组在从层叠体上下方向观察时相邻的设置有导电材料C的贯通孔H1的组。而且,在至少一组相邻的设置有导电材料C的贯通孔H1的组中,设置有导电材料C的多个贯通孔H1的重心间的距离变得均匀。在该情况下,导电材料C等间隔地排列。因此,在信号导体层SL与导电材料C之间产生的电容难以产生不均匀。因此,信号导体层SL的特性阻抗难以发生变动。
另外,根据间隔件20a,能够容易地制造间隔件20a。更详细而言,多个贯通孔H1的形状是相同的。由此,能够通过相同的加工方法连续地进行多个贯通孔H1的形成。因此,能够简化制作间隔件20a、20b的工序。因此,能够容易地制造间隔件20a。
另外,根据多层基板10,在多层基板10难以产生翘曲。更详细而言,多层基板10的间隔件20a、20b的材料与绝缘体层12a、12b、12c的材料相同。在该情况下,间隔件20a、20b的热膨胀系数与绝缘体层12a、12b、12c的热膨胀系数变得相同。因此,在加热时(多层基板10的层叠时的加热压制时等),在多层基板10难以产生翘曲。
另外,在具有弯曲区间A2的多层基板10中,通过具备间隔件20a、20b,能够抑制多层基板10的特性阻抗的偏移。以下,比较地说明具有弯曲区间A2且具备间隔件20a、20b的多层基板10与具有在z轴方向上弯折的弯曲区间且不具备间隔件20a、20b的多层基板(以下称为比较例2)。
在比较例2的情况下,在信号导体层与接地导体层之间形成由空气形成的中空部。而且,在将多层基板沿z轴方向弯曲而形成了弯曲区间时,向位于沿z轴方向弯曲的弯曲区间的中空部施加压力。此时,在沿z轴方向弯曲的弯曲区间中,形成较大的空气区域的中空被压扁的可能性高。在中空部被压扁的情况下,在从层叠体上下方向观察时,信号导体层与接地导体层的位置关系(距离等)可能发生变化。由此,多层基板的特性阻抗可能偏移。
另一方面,在具有弯曲区间A2的多层基板10的情况下,在弯曲区间A2的位置形成设置有多个贯通孔H1的间隔件20a、20b。即,由空气形成的较小区域(贯通孔H1)在弯曲区间A2中形成于多层基板10。通过上述的结构,即便在弯曲了多层基板10的情况下,贯通孔H1被压扁的可能性也较低。因此,通过贯通孔H1被压扁而使沿层叠体上下方向观察时的信号导体层SL与接地导体层14a的位置关系(距离等)发生变化的可能性低。结果是,多层基板10通过具备间隔件20a、20b,能够抑制多层基板10的特性阻抗的偏移。
根据具备间隔件20a的多层基板10,能够降低信号导体层SL的特性阻抗偏移的可能性。更详细而言,贯通孔H1的直径的长度R1比信号导体层SL的层叠体左右方向上的宽度的长度R2短。在该情况下,在沿层叠体上下方向观察时重叠于信号导体层SL的贯通孔HCC与在沿层叠体上下方向观察时重叠于接地导体层13R的贯通孔HGR之间的距离变长。因此,在沿层叠体上下方向观察时,贯通孔HCC与设置于贯通孔HGR的导电材料CR之间的距离变长。由此,例如在从贯通孔HGR泄漏了导电材料CR的情况下,泄漏的导电材料CR进入贯通孔HCC的可能性被降低。同样,在从贯通孔HGL泄漏了导电材料CL的情况下,泄漏的导电材料CL进入贯通孔HCC的可能性被降低。因此,能够降低信号导体层SL的特性阻抗由于从贯通孔HGR泄漏的导电材料CR及从贯通孔HGL泄漏的导电材料CL而偏移的可能性。
根据多层基板10,能够降低贯通孔H1的形状变化的可能性。贯通孔H1的直径的长度R1比间隔件20a、20b的层叠体上下方向上的厚度的长度长。在该情况下,贯通孔H1的大小相对于间隔件20a、20b的厚度较大。因此,在弯折了多层基板10等的情况下,贯通孔H1难以堵塞。
根据多层基板10,能够抑制信号导体层SL的特性阻抗的偏移。更详细而言,贯通孔H1的直径的长度R1比信号导体层SL的右端与接地导体层13R、14R、15R的左端的层叠体左右方向上的距离的长度R4短。另外,贯通孔H1的直径的长度R1比信号导体层SL的左端与接地导体层13L、14L、15L的右端的层叠体左右方向上的距离的长度R5短。由此,在贯通孔H1中,在从层叠体上下方向观察时,未形成与信号导体层SL及接地导体层13R、13L的双方重叠的贯通孔H1。因此,导电材料C形成为在从层叠体上下方向观察时不与信号导体层SL重叠。由此,多层基板10能够抑制由导电材料C产生的信号导体层SL的特性阻抗的偏移。
[多层基板10的制造方法]
以下,对多层基板10的制造方法进行说明。
首先,在第一工序中,准备在下主面粘贴了金属箔层的绝缘体层13a、在上主面粘贴了金属箔层的绝缘体层13b、在上主面粘贴了金属箔层的绝缘体层12a、在上主面粘贴了金属箔层的绝缘体层12b、以及在上主面粘贴了金属箔层的绝缘体层12c。
接着,在第二工序中,通过对粘贴于绝缘体层13a的下主面的金属箔层进行蚀刻加工而形成接地导体层14a。另外,通过对粘贴于绝缘体层13b的上主面的金属箔层进行蚀刻加工而形成接地导体层14b。此外,通过对粘贴于绝缘体层12a的上主面的金属箔层进行蚀刻加工而形成接地导体层13R、13L。另外,通过对粘贴于绝缘体层12b的上主面的金属箔层进行蚀刻加工而形成信号导体层SL、接地导体层14R、14L及外部电极30a、30b。此外,通过对粘贴于绝缘体层12c的上主面的金属箔层进行蚀刻加工而形成接地导体层15R、15L。
接地导体层14a中与绝缘体层13a相接的面被粗糙化。因此,接地导体层14a中与绝缘体层13a相接的面的表面粗糙度比接地导体层14a中不与绝缘体层13a相接的面的表面粗糙度粗。由此,接地导体层14a与绝缘体层13a难以剥离。同样,接地导体层14b与绝缘体层13b难以剥离。
接着,在第三工序中,在绝缘体层12a、12b、12c形成贯通孔。然后,通过镀覆处理在贯通孔内形成导体,由此形成层间连接导体v1~v4。形成贯通孔的处理例如是基于激光束的照射的形成、基于钻头的形成等。
接着,在第四工序中,准备由聚酰亚胺、液晶聚合物等热塑性树脂制作的板状的绝缘体。然后,进行在板状的绝缘体形成贯通孔H1的加工。由此,制成设置有贯通孔H1的间隔件20a、20b。形成贯通孔H1的加工例如是利用钻头的加工或基于药剂的蚀刻加工。贯通孔H1的形状全部相同,并且,相邻的贯通孔H1彼此的距离为等间隔。由此,能够通过相同的加工连续地进行多个贯通孔H1。因此,能够简化制成间隔件20a、20b的工序。
接着,在第五工序中,在接地导体层14a及接地导体层14b涂敷导电材料C。
接着,在第六工序中,在绝缘体层13b之上层叠间隔件20b。此时,涂敷在接地导体层14b上的导电材料C被填充于间隔件20b的贯通孔H1。
接着,在第七工序中,在间隔件20b之上层叠绝缘体层12c。此时,填充于间隔件20b的贯通孔H1的导电材料C与接地导体层15R、15L连接。换言之,接地导体层14b与接地导体层15R、15L通过导电材料C而连接。
接着,在第八工序中,在绝缘体层12c之上层叠绝缘体层12b。另外,在绝缘体层12b之上层叠绝缘体层12a。
接着,在第九工序中,在绝缘体层12a之上层叠间隔件20a。
最后,在第十工序中,在间隔件20a之上层叠绝缘体层13a。此时,涂敷在接地导体层14a上的导电材料C被填充于间隔件20a的贯通孔H1。填充于间隔件20a的贯通孔H1的导电材料C与接地导体层13R、13L连接。换言之,接地导体层14a与接地导体层13R、13L通过导电材料C而连接。
多层基板10通过以上的工序而完成。
在通过以上的工序而完成的多层基板10中,接地导体层14a的表面粗糙度不粗糙的面与接地导体层14b的表面粗糙度不粗糙的面相对。而且,由接地导体层14a的表面粗糙度不粗糙的面与接地导体层14b的表面粗糙度不粗糙的面夹着信号导体层SL。由此,能够减小在信号导体层SL流动的高频信号的传输损耗。
多层基板10完成后,准备上抗蚀剂层18a及下抗蚀剂层18b。在所准备的下抗蚀剂层18b设置有开口h11~h18。然后,将上抗蚀剂层18a层叠于多层基板10之上。另外,将下抗蚀剂层18b层叠于多层基板10之下。
上述工序中的层叠的方法例如是基于加热压制的层叠。
需要说明的是,绝缘体层12a、12b、12c及间隔件20a、20b的层叠顺序不限定于第六工序至第十工序所示的层叠顺序。例如,也可以是,首先通过加热压制等对绝缘体层12a、12b、12c进行层叠(一体化)。然后,在绝缘体层12a、12b、12c层叠后层叠间隔件20a、20b。
需要说明的是,向贯通孔H1设置导电材料C的方法不限定于对涂敷有导电材料C的接地导体层14a及接地导体层14b进行层叠的方法。例如,也可以是,在绝缘体层13a、13b、12a、12c涂敷导电材料C。然后,通过在涂敷有导电材料C的绝缘体层13a、13b、12a、12c层叠间隔件20a、20b而在间隔件20a、20b设置导电材料C。
(实施例1的变形例1)
以下,参照附图对实施例1的变形例1的多层基板11进行说明。图10是示出实施例1的变形例1的多层基板11具备的间隔件20a1的图。需要说明的是,图10是透视了信号导体层SL、接地导体层13R、14R、15R以及接地导体层13L、14L、15L的图。
多层基板11在具备与间隔件20a不同的形状的间隔件20a1这一点不同于多层基板10。具体而言,如图10所示,间隔件20a1的多个贯通孔HCC(多个贯通孔H1)的直径的长度R1比信号导体层SL的层叠体左右方向上的宽度的长度R2长。在该情况下,间隔件20a1的贯通孔的体积比间隔件20a的贯通孔H1的体积大。因此,存在于信号导体层SL的周围的空气的量增加。结果是,能够降低信号导体层SL的周围的介电常数。
(实施例2的实施方式)
[多层基板10a的构造]
以下,参照附图对本实用新型的实施例2的实施方式的多层基板10a进行说明。图11是实施例2的实施方式的多层基板10a的A-A处的剖视图。图12是实施例2的实施方式的多层基板10a2的A-A处的剖视图。
实施例2的实施方式的多层基板10a在具备与间隔件20a、20b不同的形状的间隔件20a2、20b2这一点不同于多层基板10。具体而言,间隔件20a2、20b2的贯通孔H1的形状与间隔件20a、20b的贯通孔H1的形状不同。
如图11所示,间隔件20a2的上表面(与接地导体层14a相接的面)中的贯通孔H1的直径的大小比间隔件20a2的下表面(与接地导体层13R、13L相接的面)中的贯通孔H1的直径的大小小。换言之,与层叠体上下方向正交的平面中的间隔件20a2的贯通孔H1的截面面积随着接近信号导体层SL而变大。与间隔件20a2同样,与层叠体上下方向正交的平面中的间隔件20b2的贯通孔H1的截面面积随着接近信号导体层SL而变大。以下,在本实施方式中,将与层叠体上下方向正交的平面中的间隔件20a2、20b2的贯通孔H1的截面面积随着接近信号导体层SL而变大的形状称为锥形状。
[多层基板10a的制造方法]
多层基板10a例如如以下那样制作。首先,与多层基板10同样,通过进行第一工序至第三工序而制作绝缘体层12a、12b、12c、13a、13b。
接着,准备由聚酰亚胺、液晶聚合物等热塑性树脂制作的板状的绝缘体。然后,通过进行板状的绝缘体蚀刻加工等而形成锥形状的贯通孔H1。由此,能够制作设置有锥形状的贯通孔H1的间隔件20a2、20b2。
需要说明的是,制作间隔件20a2、20b2后的多层基板10a的制造的工序与多层基板10是同样的,因此省略说明。
[实施例2的实施方式的效果]
根据多层基板10a,在信号导体层SL传输的高频信号的介电损耗减少。
更详细而言,与层叠体上下方向正交的平面中的贯通孔H1的截面面积随着接近信号导体层SL而变大。通过上述的结构,空气的比例相对于形成间隔件的树脂的比例随着接近信号导体层SL而增加。由此。介电常数低的区域容易沿着信号导体层SL一样地形成。因此,在信号导体层SL传输的高频信号的介电损耗减少。
另外,多层基板10a的间隔件20a2、20b2难以破损。更详细而言,与层叠体上下方向正交的平面中的贯通孔H1的截面面积随着远离信号导体层SL而变小。通过上述的结构,形成间隔件的树脂的比例相对于空气(贯通孔H1内的区域)的比例随着远离信号导体层SL而增加。通过树脂的比例增加,间隔件20a2、20b2的强度变高。结果是,间隔件20a2、20b2难以破损。另外,在该情况下,树脂的比例随着接近接地导体层14a、14b而增加。换言之,通过比例增加的树脂,对接地导体层14a、14b的保持力增加。因此,接地导体层14a、14b难以变形。因此,信号导体层SL与接地导体层14a、14b之间的电容难以发生变化。
[多层基板10a2的构造]
如图12所示,实施例2的实施方式的多层基板10a2在具备与间隔件20a2、20b2不同的形状的间隔件20a3、20b3这一点不同于多层基板10a。如图12所示,在多层基板10a2中,与层叠体上下方向正交的平面中的间隔件20a3、20b3的贯通孔H1的截面面积随着远离信号导体层SL而变大。在该情况下,与层叠体上下方向正交的平面中的间隔件20a3、20b3的贯通孔H1的截面面积随着接近信号导体层SL而变小。
[多层基板10a2的制造方法]
多层基板10a2例如通过以下的方法来制造。首先,通过与多层基板10同样地进行第一工序至第三工序,来制作绝缘体层12a、12b、12c、13a、13b。
接着,依次向层叠体上方向层叠绝缘体层12c、12b、12a。
接着,在层叠体上下方向上,在绝缘体层12a之上层叠由热塑性树脂(聚酰亚胺、液晶聚合物等)制作的板状的绝缘体。另外,在层叠体上下方向上,在绝缘体层12c之下层叠由热塑性树脂(聚酰亚胺、液晶聚合物等)制作的板状的绝缘体。
接着,对在层叠体上下方向上层叠于绝缘体层12a之上的绝缘体及层叠于绝缘体层12c之下的板状的绝缘体实施蚀刻加工。由此,形成设置有贯通孔H1的间隔件20a3、20b3。即,在多层基板10a2的制造中,间隔件20a3、20b3的贯通孔H1是在层叠了间隔件20a3、20b3及绝缘体层12a、12b、12c的状态下通过蚀刻加工等被设置的。此时,与层叠体上下方向正交的平面中的间隔件20a3、20b3的贯通孔H1的截面面积形成为随着接近信号导体层SL而变小。
接着,在间隔件20a3之上层叠绝缘体层13a。另外,在间隔件20b3之下层叠绝缘体层13b。
多层基板10a2通过以上的工序而完成。
[多层基板10a2的效果]
根据多层基板10a2,能够与绝缘体层12a、12b、12c的位置配合地设置间隔件20a3、20b3的贯通孔H1。更详细而言,在多层基板10a2中,在层叠了间隔件20a3、20b3及绝缘体层12a、12b、12c之后设置贯通孔H1。因此,能够与绝缘体层12a、12b、12c的位置配合地调整设置于间隔件20a3、20b3的贯通孔H1的位置。
(实施例3的实施方式)
[多层基板10b的构造]
以下,参照附图对本实用新型的实施例3的实施方式的多层基板10b进行说明。图13是实施例3的实施方式的多层基板10b的A-A处的剖视图。
如图13所示,多层基板10b在代替绝缘体层12a、12b、12c而具备绝缘体层60这一点不同于多层基板10。换言之,多层基板10b代替位于间隔件20a与间隔件20b之间的三个绝缘体层(绝缘体层12a、12b、12c)而具备位于间隔件20a与间隔件20b之间的一个绝缘体层(绝缘体层60)。
绝缘体层60位于比信号导体层SL及接地导体层13R、13L靠下的位置。另外,绝缘体层60位于比接地导体层15R、15L靠上的位置。换言之,绝缘体层60具有与绝缘体层60的上表面及下表面分别相接的导体层。
需要说明的是,接地导体层13R与接地导体层15R使用层间连接导体而电连接,对此在图13中未图示。另外,接地导体层13L与接地导体层15L使用层间连接导体而电连接。
[实施例3的实施方式的效果]
根据多层基板10b,能够降低在多层基板10b的制作中使用的材料的量。
具体而言,在多层基板10b中,位于层叠体上下方向上的两个间隔件(间隔件20a、20b)之间的绝缘体层的数量是一个(绝缘体层60)。因此,能够仅利用最低限度的绝缘体层来制作多层基板10b。结果是,能够以少量的材料制作多层基板10b。
另外,根据多层基板10b,能够抑制信号导体层SL的特性阻抗的偏移。具体而言,多层基板10b与多层基板10相比,绝缘体层的数量少。即,能够以较少的层叠数来制作多层基板10b。因此,在层叠了多个绝缘体层时,绝缘体层彼此偏移的可能性低。结果是,难以产生与绝缘体层层叠时的偏移相伴的信号导体层SL的特性阻抗的偏移。
此外,根据多层基板10b,信号导体层SL的上表面与间隔件20a相接。
因此,中空的贯通孔H1位于信号导体层SL之上。结果是,在信号导体层SL流动的信号的特性提高。
(实施例4的实施方式)
[多层基板10c的构造]
以下,参照附图对本实用新型的实施例4的实施方式的多层基板10c进行说明。图14是实施例4的实施方式的多层基板10c的A-A处的剖视图。
如图14所示,多层基板10c在代替绝缘体层12a、12b、12c而具备绝缘体层70这一点不同于多层基板10。另外,多层基板10c在层叠体上下方向上位于间隔件20a与间隔件20b之间的接地导体层的数量为两个(接地导体层13R、13L)这一点不同于多层基板10。
以下,更加详细地进行说明。绝缘体层70在层叠体上下方向上位于比间隔件20a靠下的位置,并且在层叠体上下方向上位于比间隔件20b靠上的位置。
另外,绝缘体层70的上表面与接地导体层13R、13L的下表面相接。
如图14所示,在绝缘体层70设置有沿着层叠体上下方向贯穿的多个贯通孔H2。具体而言,多个贯通孔H2在从层叠体上下方向观察时与接地导体层13R、13L重叠。另外,如图14所示,由多个贯通孔H1形成的区域与由多个贯通孔H2形成的区域彼此相接。换言之,在绝缘体层70设置有由贯通孔H1和贯通孔H2形成的多个区域。由贯通孔H1和贯通孔H2形成的一个区域比一个贯通孔H1的区域大。另外,由贯通孔H1和贯通孔H2形成的一个区域比一个贯通孔H2的区域大。
在贯通孔H2设置有导电材料C。因此,如图14所示,接地导体层13R、13L与接地导体层14b通过设置有导电材料C的贯通孔H1及设置有导电材料C的贯通孔H2而连接。
[实施例4的实施方式的效果]
根据多层基板10c,能够减少层间连接导体的数量。更详细而言,通过在设置于绝缘体层70的贯通孔H2形成导电材料C而将接地导体层13R、13L与接地导体层14b电连接。因此,即便不使用层间连接导体v1~v4,也能够将接地导体层13R、13L与接地导体层14b电连接。由此,可以在多层基板10c不形成将接地导体层13R、13L与接地导体层14b连接的层间连接导体v1~v4。因此,多层基板10c能够与连接接地导体层13R、13L与接地导体层14b的层间连接导体v1~v4相应地减少层间连接导体的数量。
(实施例4的变形例1)
以下,参照附图对实施例4的变形例1的多层基板10c2进行说明。图15是实施例4的变形例1的多层基板10c2的A-A处的剖视图。
多层基板10c2在具备与绝缘体层70不同形状的绝缘体层70c2这一点不用于多层基板10c。具体而言,如图15所示,在绝缘体层70c2设置有沿层叠体上下方向贯穿绝缘体层70c2的一个以上的贯通孔H3。多个贯通孔H2包括一个以上的贯通孔H3。一个以上的贯通孔H3在沿层叠体上下方向观察时与重叠于信号导体层SL的多个贯通孔HCC(第一中空贯通孔)重叠。换言之,在沿层叠体上下方向观察时,多个贯通孔H2内的至少一个贯通孔与第一中空贯通孔重叠。在上述结构的情况下,与多层基板10相比,存在于信号导体层SL的周围的空气的量增加。因此,能够降低信号导体层SL的周围的介电常数。
贯通孔H3的直径的长度比信号导体层SL的层叠体左右方向上的宽度的长度长。在该情况下,相比于贯通孔H3的直径的长度比信号导体层SL的层叠体左右方向上的宽度的长度短的情况,贯通孔H3的体积较大。因此,存在于信号导体层SL的周围的空气的量增加。结果是,能够降低信号导体层SL的周围的介电常数。需要说明的是,贯通孔H3的直径的长度可以未必比信号导体层SL的层叠体左右方向上的宽度的长度长。但是,优选贯通孔H3的直径的长度比信号导体层SL的层叠体左右方向上的宽度的长度长。
在本实施方式的变形例1中,与信号导体层SL重叠的多个贯通孔HCC(第一中空贯通孔)的直径的长度比信号导体层SL的层叠体左右方向上的宽度的长度长。在该情况下,相比于第一中空贯通孔的直径的长度比信号导体层SL的层叠体左右方向上的宽度的长度短的情况,第一中空贯通孔的体积较大。因此,存在于信号导体层SL的周围的空气的量增加。结果是,能够降低信号导体层SL的周围的介电常数。需要说明的是,第一中空贯通孔的直径的长度可以未必比信号导体层SL的层叠体左右方向上的宽度的长度长。但是,优选第一中空贯通孔的直径的长度比信号导体层SL的层叠体左右方向上的宽度的长度长。
(实施例5的实施方式)
[多层基板10d的构造]
以下,参照附图对本实用新型的实施例5的实施方式的多层基板10d进行说明。图16是实施例5的实施方式的多层基板10d的分解立体图。图17是从层叠体前后方向观察实施例5的实施方式的多层基板10d时的侧视图。需要说明的是,图17是透视了接地导体层14a、14b、13R、13L、15R、15L的图。
多层基板10d在具备层叠体前后方向的长度短的间隔件20a这一点不同于多层基板10。需要说明的是,多层基板10d的其他结构是与多层基板10同样的结构,因此省略说明。
如图16及图17所示,在多层基板10d中,间隔件20a、20b的层叠体前后方向的长度比绝缘体层13a、12a、12b、12c、13b的层叠体前后方向的长度短。换言之,间隔件20a、20b设置于多层基板10d的层叠体前后方向上的一部分。
以下,以多层基板10d具有非弯曲区间A1、A3及弯曲区间A2的情况为例进行说明(参照图16及图17)。但是,图16及图17是将多层基板10d在z轴方向上弯折前的图。因此,在图16及图17中,弯曲区间A2在z轴方向上不弯折。需要说明的是,在图16及图17中,非弯曲区间A1的前端部及非弯曲区间A3的后端部省略记载。
如上所述,层叠体前后方向上的长度短的间隔件20a、20b例如如图16及图17所示那样设置于弯曲区间A2。此时,间隔件20a、20b如图16及图17所示那样未设置于非弯曲区间A1、A3。
在该情况下,如图17所示,在非弯曲区间A1、A3中,在位于比绝缘体层13a靠下的位置且位于比绝缘体层12a靠上的位置的区域,设置有由空气形成的中空部UFHP、UBHP。
中空部UFHP在层叠体前后方向上位于比间隔件20a靠前的位置。即,在使间隔件20a沿层叠体前方向延伸的情况下,在与沿层叠体前方向延伸的间隔件20a重叠的空间形成中空部UFHP。即,在非弯曲区间A1形成由多个绝缘体层(绝缘体层13a、12a)密闭的部分即中空部UFHP。
中空部UBHP在层叠体前后方向上位于比间隔件20a靠后的位置。即,在使间隔件20a沿层叠体后方向延伸的情况下,在与沿层叠体后方向延伸的间隔件20a重叠的空间形成中空部UBHP。即,在非弯曲区间A3形成由多个绝缘体层(绝缘体层13a、12a)密闭的部分即中空部UBHP。
与中空部UFHP、UBHP同样,如图17所示,在非弯曲区间A1、A3中,在位于比绝缘体层12c靠下的位置且位于比绝缘体层13b靠上的位置的区域,设置有由空气形成的中空部DFHP、DBHP。
中空部DFHP在层叠体前后方向上位于比间隔件20b靠前的位置。即,在使间隔件20b沿层叠体前方向延伸的情况下,在与沿层叠体前方向延伸的间隔件20b重叠的空间形成中空部DFHP。即,在非弯曲区间A1形成由多个绝缘体层(绝缘体层13b、12c)密闭的部分即中空部DFHP。
中空部DBHP在层叠体前后方向上位于比间隔件20b靠后的位置。即,在使间隔件20b沿层叠体后方向延伸的情况下,在与沿层叠体后方向延伸的间隔件20b重叠的空间形成中空部DBHP。即,在非弯曲区间A3形成由多个绝缘体层(绝缘体层13b、12c)密闭的部分即中空部DBHP。
由此,在多层基板10d设置有由介电常数低的空气形成的中空部UFHP、UBHP、DFHP、DBHP。由此,信号的介电损耗减少。
如图16及图17所示,在多层基板10d的非弯曲区间A1、A3中,在接地导体层15R、15L与接地导体层14b之间设置有多个球状导体SB。同样,在多层基板10d的非弯曲区间A1、A3中,在接地导体层13R、13L与接地导体层14a之间设置有球状导体SB。球状导体SB与接地导体层13R、13L通过焊料而连接。需要说明的是,在本实施例中,球状导体SB具体而言是指由焊料覆盖了球状的导体的周围而形成的导体。球状导体SB具有固定的直径。球状导体的熔点比焊料高。
如图17所示,设置在接地导体层15R、15L与接地导体层14b之间的球状导体SB的层叠体上下方向上的高度与间隔件20b的层叠体上下方向上的高度相同。由此,在非弯曲区间A1、A3中,降低了多层基板10d在层叠体上下方向上弯曲的可能性。因此,通过设置球状导体SB,从而在层叠体前后方向上将接地导体层14b与绝缘体层12c之间的距离维持为固定的距离。
同样,如图17所示,通过设置在接地导体层13R、13L与接地导体层14a之间的球状导体SB,从而在层叠体前后方向上将接地导体层14a与绝缘体层12a之间的距离维持为固定的距离。
[实施例5的实施方式的效果]
根据多层基板10d,能够降低制作多层基板10d的成本。更详细而言,在多层基板10d中,将间隔件20a、20b配置于施加压力的部分即弯曲区间A2,并且不配置于非弯曲区间A1、A3。换言之,在可能成为多层基板10d的破损的原因的弯曲区间A2以外不配置间隔件20a、20b。因此,能够减少间隔件20a、20b的量。因此,能够降低制作多层基板10d的成本。
另外,根据多层基板10d,在信号导体层SL传输的高频信号所产生的介电损耗减少。更详细而言,在多层基板10d中,在非弯曲区间A1、A3设置有由空气形成的中空部。换言之,在多层基板10d中,能够在可能成为多层基板10d的破损的原因的弯曲区间A2以外设置中空部。因此,与设置有中空部相应地,由介电常数低的空气形成的多层基板10d的区域增加。因此,多层基板10d能够降低信号的介电损耗。
需要说明的是,在多层基板10d中,优选弯曲区间A2(配置间隔件20a、20b的区间)的信号导体层SL的层叠体左右方向上的宽度的长度比非弯曲区间A1、A3(未配置间隔件20a、20b的区间)的层叠体左右方向上的宽度的长度短。由此,能够降低在设置间隔件20a、20b的区间与未设置间隔件20a、20b的区间之间产生信号导体层SL的特性阻抗的偏移的可能性。
(实施例5的变形例1)
以下,参照附图对实施例5的变形例1的多层基板10d2进行说明。图18是实施例5的变形例1的多层基板10d2的侧视图。需要说明的是,图18是透视了接地导体层14a、14b、13R、13L、15R、15L的图。
多层基板10d2在中空部UFHP、UBHP、DFHP、DBHP设置有焊料Sd这一点不同于多层基板10d。焊料Sd具有焊料Sd1和焊料Sd2。焊料Sd1位于绝缘体层13a与绝缘体层12a之间。焊料Sd1与绝缘体层13a及绝缘体层12a相接。在该情况下,绝缘体层13a与绝缘体层12a的接合强度通过焊料Sd1而变高。另外,通过焊料Sd1,将绝缘体层13a与绝缘体层12a的距离维持为固定的距离。因此,信号导体层SL与接地导体层14a之间的电容难以发生变化。
焊料Sd2位于绝缘体层13b与绝缘体层12c之间。焊料Sd2与绝缘体层13b及绝缘体层12c相接。在该情况下,与焊料Sd1同样,绝缘体层13b与绝缘体层12c的接合强度通过焊料Sd2而变高。而且,信号导体层SL与接地导体层14b之间的电容难以发生变化。
(实施例6的实施方式)
[多层基板10e的构造]
以下,参照附图对本实用新型的实施例6的实施方式的多层基板10e进行说明。图19是具备实施例6的实施方式的多层基板10e的电子设备2的侧视图。图20是具备实施例6的实施方式的多层基板10e的电子设备2的俯视图。图21是具备实施例6的实施方式的多层基板100e的电子设备2a的俯视图。
多层基板10e在具有位于安装电极部EP1和EP2的间隔件20a、20b这一点不同于多层基板10。
以下,更加详细地进行说明。如图19及图20所示,多层基板10e的外部电极30a在沿层叠体上下方向观察时与位于安装电极部EP1的间隔件20a、20b重叠。另外,如图19及图20所示,在电子设备2中,外部电极30b在沿层叠体上下方向观察时与位于安装电极部EP2的间隔件20a、20b重叠。在该情况下,电子设备2具备在安装电极部EP1、EP2配置有间隔件20a、20b的多层基板10e。
需要说明的是,如图19及图20所示,多层基板10e也可以在z轴方向上弯折。
需要说明的是,多层基板10e也可以在弯曲区间A2具备间隔件20a、20b。
需要说明的是,间隔件20a、20b也可以仅配置于在从层叠体上下方向观察时与外部电极30a、30b重叠的位置。
另外,如图21所示,沿x轴方向呈弧状弯曲的多层基板100e也可以具备与外部电极30a、30b重叠的间隔件20a、20b。在该情况下,具备多层基板100e的电子设备2a具备在安装电极部EP1、EP2配置有间隔件20a、20b的多层基板100e。
需要说明的是,也能够将多层基板100e进一步在z轴方向上弯折。
需要说明的是,多层基板100e也可以还在弯曲区间B2具备间隔件20a、20b。
[实施例6的实施方式的效果]
根据多层基板10e或多层基板100e,向电路基板200或电路基板201安装多层基板10e或多层基板100e时,能够降低发生安装不良的可能性。通常,在外部电极连接电路基板的情况下,在外部电极及具有外部电极的安装电极部产生压力。此时,安装电极部可能通过压力而变形。另一方面,在多层基板10e或多层基板100e中,间隔件20a、20b在从层叠体上下方向观察时与外部电极30a重叠。同样、间隔件20a、20b在从层叠体上下方向观察时与外部电极30b重叠。换言之,通过间隔件20a、20b,安装电极部EP1、EP2的强度变高。因此,能够降低安装电极部EP1、EP2通过向外部电极30a、30b连接电路基板200、201时产生的压力而变形的可能性。结果是,对于多层基板10e或多层基板100e,在向电路基板200或电路基板201安装多层基板10e或多层基板100e时,能够降低发生安装不良的可能性。
(实施例7的实施方式)
[多层基板10f的构造]
以下,参照附图对本实用新型的实施例7的实施方式的多层基板10f进行说明。图22是实施例7的实施方式的多层基板10f的A-A处的剖视图。
多层基板10f在多个间隔件重叠这一点不同于多层基板10。
以下,更加详细地进行说明。多层基板10f具备位于比间隔件20a靠下的位置且位于比接地导体层13R、13L靠上的位置的间隔件20c。换言之,多层基板10f具备位于比绝缘体层12a靠上的位置的多个间隔件(间隔件20a、20c)。在该情况下,间隔件20a与间隔件20c彼此相邻。
同样,多层基板10f具备位于比间隔件20b靠上的位置且位于比接地导体层15R、15L靠下的位置的间隔件20d。换言之,多层基板10f具备位于比绝缘体层12c靠下的位置的多个间隔件(间隔件20b、20d)。在该情况下,间隔件20b与间隔件20d彼此相邻。
需要说明的是,多层基板10f的其他结构是与多层基板10同样的结构,因此省略说明。
(实施例7的实施方式的效果)
根据多层基板10f,能够降低多层基板10f破损的可能性。更详细而言,多层基板10f具备在层叠体上下方向上彼此相邻的多个间隔件(间隔件20a、20c及间隔件20b、20d)。由此,多层基板10f的强度提高。因此,能够降低多层基板10f破损的可能性。
(实施例8的实施方式)
[多层基板10g的构造]
以下,参照附图对本实用新型的实施例8的实施方式的多层基板10g进行说明。图23是实施例8的实施方式的多层基板10g的A-A处的剖视图。
如图23所示,多层基板10g在间隔件20a与间隔件20b的配置不同这一点不同于多层基板10。
以下,更加详细地进行说明。在从层叠体上下方向观察时,间隔件20a的贯通孔H1(沿层叠体上下方向贯穿间隔件20a的贯通孔)的重心的位置与间隔件20b的贯通孔H1(沿层叠体上下方向贯穿间隔件20b的贯通孔)的重心的位置不同。换言之,在从层叠体上下方向观察时,间隔件20a的贯通孔H1与间隔件20b的贯通孔H1不重叠(在从层叠体上下方向观察时,间隔件20a的贯通孔H1的位置与间隔件20b的贯通孔H1的位置偏移)。
具体而言,如图23所示,定义在位于比信号导体层SL靠上的位置的间隔件20a中通过贯通孔H1的重心且沿层叠体上下方向延伸的直线O1。接着,定义在位于比信号导体层SL靠下的位置的间隔件20b中通过贯通孔H1的重心且沿层叠体上下方向延伸的直线O2。而且,在多层基板10g中,在从层叠体左右方向观察时,直线O1的位置与直线O2的位置不同。在该情况下,在从层叠体上下方向观察时,间隔件20a各自的贯通孔H1的重心的位置成为与间隔件20b各自的贯通孔H1的重心的位置不同的状态。
[实施例8的实施方式的效果]
根据多层基板10g,能够降低多层基板10g的破损的可能性。更详细而言,在从层叠体上下方向观察时,间隔件20a的贯通孔H1的位置与间隔件20b的贯通孔H1的位置偏移。由此,在间隔件20a中产生的压力不集中于层叠体上下方向上的相同的轴上(例如,直线O1上)。换言之,能够使向多层基板10g施加的压力分散。因此,能够降低多层基板10g的破损的可能性。
(间隔件20a、20b的变形例1)
以下,参照附图对间隔件20a的变形例1进行说明。图24是间隔件20a的变形例1的间隔件21a的俯视图。间隔件21a在沿着方向FD排列的贯通孔H1的组的数量不同这一点不同于间隔件20a。另外,间隔件21a的贯通孔H1在沿着与方向FD不同并且与方向SD不同的方向TD排列这一点不同于间隔件20a的贯通孔H1。
如图24所示,在沿着方向FD排列的多个贯通孔H1中相邻的贯通孔H1的间隔是均匀的。换言之,在沿着方向FD排列的多个贯通孔H1中相邻的贯通孔H1的重心间的距离是均匀的。例如,如图24所示,将沿着方向FD排列的三个贯通孔H1各自的重心定义为重心G11、G12、G13。定义了重心G11的贯通孔H1与定义了重心G12的贯通孔H1相邻。定义了重心G12的贯通孔H1与定义了重心G13的贯通孔H1相邻。在该情况下,如图24所示,重心G11与重心G12的距离D11的长度和重心G12与重心G13的距离D12的长度相等。
如图24所示,在间隔件21a的情况下,沿着方向FD排列的贯通孔的组存在五组。以下,五组包括组GL2、GLC2、GC2、GRC2、GR2。如图24所示,从右向左依次排列有组GR2、GRC2、GC2、GLC2、GL2。另外,将属于组GL2的多个贯通孔H1称为多个贯通孔HL2。将属于组GLC2的多个贯通孔H1称为多个贯通孔HLC2。将属于组GC2的多个贯通孔H1称为多个贯通孔HC2。将属于组GRC2的多个贯通孔H1称为多个贯通孔HRC2。将属于组GR2的多个贯通孔H1称为多个贯通孔HR2。这样,多个贯通孔H1以矩阵形式设置于间隔件21a。
如图24所示,多个贯通孔H1的组沿着与方向FD不同的方向排列。例如,如图24所示,多个贯通孔H1沿着方向TD排列,该方向TD是沿着方向FD延伸的方向,并且是沿着方向SD延伸的方向。即,方向TD包括方向FD的方向向量分量和方向SD的方向向量分量。在该情况下,在贯通孔H1沿着方向TD排列的情况下,能够定义方向TD与方向FD所成的锐角θ1。另外,组GR2、GRC2、GC2、GLC2、GL2沿着方向TD排列。需要说明的是,图24所示的方向TD的延伸方向是一例。因此,方向TD可以未必是沿着方向FD延伸的方向,并且未必是沿着方向SD延伸的方向。
在该情况下,在沿着方向TD排列的多个贯通孔H1中相邻的贯通孔H1的间隔是均匀的。换言之,在沿着方向TD排列的多个贯通孔H1中相邻的贯通孔H1的重心间的距离是均匀的。具体而言,如图24所示,将沿着方向TD排列的三个贯通孔H1各自的重心定义为重心G14、G15、G16。定义了重心G14的贯通孔H1与定义了重心G15的贯通孔H1相邻。定义了重心G15的贯通孔H1与定义了重心G16的贯通孔H1相邻。在该情况下,如图24所示,重心G14与重心G15的距离D13的长度和重心G15与重心G16的距离D14的长度相等。
[间隔件21a的效果]
根据间隔件21a,间隔件21a容易弯折。更详细而言,间隔件21a具有多组沿着方向TD排列的多个贯通孔H1的组。通过上述的结构,设置于间隔件21a的贯通孔H1的数量增加。由此,在弯折了间隔件21a的情况下,在间隔件21a中成为角的部分与贯通孔H1在层叠体上下方向上容易重叠。因此,间隔件21a容易弯折。
(间隔件21a的变形例)
以下,参照附图对间隔件21a的变形例进行说明。图25是间隔件21a的变形例的间隔件22a的俯视图。图26是间隔件22a、信号导体层SL、接地导体层13R、14R、15R、接地导体层13L、14L、15L及导电材料C的俯视图。需要说明的是,在图26中,透视了信号导体层SL、接地导体层13R、14R、15R以及接地导体层13L、14L、15L。
间隔件22a在沿着方向FD排列的贯通孔的排列不同这一点不同于间隔件21a。具体而言,在间隔件22a中定义多组沿着方向FD排列的贯通孔H1的组。而且,属于规定的组(以下称为第一组)的贯通孔H1在从层叠体前后方向(方向FD)观察时与属于不同于第一组的组的贯通孔H1重叠。
以下,更加详细地进行说明。如图25所示,在间隔件22a中,能够定义多组沿着层叠体前后方向排列的贯通孔的组。例如,如图25所示,在间隔件22a中,能够定义沿层叠体左右方向排列的贯通孔的组GR30、GR40、GR50。组GR30、GR40、GR50向层叠体左方向依次排列。以下,将属于组GR30的多个贯通孔称为贯通孔HR30。另外,将属于组GR40的多个贯通孔称为贯通孔HR40。此外,将属于组GR50的多个贯通孔称为贯通孔HR50。
在该情况下,如图25所示,贯通孔HR40在从层叠体前后方向观察时与贯通孔HR30及贯通孔HR50重叠。同样,如图25所示,贯通孔HR30在从层叠体前后方向观察时与贯通孔HR40重叠。同样,如图25所示,贯通孔HR50在从层叠体前后方向观察时与贯通孔HR40重叠。
[间隔件22a的效果]
根据间隔件22a,在多层基板中能够降低特性阻抗从所希望的特性阻抗偏移的可能性。更详细而言,在从层叠体上下方向观察时,与信号导体层SL及接地导体层13R、13L重叠的贯通孔H1的数量增加。具体而言,在图26所示的间隔件22a中,属于组GR30的多个贯通孔HR30、属于组GR40的多个贯通孔HR40以及属于组GR50的多个贯通孔HR50在从层叠体上下方向观察时与接地导体层13R、14R、15R重叠。同样,在图26所示的间隔件22a中,存在多组具有与信号导体层SL重叠的多个贯通孔H1的组。同样,在图26所示的间隔件22a中,存在多组具有与接地导体层13L、14L、15L重叠的多个贯通孔H1的组。由此,在绝缘体层13a层叠了间隔件22a时,即便在间隔件22a的层叠位置相对于绝缘体层13a偏移了的情况下,在从层叠体上下方向观察时,与信号导体层SL及接地导体层13R、13L重叠的贯通孔H1的面积的总和也难以发生变化。因此,在具备间隔件22a的多层基板中能够降低特性阻抗从规定的特性阻抗偏移的可能性。
(间隔件20a的变形例2)
以下,参照附图对间隔件20a的变形例2进行说明。图27是间隔件20a的变形例2的间隔件23a的俯视图。图28是间隔件20a的变形例2的间隔件24a的俯视图。图29是间隔件20a的变形例2的间隔件25a的俯视图。需要说明的是,在图27、图28及图29中,以点图案示出间隔件23a、24a、25a。
间隔件23a、24a、25a在设置有与间隔件20a的贯通孔H1不同的形状的贯通孔H1这一点不同于间隔件20a。具体而言,从层叠体上下方向观察到间隔件20a的贯通孔H1的形状为圆形。另一方面,从层叠体上下方向观察到间隔件23a、24a、25a的贯通孔H1的形状为正多边形。换言之,间隔件23a、24a、25a的上表面及下表面上的贯通孔H1的形状是具有对称性的正多边形。
例如,如图27所示,从层叠体上下方向观察到间隔件23a的贯通孔H1的形状是正三角形。换言之,间隔件23a的上表面及下表面中的贯通孔H1的形状是正三角形。
同样,如图28所示,从层叠体上下方向观察到间隔件24a的贯通孔H1的形状是正四边形。换言之,间隔件24a的上表面及下表面中的贯通孔H1的形状是正四边形。
同样,如图29所示,从层叠体上下方向观察到间隔件25a的贯通孔H1的形状是正六边形。换言之,间隔件25a的上表面及下表面中的贯通孔H1的形状是正六边形。
贯通孔H1的形状是正多边形的间隔件23a、24a、25a的贯通孔H1的边的长度(多边形的一边的长度)比信号导体层SL的层叠体左右方向上的宽度的长度短。
此外,贯通孔H1的形状是正多边形的间隔件23a、24a、25a的贯通孔H1的边的长度比间隔件22a、23a、24a的所述层叠体上下方向上的厚度长。
作为正多边形的形状的贯通孔H1在从层叠体上下方向观察时具有对称性。具体而言,正多边形是线对称或点对称。
以下,对正多边形是线对称的情况更加详细地进行说明。例如,如图27所示,间隔件23a的正三角形的形状的贯通孔H1关于对称轴S1为线对称。另外,如图27所示,对称轴S1将正三角形的顶点VT1与顶点的对边E1连结。如图27所示,在间隔件23a中,定义了沿着信号导体层SL延伸的线AS1。在该情况下,沿着信号导体层SL排列的多个贯通孔H1的对称轴S1位于线AS1上。
另外,如图27所示的例子那样,位于线AS1上的三角形所朝向的方向可以不相同。例如,如图27所示,位于线AS1上的贯通孔H1包括三角形的顶点VT1在层叠体前后方向上位于比顶点的对边E1靠前的位置的贯通孔FH、以及三角形的顶点VT2在层叠体前后方向上位于比顶点的对边E2靠后的位置的贯通孔BH。
需要说明的是,全部的贯通孔H1的三角形所朝向的方向也可以相同。具体而言,位于线AS1上的贯通孔H1也可以仅包括贯通孔FH。同样,位于线AS1上的贯通孔H1也可以仅包括贯通孔BH。
另外,如图29所示,即便在间隔件25a的贯通孔H1的从层叠体上下方向观察到的形状是正六边形的情况下,贯通孔H1在从层叠体上下方向观察时也为线对称。具体而言,如图29所示,正六边形的形状的贯通孔H1关于对称轴S3为线对称。
在该情况下,在间隔件25a中,能够定义沿着信号导体层SL延伸的直线AS3。此时,沿着信号导体层SL排列的多个贯通孔H1的对称轴S3位于沿着信号导体层SL延伸的直线AS3上。
需要说明的是,在图29中,对称轴S3位于正六边形的相对的两个顶点上。但是,在贯通孔H1的形状是正六边形的情况下,对称轴S3也可以位于正六边形的相互平行的两个边的中点上。
以下,对正多边形是点对称的情况更加详细地进行说明。例如,如图28所示,间隔件24a的正四边形的形状的贯通孔H1关于对称点P1(或者P2)为点对称。在该情况下,如图28所示,各个贯通孔H1的对称点P1、P2位于沿着信号导体层SL延伸的线AS2上。需要说明的是,在图28中,线AS2是沿着层叠体左右方向延伸的直线。
而且,定义以90°以下的角度形成的角,该90°以下的角度是由在从层叠体上下方向观察时正多边形的边中的与线AS2相交的边和线AS2形成的。此时,由与线AS2相交的边和线AS2形成的各个角的角度是相同的。
例如,如图28所示,定义由在从层叠体上下方向观察时在定义了成为点对称的点P1的贯通孔H1中与线AS2相交的边和直线AS2形成的角θ2。另外,定义由在从层叠体上下方向观察时定义了成为点对称的点P2的贯通孔H1中的与直线AS2相交的边和直线AS2形成的角θ3。此时,角θ2、θ3的角度为90°以下。而且,角θ2的角度与角θ3的角度相同。
(间隔件20a的变形例2的效果)
根据间隔件23a、24a、25a,能够降低间隔件23a、24a、25a的破损的可能性。更详细而言,在从层叠体上下方向观察时,贯通孔H1的形状是具有对称性的正多边形。在该情况下,形成在各个贯通孔H1之间的间隔件23a、24a、25a的宽度是固定的。因此,间隔件23a、24a、25a的强度不会在每个部分产生偏差。结果是,能够降低间隔件23a、24a、25a的破损的可能性。
另外,在贯通孔的形状是正多边形的间隔件23a、24a、25a中,与间隔件20a(形状为圆形)相比,能够将贯通孔H1彼此接近地配置。由此,间隔件23a、24a、25a容易提高间隔件20a的孔隙率。
根据以上的结构,即便在间隔件23a、24a、25a的孔隙率与间隔件20a的孔隙率相同的情况下,间隔件23a、24a、25a的强度也比间隔件20a的强度强。
根据间隔件25a,能够降低间隔件25a破损的可能性。更详细而言,在贯通孔的形状是正六边形的情况下,贯通孔H1的角成为钝角。由此,能够降低在向成为贯通孔H1的角的部分施加了压力的情况下在成为贯通孔H1的角的部分产生破损的可能性。结果是,能够降低间隔件25a破损的可能性。
另外,根据间隔件25a,间隔件25a容易提高孔隙率。以下,比较地说明贯通孔H1的形状是正六边形的间隔件25a和贯通孔H1的形状是正五边形(角成为钝角的正多边形)的间隔件(以下称为比较例3)。正五角形的角是钝角的比较例3与间隔件25a同样地能够降低破损的可能性。但是,在比较例3的情况下,无法将贯通孔H1彼此接近地配置。另一方面,在贯通孔H1的形状是正六边形的情况下,能够将贯通孔H1彼此接近地配置。因此,能够在间隔件25a的整体范围内提高间隔件25a的孔隙率。另外,在该情况下,在间隔件25a的整体范围内成为高孔隙率。因此,间隔件25a的孔隙率根据间隔件25a的部分而变化的可能性低。因此,具备间隔件25a的多层基板的孔隙率的变化幅度变小(变化幅度稳定)。
根据间隔件23a、24a、25a,能够降低贯通孔H1被堵塞的可能性。更详细而言,贯通孔H1的正多边形的边的长度比间隔件23a、24a、25a的层叠体上下方向上的厚度长。由此,相对于间隔件23a、24a、25a的厚度,能够增大贯通孔H1的大小。因此,在弯折了间隔件23a、24a、25a等的情况下,能够降低贯通孔H1被堵塞的可能性。
根据具备间隔件23a、24a、25a的多层基板10,能够降低信号导体层SL的特性阻抗偏移的可能性。更详细而言,贯通孔H1的正多边形的边的长度比信号导体层SL的层叠体左右方向上的宽度的长度R2短。在该情况下,在沿层叠体上下方向观察时与信号导体层SL重叠的贯通孔HCC和在沿层叠体上下方向观察时与接地导体层13R重叠的贯通孔HGR之间的距离变长。因此,在沿层叠体上下方向观察时设置于贯通孔HGR的导电材料CR与贯通孔HCC之间的距离变长。由此,例如在从贯通孔HGR泄漏了导电材料CR的情况下,泄漏的导电材料CR进入贯通孔HCC的可能性被降低。同样,在从贯通孔HGL泄漏了导电材料CL的情况下,泄漏的导电材料CL进入贯通孔HCC的可能性被降低。因此,能够降低多层基板10的信号导体层SL的特性阻抗由于从贯通孔HGR泄漏的导电材料CR及从贯通孔HGL泄漏的导电材料CL而偏移的可能性。
根据具备间隔件23a、24a、25a的多层基板10,能够抑制信号导体层SL的特性阻抗的偏移。更详细而言,贯通孔H1的正多边形的边的长度比信号导体层SL的右端与接地导体层13R、14R、15R的左端的层叠体左右方向上的距离的长度短。另外,贯通孔H1的正多边形的边的长度比信号导体层SL的左端与接地导体层13L、14L、15L的右端的层叠体左右方向上的距离的长度短。根据上述的结构,贯通孔H1在从层叠体上下方向观察时不与信号导体层SL及接地导体层13R、13L的双方重叠。因此,与接地导体层13R或接地导体层13L连接的导电材料C和信号导体层SL难以接近。结果是,多层基板10能够抑制信号导体层SL的阻抗的偏移。
(间隔件20a的变形例3)
以下,参照附图对间隔件20a的变形例进行说明。图30是间隔件20a的变形例3的间隔件26a的俯视图。
间隔件26a在设置有与贯通孔H1不同的形状的贯通孔这一点不同于间隔件20a。
如图30所示,在间隔件26a设置有与贯通孔H1的形状不同的形状的贯通孔(以下称为子贯通孔SH)。子贯通孔SH沿层叠体上下方向贯穿间隔件26a。
如图30所示,子贯通孔SH的直径的大小比贯通孔H1的直径的大小小。
另外,间隔件26a的子贯通孔SH存在于不与间隔件26a的贯通孔H1重叠的位置。例如,在图30中,间隔件26a的子贯通孔SH存在于在从层叠体上下方向观察时被四个贯通孔H1包围的位置。
如图30所示,多个子贯通孔SH沿着方向SD排列。与贯通孔H1同样,在多个子贯通孔SH中相邻的子贯通孔SH的间隔是均匀的。换言之,在多个子贯通孔SH中相邻的子贯通孔SH的重心间的距离是均匀的。
需要说明的是,间隔件26a的子贯通孔SH的形状也可以是圆形以外的形状(例如,多边形等)。
(间隔件20a的变形例3的效果)
根据间隔件26a,能够减小在多层基板10流动的高频信号的传输损耗。更详细而言,间隔件26a具有与贯通孔H1不同的形状的子贯通孔SH。即,通过子贯通孔SH,能够进一步对间隔件形成由空气形成的贯通孔。因此,在具备间隔件26a的多层基板10中,孔隙率增加。通过多层基板10的孔隙率增加,能够减小在多层基板10流动的高频信号的传输损耗。
(其他实施方式)
本实用新型的多层基板不限于多层基板10、10a~10r、10a2、10c2、10d2、11、100、100e,在其主旨的范围内能够变更。另外,也可以任意地组合多层基板10、10a~10r、10a2、10c2、10d2、11、100、100e的结构。
以下,参照图31对其他实施方式的多层基板10h进行说明。图31是其他实施方式的多层基板10h的A-A处的剖视图。
例如,如图31所示,多层基板10h也可以是将多个多层基板沿层叠体上下方向重叠而得到的构造。在多层基板10h中,重叠有两个多层基板。但是,在多层基板10h中,也可以重叠三个以上的多层基板。
以下,参照图32对其他实施方式的多层基板10i进行说明。图32是其他实施方式的多层基板10i的A-A处的剖视图。
例如,如图32所示,多层基板也可以是代替间隔件20b而使用了导电材料C的多层基板10i。在该情况下,多层基板10i与导电材料C的层叠体上下方向上的厚度相应地在层叠体上下方向上变厚。由此,如图32所示,多层基板10i具备由空气形成的中空部HP1。需要说明的是,代替间隔件20b而使用的导电材料C例如是焊料。
以下,参照图33对其他实施方式的多层基板10k进行说明。图33是其他实施方式的多层基板10k的A-A处的剖视图。
例如,如图33所示,多层基板也可以是还具备信号导体层SL3的多层基板10k。即,多层基板10k具备信号导体层SL及信号导体层SL3。信号导体层SL及信号导体层SL3位于比接地导体层14L靠右的位置。另外,信号导体层SL及信号导体层SL位于比接地导体层14R靠左的位置。而且,信号导体层SL与信号导体层SL3在层叠体左右方向上依次排列。换言之,多层基板10k具有信号导体层SL及信号导体层SL3的差动线路。
以下,参照图34对其他实施方式的多层基板10m进行说明。图34是其他实施方式的多层基板10m的A-A处的剖视图。
例如,如图34所示,多层基板也可以是在层叠体左右方向上还具备传输线路的多层基板10m。在该情况下,多层基板10m与多层基板10相比在层叠体左右方向上变长。此时,多层基板10m还具备信号导体层SL4、接地导体层13M、14M、15M。而且,接地导体层13L、14L、15L、信号导体层SL、接地导体层13M、14M、15M、信号导体层SL4以及接地导体层13R、14R、15R在层叠体左右方向上依次排列。换言之。多层基板10m具有传输高频信号的在层叠体左右方向上排列的多个线路。
以下,参照图35对其他实施方式的多层基板10n进行说明。图35是其他实施方式的多层基板10n的A-A处的剖视图。
例如,也可以如图35所示的多层基板10n那样,在由接地导体层14a和接地导体层14b屏蔽的区域外设置构成电路的任意的布线图案层。例如,如图35所示,多层基板10n具备位于比绝缘体层13a靠上的位置的布线图案层USL1、USL2、USL3、以及位于比绝缘体层13b靠下的位置的布线图案层DSL1、DSL2。在图35中,布线图案层USL1、USL2、USL3向层叠体右方向依次排列。另外,在图35中,布线图案层DSL1、DSL2向层叠体右方向依次排列。需要说明的是,在多层基板10n中,布线图案层的数量、布线图案层的层叠体左右方向上的宽度、布线图案层的层叠体上下方向上的高度等也是任意的。布线图案层例如是接地图案、信号图案、天线图案等。
以下,参照图36对其他实施方式的多层基板10p进行说明。图36是其他实施方式的多层基板10p的A-A处的剖视图。
如图36所示,多层基板也可以是不具备绝缘体层13a、13b的多层基板10p。由此,能够与不具备绝缘体层13a、13b相应地以低成本制造多层基板10p。需要说明的是,在多层基板10p中,间隔件20a及接地导体层14a例如通过对粘贴在载体膜上的铜箔进行转印的方法等来制造。
以下,参照图37及图38对其他实施方式的多层基板10q、10r进行说明。图37是其他实施方式的多层基板10q的A-A处的剖视图。多层基板10q是多层基板10的变形例。图38是其他实施方式的多层基板10r的A-A处的剖视图。多层基板10r是多层基板10b的变形例。
如图37所示,多层基板的电极层(接地导体层14a、14b、13R、13L、14R、14L、15R、15L及信号导体层SL)也可以不嵌入到绝缘体层。具体而言,如图37所示,在多层基板10q中,电极层未嵌入到绝缘体层13a、13b、12a、12b、12c。换言之,在多层基板10q中在从电极层的右端及左端延伸的方向上未设置绝缘体层13a、13b、12a、12b、12c。例如,在从接地导体层13R、13L的右端及左端延伸的方向上未设置绝缘体层12a。
在多层基板10q的情况下,由空气形成的区域增加。例如,在接地导体层13R与接地导体层13L之间形成由空气形成的中空部HP10。同样,在接地导体层15R与接地导体层15L之间形成中空部HP13。
由此,在多层基板10q中,由介电常数低的空气形成的区域(例如,是中空部HP10、HP13)增加。因此,多层基板10q能够降低信号的介电损耗。
与多层基板10q同样,如图38所示,在多层基板10r中,电极层(接地导体层14a、14b、13R、13L、15R、15L及信号导体层SL)可以不嵌入到绝缘体层13a、60。在该情况下,与多层基板10q同样,在多层基板10r形成中空部HP11、HP12、HP13。在接地导体层13L与信号导体层SL之间形成中空部HP11。在接地导体层13R与信号导体层SL之间形成中空部HP12。因此,在多层基板10r中,中空部的区域增加,因此,能够降低多层基板10r中的信号的介电损耗。
需要说明的是,也可以在间隔件20a、20b的上主面及下主面涂敷由具有粘接性的材料制作的粘接材料(或者也可以粘贴)。在该情况下,具有贯通孔H1的间隔件20a与绝缘体层13a、12a通过粘接材料而粘接。由此,间隔件20a与绝缘体层13a、12a难以剥离。同样,具有贯通孔H1的间隔件20b与绝缘体层13b、12c通过粘接材料而粘接。由此,间隔件20b与绝缘体层13b、12c难以剥离。
需要说明的是,在多层基板10、10a~10r、10a2、10c2、10d2、11、100、100e中,贯通孔H1的直径及边的长度可以未必比信号导体层SL的层叠体左右方向上的宽度的长度短。
需要说明的是,多层基板10、10a~10r、10a2、10c2、10d2、11、100、100e具备间隔件20a、20b中的任意一方即可。
需要说明的是,多层基板10、10a~10r、10a2、10c2、10d2、11、100、100e可以未必具备接地导体层14R、14L。
需要说明的是,在多层基板10、10a~10r、10a2、10c2、10d2、11、100、100e中,贯通孔H1的层叠体左右方向上的直径及边的长度可以未必比间隔件20a、20b的层叠体上下方向上的厚度的长度长。
需要说明的是,在多层基板10、10a~10r、10a2、10c2、10d2、11、100、100e中,贯通孔H1的直径及边的长度可以未必比信号导体层SL的右端与接地导体层13R、14R、15R的左端的层叠体左右方向上的距离的长度R4短。另外,贯通孔H1的直径及边的长度可以未必比信号导体层SL的左端与接地导体层13L、14L、15L的右端的层叠体左右方向上的距离的长度R5短。
需要说明的是,在多层基板10、10a~10r、10a2、10c2、10d2、11、100、100e中,在沿着信号导体层SL的延伸方向排列的多个导电材料C中相邻的导电材料C的重心间的距离可以未必是均匀的。
需要说明的是,在多层基板10、10a~10r、10a2、10c2、10d2、11、100、100e中,与层叠体上下方向正交的平面中的贯通孔H1的截面面积可以未必随着接近信号导体层SL而变大。
需要说明的是,在多层基板10、10a~10r、10a2、10c2、10d2、11、100、100e中,间隔件20a、20b的材料与绝缘体层12a、12b、12c、13a、13b的材料可以未必相同。
需要说明的是,间隔件20a、20b的材料可以未必是聚酰亚胺、液晶聚合物等热塑性树脂。
需要说明的是,间隔件20a、20b的材料也可以是介电常数或介质损耗角正切比绝缘体层12a、12b、12c、13a、13b的材料低的材料。例如,在绝缘体层12a、12b、12c、13a、13b的材料为聚酰亚胺的情况下,间隔件20a、20b的材料也可以是液晶聚合物、PTFE等氟树脂等。在该情况下,能够减小在多层基板10、10a~10n流动的高频信号的传输损耗。
需要说明的是,间隔件20a、20b的材料也可以是弹性模量比绝缘体层12a、12b、12c、13a、13b的材料高的材料(例如,是FR-4、填充玻璃的PTFE等)。在该情况下,间隔件20a、20b的强度提高。因此,贯通孔H1的形状难以产生变化。
需要说明的是,间隔件20a、20b的材料也可以是弹性模量比绝缘体层12a、12b、12c、13a、13b的材料低的材料。例如,在绝缘体层12a、12b、12c、13a,13b的材料为聚酰亚胺的情况下,间隔件20a、20b的材料也可以是液晶聚合物、PTFE等氟树脂等。在该情况下,间隔件20a、20b的柔软性提高。因此,能够将间隔件20a、20b在不破损的状态下弯折等。
需要说明的是,多层基板10、10a~10r、10a2、10c2、10d2、11、100、100e具备的绝缘体层可以未必具有贯通孔。
需要说明的是,间隔件20a、20a1、20b、21a、22a、23a、24a、25a也可以具有与贯通孔H1的形状不同的形状的子贯通孔SH。
需要说明的是,多层基板10、10a~10r、10a2、10c2、10d2、11、100、100e也可以未必具有弯曲区间A2。
需要说明的是,在多层基板10、10a~10r、10a2、10c2、10d2、11、100、100e具有弯曲区间A2的情况下,间隔件20a、20b可以未必位于弯曲区间A2。
需要说明的是,多层基板10、10a~10r、10a2、10c2、10d2、11、100、100e也可以未必具有弯曲区间B2。
需要说明的是,在多层基板10、10a~10r、10a2、10c2、10d2、11、100、100e具有弯曲区间B2的情况下,间隔件20a、20b可以未必位于弯曲区间B2。
需要说明的是,在多层基板10、10a~10r、10a2、10c2、10d2、11、100、100e中,间隔件20a、20b可以未必位于安装电极部EP1、EP2。
需要说明的是,在多层基板10、10a~10r、10a2、10c2、10d2、11、100、100e中,多个间隔件可以在层叠体上下方向上未必彼此相邻。
需要说明的是,间隔件20a、20b的上表面及下表面中的贯通孔H1的形状可以未必是圆形或正多边形。
需要说明的是,沿着方向FD排列的贯通孔H1的组不限定于三组或五组。
需要说明的是,在间隔件20a中,可以未必设置多个贯通孔HGR。同样,在间隔件20a中,可以未必设置多个贯通孔HGL。
需要说明的是,在本说明书中,重心是指几何学的重心。具体而言,本说明书中的重心是指二维平面中的图形的重心。因此,贯通孔H1的重心例如为以下。定义与层叠体上下方向正交且位于间隔件20a、20b、20a1、20a2、20b2、20a3、20b3、20c、20d、21a、22a、23a、24a、25a、26a的上表面与下表面之间的平面(以下称为平面X)。例如,定义位于间隔件20a、20b、20a1、20a2、20b2、20a3、20b3、20c、20d、21a、22a、23a、24a、25a、26a的上表面与下表面的中心(以下称为中心Y)的平面X。此时,将贯通孔H1中位于平面X上的部分定义为二维平面上的图形Z。在该情况下,贯通孔H1的重心是图形Z的重心。因此,例如,在沿层叠体上下方向观察时,在贯通孔H1的形状是圆形的情况下,贯通孔H1中位于平面X上的部分是圆形。在该情况下,贯通孔H1的重心是平面X上的圆形的重心。
因此,例如,通过以下的方法来测定贯通孔H1的重心间的距离。在中心Y处,将间隔件20a、20b、20a1、20a2、20b2、20a3、20b3、20c、20d、21a、22a、23a、24a、25a、26a沿着与层叠体上下方向正交的方向切断。在该情况下,间隔件20a、20b、20a1、20a2、20b2、20a3、20b3、20c、20d、21a、22a、23a、24a、25a、26a的切断面是平面X。因此,对切断面中相邻的多个贯通孔H1的重心进行测定。在测定多个贯通孔H1的重心之后,测定相邻的多个贯通孔H1的重心间的距离。
需要说明的是,平面X可以未必位于间隔件20a、20b、20a1、20a2、20b2、20a3、20b3、20c、20d、21a、22a、23a、24a、25a、26a的上表面与下表面的中心。平面X只要在间隔件20a、20b、20a1、20a2、20b2、20a3、20b3、20c、20d、21a、22a、23a、24a、25a、26a的上表面与下表面之间即可,也可以位于任何位置。
需要说明的是,在间隔件20a、20b、20a1、20a2、20b2、20a3、20b3、20c、20d、21a、22a、23a、24a、25a、26a中相邻的多个贯通孔H1的重心间距离是均匀的,但也可以在制造误差的范围内产生偏差。例如,在图4中,距离D1与距离D2是均匀的,但也可以在制造误差的范围内产生偏差。同样,在图4中,D3与距离D4是均匀的,但也可以在制造误差的范围内产生偏差。
制造误差例如为以下。将相邻的三个贯通孔H1分别定义为贯通孔P、贯通孔Q及贯通孔R。贯通孔P、贯通孔Q及贯通孔R例如在方向FD上依次排列。在该情况下,将贯通孔P与贯通孔Q之间的距离定义为第一距离,并且将贯通孔Q与贯通孔R之间的距离定义为第二距离。此时,制造误差为第一距离及第二距离的平均的20%以下。例如,在图4中,具有重心G1的贯通孔H1、具有重心G2的贯通孔H1、以及具有重心G3的贯通孔H1在方向FD上依次排列。在该情况下,例如,具有重心G1的贯通孔H1的后端与具有重心G2的贯通孔H1的前端之间的距离是第一距离。另外,例如,具有重心G2的贯通孔H1的后端与具有重心G3的贯通孔H1的前端之间的距离是第二距离。因此,在图4中,制造误差是具有重心G1的贯通孔H1的后端与具有重心G2的贯通孔H1的前端之间的距离、以及具有重心G2的贯通孔H1的后端与具有重心G3的贯通孔H1的前端之间的距离的平均的20%以下。
需要说明的是,制造误差例如也可以是基于在方向SD上排列的贯通孔P、贯通孔Q及贯通孔R而得到的值。例如,在图4中,具有重心G6的贯通孔H1、具有重心G5的贯通孔H1以及具有重心G4的贯通孔H1在方向SD上依次排列。在该情况下,例如,具有重心G6的贯通孔H1的左端与具有重心G5的贯通孔H1的右端之间的距离是第一距离。另外,例如,具有重心G5的贯通孔H1的左端与具有重心G4的贯通孔H1的右端之间的距离是第二距离。在该情况下,在图4中,制造误差也可以是具有重心G6的贯通孔H1的左端与具有重心G5的贯通孔H1的右端之间的距离、以及具有重心G5的贯通孔H1的左端与具有重心G4的贯通孔H1的右端之间的距离的平均的20%以下。
附图标记说明
10、10a~10r、10a2、10c2、10d2、11、100、100e:多层基板;
12a、12b、12c、13a、13b、60、70:绝缘体层;
14a、14b、13R、13L、14R、14L、15R、15L、13M、14M、15M:接地导体层;
SL、SL3、SL4:信号导体层;
20a、20b、20a1、20a2、20b2、20a3、20b3、20c、20d、21a、22a、23a、24a、25a、26a:间隔件;
H1、H2、HCC、HRR、HGR、NHGR、HLL、HGL、NHGL:贯通孔;
C、CR、CL:导电材料;
G1~G16:贯通孔的重心;
GR、GC、GL、GR2、GRC2、GC2、GLC2、GL2、GR30、GR40、GR50:贯通孔的组;
L1:第一直线;
L2:与第一直线L1不平行的第二直线;
FD:与第一直线L1平行的方向;
SD:与第二直线L2平行的方向。
Claims (25)
1.一种多层基板,其特征在于,
所述多层基板具备在层叠体上下方向上层叠的多个层,
所述多个层包括:
一个以上的绝缘体层;
第一间隔件;
第一接地导体层,其在所述层叠体上下方向上位于比所述第一间隔件靠上的位置;以及
信号导体层,其在沿所述层叠体上下方向观察时与所述第一接地导体层重叠,并且位于比所述第一间隔件靠下的位置,
在所述第一间隔件设置有沿所述层叠体上下方向贯穿所述第一间隔件的多个第一贯通孔,
在所述第一间隔件上定义第一方向,该第一方向在从所述层叠体上下方向观察时与第一直线平行,
在所述第一间隔件上定义第二方向,该第二方向在从所述层叠体上下方向观察时与不平行于所述第一直线的第二直线平行,
多个所述第一贯通孔在从所述层叠体上下方向观察时沿着所述第一方向排列,
在从所述层叠体上下方向观察时,在所述第一方向上相邻的多个所述第一贯通孔的重心间的距离是均匀的,
在所述第一间隔件设置有多组所述多个第一贯通孔的组,
多个所述第一贯通孔的组沿着所述第二方向排列,
在从所述层叠体上下方向观察时,在所述第二方向上相邻的多个所述第一贯通孔的重心间的距离是均匀的,
所述第一贯通孔中的至少一个贯通孔是中空的第一中空贯通孔,在从所述层叠体上下方向观察时,所述第一中空贯通孔与所述信号导体层重叠。
2.根据权利要求1所述的多层基板,其特征在于,
所述多层基板具备第二接地导体层,该第二接地导体层在所述层叠体上下方向上位于比所述第一间隔件靠下的位置,
所述多层基板具备多个第一导电材料,该多个第一导电材料设置于所述第一间隔件的多个所述第一贯通孔,并且将所述第一接地导体层与所述第二接地导体层电连接。
3.根据权利要求2所述的多层基板,其特征在于,
所述第一贯通孔包括设置有所述第一导电材料的多个第二贯通孔,
多个所述第二贯通孔沿着所述信号导体层的延伸方向排列,
在所述第一间隔件设置有至少一组在沿所述层叠体上下方向观察时相邻的所述第二贯通孔的组,
在至少一组所述第二贯通孔的组中,多个所述第二贯通孔的重心间的距离是均匀的。
4.根据权利要求1至3中任一项所述的多层基板,其特征在于,
多个所述第一贯通孔的形状相同。
5.根据权利要求1至3中任一项所述的多层基板,其特征在于,
与所述层叠体上下方向正交的平面中的所述第一贯通孔的截面面积随着接近所述信号导体层而变大。
6.根据权利要求1至3中任一项所述的多层基板,其特征在于,
所述多层基板具备两个以上的绝缘体层,
所述两个以上的绝缘体层具备:
第一绝缘体层,其在所述层叠体上下方向上位于比所述信号导体层靠上的位置,并且位于比所述第一间隔件靠下的位置;以及
第二绝缘体层,其在所述层叠体上下方向上位于比所述信号导体层靠下的位置,
所述第一间隔件的材料与所述第一绝缘体层的材料或所述第二绝缘体层的材料相同。
7.根据权利要求2或3所述的多层基板,其特征在于,
所述一个以上的绝缘体层具备第三绝缘体层,该第三绝缘体层在所述层叠体上下方向上位于比所述信号导体层及第二接地导体层靠下的位置,
在所述第三绝缘体层设置有多个第三贯通孔,该多个第三贯通孔沿所述层叠体上下方向贯穿所述第三绝缘体层。
8.根据权利要求7所述的多层基板,其特征在于,
在沿所述层叠体上下方向观察时,所述多个第三贯通孔内的至少一个贯通孔与所述第一中空贯通孔重叠。
9.根据权利要求1至3中任一项所述的多层基板,其特征在于,
在所述第一间隔件设置有与所述第一贯通孔的形状不同的形状的子贯通孔。
10.根据权利要求1至3中任一项所述的多层基板,其特征在于,
所述多层基板具有不弯曲的非弯曲区间以及弯折或呈弧状弯曲的弯曲区间,
将与所述层叠体上下方向正交且与所述信号导体层的延伸方向正交的方向定义为层叠体左右方向,
将所述非弯曲区间内的所述层叠体上下方向定义为上下方向,
将所述非弯曲区间内的所述层叠体左右方向定义为左右方向,
所述多层基板在所述弯曲区间内沿所述上下方向弯折,或者在所述弯曲区间内沿所述左右方向呈弧状弯曲。
11.根据权利要求10所述的多层基板,其特征在于,
所述第一间隔件位于所述弯曲区间。
12.根据权利要求11所述的多层基板,其特征在于,
在所述非弯曲区间形成中空部,该中空部是由多个绝缘体层密闭的部分。
13.根据权利要求1至3中任一项所述的多层基板,其特征在于,
所述多层基板还具备与所述信号导体层电连接的外部电极,
所述外部电极用于与设置于所述多层基板的外部的电路基板之间的电连接,
所述第一间隔件在沿所述层叠体上下方向观察时与所述外部电极重叠。
14.根据权利要求1至3中任一项所述的多层基板,其特征在于,
所述多层基板具备多个所述第一间隔件,
多个所述第一间隔件在所述层叠体上下方向上彼此相邻。
15.根据权利要求1至3中任一项所述的多层基板,其特征在于,
所述多层基板具备第二间隔件,该第二间隔件在所述层叠体上下方向上位于比所述信号导体层靠下的位置,
在所述第二间隔件设置有沿所述层叠体上下方向贯穿的多个第四贯通孔,
所述多个第四贯通孔沿着所述信号导体层的延伸方向排列,
在沿着所述信号导体层的延伸方向排列的多个所述第四贯通孔中相邻的所述第四贯通孔的重心间的距离是均匀的,
在从层叠体上下方向观察时,所述第一贯通孔的重心的位置与所述第四贯通孔的重心的位置不同。
16.根据权利要求1至3中任一项所述的多层基板,其特征在于,
所述第一间隔件的上表面及下表面中的所述第一贯通孔的形状是圆形或正多边形。
17.根据权利要求16所述的多层基板,其特征在于,
所述圆形或所述正多边形以成为线对称的对称轴为中心而具有对称性,或者以成为点对称的点为中心而具有对称性。
18.根据权利要求17所述的多层基板,其特征在于,
定义沿着所述信号导体层延伸的第一线,
在所述圆形或正多边形为线对称的情况下,沿着所述第一线排列的多个所述第一贯通孔各自的所述对称轴位于所述第一线上,
在所述正多边形为点对称的情况下,沿着所述第一线排列的多个所述第一贯通孔各自的成为所述点对称的点位于所述第一线上,
在所述正多边形为点对称的情况下,定义由在从所述层叠体上下方向观察时所述正多边形的边中的与所述第一线相交的边和所述第一线形成的90度以下的角度,
在所述正多边形为点对称的情况下,在各个所述正多边形中,所述角度相同。
19.根据权利要求1至3中任一项所述的多层基板,其特征在于,
在沿层叠体上下方向观察时,所述第一贯通孔的直径的长度比所述信号导体层的层叠体左右方向上的宽度的长度短,
在所述第一间隔件的上表面及下表面中的所述第一贯通孔的形状为正多边形的情况下,在沿层叠体上下方向观察时,所述第一贯通孔的正多边形的边的长度比所述信号导体层的层叠体左右方向上的宽度的长度短。
20.根据权利要求1至3中任一项所述的多层基板,其特征在于,
所述第一贯通孔的直径的长度比所述第一间隔件的所述层叠体上下方向上的厚度长,
在所述第一间隔件的上表面及下表面中的所述第一贯通孔的形状是正多边形的情况下,所述第一贯通孔的正多边形的边的长度比所述第一间隔件的所述层叠体上下方向上的厚度长。
21.根据权利要求2或3所述的多层基板,其特征在于,
将与所述层叠体上下方向及所述信号导体层的延伸方向正交的方向定义为层叠体左右方向,
所述第一贯通孔的直径的长度比所述信号导体层的右端与所述第二接地导体层的左端的所述层叠体左右方向上的距离的长度以及所述信号导体层的左端与所述第一接地导体层的右端的层叠体左右方向上的距离的长度短,
在所述第一间隔件的上表面及下表面中的所述第一贯通孔的形状是正多边形的情况下,所述第一贯通孔的正多边形的边的长度比所述信号导体层的右端与所述第二接地导体层的左端的所述层叠体左右方向上的距离的长度以及所述信号导体层的左端与所述第一接地导体层的右端的层叠体左右方向上的距离的长度短。
22.根据权利要求1至3中任一项所述的多层基板,其特征在于,
所述第一间隔件的上表面及下表面中的所述第一贯通孔的形状是正六边形。
23.根据权利要求1至3中任一项所述的多层基板,其特征在于,
所述第一贯通孔是介电常数低的区域。
24.根据权利要求1至3中任一项所述的多层基板,其特征在于,
与所述信号导体层重叠的所述第一贯通孔全部是中空的第一中空贯通孔。
25.一种电子设备,其特征在于,
所述电子设备具备权利要求1至24中任一项的多层基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020198381 | 2020-11-30 | ||
JP2020-198381 | 2020-11-30 | ||
PCT/JP2021/043729 WO2022114205A1 (ja) | 2020-11-30 | 2021-11-30 | 多層基板及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219979788U true CN219979788U (zh) | 2023-11-07 |
Family
ID=81755677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202190000840.1U Active CN219979788U (zh) | 2020-11-30 | 2021-11-30 | 多层基板和电子设备 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230299453A1 (zh) |
JP (1) | JP7327691B2 (zh) |
CN (1) | CN219979788U (zh) |
WO (1) | WO2022114205A1 (zh) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57192022U (zh) * | 1981-05-29 | 1982-12-06 | ||
JPH09298407A (ja) * | 1996-05-08 | 1997-11-18 | Nec Corp | マイクロストリップライン |
KR100339373B1 (ko) * | 1998-10-13 | 2002-07-18 | 구자홍 | 마이크로스트립카플러및그의제조방법 |
US7755445B2 (en) * | 2004-08-03 | 2010-07-13 | Banpil Photonics, Inc. | Multi-layered high-speed printed circuit boards comprised of stacked dielectric systems |
JP2008067153A (ja) * | 2006-09-08 | 2008-03-21 | Omron Corp | 誘電体伝送線路とそれを用いた高周波回路装置 |
US7975378B1 (en) * | 2010-01-06 | 2011-07-12 | Banpil Photonics, Inc. | Method of manufacturing high speed printed circuit board interconnects |
JP5666270B2 (ja) * | 2010-11-29 | 2015-02-12 | 株式会社ヨコオ | 信号伝送媒体、高周波信号伝送媒体 |
JP6285638B2 (ja) * | 2013-04-25 | 2018-02-28 | 日本メクトロン株式会社 | プリント配線板およびプリント配線板製造方法 |
JP6330977B2 (ja) * | 2016-01-27 | 2018-05-30 | 株式会社村田製作所 | 信号伝送線路 |
-
2021
- 2021-11-30 JP JP2022565497A patent/JP7327691B2/ja active Active
- 2021-11-30 WO PCT/JP2021/043729 patent/WO2022114205A1/ja active Application Filing
- 2021-11-30 CN CN202190000840.1U patent/CN219979788U/zh active Active
-
2023
- 2023-05-24 US US18/201,212 patent/US20230299453A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
JP7327691B2 (ja) | 2023-08-16 |
JPWO2022114205A1 (zh) | 2022-06-02 |
US20230299453A1 (en) | 2023-09-21 |
WO2022114205A1 (ja) | 2022-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4354489B2 (ja) | 回路基板及び高速ビアシステム | |
JP4987764B2 (ja) | 方向性結合器 | |
JP5999239B2 (ja) | 信号伝送部品および電子機器 | |
WO2010150588A1 (ja) | 信号線路 | |
WO2019116860A1 (ja) | 高周波伝送用プリント配線板 | |
JP6137360B2 (ja) | 高周波線路及び電子機器 | |
WO2014115607A1 (ja) | 伝送線路、および電子機器 | |
WO2011007659A1 (ja) | 信号線路及びその製造方法 | |
EP2785155B1 (en) | Circuit board and electronic device | |
WO2016117320A1 (ja) | 配線基板およびその設計方法 | |
TW202224285A (zh) | 撓曲電路和與其相關之電氣通訊組件 | |
JP4683381B2 (ja) | 回路基板 | |
JP5323435B2 (ja) | 差動伝送用多層配線基板 | |
WO2014157031A1 (ja) | 高周波伝送線路、および電子機器 | |
KR20120051012A (ko) | 마이크로웨이브 필터 | |
JP4414365B2 (ja) | 高速伝送用基板 | |
CN219979788U (zh) | 多层基板和电子设备 | |
US20230318160A1 (en) | Multilayer substrate and manufacturing method therefor | |
WO2017199824A1 (ja) | 多層基板、および、電子機器 | |
JP7205667B2 (ja) | 信号伝送線路 | |
JP7197057B2 (ja) | 伝送線路 | |
KR102591926B1 (ko) | 회로 기판 및 그 제작 방법 | |
WO2022270294A1 (ja) | 多層基板、多層基板モジュール及び電子機器 | |
JPWO2022114205A5 (zh) | ||
WO2018211897A1 (ja) | 複合多層基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |