[go: up one dir, main page]

JP6197294B2 - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP6197294B2
JP6197294B2 JP2013005812A JP2013005812A JP6197294B2 JP 6197294 B2 JP6197294 B2 JP 6197294B2 JP 2013005812 A JP2013005812 A JP 2013005812A JP 2013005812 A JP2013005812 A JP 2013005812A JP 6197294 B2 JP6197294 B2 JP 6197294B2
Authority
JP
Japan
Prior art keywords
layer
parallel
region
conductivity type
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013005812A
Other languages
English (en)
Other versions
JP2014138077A (ja
Inventor
大西　泰彦
泰彦 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013005812A priority Critical patent/JP6197294B2/ja
Priority to TW103101426A priority patent/TWI570929B/zh
Priority to US14/156,574 priority patent/US9142664B2/en
Priority to CN201410019520.7A priority patent/CN103928519B/zh
Publication of JP2014138077A publication Critical patent/JP2014138077A/ja
Application granted granted Critical
Publication of JP6197294B2 publication Critical patent/JP6197294B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

この発明は、半導体素子に関する。
一般に、半導体素子は、片面に電極を有する横型半導体素子と、両面に電極を有する縦型半導体素子に分類される。縦型半導体素子は、オン状態のときにドリフト電流が流れる方向と、オフ状態のときに逆バイアス電圧による空乏層が伸びる方向とが同じである。例えば、通常のプレーナゲート構造のｎチャネル縦型ＭＯＳＦＥＴ（ＭＯＳＦＥＴ：Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳ型電界効果トランジスタ）では、高抵抗のｎ-ドリフト層の部分は、オン状態のときに、縦方向にドリフト電流を流す領域として働く。したがって、このｎ-ドリフト層の電流経路を短くすれば、ドリフト抵抗が低くなるため、ＭＯＳＦＥＴの実質的なオン抵抗を下げることができるという効果が得られる。
その一方で、高抵抗のｎ-ドリフト層の部分は、オフ状態のときには空乏化して耐圧を高める。したがって、ｎ-ドリフト層が薄くなると、ｐベース領域とｎ-ドリフト層との間のｐｎ接合から進行するドレイン−ベース間空乏層の広がる幅が狭くなり、シリコンの臨界電界強度に速く達するため、耐圧が低下してしまう。逆に、耐圧の高い半導体素子では、ｎ-ドリフト層が厚いため、オン抵抗が大きくなり、損失が増えてしまう。このように、オン抵抗と耐圧との間には、トレードオフ関係がある。
このトレードオフ関係は、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やバイポーラトランジスタやダイオード等の半導体素子においても同様に成立することが知られている。また、このトレードオフ関係は、オン状態のときにドリフト電流が流れる方向と、オフ状態のときの逆バイアスによる空乏層の伸びる方向とが異なる横型半導体素子にも共通である。
上述したトレードオフ関係による問題の解決法として、ドリフト層を、不純物濃度を高めたｎ型ドリフト領域とｐ型仕切領域とを交互に繰り返し接合した構成の並列ｐｎ構造とした超接合半導体素子が公知である（例えば、下記特許文献１〜３参照。）。このような構造の半導体素子では、並列ｐｎ構造の不純物濃度が高くても、オフ状態のときに、空乏層が、並列ｐｎ構造の縦方向に伸びる各ｐｎ接合から横方向に広がり、ドリフト層全体を空乏化するため、高耐圧化を図ることができる。
一方、ダイオードを備えた半導体装置や、ブリッジ回路のようにＭＯＳＦＥＴ等に内蔵される内蔵ダイオードを利用した回路の場合、ダイオードの逆回復過程に高いｄｉ／ｄｔが発生しても素子が破壊に至らないようにする必要がある。このような問題の解決法として、素子周縁部の並列ｐｎ構造のキャリアライフタイムを素子活性部の並列ｐｎ構造のキャリアライフタイムよりも短くし、素子周縁部から素子活性部へ向かって流れる電流を低減させることで破壊耐量を向上させることが提案されている（例えば、下記特許文献４〜６参照。）。下記特許文献６には、ダイオードとＭＯＳＦＥＴとを集積することについて記載されているが、ＭＯＳＦＥＴの耐圧領域に対向するドレイン領域にｐ型領域を形成することについて記載されていない。
このように局所ライフタイム技術を適用した従来の超接合ＭＯＳＦＥＴの構成について説明する。図１８は、従来の縦型ＭＯＳＦＥＴの構造を示す断面図である。図１８は、下記特許文献５の図１２である。図１８に示すように、裏側のドレイン電極１１３が導電接触した低抵抗のｎ+ドレイン層１０１の上に、第１の並列ｐｎ構造のドレイン・ドリフト部１０２が設けられている。ドレイン・ドリフト部１０２の表面層に、素子活性部１２１となる高不純物濃度のｐベース領域１０３が選択的に設けられている。
ドレイン・ドリフト部１０２は、素子活性部１２１となる複数ウェルのｐベース領域１０３の直下部分に概ね相当し、基板の厚み方向に配向する層状縦型の第１のｎ型領域１０２ａと基板の厚み方向に配向する層状縦型の第１のｐ型領域１０２ｂとを繰り返しピッチＰ１０１で基板の沿面方向へ交互に繰り返して接合してなる第１の並列ｐｎ構造である。第１の並列ｐｎ構造の基板おもて面側には、ｐベース領域１０３、ｐ+コンタクト領域１０５、ｎ+ソース領域１０６、ゲート絶縁膜１０７およびゲート電極層１０８からなるＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造と、ソース電極１１０と、が設けられている。符号１０９は、層間絶縁膜である。
ドレイン・ドリフト部１０２の周りは第２の並列ｐｎ構造からなる素子周縁部１２２となっている。素子周縁部１２２は、ドレイン・ドリフト部１０２の第１の並列ｐｎ構造に連続して繰り返しピッチＰ１０１で基板の厚み方向に配向する層状縦型の第２のｎ型領域１１２ａと基板の厚み方向に配向する層状縦型の第２のｐ型領域１１２ｂとを基板の沿面方向に交互に繰り返して接合してなる。第１の並列ｐｎ構造と第２の並列ｐｎ構造とは、繰り返しピッチＰ１０１が略同一であり、また不純物濃度とも略同一である。
第２の並列ｐｎ構造の表面には酸化膜１１５が設けられている。酸化膜１１５の上にはソース電極１１０から延長されたフィールドプレート電極ＦＰが形成されており、第２の並列ｐｎ構造を覆っている。素子周縁部１２２の外側には、ｎ+ドレイン層１０１に接続するｎ型チャネルストッパー領域１１４が形成され、ｎ型チャネルストッパー領域１１４にはストッパー電極１１６が導電接触している。第２の並列ｐｎ構造およびｎ型チャネルストッパー領域１１４は第１の並列ｐｎ構造よりもキャリアライフタイムの短い領域となっている（ハッチングで示す部分）。
米国特許第５２１６２７５号明細書 米国特許第５４３８２１５号明細書 特開平９−２６６３１１号公報 特開２００３−２２４２７３号公報 特開２００４−２２７１６号公報 特許第４７４３４４７号公報
しかしながら、上述した特許文献４〜６では、素子周縁部１２２の第２の並列ｐｎ構造のキャリアライフタイムを素子活性部１２１の第１の並列ｐｎ構造のキャリアライフタイムよりも短くすることによって素子周縁部１２２のキャリア蓄積量を減少させ、第１のｐ型領域１０２ｂと第１のｎ型領域１０２ａとからなる内蔵ダイオードの逆回復過程における逆回復電流の局所的な集中に対する破壊耐量を向上させているが、素子周縁部１２２の第２の並列ｐｎ構造のキャリアライフタイムを短くすることでオフ状態のときの漏れ電流が大きくなり、その結果、損失が大きくなるという問題がある。また、オフ状態のときの漏れ電流が大きくなり過ぎた場合、熱暴徒により素子が破壊に至るという問題がある。
この発明は、上述した従来技術による問題点を解消するため、オン抵抗と耐圧とのトレードオフ関係を大幅に改善することができる超接合半導体素子において、破壊耐量を向上させることができる半導体素子を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体素子は、次の特徴を有する。基板の第１主面側に存在して能動または受動で電流を流す素子活性部と、前記基板の第２主面側に存在する第１導電型の低抵抗層と、前記素子活性部と前記低抵抗層との間に介在し、オン状態ではドリフト電流が縦方向に流れるとともにオフ状態では空乏化する縦型ドリフト部と、を有する。前記縦型ドリフト部が、前記基板の厚み方向に配向する第１の縦型第１導電型領域と前記基板の厚み方向に配向する第１の縦型第２導電型領域とが交互に繰り返し接合してなる第１の並列ｐｎ構造をなす。前記縦型ドリフト部の周りで前記第１主面と前記低抵抗層との間に介在し、オン状態では概ね非電路領域であってオフ状態では空乏化する素子周縁部を有する。前記第１の並列ｐｎ構造と前記低抵抗層との間に、前記素子活性部から前記素子周縁部にわたって、前記低抵抗層よりも高抵抗な第１導電型層が設けられている。前記素子周縁部における前記第１導電型層の内部に第２導電型層が選択的に設けられている。前記第２導電型層は、前記素子周縁部における前記第１主面と前記第１導電型層との間の領域と離して、かつ前記低抵抗層と離して設けられている。
また、この発明にかかる半導体素子は、上述した発明において、前記第２導電型層は、前記素子活性部と前記素子周縁部との境界から前記素子周縁部の外周にわたって設けられていることを特徴とする。
また、この発明にかかる半導体素子は、上述した発明において、前記素子周縁部は、前記基板の厚み方向に配向する第２の縦型第１導電型領域と前記基板の厚み方向に配向する第２の縦型第２導電型領域とが交互に繰り返し接合してなる第２の並列ｐｎ構造をなす。前記第２導電型層は、前記第２の並列ｐｎ構造から離れて配置されていることを特徴とする。
また、この発明にかかる半導体素子は、上述した発明において、前記第２の並列ｐｎ構造の前記第１主面からの深さは、前記第１の並列ｐｎ構造の前記第１主面からの深さよりも浅い。前記第２導電型層は、前記第２の並列ｐｎ構造と前記第１導電型層との間に設けられた第１導電型領域によって、前記第２の並列ｐｎ構造と分離されていることを特徴とする。また、この発明にかかる半導体素子は、上述した発明において、前記第２導電型層と前記第２の並列ｐｎ構造との距離は、オフ状態のときに広がる空乏層が前記第２導電型層に達しない距離であることを特徴とする。
上述した発明によれば、素子周縁部におけるｎバッファ層（第１導電型層）の内部にｐバッファ層（第２導電型層）を選択的に設けることで、基板裏面側のｎ+ドレイン層（低抵抗層）から第２の並列ｐｎ構造への電子の注入が抑制され、これに伴って基板おもて面側の最外周ｐベース領域から第２の並列ｐｎ構造へのホールの注入が抑制される。これにより、素子周縁部のキャリア蓄積量を減少させることができ、内蔵ダイオードの逆回復過程における最外周ｐベース領域への電流集中を緩和することができる。
本発明にかかる半導体素子によれば、破壊耐量を向上させることができるという効果を奏する。
実施の形態１にかかる半導体素子の構造を示す断面図である。 実施の形態１にかかる半導体素子の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体素子の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体素子の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体素子の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体素子の製造途中の状態を示す断面図である。 実施の形態２にかかる半導体素子の構造を示す断面図である。 実施の形態２にかかる半導体素子の製造途中の状態を示す断面図である。 実施の形態２にかかる半導体素子の製造途中の状態を示す断面図である。 実施の形態２にかかる半導体素子の製造途中の状態を示す断面図である。 実施の形態２にかかる半導体素子の製造途中の状態を示す断面図である。 実施の形態３にかかる半導体素子の構造を示す断面図である。 実施の形態３にかかる半導体素子の製造途中の状態を示す断面図である。 実施の形態３にかかる半導体素子の製造途中の状態を示す断面図である。 実施の形態３にかかる半導体素子の製造途中の状態を示す断面図である。 実施の形態３にかかる半導体素子の製造途中の状態を示す断面図である。 実施の形態４にかかる半導体素子の構造を示す断面図である。 従来の縦型ＭＯＳＦＥＴの構造を示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体素子の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
実施の形態１にかかる半導体素子の構造について、プレーナゲート構造のｎチャネル縦型ＭＯＳＦＥＴを例に説明する。図１は、実施の形態１にかかる半導体素子の構造を示す断面図である。図１に示す実施の形態１にかかる半導体素子は、基板裏面側のドレイン電極１３が導電接触した低抵抗のｎ+ドレイン層（低抵抗層）１上に、ｎバッファ層（第１導電型層）１１と、第１の並列ｐｎ構造のドレイン・ドリフト部（縦型ドリフト部）２とを順に積層してなる超接合ＭＯＳＦＥＴである。基板とは、後述するエピタキシャル基板である。
ドレイン・ドリフト部２の基板おもて面側（ｎバッファ層１１側に対して反対側）の表面層には、素子活性部２１となる高不純物濃度のｐベース領域３ａが選択的に設けられている。ｐベース領域３ａの内部の基板おもて面側には、高不純物濃度のｐ+コンタクト領域５およびｎ+ソース領域６が選択的に設けられている。ｎ+ソース領域６は、ウェル状のｐベース領域３ａの中にｐ+コンタクト領域５よりも浅く形成されており、２重拡散型ＭＯＳ部を構成している。
ｐベース領域３ａの、ドレイン・ドリフト部２とｎ+ソース領域６とに挟まれた部分の表面上には、ゲート絶縁膜７を介してポリシリコン等のゲート電極層８が設けられている。ソース電極１０は、層間絶縁膜９に開けたコンタクト孔を介してｐベース領域３ａおよびｎ+ソース領域６に跨って導電接触している。また、図示しない部分でゲート電極層８の上に金属膜のゲート電極配線が導電接触している。
ドレイン・ドリフト部２は、素子活性部２１となる複数ウェルのｐベース領域３ａの直下部分に概ね相当し、基板の厚み方向に配向する層状縦型の第１のｎ型領域（第１の縦型第１導電型領域）２ａと基板の厚み方向に配向する層状縦型の第１のｐ型領域（第１の縦型第２導電型領域）２ｂとを繰り返しピッチＰ１で基板の沿面方向へ交互に繰り返して接合してなる第１の並列ｐｎ構造である。
いずれかの第１のｎ型領域２ａは、その上端（基板おもて面側の端部）がｐベース領域３ａの挾間領域である表面ｎ型ドリフト領域４に達し、その下端（基板裏面側の端部）がｎバッファ層１１に接している。表面ｎ型ドリフト領域４に達する第１のｎ型領域２ａはオン状態では電路領域であるが、その余の第１のｎ型領域２ａは概ね非電路領域となっている。また、第１のｐ型領域２ｂは、その上端がｐベース領域３ａのウェル底面に接し、その下端がｎバッファ層１１に接している。
ドレイン・ドリフト部２の周りは第２の並列ｐｎ構造からなる素子周縁部２２となっている。素子周縁部２２は、ドレイン・ドリフト部２の第１の並列ｐｎ構造に連続して繰り返しピッチＰ２で基板の厚み方向に配向する層状縦型の第２のｎ型領域（第２の縦型第１導電型領域）１２ａと基板の厚み方向に配向する層状縦型の第２のｐ型領域（第２の縦型第２導電型領域）１２ｂとを基板の沿面方向に交互に繰り返して接合してなる。
第２の並列ｐｎ構造は、高耐圧化を容易に実現するため（オフ状態のときにｐベース領域３ａ，３ｂとｎ-ドリフト層との間のｐｎ接合から進行するドレイン−ベース間空乏層を広がりやすくするため）に設けられている。第２の並列ｐｎ構造の不純物濃度は第１の並列ｐｎ構造の不純物濃度よりも低くなっている。第２の並列ｐｎ構造の繰り返しピッチＰ２は、第１の並列ｐｎ構造の繰り返しピッチＰ１よりも狭くなっている。第２の並列ｐｎ構造の表面（基板おもて面側の表面）には酸化膜１５が設けられている。
酸化膜１５はその膜厚がドレイン・ドリフト部２から素子周縁部２２にかけて段階的に厚くなるように形成されている。この酸化膜１５の上にはソース電極１０から延長されたフィールドプレート電極ＦＰが形成されており、第２の並列ｐｎ構造を覆っている。素子周縁部２２の外側には、ｎ型チャネルストッパー領域１４が形成され、ｎ型チャネルストッパー領域１４の基板おもて面側にはストッパー電極１６が導電接触している。
第１，２の並列ｐｎ構造とｎ+ドレイン層１との間には、オフ状態のときにドレイン−ベース間空乏層がｎ+ドレイン層１に達しないように抑制するｎバッファ層１１が設けられている。ｎバッファ層１１は、素子周縁部２２の外周（基板側面）にまで延在され、ｎ型チャネルストッパー領域１４に接続されている。素子周縁部２２におけるｎバッファ層１１の内部には、ｐバッファ層（第２導電型層）１７が選択的に設けられている。ｐバッファ層１７は、オフ状態のときに基板裏面側のｎ+ドレイン層１から第２の並列ｐｎ構造への電子の注入を抑制する機能を有する。ｐバッファ層１７は、第２の並列ｐｎ構造およびｎ+ドレイン層１に接していない。
また、ｐバッファ層１７の内側の端部は、素子活性部２１と素子周縁部２２との境界まで延在されているのが好ましい。その理由は、電界の高い最外周ｐベース領域３ｂと第２の並列ｐｎ構造を挟んで対向する基板裏面側付近におけるｎ+ドレイン層１から第２の並列ｐｎ構造へ注入される電子をさらに低減することができるからである。素子活性部２１と素子周縁部２２との境界とは、最外周ｐベース領域３ｂの内側の基板おもて面側の端部から、ｐベース領域３ａの基板おもて面側の幅の半分の幅ｔ１だけ外側へ離れた位置Ａである。また、ｐバッファ層１７と第２の並列ｐｎ構造との深さ方向の距離は、オフ状態のときに素子周縁部２２に広がる空乏層がｐバッファ層１７に達しない距離となっている。
特に限定しないが、例えば実施の形態１にかかる超接合ＭＯＳＦＥＴが耐圧６００Ｖクラスである場合には、各部の寸法および不純物濃度は次の値をとる。ドレイン・ドリフト部２の厚さ（深さ方向）は３５．０μｍ、第１のｎ型領域２ａおよび第１のｐ型領域２ｂの幅は７．０μｍ（繰り返しピッチＰ１は１４．０μｍ）、第１のｎ型領域２ａおよび第１のｐ型領域２ｂの不純物濃度は３．０×１０15ｃｍ-3である。素子周縁部２２の第２の並列ｐｎ構造の厚さ（深さ方向）は３５．０μｍ、第２のｎ型領域１２ａおよび第２のｐ型領域１２ｂの幅は３．５μｍ（繰り返しピッチＰ２は７．０μｍ）、第２のｎ型領域１２ａおよび第２のｐ型領域１２ｂの不純物濃度は１．０×１０15ｃｍ-3である。素子周縁部２２の幅は２００μｍである。
ｐベース領域３ａ，３ｂの拡散深さは３．０μｍ、その表面不純物濃度は３．０×１０17ｃｍ-3である。ｎ+ソース領域６の拡散深さは０．２μｍ、その表面不純物濃度は３．０×１０20ｃｍ-3である。ｐ+コンタクト領域５の拡散深さは０．６μｍ、その表面不純物濃度は１．０×１０19ｃｍ-3である。表面ｎ型ドリフト領域４の拡散深さは２．５μｍ、その表面不純物濃度は２．０×１０16ｃｍ-3である。ｎ+ドレイン層１の厚さは３００μｍ、その不純物濃度は１．０×１０19ｃｍ-3である。ｎバッファ層１１の厚さは９μｍ、その不純物濃度は１．０×１０15ｃｍ-3である。ｐバッファ層１７の厚さは５μｍ、その不純物濃度は３．０×１０15ｃｍ-3である。ｎ型チャネルストッパー領域１４の幅は３０．０μｍ、その不純物濃度は６．０×１０15ｃｍ-3である。
上記並列ｐｎ構造の不純物濃度（不純物量）は、正確にはキャリア濃度（キャリア量）を意味する。一般に、十分な活性化を行った領域では不純物濃度とキャリア濃度は同等とみなせる。同様に、十分な活性化を行った領域では不純物量とキャリア量は同等とみなせる。従って、本明細書においては、便宜上、不純物濃度にはキャリア濃度が含まれるものとし、また不純物量にはキャリア量が含まれるものとする。
次に、実施の形態１にかかる超接合半導体素子の電気的特性について説明する。通常、超接合ＭＯＳＦＥＴにおいて、第１のｐ型領域と第１のｎ型領域とからなる内蔵ダイオードが逆回復する（ゲートとソースとが短絡された状態で内蔵ダイオードが順方向から逆方向に印加される）とき、第１の並列ｐｎ構造がピンチオフすると同時に、蓄積キャリアがｐベース領域およびｎ+ドレイン層に吐き出される。このため、内蔵ダイオードの逆回復時、素子活性部ではキャリアが枯渇する。一方、素子周縁部では、印加電圧の上昇に伴って空乏層が徐々に広がるため、中性領域にキャリア（蓄積キャリア）が残った状態となる。そして、空乏層が素子周縁部の外側へ広がるにしたがい、中性領域に残った蓄積キャリアは電界の高い最も外側のｐベース領域（以下、最外周ｐベース領域とする）に集中して流れ込むため、逆回復耐量が制限される。
素子周縁部にキャリアが蓄積されるのは、基板おもて面側の最外周ｐベース領域から第２の並列ｐｎ構造へ注入されるホール（正孔）に対して、基板裏面側のｎ+ドレイン層から第２の並列ｐｎ構造へ電子が注入されるからである。このため、基板裏面側のｎ+ドレイン層から第２の並列ｐｎ構造への電子の注入を抑制することができれば、素子周縁部のキャリア蓄積量が減少され、最外周ｐベース領域への電流集中を緩和させることができる。例えば図１８に示す従来の超接合ＭＯＳＦＥＴでは、素子周縁部１２２に電子線やヘリウム（Ｈｅ）、プロトン（Ｈ+）などを照射してライフタイムキラーとなる結晶欠陥を導入する局所ライフタイム技術を適用し、素子周縁部１２２の第２の並列ｐｎ構造のキャリアライフタイムを素子活性部１２１の第１の並列ｐｎ構造のキャリアライフタイムよりも短くして蓄積キャリアの再結合を促進させることで、素子周縁部１２２のキャリア蓄積量を減少させている。
一方、実施の形態１にかかる超接合ＭＯＳＦＥＴにおいては、素子周縁部２２におけるｎバッファ層１１の内部にｐバッファ層１７を選択的に設けることにより、ｐバッファ層１７とｎバッファ層１１との間のｐｎ接合による電位障壁によって基板裏面側のｎ+ドレイン層１から第２の並列ｐｎ構造への電子の注入が抑制され、素子周縁部２２のキャリア蓄積量が減少される。また、実施の形態１にかかる超接合ＭＯＳＦＥＴにおいては、素子周縁部２２の第２の並列ｐｎ構造のキャリアライフタイムを素子活性部２１の第１の並列ｐｎ構造のキャリアライフタイムよりも短くしていないため、オフ状態のときの漏れ電流が小さく、低損失とすることができる。仮に、第１，２の並列ｐｎ構造全体のキャリアライフタイムを短くしたとしても、局所ライフタイム技術を適用して素子周縁部の第２の並列ｐｎ構造のキャリアライフタイムを短くした従来の超接合ＭＯＳＦＥＴほど素子周縁部２２の第２の並列ｐｎ構造のキャリアライフタイムを短くしなくてよいため、オフ状態のときの漏れ電流が大幅に大きくなることを抑制することができる。
次に、実施の形態１にかかる超接合半導体素子の製造方法について説明する。図２〜６は、実施の形態１にかかる半導体素子の製造途中の状態を示す断面図である。まず、図２に示すように、ｎ+ドレイン層１となる例えば３００μｍ程度の厚さのｎ+半導体基板上に、ｎバッファ層１１となるｎエピタキシャル層１１−１を成長させる。次に、図３に示すように、ｎエピタキシャル層１１−１上に、例えば２５０Åの厚さのスクリーン酸化（ＳｉＯ2）膜３１を形成する。次に、スクリーン酸化膜３１上に、ｐバッファ層１７の形成領域に対応する部分が開口したレジストマスク３２を形成する。
次に、レジストマスク３２の開口部に露出するｎエピタキシャル層１１−１にスクリーン酸化膜３１上から例えばボロン（Ｂ）などのｐ型不純物をイオン注入し、ｎエピタキシャル層１１−１の表面層にｐバッファ層１７となるｐ不純物層３３を選択的に形成する。次に、図４に示すように、レジストマスク３２およびスクリーン酸化膜３１を除去した後、ｎエピタキシャル層１１−１上に、ｐ不純物層３３を覆うようにさらにｎエピタキシャル層１１−２を成長させる。これにより、ｎエピタキシャル層１１−１，１１−２からなるｎバッファ層１１が形成される。次に、ｎバッファ層１１上にスクリーン酸化膜３４を形成する。
次に、図５に示すように、熱処理によりｐ不純物層３３を活性化させることで、素子周縁部２２におけるｎバッファ層１１の内部のｐバッファ層１７を形成する。次に、スクリーン酸化膜３４を除去する。次に、図６に示すように、一般的な多段エピタキシャル成長法により、ｎバッファ層１１上に、第１，２の並列ｐｎ構造およびｎ型チャネルストッパー領域１４を形成する。具体的には、まず、ｎバッファ層１１上に、ｎエピタキシャル層を成長させる。次に、ｎエピタキシャル層上にスクリーン酸化膜（不図示）を形成し、ｎエピタキシャル層の全面にスクリーン酸化膜上から例えばリン（Ｐ）などのｎ型不純物をイオン注入する。
次に、ｎエピタキシャル層上に、第１，２の並列ｐｎ構造の繰り返しピッチＰ１，Ｐ２に基づいて第１，２のｐ型領域２ｂ，１２ｂの形成領域に対応する部分が開口したレジストマスク（不図示）を形成する。次に、レジストマスクの開口部に露出されたｎエピタキシャル層にスクリーン酸化膜上から例えばボロンなどのｐ型不純物をイオン注入し、ｎエピタキシャル層の内部にｐ型不純物領域を選択的に形成する。そして、ｎエピタキシャル層を成長させる工程から、ｎエピタキシャル層の内部にｐ型不純物領域を形成する工程までを所定の回数繰り返し行った後（多段エピタキシャル処理）、最表面にさらに封止用のｎエピタキシャル層を積層する（キャップデポ処理）。
次に、封止用のｎエピタキシャル層上に酸化膜１５を形成した後、熱処理によりｎエピタキシャル層の内部に形成された各ｐ型不純物領域を活性化させる。この活性化処理により、多段エピタキシャル処理によって積層された各ｎエピタキシャル層間において深さ方向に対向するｐ型不純物領域どうしがつながり、第１，２のｐ型領域２ｂ，１２ｂが形成される。また、第１，２のｐ型領域２ｂ，１２ｂの間に残るｎエピタキシャル層が第１，２のｎ型領域２ａ，１２ａとなる。これによって、第１，２の並列ｐｎ構造が形成される。
ここまでの工程により、ｎ+ドレイン層１となるｎ+半導体基板上にｎバッファ層１１が積層され、ｎバッファ層１１上に第１，２の並列ｐｎ構造およびｎ型チャネルストッパー領域１４が積層されてなるエピタキシャル基板が作製される。その後、一般的な方法により、このエピタキシャル基板のおもて面側（第１，２の並列ｐｎ構造側）に素子活性部２１のＭＯＳゲート構造およびおもて面電極（ソース電極１０など）を形成し、裏面側（ｎ+ドレイン層１側）に裏面電極（ドレイン電極１３）を形成することで、図１に示す超接合ＭＯＳＦＥＴが完成する。
以上、説明したように、実施の形態１によれば、素子周縁部におけるｎバッファ層の内部にｐバッファ層を選択的に設けることで、基板裏面側のｎ+ドレイン層から第２の並列ｐｎ構造への電子の注入が抑制され、これに伴って基板おもて面側の最外周ｐベース領域から第２の並列ｐｎ構造へのホールの注入が抑制される。これにより、素子周縁部のキャリア蓄積量を減少させることができ、内蔵ダイオードの逆回復過程における最外周ｐベース領域への電流集中を緩和することができる。したがって、逆回復耐量（破壊耐量）を向上させることができる。また、従来のように素子周縁部の第２の並列ｐｎ構造のキャリアライフタイムを素子活性部の第１の並列ｐｎ構造のキャリアライフタイムよりも短くしなくてもよいため、従来よりもオフ状態のときの漏れ電流が小さくなり、損失を小さくすることができる。
（実施の形態２）
実施の形態２にかかる超接合半導体素子の構造について説明する。図７は、実施の形態２にかかる半導体素子の構造を示す断面図である。実施の形態２にかかる超接合半導体素子が実施の形態１にかかる超接合半導体素子と異なる点は、次の２点である。第１の相違点は、第２の並列ｐｎ構造に代えて、第１の並列ｐｎ構造に連続するｎ型バルク領域４２を設け、ｎ型バルク領域４２の基板おもて面側の表面層にｐ型リサーフ領域４３を設けた点である。第２の相違点は、ｐバッファ層４１の外側の端部が素子周縁部２２の外周（基板側面）にまで延在されている点である。
ｎ型バルク領域４２は、素子活性部２１から素子周縁部２２にわたって設けられた第１の並列ｐｎ構造と、素子周縁部２２の最も外側に設けられたｎ型チャネルストッパー領域１４との間の領域である。ｐ型リサーフ領域４３は、最外周ｐベース領域３ｂに接するように、ｎ型バルク領域４２の基板おもて面側の表面層に選択的に設けられている。酸化膜１５は、ｎ型バルク領域４２およびｐ型リサーフ領域４３の表面（基板おもて面側の表面）に設けられている。ｐバッファ層４１は、ｎバッファ層１１の内部に、例えば素子活性部２１と素子周縁部２２との境界から素子周縁部２２の外周にわたって設けられている。ｐバッファ層４１は、ｎ型バルク領域４２およびｎ型チャネルストッパー領域１４に接していてもよい。実施の形態２にかかる超接合半導体素子の第１，２の相違点以外の構成は、実施の形態１にかかる超接合半導体素子と同様である。
次に、実施の形態２にかかる超接合半導体素子の製造方法について説明する。図８〜１１は、実施の形態２にかかる半導体素子の製造途中の状態を示す断面図である。まず、図８に示すように、ｎ+ドレイン層１となる例えば３００μｍ程度の厚さのｎ+半導体基板上に、ｎバッファ層１１をｎエピタキシャル成長させる。次に、図９に示すように、ｎバッファ層１１上に、例えば２５０Åの厚さのスクリーン酸化膜５１を形成する。次に、スクリーン酸化膜５１上に、ｐバッファ層４１の形成領域に対応する部分が開口したレジストマスク５２を形成する。
次に、レジストマスク５２の開口部に露出するｎバッファ層１１にスクリーン酸化膜５１上から例えばボロンなどのｐ型不純物をイオン注入し、ｎバッファ層１１の表面層にｐバッファ層４１となるｐ不純物層５３を選択的に形成する。次に、図１０に示すように、レジストマスク５２およびスクリーン酸化膜５１を除去する。次に、図１１に示すように、実施の形態１と同様に、一般的な多段エピタキシャル成長法により、ｎバッファ層１１上に、第１の並列ｐｎ構造、ｎ型バルク領域４２およびｎ型チャネルストッパー領域１４を形成する。
この多段エピタキシャル処理では、ｐ型領域を形成しない部分（すなわち第１のｎ型領域２ａ、ｎ型バルク領域４２およびｎ型チャネルストッパー領域１４となる部分）がレジストマスクで覆われるようにパターニングを行えばよい。ｎバッファ層１１内部のｐ不純物層５３は、例えば多段エピタキシャル処理によって形成された第１の並列ｐｎ構造を活性化させるための熱処理により活性化されてｐバッファ層４１となる。ｐバッファ層４１を形成するための熱処理は、多段エピタキシャル処理前に行ってもよい。その後、一般的な方法により、素子活性部２１のＭＯＳゲート構造、おもて面電極、素子周縁部２２のｐ型リサーフ領域４３および裏面電極を形成することにより、図７に示す超接合ＭＯＳＦＥＴが完成する。
以上、説明したように、実施の形態２によれば、素子周縁部がｎ型バルク領域からなるバルク構成であったとしても、ｎバッファ層の一部にｐバッファ層が設けられていれば、実施の形態１と同様の効果を得ることができる。また、実施の形態２によれば、素子活性部と素子周縁部との境界から素子周縁部の外周にわたってｐバッファ層を設けることにより、素子周縁部におけるｎバッファ層内の一部にｐバッファ層を設ける場合よりも、基板裏面側のｎ+ドレイン層から第２の並列ｐｎ構造への電子の注入が大幅に低減され、キャリア蓄積量を減少させることができる。
（実施の形態３）
実施の形態３にかかる超接合半導体素子の構造について説明する。図１２は、実施の形態３にかかる半導体素子の構造を示す断面図である。実施の形態３にかかる超接合半導体素子が実施の形態１にかかる超接合半導体素子と異なる点は、次の２点である。第１の相違点は、素子周縁部２２の並列ｐｎ構造の深さが外周に向かうにしたがって浅くなっている点である。第２の相違点は、素子周縁部２２の並列ｐｎ構造が浅くなった領域に形成されたｎ型領域（第１導電型領域）６４によって、素子周縁部２２の並列ｐｎ構造とｐバッファ層とが分離されている点である。
素子周縁部２２には、第２の並列ｐｎ構造の外側に、第２の並列ｐｎ構造に連続して繰り返しピッチＰ２で基板の厚み方向に配向する層状縦型の第３のｎ型領域６２ａと基板の厚み方向に配向する層状縦型の第３のｐ型領域６２ｂとを基板の沿面方向に交互に繰り返して接合してなる第３の並列ｐｎ構造が設けられている。第３の並列ｐｎ構造の基板おもて面からの深さは、第２の並列ｐｎ構造の基板おもて面からの深さよりも浅い。第２の並列ｐｎ構造の基板おもて面からの深さは、第１の並列ｐｎ構造の基板おもて面からの深さよりも浅くてもよい。
さらに、第３の並列ｐｎ構造の外側には、第３の並列ｐｎ構造に連続して繰り返しピッチＰ２で基板の厚み方向に配向する層状縦型の第４のｎ型領域６３ａと基板の厚み方向に配向する層状縦型の第４のｐ型領域６３ｂとを基板の沿面方向に交互に繰り返して接合してなる第４の並列ｐｎ構造が設けられている。第４の並列ｐｎ構造の基板おもて面からの深さは、第３の並列ｐｎ構造の基板おもて面からの深さよりも浅い。第２〜４の並列ｐｎ構造は、繰り返しピッチＰ２が略同一である。
素子周縁部２２の第３，４並列ｐｎ構造が浅くなった領域に形成されたｎ型領域（第１導電型領域）６４によって、素子周縁部２２の並列ｐｎ構造の第３，４のｐ型領域６２ｂ，６３ｂとｐバッファ層６１とが分離されている。第２，３，４の並列ｐｎ構造の第２，３，４のｐ型領域１２ｂ，６２ｂ，６３ｂとｐバッファ層６１とがｎ型領域６４によって分離されていることで、ｐバッファ層６１の影響が空乏層へ及ぶことを防止することができる。このため、ｎバッファ層１１の内部にｐバッファ層６１が設けられていても、空乏層の広がりはｐバッファ層６１によって抑制されない。したがって、高耐圧化の確保が容易となる。ｐバッファ層６１は、第２，３，４の並列ｐｎ構造の第２，３，４のｐ型領域１２ｂ，６２ｂ，６３ｂと分離されていればよく、ｎ型領域６４とｎバッファ層１１との境界に設けられていてもよい。実施の形態３にかかる超接合半導体素子の第１，２の相違点以外の構成は、実施の形態１にかかる超接合半導体素子と同様である。
次に、実施の形態３にかかる超接合半導体素子の製造方法について説明する。図１３〜１６は、実施の形態３にかかる半導体素子の製造途中の状態を示す断面図である。まず、図１３に示すように、ｎ+ドレイン層１となる例えば３００μｍ程度の厚さのｎ+半導体基板上に、ｎバッファ層１１をｎエピタキシャル成長させる。次に、図１４に示すように、ｎバッファ層１１上に、例えば２５０Åの厚さのスクリーン酸化膜７１を形成する。次に、スクリーン酸化膜７１上に、ｐバッファ層６１の形成領域に対応する部分が開口したレジストマスク７２を形成する。
次に、レジストマスク７２の開口部に露出するｎバッファ層１１にスクリーン酸化膜７１上から例えばボロンなどのｐ型不純物をイオン注入し、ｎバッファ層１１の表面層にｐバッファ層６１となるｐ不純物層７３を選択的に形成する。次に、図１５に示すように、レジストマスク７２を除去した後、熱処理によりｐ不純物層７３を活性化させることで、ｎバッファ層１１の内部にｐバッファ層６１を形成する。ｐバッファ層６１を形成するための熱処理は、後の多段エピタキシャル処理によって形成された第１，２の並列ｐｎ構造を活性化させるための熱処理と同時に行われてもよい。次に、スクリーン酸化膜７１を除去する。
次に、図１６に示すように、実施の形態１と同様に、一般的な多段エピタキシャル成長法により、ｎバッファ層１１上に、第１〜４の並列ｐｎ構造、ｎ型領域６４およびｎ型チャネルストッパー領域１４を形成する。この多段エピタキシャル処理では、ｐ型領域を形成しない部分（すなわち第１〜４のｎ型領域２ａ、１２ａ，６２ａ，６３ａ、ｎ型領域６４およびｎ型チャネルストッパー領域１４となる部分）がレジストマスクで覆われるようにパターニングを行えばよい。その後、一般的な方法により、素子活性部２１のＭＯＳゲート構造、おもて面電極および裏面電極を形成することにより、図１２に示す超接合ＭＯＳＦＥＴが完成する。
以上、説明したように、実施の形態３によれば、実施の形態１と同様の効果を得ることができる。
（実施の形態４）
実施の形態４にかかる超接合半導体素子の構造について説明する。図１７は、実施の形態４にかかる半導体素子の構造を示す断面図である。実施の形態４にかかる超接合半導体素子が実施の形態１にかかる超接合半導体素子と異なる点は、ｎ+ドレイン層１の内部にｎバッファ層１１に接するように、または、ｎ+ドレイン層１とｎバッファ層１１との境界に、ｐバッファ層８１を設けている点である。すなわち、ｐバッファ層８１は、ｎバッファ層１１によって第２の並列ｐｎ構造と分離されている。図１７には、ｎ+ドレイン層１の内部にｐバッファ層８１を設けた場合を示している。実施の形態４にかかる超接合半導体素子のそれ以外の構成は、実施の形態１にかかる超接合半導体素子と同様である。
次に、実施の形態４にかかる超接合半導体素子の製造方法について説明する。まず、ｎ+ドレイン層１となる例えば３００μｍ程度の厚さのｎ+半導体基板上に、スクリーン酸化膜（不図示）を形成する。次に、スクリーン酸化膜上に、ｐバッファ層８１の形成領域に対応する部分が開口したレジストマスク（不図示）を形成する。そして、レジストマスクの開口部に露出するｎ+ドレイン層１にスクリーン酸化膜上から例えばボロンなどのｐ型不純物をイオン注入し、ｎ+ドレイン層１の表面層にｐバッファ層８１となるｐ不純物層（不図示）を選択的に形成する。
次に、熱処理によりｎ+ドレイン層１内部のｐ不純物層を活性化させて、ｎ+ドレイン層１の表面層にｐバッファ層８１を形成する。ｐバッファ層８１を形成するための熱処理は、後の多段エピタキシャル処理によって形成された第１，２の並列ｐｎ構造を活性化させるための熱処理と同時に行われてもよい。次に、レジストマスクおよびスクリーン酸化膜を除去する。次に、ｎ+ドレイン層１上に、ｐバッファ層８１を覆うようにｎバッファ層１１をエピタキシャル成長させる。その後、実施の形態１と同様に、多段エピタキシャル処理以降の工程を順に行い、図１７に示す超接合ＭＯＳＦＥＴが完成する。
以上、説明したように、実施の形態４によれば、実施の形態１と同様の効果を得ることができる。
以上において本発明では、基板の第１主面側に形成された素子活性部とは、例えば縦型ＭＯＳＦＥＴの場合は第１主面側で反転層を形成するチャネル拡散層とソース領域を含むスイッチング部であり、ドリフト部の第１主面側で導通と非導通の選択機能を持つ能動部分または受動部分を指すため、本発明はＭＯＳＦＥＴに限らず、ＦＷＤまたはショットキーダイオード等にも適用できる。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる半導体素子は、大電力用半導体装置に有用であり、特に、並列ｐｎ構造をドリフト部に有するＭＯＳＦＥＴ等の高耐圧化と大電流容量化を両立させることのできるパワー半導体装置に有用である。
１ ｎ+ドレイン層
２ ドレイン・ドリフト部
２ａ 第１のｎ型領域
２ｂ 第１のｐ型領域
３ａ ｐベース領域
３ｂ 最外周ｐベース領域
４ 表面ｎ型ドリフト領域
５ ｐ+コンタクト領域
６ ｎ+ソース領域
７ ゲート絶縁膜
８ ゲート電極層
９ 層間絶縁膜
１０ ソース電極
１１ ｎバッファ層
１２ａ 第２のｎ型領域
１２ｂ 第２のｐ型領域
１３ ドレイン電極
１４ ｎ型チャネルストッパー領域
１５ 酸化膜
１６ ストッパー電極
１７，４１，６１，８１ ｐバッファ層
２１ 素子活性部
２２ 素子周縁部
４２ ｎ型バルク領域
４３ ｐ型リサーフ領域
６２ａ 第３のｎ型領域
６２ｂ 第３のｐ型領域
６３ａ 第４のｎ型領域
６３ｂ 第４のｐ型領域
６４ ｎ型領域
Ａ 素子活性部２１と素子周縁部２２との境界の位置
ＦＰ フィールドプレート電極
Ｐ１ 素子活性部の第１の並列ｐｎ構造の繰り返しピッチ
Ｐ２ 素子周縁部の第２〜４の並列ｐｎ構造の繰り返しピッチ
ｔ１ ｐベース領域３ａの基板おもて面側の幅の半分の幅

Claims (5)

  1. 基板の第１主面側に存在して能動または受動で電流を流す素子活性部と、前記基板の第２主面側に存在する第１導電型の低抵抗層と、前記素子活性部と前記低抵抗層との間に介在し、オン状態ではドリフト電流が縦方向に流れるとともにオフ状態では空乏化する縦型ドリフト部と、を有し、前記縦型ドリフト部が、前記基板の厚み方向に配向する第１の縦型第１導電型領域と前記基板の厚み方向に配向する第１の縦型第２導電型領域とが交互に繰り返し接合してなる第１の並列ｐｎ構造をなす半導体素子であって、
    前記縦型ドリフト部の周りで前記第１主面と前記低抵抗層との間に介在し、オン状態では概ね非電路領域であってオフ状態では空乏化する素子周縁部と、
    前記第１の並列ｐｎ構造と前記低抵抗層との間に、前記素子活性部から前記素子周縁部にわたって設けられた、前記低抵抗層よりも高抵抗な第１導電型層と、
    前記素子周縁部における前記第１導電型層の内部に選択的に設けられた第２導電型層と、
    を備え、
    前記第２導電型層は、前記素子周縁部における前記第１主面と前記第１導電型層との間の領域と離して、かつ前記低抵抗層と離して設けられていることを特徴とする半導体素子。
  2. 前記第２導電型層は、前記素子活性部と前記素子周縁部との境界から前記素子周縁部の外周にわたって設けられていることを特徴とする請求項１に記載の半導体素子。
  3. 前記素子周縁部は、前記基板の厚み方向に配向する第２の縦型第１導電型領域と前記基板の厚み方向に配向する第２の縦型第２導電型領域とが交互に繰り返し接合してなる第２の並列ｐｎ構造をなし、
    前記第２導電型層は、前記第２の並列ｐｎ構造から離れて配置されていることを特徴とする請求項１または２に記載の半導体素子。
  4. 前記第２の並列ｐｎ構造の前記第１主面からの深さは、前記第１の並列ｐｎ構造の前記第１主面からの深さよりも浅く、
    前記第２導電型層は、前記第２の並列ｐｎ構造と前記第１導電型層との間に設けられた第１導電型領域によって、前記第２の並列ｐｎ構造と分離されていることを特徴とする請求項３に記載の半導体素子。
  5. 前記第２導電型層と前記第２の並列ｐｎ構造との距離は、オフ状態のときに広がる空乏層が前記第２導電型層に達しない距離であることを特徴とする請求項３または４に記載の半導体素子。
JP2013005812A 2013-01-16 2013-01-16 半導体素子 Expired - Fee Related JP6197294B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013005812A JP6197294B2 (ja) 2013-01-16 2013-01-16 半導体素子
TW103101426A TWI570929B (zh) 2013-01-16 2014-01-15 半導體元件
US14/156,574 US9142664B2 (en) 2013-01-16 2014-01-16 Semiconductor device
CN201410019520.7A CN103928519B (zh) 2013-01-16 2014-01-16 半导体元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013005812A JP6197294B2 (ja) 2013-01-16 2013-01-16 半導体素子

Publications (2)

Publication Number Publication Date
JP2014138077A JP2014138077A (ja) 2014-07-28
JP6197294B2 true JP6197294B2 (ja) 2017-09-20

Family

ID=51146679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013005812A Expired - Fee Related JP6197294B2 (ja) 2013-01-16 2013-01-16 半導体素子

Country Status (4)

Country Link
US (1) US9142664B2 (ja)
JP (1) JP6197294B2 (ja)
CN (1) CN103928519B (ja)
TW (1) TWI570929B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6369173B2 (ja) * 2014-04-17 2018-08-08 富士電機株式会社 縦型半導体装置およびその製造方法
JP6324805B2 (ja) * 2014-05-19 2018-05-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9349795B2 (en) 2014-06-20 2016-05-24 Infineon Technologies Austria Ag Semiconductor switching device with different local threshold voltage
US9231049B1 (en) 2014-06-20 2016-01-05 Infineon Technologies Austria Ag Semiconductor switching device with different local cell geometry
US9293533B2 (en) 2014-06-20 2016-03-22 Infineon Technologies Austria Ag Semiconductor switching devices with different local transconductance
CN104183627B (zh) * 2014-08-29 2017-05-03 电子科技大学 一种超结功率器件终端结构
DE112015000206T5 (de) 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6477174B2 (ja) * 2015-04-02 2019-03-06 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102015106707A1 (de) * 2015-04-30 2016-11-03 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102015110484B4 (de) * 2015-06-30 2023-09-28 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
CN105448961B (zh) * 2015-11-17 2019-05-21 深圳尚阳通科技有限公司 超结器件的终端保护结构
TWI581425B (zh) * 2015-11-24 2017-05-01 Macroblock Inc And a power semiconductor device having an edge terminal structure having a gradation concentration
DE102015120747B4 (de) * 2015-11-30 2020-10-22 Infineon Technologies Austria Ag Transistorbauelement mit erhöhter gate-drain-kapazität
JP6693131B2 (ja) * 2016-01-12 2020-05-13 富士電機株式会社 半導体装置
CN106098750B (zh) * 2016-07-08 2019-03-01 深圳尚阳通科技有限公司 一种超级结终端的设计方法
DE102016115806A1 (de) * 2016-08-25 2018-03-01 Infineon Technologies Austria Ag Ladungskompensationshalbleitervorrichtungen
US10002920B1 (en) * 2016-12-14 2018-06-19 General Electric Company System and method for edge termination of super-junction (SJ) devices
WO2018216222A1 (ja) * 2017-05-26 2018-11-29 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
JP6815285B2 (ja) * 2017-06-26 2021-01-20 株式会社東芝 半導体装置
EP3490006A1 (en) * 2017-11-24 2019-05-29 Nexperia B.V. Semiconductor device with edge termination structure and method of manufacture
CN109979984B (zh) * 2017-12-27 2023-08-29 深圳尚阳通科技股份有限公司 超结器件及其制造方法
EP3640996B1 (en) * 2018-10-15 2022-09-28 Infineon Technologies Austria AG Semiconductor device
DE102018132435B4 (de) 2018-12-17 2021-01-21 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Superjunction-Transistorbauelements
CN111883585B (zh) * 2020-08-21 2024-02-06 上海华虹宏力半导体制造有限公司 超结器件
US20240405077A1 (en) 2021-12-22 2024-12-05 Mitsubishi Electric Corporation Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US6734496B2 (en) 1996-01-22 2004-05-11 Fuji Electric Co., Ltd. Semiconductor device
JPH09266311A (ja) 1996-01-22 1997-10-07 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP4447065B2 (ja) * 1999-01-11 2010-04-07 富士電機システムズ株式会社 超接合半導体素子の製造方法
US6448160B1 (en) * 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
DE10049861A1 (de) * 2000-10-09 2002-04-18 Infineon Technologies Ag Kompensations-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10100802C1 (de) * 2001-01-10 2002-08-22 Infineon Technologies Ag Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren
JP4126915B2 (ja) 2002-01-30 2008-07-30 富士電機デバイステクノロジー株式会社 半導体装置
JP3925319B2 (ja) * 2002-06-14 2007-06-06 富士電機デバイステクノロジー株式会社 半導体素子
KR100994719B1 (ko) * 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US20050242411A1 (en) * 2004-04-29 2005-11-03 Hsuan Tso [superjunction schottky device and fabrication thereof]
JP4967236B2 (ja) * 2004-08-04 2012-07-04 富士電機株式会社 半導体素子
CN100530679C (zh) * 2004-08-04 2009-08-19 富士电机电子技术株式会社 半导体元件
KR20070015309A (ko) * 2005-07-30 2007-02-02 페어차일드코리아반도체 주식회사 고전압 반도체소자
US7737469B2 (en) * 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
JP5342752B2 (ja) * 2006-05-16 2013-11-13 株式会社東芝 半導体装置
DE102006047489B9 (de) * 2006-10-05 2013-01-17 Infineon Technologies Austria Ag Halbleiterbauelement
JP5196766B2 (ja) * 2006-11-20 2013-05-15 株式会社東芝 半導体装置
JP2008177328A (ja) * 2007-01-18 2008-07-31 Denso Corp 半導体装置およびその製造方法
US7948033B2 (en) * 2007-02-06 2011-05-24 Semiconductor Components Industries, Llc Semiconductor device having trench edge termination structure
JP4564516B2 (ja) * 2007-06-21 2010-10-20 株式会社東芝 半導体装置
DE102007036147B4 (de) * 2007-08-02 2017-12-21 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
US20090159927A1 (en) * 2007-12-21 2009-06-25 Infineon Technologies Austria Ag Integrated circuit device and method for its production
JP4743447B2 (ja) 2008-05-23 2011-08-10 三菱電機株式会社 半導体装置
IT1397574B1 (it) * 2008-12-29 2013-01-16 St Microelectronics Rousset Dispositivo a semiconduttore di potenza di tipo multi-drain e relativa struttura di terminazione di bordo
US7939850B2 (en) * 2009-03-12 2011-05-10 Infineon Technologies Austria Ag Semiconductor device and method for producing a semiconductor device
JP2010251571A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 半導体装置
US8493000B2 (en) * 2010-01-04 2013-07-23 Cooledge Lighting Inc. Method and system for driving light emitting elements
US8384121B2 (en) * 2010-06-29 2013-02-26 Cooledge Lighting Inc. Electronic devices with yielding substrates
US8476698B2 (en) * 2010-02-19 2013-07-02 Alpha And Omega Semiconductor Incorporated Corner layout for superjunction device
JP5235960B2 (ja) * 2010-09-10 2013-07-10 株式会社東芝 電力用半導体装置及びその製造方法
JP5664142B2 (ja) * 2010-11-09 2015-02-04 富士電機株式会社 半導体装置
CN103650141B (zh) * 2011-07-22 2016-06-29 富士电机株式会社 超结半导体装置
JP2013149761A (ja) * 2012-01-18 2013-08-01 Fuji Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2014138077A (ja) 2014-07-28
TW201438241A (zh) 2014-10-01
TWI570929B (zh) 2017-02-11
CN103928519B (zh) 2018-05-01
US20140197477A1 (en) 2014-07-17
CN103928519A (zh) 2014-07-16
US9142664B2 (en) 2015-09-22

Similar Documents

Publication Publication Date Title
JP6197294B2 (ja) 半導体素子
JP6369173B2 (ja) 縦型半導体装置およびその製造方法
TWI621268B (zh) 半導體元件
CN107924942B (zh) 半导体装置
CN101345243B (zh) 半导体器件
JP4839519B2 (ja) 半導体装置
CN102347356B (zh) 具有开关元件和续流二极管的半导体装置及其控制方法
JP4967236B2 (ja) 半導体素子
JP6415749B2 (ja) 炭化珪素半導体装置
JP6323556B2 (ja) 半導体装置
CN103219339A (zh) 半导体器件
US9620595B2 (en) Semiconductor device
CN110383489B (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
WO2016204098A1 (ja) 半導体装置
CN111952352B (zh) 超结半导体装置及超结半导体装置的制造方法
CN113169229A (zh) 碳化硅半导体装置及其制造方法
JP2018152426A (ja) 半導体装置
JP5652409B2 (ja) 半導体素子
TW201537750A (zh) 半導體裝置
WO2017010164A1 (ja) 電力用半導体装置
JP6927116B2 (ja) 半導体装置
JP7521553B2 (ja) 炭化珪素半導体装置およびそれを用いたインバータ回路、炭化珪素半導体装置の製造方法
JP5784860B1 (ja) 炭化ケイ素半導体装置
JP2020136543A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170807

R150 Certificate of patent or registration of utility model

Ref document number: 6197294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees