[go: up one dir, main page]

JP4350106B2 - 平板表示装置及びその駆動方法 - Google Patents

平板表示装置及びその駆動方法 Download PDF

Info

Publication number
JP4350106B2
JP4350106B2 JP2006167512A JP2006167512A JP4350106B2 JP 4350106 B2 JP4350106 B2 JP 4350106B2 JP 2006167512 A JP2006167512 A JP 2006167512A JP 2006167512 A JP2006167512 A JP 2006167512A JP 4350106 B2 JP4350106 B2 JP 4350106B2
Authority
JP
Japan
Prior art keywords
conductive substrate
flat panel
substrate
panel display
bias voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006167512A
Other languages
English (en)
Other versions
JP2007011332A (ja
Inventor
在 景 鄭
在 本 具
鉉 秀 申
世 烈 權
然 坤 牟
襟 男 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050057156A external-priority patent/KR100646970B1/ko
Priority claimed from KR1020050064267A external-priority patent/KR100836467B1/ko
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2007011332A publication Critical patent/JP2007011332A/ja
Application granted granted Critical
Publication of JP4350106B2 publication Critical patent/JP4350106B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/82—Interconnections, e.g. terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

本発明は平板表示装置及びその駆動方法に関し、より詳細には、外部のシステム制御パネルと連結された金属部材及び基板露出部に形成された接地部を通じて導電性基板にバックバイアス電圧を印加して薄膜トランジスターの特性を高めることができ、または導電性基板に印加される電圧と静電気によって発生し得るしきい値電圧の変動を防止することができる平板表示装置及びその駆動方法に関する。
最近、絶縁表面を持つ基板上に形成される半導体層を利用して薄膜トランジスターを形成する技術が注目されている。薄膜トランジスターは集積回路や電気光学装置のような電子デバイスに広く応用されている。
このような薄膜トランジスターを形成するために硝子または石英などが使われているが、これらは割れやすくて相対的に厚くて重いという短所がある。特に、モバイルディスプレイ市場では、軽くて薄く、割れないディスプレイに対する要求は非常に高いのが実状である。
従来の硝子基板を使用することによって発生する問題点を解消するために、相対的に薄くて割れない材料、特に、導電性基板上に薄膜トランジスターを形成することが提案されており、これを利用した平板表示装置のスイッチング素子やドライバー回路として開発が行われている。
以下では図面を参照して薄膜トランジスターが形成された導電性基板を含む従来の平板表示装置を説明する。
図１は、従来の技術による平板表示装置１’の概略的な平面図であり、図２は、Ｉ−Ｉ’線に沿ったパッド部１２の断面図である。
図１及び図２を参照すれば、従来の平板表示装置１’は、画像表示部１１とパッド部１２が形成された導電性基板１０と、パッド部１２と電気的に連結されたインタフェースパネル１４を含む。
導電性基板１０に形成された画像表示部１１には複数の薄膜トランジスター（図示せず）が形成されている。一方、パッド部１２は、導電性基板１０（図２では導電性基板２１と表示）上に形成されるバッファー層２２、バッファー層２２上に形成される層間絶縁層２３、層間絶縁層２３上に形成される複数の端子１３、及び導電性基板２１の下部に形成される下部絶縁層２０を含む。
インタフェースパネル１４にはパッド部１２に形成された端子１３に対応する位置に形成されて端子１３と電気的に連結される複数のインタフェース端子１５が形成される。
一般に、インタフェースパネル１４は、制御部が内蔵されている内蔵型と、制御部が外部から連結される外装型に分けることができ、一般に軟性回路基板（ＦＰＣＢ： ＦｌｅｘＩｂｌｅ ｐｒＩｎｔｅｄ ｃＩｒｃｕＩｔ ｂｏａｒｄ）と集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕＩｔ）を利用することができる。
前述したような構造の平板表示装置１’を構成する導電性基板１０、具体的には、薄膜トランジスターが形成された導電性基板１０の特徴のうちの一つは、バックバイアス電圧が印加されることによって薄膜トランジスターのしきい値電圧が変化するということである。
図３は、導電性基板１０上に形成された薄膜トランジスターに印加されるバックバイアス電圧によるドレイン電流の変化量を現わすグラフである。以下では薄膜トランジスターの電気的特性変化について図３を参照して説明する。
図３を参照すれば、横軸（Ｘ軸）は薄膜トランジスターに印加されるバックバイアス電圧を現わし、縦軸（Ｙ軸）はドレイン電流を現わす。グラフに開示されたように、導電性基板に印加されるバックバイアス電圧が大きくなるほどしきい値電圧が増加されるということが分かる。
結果的に、薄膜トランジスターが形成された導電性基板上に印加されるバックバイアス電圧を調整することによってしきい値電圧を回路的にチューニングすることができる。
しかし、導電性基板上に薄膜トランジスターが形成された構造において、導電性基板に意図しない電圧が印加されたり静電気などが作用したりすることによって予想できない電荷が導電性基板に蓄積される場合、初期設計の時に提案された薄膜トランジスターのしきい値電圧が基準設計値と異なる値に変化するので、回路的なチューニングが容易でない。さらに、導電性基板に形成された薄膜トランジスターのしきい値電圧が基準設計値と異なる値に変化する場合には薄膜トランジスターを利用したディスプレイ上に表示される各色相をＸ、Ｙ値で表示した輝度、階調及びコントラストなどが変化するという問題点を持つ。
なお、従来の平板表示装置及びその駆動方法に関する技術を記載した文献としては、下記特許文献１ないし６がある。
特開２００４−３０９３５９号公報 特開２００４−２４６３５１号公報 特開２００４−０４８００５号公報 特開２００３−２８００３４号公報 大韓民国特許出願公開０３８７１２２号明細書 大韓民国特許出願公開２００４−０１０５３５９号明細書
したがって、本発明の目的は前記従来の問題点を解決することであり、導電性基板に印加されるバックバイアス電圧を調節して薄膜トランジスターの特性低下を防止することができる平板表示装置及びその駆動方法を提供することにある。
また、本発明が達成しようとする他の目的は、薄膜トランジスターが形成された基板に意図しない電圧が印加されたり、または静電気などが作用したりすることによって発生し得るしきい値電圧の変動を防止することができる平板表示装置及びその駆動方法を提供することにある。
上述した目的を果たすために、本発明の一態様による平板表示装置は少なくとも一つのＰＭＯＳ型の薄膜トランジスターが具備された画像表示部と複数の端子が形成されたパッド部を含み、前記パッド部の領域において複数の絶縁層が積層されている導電性基板と、前記パッド部の領域において形成された前記絶縁層の少なくとも一領域をとり除いて前記導電性基板を露出させる基板露出部と、前記パッド部に電気的に連結されて前記基板露出部を通じて前記導電性基板に負（−）のバックバイアス電圧を印加するシステム制御パネルと、前記基板露出部と前記システム制御パネルとの間に形成され、前記バックバイアス電圧を前記導電性基板に伝達する金属部材と、を含む。
また、上述した目的を果たすために、本発明の他の態様による平板表示装置は少なくとも一つのＮＭＯＳ型の薄膜トランジスターが具備された画像表示部と複数の端子が形成されたパッド部を含み、前記パッド部の領域において複数の絶縁層が積層されている導電性基板と、前記パッド部の領域において形成された前記絶縁層の少なくとも一領域をとり除いて前記導電性基板を露出させる基板露出部と、前記パッド部に電気的に連結されて前記基板露出部を通じて前記導電性基板に正（＋）のバックバイアス電圧を印加するシステム制御パネルと、前記基板露出部と前記システム制御パネルとの間に形成され、前記バックバイアス電圧を前記導電性基板に伝達する金属部材と、を含む。
望ましくは、前記システム制御パネルは、インタフェースパネルを通じて前記金属部材及び前記端子と連結される。また、望ましくは、前記システム制御パネルは、前記端子及び前記金属部材と相互に電気的に接続されるインタフェース端子と、前記導電性基板に提供される逆バイアス電圧を調節する制御部をさらに含む。
また、前記金属部材は、前記端子と同じ高さに形成される金属ピンである。
望ましくは、前記導電性基板に正（＋）のバックバイアス電圧を印加する場合、前記導電性基板に０．１Ｖないし２０Ｖの範囲の正（＋）のバックバイアス電圧を印加し、前記導電性基板に負（−）のバックバイアス電圧を印加する場合、前記導電性基板に−０．１Ｖないし−２０Ｖ範囲の負（−）のバックバイアス電圧を印加する。
そして、前記端子及び金属部材が形成されたパッド部と前記インタフェースパネルとが導電性ペーストで圧着連結される。また、前記基板露出部は、前記導電性基板上に形成された前記複数の絶縁層を前記少なくとも一領域においてすべてとり除くことで形成される。
前記絶縁層は湿式エッチング、乾式エッチング及び活性イオンエッチング（ＲＩＥ）からなる群から選ばれる一つを利用して除去される。
また、前記金属部材は、蒸着またはコーティングのいずれか一つの方法を利用して前記基板露出部に金属材を積層し、積層された前記金属材をパターニングして形成される。前記導電性基板は、ステンレススチール、チタン、モリブデン、鉄及びコバルトからなる群から選ばれる一つを利用するのが望ましい。
また、本発明の一態様による平板表示装置の駆動方法は、少なくとも一つのＰＭＯＳ型の薄膜トランジスターが具備された画像表示部と複数の端子が形成されたパッド部を含み、前記パッド部の領域において複数の絶縁層が積層されている導電性基板と、前記パッド部の領域において形成された前記絶縁層をとり除いて前記導電性基板の少なくとも一領域を露出させて形成された基板露出部と、前記パッド部と電気的に接続されるシステム制御パネルと、を含む平板表示装置の駆動方法において、前記基板露出部と連結された前記システム制御パネルを通じて前記導電性基板に負（−）のバックバイアス電圧を印加する段階を含む。好ましくは、前記導電性基板に−０．１Ｖないし−２０Ｖ範囲の負（−）のバックバイアス電圧を印加する。
また、本発明の他の態様による平板表示装置の駆動方法は、少なくとも一つのＮＭＯＳ型の薄膜トランジスターが具備された画像表示部と複数の端子が形成されたパッド部を含み、前記パッド部の領域において複数の絶縁層が積層されている導電性基板と、前記パッド部の領域において形成された前記絶縁層をとり除いて前記導電性基板の少なくとも一領域を露出させて形成された基板露出部と、前記パッド部と電気的に接続されるシステム制御パネルと、を含む平板表示装置の駆動方法において、前記基板露出部と連結された前記システム制御パネルを通じて前記導電性基板に正（＋）のバックバイアス電圧を印加する段階を含む。好ましくは、前記導電性基板に０．１Ｖないし２０Ｖ範囲の正（＋）のバックバイアス電圧を印加する。
以上説明したように、本発明によれば、導電性基板にバックバイアス電圧を調節して印加することができるシステム制御パネルを形成することで、薄膜トランジスターの移動度、漏洩電流及びしきい値電圧などのいずれかの変化を防止することができ、ディスプレイの性能を高めることができる。
また、絶縁表面を持つ導電性基板の一部に形成されているパッド部に基板露出部を形成し、金属ピンを導電性基板と接触されるように提供させて導電性基板を接地することで、薄膜トランジスターが形成された基板に意図しない電圧が印加されたり、または静電気などが作用したりすることによって発生し得るしきい値電圧の変動を防止し、輝度、階調及びコントラストの変化を防止することができる。
以下では本発明の実施形態を図市した図面を参照して本発明の実施形態による平板表示装置及び駆動方法を具体的に説明する。
図４は本発明による平板表示装置１の概略的な平面図である。
図４を参照すれば、本発明の一態様による平板表示装置１は、少なくとも一つの薄膜トランジスターが具備された画像表示部４１と、複数の端子４５が形成されたパッド部４２を含む。
また、画像表示部４１とパッド部４２を含み、画像表示部４１とパッド部４２の領域において複数の絶縁層が積層されている導電性基板４０（後述する図５では導電性基板５１と表示）が平板表示装置１に含まれており、パッド部４２の領域において形成された絶縁層の少なくとも一領域をとり除いて導電性基板４０を露出させる基板露出部４４が形成されている。そして、平板表示装置１は、パッド部４２に電気的に連結されて基板露出部４４を通じて導電性基板４０にバックバイアス電圧を印加するシステム制御パネル４８と、基板露出部４４とシステム制御パネル４８との間に形成されてバックバイアス電圧を導電性基板４０に伝達する金属部材４３とを含む。
また、前記システム制御パネル４８は、複数のインタフェース端子４７が形成されたインタフェースパネル４６を通じて前記金属部材４３及び前記端子４５と連結されている。図面では前記インタフェースパネル４６と前記システム制御パネル４８が一つの連結線５０を通じて連結されているが、複数の線でも連結可能であることは勿論である。
導電性基板４０はステンレススチール、チタン、モリブデン、鉄及びコバルトからなる群から選ばれる一つを利用することができるが、これに限定されない。
そして、金属部材４３は、基板露出部４４と連結されて、システム制御パネル４８で提供されるバックバイアス電圧を導電性基板４０に伝達するものである。金属部材４３は、パッド部４２に形成された端子４５の高さと同じ高さで形成される金属ピンである。また、金属部材４３は、蒸着またはコーティングのいずれか一つの方法を利用して基板露出部に金属材を積層し、積層された金属材をパターニングすることで形成される。
システム制御パネル４８は、端子４５及び金属部材４３と相互に電気的に接続されるインタフェース端子４７と、導電性基板４０に提供されるバックバイアス電圧を調節する制御部４９とを含む。そして、基板露出部４４は、導電性基板４０上に形成された複数の絶縁層を前記少なくとも一領域においてすべてとり除くことで形成される。
基板露出部４４を形成するために複数の絶縁層をとり除く時には、湿式エッチング、乾式エッチング及び活性イオンエッチングの中のいずれか一つを利用して形成する。
また、端子４５及び金属部材４３が形成されたパッド部４２とインタフェースパネル４６とは導電性ペーストで圧着連結する。この時、導電性ペーストは異方性導電樹脂（異方性導電フィルム：ａｎＩｓｏｔｒｏｐＩｃ ｃｏｎｄｕｃｔＩｖｅ ｆＩｌｍ）であり、異方性導電樹脂を使って加圧や加熱によってインタフェースパネルを連結する時には、導電性基板のフレキシブル性や加熱による劣化によってクラックが生じないように気を付ける。
システム制御パネル４８を通じて導電性基板４０に提供されるバックバイアス電圧は、負（−）のバックバイアス電圧である。例えば、ＰＭＯＳ型薄膜トランジスターの場合、負（−）のバックバイアス電圧を印加すれば移動度と漏洩電流特性が向上し、しきい値電圧も０に近づくように大きくなる。
図５は、図４のＩＩ−ＩＩ’線に沿った本発明の第１実施形態を示すパッド部の断面図である。
図５を参照して本発明の一態様による第１実施形態を説明すれば、導電性基板５１上には外部の熱などによって導電性基板５１が損傷されることを防止するためにバッファー層５２が形成されており、バッファー層５２は酸化シリコンＳＩＯ２及び窒化シリコンＳＩＮｘなどの無機絶縁物質またはアクリル係有機化合物、ポリアミド、ポリイミドなどの有機絶縁物質などが利用される。
本発明の実施形態でバッファー層５２は酸化シリコンと窒化シリコンの中でいずれか一つで形成されたが、これに限定されない。
バッファー層５２上に形成されたゲート絶縁層５３は、ゲート電極（図示せず）と半導体層（図示せず）を絶縁させる役割をする。ゲート絶縁層５３上には複数の端子４５が形成されており、その中で一つの端子４５形成位置に導電性基板５１上の絶縁層（この例では、バッファー層５２、ゲート絶縁層５３）を少なくとも一領域においてすべてとり除いて基板露出部４４を形成する。絶縁層をとり除く時には、湿式エッチング、乾式エッチング及び活性イオンエッチングの中でいずれか一つを利用する。
基板露出部４４には蒸着及びコーティングの中でいずれか一つの方法を利用して金属材を積層し、積層された金属材をパターニングして金属ピン５４を形成する。金属ピン５４は端子４５と同じ高さで形成され、インタフェースパネル（図示せず）に形成されたインタフェース端子（図示せず）と連結され、導電性基板にシステム制御パネルから提供されるバックバイアス電圧を印加することで、薄膜トランジスターの移動度、しきい値電圧及び漏洩電流特性を改善することができる。
図６は、図４のＩＩ−ＩＩ’線に沿った本発明の第２実施形態を示すパッド部の断面図であり、説明の便宜上、前記第１実施形態と同じ構成要素に対する具体的な説明は略する。特に、導電性基板上に形成された絶縁層及び絶縁層除去方法に対する具体的な説明は略する。
図６は、図４のＩＩ−ＩＩ’線に沿った本発明の第２実施形態を示すパッド部の断面図である。
図６を参照して本発明の一態様による第２実施形態を説明すれば、導電性基板６１の下面には下部絶縁層６０が形成されているが、下部絶縁層６０は工程の中で導電性基板６１に印加されるストレスを減らす役割をする。
導電性基板６１上にはバッファー層６２、ゲート絶縁層６３及び層間絶縁層６４が順次形成されている。層間絶縁層６４上には複数の端子４５が形成されており、その中で二つの端子４５形成位置に、導電性基板６１上の絶縁層（この例では、バッファー層６２、ゲート絶縁層６３及び層間絶縁層６４）をすべてとり除いて基板露出部４４を形成する。
基板露出部４４には蒸着及びコーティングの中でいずれか一つの方法を利用して金属材を積層し、積層された金属材をパターニングして端子と同じ高さで金属ピン６５を形成する。そして、インタフェースパネル（図示せず）に形成されたインタフェース端子（図示せず）と連結され、制御部４９が形成されたシステム制御パネル４８から導電性基板にバックバイアス電圧を印加させることで、薄膜トランジスターの移動度、しきい値電圧及び漏洩電流特性を改善することができる。
図７は、本発明の他の態様による平板表示装置の概略的な平面図である。
図７を参照すれば、平面表示装置２は、少なくとも一つの薄膜トランジスターが具備された画像表示部７１と、複数の端子７５が形成されたパッド部７２を含む。そして、画像表示部７１とパッド部７２を含み、画像表示部７１とパッド部７２の領域において複数の絶縁層が積層されている導電性基板７０（後述する図８では導電性基板８１と表示）が平板表示装置２に含まれており、パッド部７２の領域において形成された絶縁層の少なくとも一領域をとり除いて導電性基板７０を露出させる基板露出部７４が形成されている。
平板表示装置２は、パッド部７２に電気的に連結されて基板露出部７４を通じて導電性基板７０にバックバイアス電圧を印加するシステム制御パネル７６と、基板露出部７４とシステム制御パネル７６との間に形成されてバックバイアス電圧を導電性基板７０に伝達する金属部材７３とを含む。
前記システム制御パネル７６には、前記端子７５と連結されるインタフェース端子７７が形成されており、前記導電性基板７０に提供されるバックバイアス電圧を調節する制御部７８が一体型に形成されている。
図８は図７のＩＩＩ−ＩＩＩ’線に沿った本発明の第３実施形態を示すパッド部の断面図である。
図８を参照して本発明の第３実施形態を説明すれば、導電性基板８１の下面には下部絶縁層８０が形成されており、導電性基板８１上にはバッファー層８２、ゲート絶縁層８３が形成されている。
ゲート絶縁層８３上には複数の端子７５’が形成されており、端子７５’上には層間絶縁層８４が形成され、層間絶縁層８４上に複数の端子７５”がまた形成されている。ゲート絶縁層８３上の端子７５’と層間絶縁層８４上の端子７５”はコンタクトホール８６を通じて電気的に連結されている。その中で、一つの端子７５形成位置に導電性基板８１上の絶縁層（この例では、バッファー層８２、ゲート絶縁膜８３、および層間絶縁膜８４）を少なくとも一領域においてすべてとり除いて基板露出部７４を形成する。
基板露出部７４には蒸着またはコーティングのいずれか一つの方法を利用して金属材を積層し、積層された金属材をパターニングして端子と同じ高さで金属ピン８５を形成し、インタフェースパネル（図示せず）に形成されたインタフェース端子（図示せず）と連結され、導電性基板にシステム制御パネルから提供されるバックバイアスを印加することで、薄膜トランジスターの移動度、しきい値電圧及び漏洩電流特性を改善することができる。
図９ａ及び図９ｂは、本発明の一態様による薄膜トランジスターの特性を現わしたグラフである。
図９ａを参照すれば、横軸（Ｘ軸）は導電性基板に印加されるバックバイアス電圧を現わし、縦軸（Ｙ軸）は導電性基板上に形成された低温ポリシリコン薄膜トランジスター素子の移動度と漏洩電流を現わす。このグラフに現われたように、ＰＭＯＳ型薄膜トランジスターの場合、導電性基板に正（＋）のバックバイアス電圧を印加した場合には薄膜トランジスター素子の漏洩電流（黒四角で図示）が増加され、移動度（黒三角で図示）が減少されて薄膜トランジスターの動作特性が弱化される。しかし、負（−）のバックバイアス電圧を印加した場合には薄膜トランジスター素子の漏洩電流は減少されて移動度は増加されるので、動作特性が向上する。
例えば、導電性基板に−１０Ｖのバックバイアス電圧を印加する場合、漏洩電流は１．１×１０−１２Ａで、移動度は１２．１５ｃｍ２／Ｖｓｅｃである。一方、導電性基板に１０Ｖのバックバイアス電圧を印加する場合、漏洩電流は１．３５×１０−１２Ａで、移動度は１１．９５ｃｍ２／Ｖｓｅｃである。そして、導電性基板に−１５Ｖの負（−）のバックバイアス電圧を印加する場合、漏洩電流は１．０×１０−１２Ａで、移動度は１２．２５ｃｍ２／Ｖｓｅｃである。
実験結果によれば、ＰＭＯＳ型薄膜トランジスターの場合、導電性基板に正（＋）のバックバイアス電圧を印加する場合に比べて負（−）のバックバイアス電圧を印加する場合が漏洩電流及び移動度の面で動作特性がさらに良い。特に、負（−）のバックバイアス電圧が大きくなるほど動作特性がさらに向上する。
図９ｂを参照すれば、横軸（Ｘ軸）は導電性基板上に印加されるバックバイアス電圧を現わし、縦軸（Ｙ軸）は導電性基板上に形成された低温ポリシリコン薄膜トランジスター素子のしきい値電圧とエススロープ（ｓ・ｓｌｏｐｅ）を現わす。このグラフによれば、ＰＭＯＳ型薄膜トランジスターの場合、導電性基板に正（＋）のバックバイアス電圧を印加した場合にはしきい値電圧（黒丸）が減少されて薄膜トランジスターの動作特性が弱化されるが、負（−）のバックバイアス電圧を印加した場合にはしきい値電圧は増加される。また、導電性基板に印加されるバックバイアス電圧の絶対値が大きいほどエススロープ（黒四角）は増加される。
例えば、導電性基板に−１０Ｖのバックバイアス電圧を印加する場合に、しきい値電圧は−７．０Ｖである。一方、導電性基板に１０Ｖのバックバイアス電圧を印加する場合に、しきい値電圧は−８．２Ｖである。また、導電性基板に絶対値が５Ｖ（−５Ｖ、５Ｖ）であるバックバイアス電圧が印加される場合、エススロープは１．２４Ｖ／ｄｅｃである。一方、導電性基板に絶対値が１５Ｖ（−１５Ｖ、１５Ｖ）であるバックバイアス電圧が印加される場合に、エススロープは１．３０Ｖ／ｄｅｃである。
実験結果によれば、ＰＭＯＳ型薄膜トランジスターの場合、導電性基板に正（＋）のバックバイアス電圧を印加する場合に比べ、負（−）のバックバイアス電圧が印加される場合の方が、しきい値電圧の動作特性がさらに向上する。また、導電性基板に絶対値が小さいバックバイアス電圧を印加する場合に比べ、絶対値が大きいバックバイアス電圧が印加される場合の方が、エススロープの動作特性がさらに向上する。
図１０は、本発明のさらに他の態様による平板表示装置３の概略的な平面図である。
図１０を参照すれば、本発明のさらに他の態様による平板表示装置３は画像表示部１０１と、複数の端子１０５が形成されたパッド部１０２を含む。
画像表示部１０１とパッド分１０２を含み、画像表示部１０１とパッド部１０２の領域において複数の絶縁層が積層されている導電性基板１００（後述する図１１では導電性基板１１１と表示）が平板表示装置３に含まれており、パッド部１０２の領域において形成された絶縁層の少なくとも一領域をとり除いて導電性基板１００を露出させる基板露出部１０４が形成されている。そして、平板表示装置３は、導電性基板１００と接触されるように基板露出部１０４に設けられる金属部材１０３と、パッド部１０２の端子１０５及び金属部材１０３と連結されるインタフェース端子１０７を具備して外部から印加される制御信号を導電性基板１００に提供するインタフェースパネル１０６とを含む。
金属部材１０３はインタフェースパネル１０６に形成されたインタフェース端子１０７と連結されて導電性基板１００を接地させる役割をする。
図１１は図１０のＩＶ−ＩＶ’線に沿った本発明の第４実施形態を示すパッド部の側断面図である。
図１１を参照して本発明の第４実施形態を説明すれば、導電性基板１１１の下面には下部絶縁層１１０が形成されているが、下部絶縁層１１０は工程の中で導電性基板１１１に印加されるストレスを減らす役割をする。また、導電性基板１１１上には外部の熱などによって導電性基板１１１が損傷されることを防止するためにバッファー層１１２が形成される。
バッファー層１１２上に形成されたゲート絶縁層１１３はゲート電極（図示せず）と半導体層（図示せず）を絶縁させる役割をする。ゲート絶縁層１１３上には複数の端子１０５が形成されており、その中で一つの端子１０５形成位置に導電性基板１１１上の絶縁層（この例では、バッファー層１１２、ゲート絶縁層１１３）を少なくとも一領域においてすべてとり除いて基板露出部１０４を形成する。
基板露出部１０４には蒸着及びコーティングの中でいずれか一つの方法を利用して金属材を積層し、積層された金属材をパターニングして金属ピン１１４を形成する。金属ピン１１４は端子１０５と同じ高さに形成され、インタフェースパネル（図示せず）に形成されたインタフェース端子（図示せず）と連結されて外部の接地部（不図示）を通じて導電性基板１１１を接地させることで、導電性基板１１１に偶然に印加される電圧と静電気によって発生し得るしきい値電圧の変動を防止する役割をする。
図１２ないし図１３は図１０のＩＶ−ＩＶ’線に沿った本発明の第５及び第６実施形態を示すパッド部の断面図であり、説明の便宜上、前記第４実施形態と同じ構成要素に対する具体的な説明は略する。特に、下部絶縁層と導電性基板上に形成された絶縁層及び絶縁層除去方法に対する具体的な説明は略する。
図１２は図１０のＩＶ−ＩＶ’線に沿った本発明の第５実施形態を示すパッド部の断面図である。
図１２を参照して本発明の第５実施形態を説明すれば、導電性基板１２０上にはバッファー層１２１、ゲート絶縁層１２２及び層間絶縁層１２３が形成されている。層間絶縁層１２３上には複数の端子１０５が形成されており、その中で、二つの端子１０５形成位置に導電性基板１２０上の絶縁層（この例では、バッファー層１２１、ゲート絶縁層１２２及び層間絶縁層１２３）をすべてとり除いて基板露出部１０４を形成する。
基板露出部１０４に形成された金属ピン１２４と、金属ピン１２４と連結された外部の接地部１２５を通じて導電性基板１２０を接地させることで、導電性基板１２０に偶然に印加される電圧と静電気によって発生し得るしきい値電圧の変動を防止する役割をする。
図１３は図１０のＩＶ−ＩＶ’線に沿った本発明の第６実施形態を示すパッド部の断面図である。
図１３を参照して本発明の第６実施形態を説明すれば、導電性基板１３１の下面には下部絶縁層１３０が形成されており、導電性基板１３１上にはバッファー層１３２、ゲート絶縁層１３３が形成されている。
ゲート絶縁層１３３上には複数の端子１０５が形成されており、端子１０５’上には層間絶縁層１３４が形成され、層間絶縁層１３４上に複数の端子１０５”がまた形成されている。ゲート絶縁層１３３上の端子１０５’と層間絶縁層１３４上の端子１０５”はコンタクトホール１３６を通じて電気的に連結されている。その中で、一つの端子１０５形成位置に導電性基板１３１上の絶縁層（この例では、バッファー層１３２、ゲート絶縁層１３３、および層間絶縁層１３４）を少なくとも一領域においてすべてとり除いて基板露出部１０４を形成し、基板露出部１０４と一端部が接触されるように形成された金属ピン１３５を外部インタフェースパネル（図示せず）と連結し、金属ピン１３５と連結された外部の接地部１３７を通じて導電性基板１３１を接地させることで、導電性基板１３１に偶然に印加される電圧と静電気によって発生し得るしきい値電圧の変動を防止する役割をする。
前記実施形態では導電性基板上に形成される絶縁膜をすべて積層した後、一度にエッチングして基板露出部を形成する実施形態のみを遂行したが、導電性基板上に絶縁膜を積層する時、基板露出部形成位置にはマスクをして絶縁膜を形成しない方法を使うことができることは勿論である。また、端子の形成位置を多様に変更することができ、基板露出部をパッド部上に二つの領域以上形成することも可能であり、金属部材の形態を金属ピン形状でない他の形態でも形成可能である。
そして、ＰＭＯＳ型薄膜トランジスターで導電性基板に−０．１Ｖないし−２０Ｖの範囲で負（−）のバックバイアス電圧を印加する場合を詳しく説明したが、ＮＭＯＳ型薄膜トランジスターで導電性基板に０．１Ｖないし２０Ｖの範囲で正（＋）のバックバイアス電圧を印加してもその効果は等しく、ＮＭＯＳ型薄膜トランジスターの導電性基板に正（＋）のバックバイアス電圧を印加することができることは勿論である。
上述したように、本発明の技術思想は前記望ましい実施形態によって具体的に記述されたが、上記実施形態はその説明のためのもので、本発明の範囲を制限するためのものではない。また、本発明の技術分野の通常の専門家であれば、本発明の技術思想の範囲内で多様な変形が可能であることを理解することができるであろう。
図１は、従来の技術による平板表示装置の概略的な平面図である。 図２は、図１のＩ−Ｉ’線に沿ったパッド部の断面図である。 図３は、薄膜トランジスターに印加されるバックバイアス電圧による電気的特性変化を現わすグラフである。 図４は、本発明の一態様による平板表示装置の概略的な平面図である。 図５は、図４のＩＩ−ＩＩ’線に沿った本発明の第１実施形態を示すパッド部の断面図である。 図６は、図４のＩＩ−ＩＩ’線に沿った本発明の第２実施形態を示すパッド部の断面図である。 図７は、本発明の他の態様による平板表示装置の概略的な平面図である。 図８は、図７のＩＩＩ−ＩＩＩ’線に沿った本発明の第３実施形態を示すパッド部の断面図である。 図９ａは、本発明による基板にバックバイアス電圧の印加による電気的特性変化を現わすグラフである。 図９ｂは、本発明による基板にバックバイアス電圧の印加による電気的特性変化を現わすグラフである 図１０は、本発明のさらに他の態様による平板表示装置の概略的な平面図である。 図１１は、図１０のＩＶ−ＩＶ’線に沿った本発明の第４実施形態を示すパッド部の断面図である。 図１２は、図１０のＩＶ−ＩＶ’線に沿った本発明の第５実施形態を示すパッド部の断面図である。 図１３は、図１０のＩＶ−ＩＶ’線に沿った本発明の第６実施形態を示すパッド部の断面図である。
符号の説明
４１、７１、１０１ 画像表示部、
４０、７０、１００ 導電性基板、
４２、７２、１０２ パッド部、
４５、７５、１０５ 端子、
４４、７４、１０４ 基板露出部、
４３、７３、１０３ 金属部材、
５４、６５、８５、１１４、１２４、１３５ 金属ピン、
４８ システム制御パネル、
４６、１０６ インタフェースパネル、
４７、９７ インタフェース端子。

Claims (16)

  1. 少なくとも一つのＰＭＯＳ型の薄膜トランジスターが具備された画像表示部と複数の端子が形成されたパッド部を含み、前記パッド部の領域において複数の絶縁層が積層されている導電性基板と、
    前記パッド部の領域において形成された前記絶縁層の少なくとも一領域をとり除いて前記導電性基板を露出させる基板露出部と、
    前記パッド部に電気的に連結されて前記基板露出部を通じて前記導電性基板に負（−）のバックバイアス電圧を印加するシステム制御パネルと、
    前記基板露出部と前記システム制御パネルとの間に形成され、前記バックバイアス電圧を前記導電性基板に伝達する金属部材と、を含むことを特徴とする平板表示装置。
  2. 少なくとも一つのＮＭＯＳ型の薄膜トランジスターが具備された画像表示部と複数の端子が形成されたパッド部を含み、前記パッド部の領域において複数の絶縁層が積層されている導電性基板と、
    前記パッド部の領域において形成された前記絶縁層の少なくとも一領域をとり除いて前記導電性基板を露出させる基板露出部と、
    前記パッド部に電気的に連結されて前記基板露出部を通じて前記導電性基板に正（＋）のバックバイアス電圧を印加するシステム制御パネルと、
    前記基板露出部と前記システム制御パネルとの間に形成され、前記バックバイアス電圧を前記導電性基板に伝達する金属部材と、を含むことを特徴とする平板表示装置。
  3. 前記システム制御パネルは、
    インタフェースパネルを通じて前記金属部材及び前記端子と連結されることを特徴とする請求項１または２に記載の平板表示装置。
  4. 前記システム制御パネルは、
    前記端子及び前記金属部材と相互に電気的に接続されるインタフェース端子と、
    前記導電性基板に提供されるバックバイアス電圧を調節する制御部をさらに含むことを特徴とする請求項１または２に記載の平板表示装置。
  5. 前記金属部材は、前記端子と同じ高さで形成される金属ピンであることを特徴とする請求項３に記載の平板表示装置。
  6. 前記導電性基板に−０．１Ｖないし−２０Ｖ範囲の負（−）のバックバイアス電圧を印加することを特徴とする請求項１に記載の平板表示装置。
  7. 前記導電性基板に０．１Ｖないし２０Ｖ範囲の正（＋）のバックバイアス電圧を印加することを特徴とする請求項２に記載の平板表示装置。
  8. 前記端子及び金属部材が形成されたパッド部と前記インタフェースパネルとが導電性ペーストで圧着連結されていることを特徴とする請求項４に記載の平板表示装置。
  9. 前記基板露出部は、前記導電性基板上に形成された前記複数の絶縁層を前記少なくとも一領域においてすべてとり除くことで形成されることを特徴とする請求項１または２に記載の平板表示装置。
  10. 前記絶縁層は、湿式エッチング、乾式エッチング及び活性イオンエッチング（ＲＩＥ）からなる群から選ばれる一つを利用して除去されることを特徴とする請求項９に記載の平板表示装置。
  11. 前記金属部材は、蒸着またはコーティングのいずれか一つの方法を利用して前記基板露出部に金属材を積層し、積層された前記金属材をパターニングして形成されることを特徴とする請求項１または２に記載の平板表示装置。
  12. 前記導電性基板は、ステンレススチール、チタン、モリブデン、鉄及びコバルトからなる群から選ばれる一つを利用することを特徴とする請求項１または２に記載の平板表示装置。
  13. 少なくとも一つのＰＭＯＳ型の薄膜トランジスターが具備された画像表示部と複数の端子が形成されたパッド部を含み、前記パッド部の領域において複数の絶縁層が積層されている導電性基板と、
    前記パッド部の領域において形成された前記絶縁層をとり除いて前記導電性基板の少なくとも一領域を露出させて形成された基板露出部と、
    前記パッド部と電気的に接続されるシステム制御パネルと、を含む平板表示装置の駆動方法において、
    前記基板露出部と連結された前記システム制御パネルを通じて前記導電性基板に負（−）のバックバイアス電圧を印加する段階を含むことを特徴とする平板表示装置の駆動方法。
  14. 少なくとも一つのＮＭＯＳ型の薄膜トランジスターが具備された画像表示部と複数の端子が形成されたパッド部を含み、前記パッド部の領域において複数の絶縁層が積層されている導電性基板と、
    前記パッド部の領域において形成された前記絶縁層をとり除いて前記導電性基板の少なくとも一領域を露出させて形成された基板露出部と、
    前記パッド部と電気的に接続されるシステム制御パネルと、を含む平板表示装置の駆動方法において、
    前記基板露出部と連結された前記システム制御パネルを通じて前記導電性基板に正（＋）のバックバイアス電圧を印加する段階を含むことを特徴とする平板表示装置の駆動方法。
  15. 前記導電性基板に−０．１Ｖないし−２０Ｖ範囲の負（−）のバックバイアス電圧を印加することを特徴とする請求項１３に記載の平板表示装置の駆動方法。
  16. 前記導電性基板に０．１Ｖないし２０Ｖ範囲の正（＋）のバックバイアス電圧を印加することを特徴とする請求項１４に記載の平板表示装置の駆動方法。
JP2006167512A 2005-06-29 2006-06-16 平板表示装置及びその駆動方法 Active JP4350106B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050057156A KR100646970B1 (ko) 2005-06-29 2005-06-29 평판표시장치
KR1020050064267A KR100836467B1 (ko) 2005-07-15 2005-07-15 평판표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
JP2007011332A JP2007011332A (ja) 2007-01-18
JP4350106B2 true JP4350106B2 (ja) 2009-10-21

Family

ID=36803465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006167512A Active JP4350106B2 (ja) 2005-06-29 2006-06-16 平板表示装置及びその駆動方法

Country Status (3)

Country Link
US (1) US7995023B2 (ja)
EP (1) EP1739752A1 (ja)
JP (1) JP4350106B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101949503B1 (ko) * 2012-04-18 2019-02-18 에스케이하이닉스 주식회사 적층형 반도체 장치, 그 제조 방법 및 테스트 방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0692413B2 (ja) 1985-09-24 1994-11-16 三共株式会社 １３−置換ミルベマイシン類の製造法
EP0544069B1 (en) 1991-11-26 1997-11-12 Casio Computer Company Limited Thin-film transistor panel and method of manufacturing the same
US5907382A (en) * 1994-12-20 1999-05-25 Kabushiki Kaisha Toshiba Transparent conductive substrate and display apparatus
JPH08263021A (ja) 1995-03-23 1996-10-11 Sony Corp 液晶表示装置
JPH09269482A (ja) 1996-03-29 1997-10-14 Victor Co Of Japan Ltd アクティブマトリックス液晶表示装置
JP3831028B2 (ja) 1996-12-03 2006-10-11 シチズン時計株式会社 液晶表示装置
EP0874404B1 (en) * 1997-04-21 2004-06-30 Canon Kabushiki Kaisha Solar cell module and method for manufacturing the same
US6215244B1 (en) * 1997-06-16 2001-04-10 Canon Kabushiki Kaisha Stacked organic light emitting device with specific electrode arrangement
JP3980167B2 (ja) * 1998-04-07 2007-09-26 株式会社日立製作所 Ｔｆｔ電極基板
JP2000196102A (ja) 1998-10-20 2000-07-14 Citizen Watch Co Ltd 半導体装置およびその製造方法
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
JP3567142B2 (ja) * 2000-05-25 2004-09-22 シャープ株式会社 金属配線およびそれを用いたアクティブマトリクス基板
KR100387122B1 (ko) * 2000-09-15 2003-06-12 피티플러스(주) 백 바이어스 효과를 갖는 다결정 실리콘 박막 트랜지스터의 제조 방법
KR100737896B1 (ko) * 2001-02-07 2007-07-10 삼성전자주식회사 어레이 기판과, 액정표시장치 및 그 제조방법
TW574753B (en) 2001-04-13 2004-02-01 Sony Corp Manufacturing method of thin film apparatus and semiconductor device
JP2003066867A (ja) 2001-08-24 2003-03-05 Sony Corp 表示装置、有機電界発光素子の駆動回路および表示装置の製造方法
KR20030018667A (ko) * 2001-08-30 2003-03-06 엘지.필립스 엘시디 주식회사 액정 표시소자의 데이터 배선 형성방법
JP2003280034A (ja) 2002-03-20 2003-10-02 Sharp Corp Ｔｆｔ基板およびそれを用いる液晶表示装置
JP4027149B2 (ja) * 2002-04-30 2007-12-26 三洋電機株式会社 エレクトロルミネッセンス表示装置
US6642092B1 (en) * 2002-07-11 2003-11-04 Sharp Laboratories Of America, Inc. Thin-film transistors formed on a metal foil substrate
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
US7436050B2 (en) * 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
CN1316632C (zh) 2003-03-18 2007-05-16 统宝光电股份有限公司 具有基体接触的薄膜晶体管组件
US20040198129A1 (en) * 2003-04-03 2004-10-07 Shu-Wen Chang Manufacturing method for increasing readable contrast of organic light emitting diode
JP2004309359A (ja) 2003-04-08 2004-11-04 System Keisoku:Kk 可撓性配線のための圧着式接続装置および検査装置
JP3585912B2 (ja) 2003-05-14 2004-11-10 株式会社東芝 半導体装置
KR100988084B1 (ko) 2003-06-07 2010-10-18 삼성전자주식회사 박막 트랜지스터 제조방법
JP3675456B2 (ja) * 2003-06-19 2005-07-27 セイコーエプソン株式会社 半導体装置及び表示装置
JP4182022B2 (ja) * 2004-04-01 2008-11-19 キヤノン株式会社 表示装置用パネル及び表示装置

Also Published As

Publication number Publication date
JP2007011332A (ja) 2007-01-18
US20070001928A1 (en) 2007-01-04
EP1739752A1 (en) 2007-01-03
US7995023B2 (en) 2011-08-09

Similar Documents

Publication Publication Date Title
US9685469B2 (en) Display with semiconducting oxide and polysilicon transistors
CN100505221C (zh) 液晶显示器的半导体结构及其制作方法
CN1873989B (zh) 薄膜晶体管以及制造薄膜晶体管基板的方法
CN102110693B (zh) 薄膜晶体管阵列面板
US7973317B2 (en) Array substrate for liquid crystal display and method for fabricating the same
US7727823B2 (en) Flat panel display and method for driving the same
CN104009043B (zh) 像素结构及其制作方法
JP2009049244A (ja) 液晶表示装置
CN112216705A (zh) 薄膜晶体管衬底
CN112331679A (zh) 阵列基板及其制作方法、显示面板和显示装置
CN101158762B (zh) 用以显示影像的系统
JP5241966B2 (ja) 半導体装置、ｔｆｔ基板、ならびに半導体装置およびｔｆｔ基板の製造方法
US20060061701A1 (en) Pixel of a liquid crystal panel, method of fabricating the same and driving method thereof
JP4350106B2 (ja) 平板表示装置及びその駆動方法
KR100646970B1 (ko) 평판표시장치
KR100836467B1 (ko) 평판표시장치 및 그 구동방법
KR101675115B1 (ko) 산화물 박막 트랜지스터 및 그 제조 방법
CN106997903A (zh) 薄膜晶体管及其制作方法
US20050146666A1 (en) Liquid crystal display device
KR101842439B1 (ko) 반도체 소자
CN110728919B (zh) 透明显示面板及其制作方法、显示装置
JP2009252887A (ja) 薄膜トランジスタ及びその製造方法
JP2008251817A (ja) 半導体装置
JP2008251818A (ja) 半導体装置
JP2008277491A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090721

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4350106

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250