JP3727838B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP3727838B2 JP3727838B2 JP2000295234A JP2000295234A JP3727838B2 JP 3727838 B2 JP3727838 B2 JP 3727838B2 JP 2000295234 A JP2000295234 A JP 2000295234A JP 2000295234 A JP2000295234 A JP 2000295234A JP 3727838 B2 JP3727838 B2 JP 3727838B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- supplied
- signal
- clock signal
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば携帯端末等のバッテリーにより駆動される電子機器に適用される半導体集積回路に関する。
【０００２】
【従来の技術】
プロセスの微細化及び電源電圧の低下に伴って、トランジスタの閾値電圧が低下されている。このように、閾値電圧を低下することにより、トランジスタを高速動作させることができる反面、スタンバイ時におけるトランジスタのリーク電流の増大が大きな問題となっている。
【０００３】
特に、携帯端末等のバッテリーにより駆動される電子機器に搭載されるＬＳＩでは、待ち受け時間を多く取る必要があるため、スタンバイ電流を削減することが重要となる。このスタンバイ電流を削減するため、従来ＭＴ（Multi Threshold）−ＣＭＯＳ回路を採用したり、スタンバイ時にＬＳＩの電源をオフとして停止中の電流を削減するという手段が採用されている。
【０００４】
図１３は、上記ＭＴ−ＣＭＯＳ回路の一例を示している。このＭＴ−ＣＭＯＳ回路は、低閾値電圧回路ブロック１と、ＰチャネルＭＯＳトランジスタＱ１、ＮチャネルＭＯＳトランジスタＱ２とにより構成されている。低閾値電圧回路ブロック１は、仮想電源線ＶＤＤ１と仮想接地線ＶＳＳ１との相互間に接続された閾値電圧の低い複数のトランジスタにより構成されている。すなわち、この低閾値電圧回路ブロック１は、図示せぬ複数の論理回路からなるセルを含んでいる。前記トランジスタＱ１は仮想電源線ＶＤＤ１と電源線ＶＤＤの相互間に接続され、前記トランジスタＱ２は仮想接地線ＶＳＳ１と接地線ＶＳＳの相互間に接続されている。これらトランジスタＱ２、Ｑ１は制御信号Ｅによりそれぞれ制御される。
【０００５】
アクティブ時（動作時）、制御信号Ｅが活性化されると、トランジスタＱ１、Ｑ２がオンする。このため、これらトランジスタＱ１、Ｑ２を介して低閾値電圧回路ブロック１に電源電圧が供給される。低閾値電圧回路ブロック１は閾値電圧の低いトランジスタにより構成されているため高速に動作する。
【０００６】
また、スタンバイ時、制御信号Ｅが非活性とされると、トランジスタＱ１、Ｑ２がオフする。このため、電源線ＶＤＤから接地線ＶＳＳに至るパスが遮断され、リーク電流の発生が防止される。
【０００７】
図１３に示すＭＴ−ＣＭＯＳ回路は、トランジスタＱ１、Ｑ２により低閾値電圧回路ブロック１全体に対する電源の供給を制御している。これに対して、論理回路中の一部のセルのみを閾値電圧の低いトランジスタにより構成することが考えられている。
【０００８】
図１４は、ゲート回路２内の例えばクリティカルパスを構成する斜線で示す論理回路と、ゲート回路２前後のフリップフロップ回路（いずれも斜線で示す）のみを閾値電圧の低いトランジスタにより構成した例を示している。このような構成とすることにより、低閾値電圧のトランジスタの数を削減することができるため、スタンバイ時のリーク電流を低減することができるとともに、高速動作が可能となる。
【０００９】
【発明が解決しようとする課題】
ところで、リーク電流は半導体チップあるいはゲート回路が停止しているときのみだけではなく、動作中においても流れている。近時、半導体集積回路の低消費電力化が進み、この動作中におけるリーク電流が本来の動作消費電流と比べて無視できない程に大きな割合を占めるようになってきている。
【００１０】
しかし、上記図１３、図１４に示す回路は、アクティブ時に低閾値電圧のトランジスタを介してリーク電流が流れる。アクティブ時のリーク電流を削減する手段としては、トランジスタの閾値電圧を高める以外に方法がない。しかし、閾値電圧を高く設定した場合、回路の動作速度が低下するため得策ではない。
【００１１】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、回路が動作している場合においても、リーク電流を削減することができ、消費電流を大幅に削減することが可能な半導体集積回路を提供しようとするものである。
【００１２】
【課題を解決するための手段】
本発明は、回路が停止しているときにリーク電流を削減する手法を、動作している回路に適用することにより、動作時のリーク電流を削減することを可能としている。
【００１３】
本発明の半導体集積回路の第１の態様は、閾値電圧の低い複数の第１のトランジスタによって構成され、入力端に入力信号が供給される第１の論理回路と、前記第１の論理回路の電源端子と電源線の相互間に接続され、ゲートに制御信号が供給される前記第１のトランジスタより閾値電圧の高い第２のトランジスタとを有し、前記制御信号により電源が供給された動作状態と、電源が遮断されたリーク低減状態とが切替えられる組合せ回路と、前記制御信号とクロック信号が入力端に供給され、前記制御信号と前記クロック信号が共に第１の論理レベルのとき、前記クロック信号が第１の論理レベル間出力信号を出力する第２の論理回路と、データ入力端が前記組合せ回路の出力端に接続され、クロック信号入力端が前記第２の論理回路の出力端に接続され、前記第２の論理回路から前記出力信号が供給されたとき、前記組合せ回路の出力信号を取り込むフリップフロップ回路とを具備している。
【００１５】
本発明の半導体集積回路の第２の態様は、第１の制御信号とクロック信号が入力端に供給され、前記第１の制御信号と前記クロック信号が共に第１の論理レベルのとき、前記クロック信号が第１の論理レベル間出力信号を出力する第１の論理回路と、データ入力端に入力信号が供給され、クロック信号入力端に前記第１の論理回路の出力信号が供給されるフリップフロップ回路と、閾値電圧の低い複数の第１のトランジスタによって構成され、入力端に前記フリップフロップ回路の出力信号が供給される第２の論理回路と、前記第２の論理回路の電源端子と電源線の相互間に接続され、閾値電圧が前記第１のトランジスタより高い第２のトランジスタとを有し、前記フリップフロップ回路が第１の論理回路の出力信号により前記入力信号を取り込むとき、前記第２のトランジスタのゲートに前記クロック信号の１サイクルの周期を有する第２の制御信号が供給され電源が供給された動作状態となる組合せ回路とを具備している。
【００１８】
本発明の半導体集積回路の第３の態様は、第１の制御信号とクロック信号が入力端に供給され、前記第１の制御信号と前記クロック信号が共に第１の論理レベルのとき、出力信号を出力する第１の論理回路と、データ入力端に第１の入力信号が供給され、クロック信号入力端に前記第１の論理回路の出力信号が供給される第１のフリップフロップ回路と、第２の制御信号と前記クロック信号が入力端に供給され、前記第２の制御信号と前記クロック信号が共に第１の論理レベルのとき、出力信号を出力する第２の論理回路と、データ入力端に第２の入力信号が供給され、クロック信号入力端に前記第２の論理回路の出力信号が供給される第２のフリップフロップ回路と、前記第１、第２の制御信号のいずれかとクロック信号が供給され、前記クロック信号の１サイクルの間第３の制御信号を出力する第３の論理回路と、閾値電圧の低い第１導電型の第１のトランジスタ及び第２導電型の第２のトランジスタによって構成され、第１、第２の入力端に前記第１、第２のフリップフロップ回路の出力信号が供給される第４の論理回路と、前記第４の論理回路の第１の電源端子と第１の電源線の相互間にそれぞれ接続され、ゲートに前記第３の制御信号が供給される閾値電圧の高い第１導電型の第３のトランジスタと、前記第４の論理回路の第２の電源端子と第２の電源線の相互間にそれぞれ接続され、ゲートに前記第３の制御信号の反転信号が供給される閾値電圧の高い第２導電型の第４のトランジスタとを有し、前記第３の制御信号により電源が供給された動作状態と、電源が遮断されたリーク低減状態とが切替えられる組合せ回路とを具備している。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２１】
（第１の実施形態）
図１は、本発明の第１の実施形態を示すものであり、半導体集積回路内のゲート回路の一部を示している。図１において、低リーク組合せ回路１１、１２は、閾値電圧が低いトランジスタにより構成された論理回路である。この論理回路に対する電源の供給は制御信号ＥＮ１、ＥＮ２により制御される。低リーク組合せ回路１１の入力端にはデータＤＴ１、ＤＴ２が供給される。これら低リーク組合せ回路１１、１２の出力端には、フリップフロップ回路１３、１４の入力端Ｄが接続されている。前記フリップフロップ回路１３の出力端Ｑから出力される信号は、データＤＴ３とともに、前記低リーク組合せ回路１２の入力端に供給される。
【００２２】
また、アンド回路１５の入力端にはクロック信号ＣＬＫと制御信号ＥＮ１が供給されている。このアンド回路１５の出力信号は、前記フリップフロップ回路１３のクロック信号入力端ＣＫに供給されている。さらに、アンド回路１６の入力端にはクロック信号ＣＬＫと制御信号ＥＮ２が供給されている。このアンド回路１６の出力信号は、前記フリップフロップ回路１４のクロック信号入力端ＣＫに供給されている。
【００２３】
前記制御信号ＥＮ１、ＥＮ２は、図示せぬ制御回路、又は図示せぬ別の組合せ回路により発生される。
【００２４】
図３は、前記低リーク組合せ回路１１の一例を示し、図４は図３を具体的に示す回路図を示している。図３、図４において、低リーク組合せ回路１１は、例えばナンド回路１１ａを用いて構成されている。このナンド回路１１ａは閾値電圧の低いトランジスタにより構成されている。
【００２５】
ナンド回路１１ａと電源線ＶＤＤの相互間には、閾値電圧の高いＰチャネルＭＯＳトランジスタ１１ｂが接続されている。このトランジスタ１１ｂのゲートにはインバータ回路１１ｃを介して制御信号ＥＮ１が供給されている。また、ナンド回路１１ａと接地線ＶＳＳの相互間には、閾値電圧の高いＮチャネルＭＯＳトランジスタ１１ｄが接続されている。このトランジスタ１１ｄのゲートには制御信号ＥＮ１が供給されている。したがって、制御信号ＥＮ１がローレベルの場合、トランジスタ１１ｂ、１１ｄがともにオフしているため、ナンド回路１１ａには電源が供給されない。また、制御信号ＥＮ１がハイレベルの場合、トランジスタ１１ｂ、１１ｄがともにオンするため、ナンド回路１１ａに電源が供給される。
【００２６】
低リーク組合せ回路１１はナンド回路１１ａに限定されるものではなく、他の論理回路を用いてもよい。また、低リーク組合せ回路１２は、低リーク組合せ回路１１と同様の構成、あるいは他の論理回路により構成される。
【００２７】
上記構成において、図２を参照して図１の動作について説明する。
【００２８】
図２に示すように、制御信号ＥＮ１、ＥＮ２がともにローレベルの場合、低リーク組合せ回路１１、１２には電源が供給されない。このため、低リーク組合せ回路１１、１２はオフし、リーク電流が発生しない。
【００２９】
この状態において、例えばフリップフロップ回路１３にデータを取り込むため、制御信号ＥＮ１がハイレベルとされると、この制御信号ＥＮ１により低リーク組合せ回路１１がアクティブとされる。このため、低リーク組合せ回路１１にデータＤＴ１、ＤＴ２が供給される。制御信号ＥＮ１は、例えばクロック信号ＣＬＫの１サイクルと同一のパルス幅を有し、クロック信号ＣＬＫの立ち上がりより若干速く立ち上がる。このため、クロック信号ＣＬＫ及び制御信号ＥＮ１が供給されるアンド回路１５の出力信号ＣＫ１は、制御信号ＥＮ１の立ち上がった後、クロック信号ＣＬＫが立ち上がった時点でハイレベルとなる。
【００３０】
フリップフロップ回路１３はアンド回路１５の出力信号ＣＫ１に応じて、低リーク組合せ回路１１の出力信号を取り込む。低リーク組合せ回路１１の出力信号は、制御信号ＥＮ１が立ち上がった後、クロック信号ＣＬＫが立ち上がるまでの期間Ｔ１内に確定している。したがって、フリップフロップ回路１３は、低リーク組合せ回路１１の出力信号を確実に保持することができる。
【００３１】
低リーク組合せ回路１２も、制御信号ＥＮ２とクロック信号ＣＬＫに応じて、低リーク組合せ回路１１と同様に動作する。
【００３２】
尚、第１の実施形態の場合、低リーク組合せ回路１１、１２は、フリップフロップ回路１３、１４がデータを取り込む際アクティブとされ、出力データが確定した後にフリップフロップ回路１３、１４がデータを取り込むように構成されている。このため、低リーク組合せ回路１１、１２は、動作が停止されたリーク低減状態において、出力データが不定でも問題ない。
【００３３】
上記第１の実施形態によれば、低リーク組合せ回路１１、１２を低閾値電圧のトランジスタにより構成された論理回路と、この論理回路の制御信号に応じてオン、オフされるトランジスタ１１ｂ、１１ｄにより構成し、各低リーク組合せ回路１１、１２の出力端に接続されたフリップフロップ回路１３、１４がデータを取り込む時、低リーク組合せ回路１１、１２をアクティブとしている。したがって、低リーク組合せ回路１１、１２はデータを出力する時だけ電源が供給され、その他の時は電源が供給されていないため、リーク電流を削減することができる。
【００３４】
しかも、低リーク組合せ回路は、低閾値電圧のトランジスタにより構成されているため、高速動作が可能である。
【００３５】
（第２の実施形態）
図５は、本発明の第２の実施形態を示している。第１の実施形態は、低リーク組合せ回路の出力端に設けられたフリップフロップ回路がデータを取り込む時、低リーク組合せ回路をアクティブとした。これに対して、第２の実施形態は、低リーク組合せ回路の入力端に設けられたフリップフロップ回路がデータを取り込む時、低リーク組合せ回路をアクティブとすることを特徴としている。
【００３６】
図５において、フリップフロップ回路２１の入力端ＤにはデータＤＴ１が供給される。このフリップフロップ回路２１の出力端Ｑから出力されるデータＤＴ１と他のデータＤＴ２は低リーク組合せ回路２２に供給される。クロック信号ＣＬＫと制御信号ＥＮ１はアンド回路２３の入力端に供給され、このアンド回路２３の出力信号ＣＫは前記フリップフロップ回路２１のクロック信号入力端ＣＫに供給される。
【００３７】
また、前記制御信号ＥＮ１はフリップフロップ回路２４の入力端Ｄに供給され、クロック信号ＣＬＫはフリップフロップ回路２４のクロック信号入力端ＣＫに供給される。このフリップフロップ回路２４の出力端Ｄから出力される制御信号ＭＴＥは前記低リーク組合せ回路２２に供給される。
【００３８】
この低リーク組合せ回路２２の出力信号は、フリップフロップ回路２５の入力端Ｄに供給される。クロック信号ＣＬＫと制御信号ＥＮ２はアンド回路２６の入力端に供給され、このアンド回路２６の出力信号はフリップフロップ回路２５のクロック信号入力端ＣＫに供給される。
【００３９】
上記低リーク組合せ回路２２は、後述するように、電源が供給されていないリーク低減状態において、直前の動作時の出力データを保持する機能を有している。
【００４０】
上記構成において、図６を参照して図５に示す回路の動作について説明する。
【００４１】
アンド回路２３は、制御信号ＥＮ１がハイレベルとされた状態において、クロック信号ＣＬＫに同期した制御信号ＣＫを発生する。この制御信号ＣＫに応じてフリップフロップ回路２１はデータＤＴ１を保持する。
【００４２】
また、フリップフロップ回路２４は、クロック信号ＣＬＫに応じて制御信号ＥＮ１を１サイクル保持する。低リーク組合せ回路２２は、フリップフロップ回路２４から出力される制御信号ＭＴＥに応じてアクティブとされ、フリップフロップ回路２１の出力端Ｄから供給されるデータＤＴ１と、図示せぬ他の回路から供給されるデータＤＴ２を受け、出力信号を出力する。
【００４３】
低リーク組合せ回路２２は、フリップフロップ回路２４から供給される制御信号ＭＴＥに応じて、クロック信号ＣＬＫの１サイクルの間のみアクティブとされ、電源が切れる。このため、確定したデータを保持する必要がある。この低リーク組合せ回路２２に保持されたデータは、制御信号ＥＮ２がハイレベルとされ、アンド回路２６を介してフリップフロップ回路２５が動作されると、フリップフロップ回路２５に保持される。
【００４４】
図７は、低リーク組合せ回路２２の一例を示している。図７において、図３、図４と同一部分には同一符号を付し異なる部分についてのみ説明する。
【００４５】
この低リーク組合せ回路２２は、例えばナンド回路１１ａの出力端にデータ保持回路３１が接続されている。このデータ保持回路３１は、ナンド回路１１ａの出力端に接続されたインバータ回路３１ａと、このインバータ回路３１ａの出力端とナンド回路１１ａの出力端との間に接続されたクロックド・インバータ回路３１ｂとにより構成されている。このクロックド・インバータ回路３１ｂは制御信号／ＭＴＥにより制御される。
【００４６】
制御信号ＭＴＥに応じてトランジスタ１１ｂ、１１ｄがオンとされ、低リーク組合せ回路２２がアクティブとされた時、前記クロックド・インバータ回路３１ｂは、ナンド回路１１ａの出力データを保持しない。一方、トランジスタ１１ｂ、１１ｄがオフされると、直前のナンド回路１１ａの出力データを保持する。
【００４７】
図８は、低リーク組合せ回路２２の他の例を示している。図８において、図３、図４と同一部分には同一符号を付し異なる部分についてのみ説明する。
【００４８】
この低リーク組合せ回路２２は、図７に示すデータ保持回路２２に代えてバイパス回路３２を有している。このバイパス回路３２は、ナンド回路１１ａと同一の構成とされ、ナンド回路１１ａに並列に接続されている。このバイパス回路３２は電源線ＶＤＤと接地線ＶＳＳとの相互間に直接接続されている。ナンド回路１１ａが閾値電圧の低いトランジスタにより構成されているのに対して、このバイパス回路３２は、閾値電圧の高いトランジスタにより構成されている。
【００４９】
ナンド回路１１ａは、トランジスタ１１ｂ、１１ｄがオンの時、アクティブとされるのに対して、バイパス回路３２は常にアクティブとされている。このため、トランジスタ１１ｂ、１１ｄがオンの時、ナンド回路１１ａとバイパス回路３２はいずれも同じ論理の信号を出力する。
【００５０】
一方、トランジスタ１１ｂ、１１ｄがオフの時、ナンド回路１１ａは動作しないが、バイパス回路３２は半導体チップあるいはゲート回路がアクティブとされている時、常時電源が供給されているため継続して動作する。したがって、バイパス回路３２により直前の出力データが継続して出力される。
【００５１】
上記第２の実施形態によれば、低リーク組合せ回路２２の前段に設けられたフリップフロップ回路２１のデータが更新される１サイクルの期間だけ、制御信号ＭＴＥがハイレベルとなり、低リーク組合せ回路２２をアクティブとしている。このため、低リーク組合せ回路２２は、クロック信号ＣＬＫの１サイクルの期間だけ電流が供給され、アクティブとされる。したがって、半導体チップあるいはゲート回路がアクティブの状態においても、低リーク組合せ回路２２はアクティブ期間が短いため、消費電流を低減することができる。
【００５２】
また、低リーク組合せ回路２２は、データ保持機能を有している。このため、低リーク組合せ回路２２の後段に設けられたフリップフロップ回路２５は、任意のタイミングにより供給される制御信号ＥＮ２により、低リーク組合せ回路２２のデータを受けることができる。
【００５３】
（第３の実施形態）
図９は、本発明の第３の実施形態を示すものである。図９に示す回路は図５に示す回路を変形したものである。したがって、図５と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００５４】
図９において、データＤＴ２はフリップフロップ回路２７の入力端Ｄに供給される。制御信号ＥＮ３は、クロック信号ＣＬＫとともにアンド回路２８に供給される。このアンド回路２８の出力信号ＣＫ２は、フリップフロップ回路２７のクロック信号入力端ＣＫに供給される。このフリップフロップ回路２７の出力端Ｑから供給されるデータＤＴ２は低リーク組合せ回路２２に供給される。
【００５５】
また、前記制御信号ＥＮ１、ＥＮ３はオア回路２９を介して前記フリップフロップ回路２４の入力端Ｄに供給される。
【００５６】
上記構成において動作について説明する。図９に示す回路の場合、フリップフロップ回路２１、２７は制御信号ＥＮ１、ＥＮ３に応じて、データＤＴ１、ＤＴ２をそれぞれ保持する。フリップフロップ回路２４は、制御信号ＥＮ１、ＥＮ３のいずれかがハイレベルとされると、オア回路２９の出力信号に応じてクロック信号ＣＬＫの１サイクルに対応して制御信号ＭＴＥを発生する。このため、低リーク組合せ回路２２は制御信号ＭＴＥに応じてクロック信号ＣＬＫの１サイクルの間アクティブとされ、フリップフロップ回路２１、２７から出力されるデータＤＴ１、ＤＴ２を受ける。この低リーク組合せ回路２２は、アクティブ期間が終了すると、直前のデータを保持し停止する。
【００５７】
上記第３の実施形態によっても、第２の実施形態と同様の効果を得ることができる。
【００５８】
尚、第３の実施形態の場合、低リーク組合せ回路２２の後段に複数系統のクロック信号を持つ場合も同様の制御方法により、実現することが可能である。
【００５９】
（第４の実施形態）
図１０は、本発明の第４の実施形態を示すものである。図１０に示す回路は、図１に示す回路を変形したものであり、図１と同一部分には同一符号を付し異なる部分についてのみ説明する。
【００６０】
上記第１乃至第３の実施形態は、半導体チップあるいはゲート回路が動作時におけるリーク電流の低減について説明してきた。第４の実施形態は、半導体チップあるいはゲート回路が動作時のみならずスタンバイ時におけるリーク電流の低減を可能としている。
【００６１】
図１０において、アンド回路４１には制御信号ＥＮ１と、スタンバイを示すスタンバイ信号／ＳＴＢＹが供給されている。このアンド回路４１の出力端から出力される制御信号ＥＮ１Ｓは、低リーク組合せ回路１１に供給されている。また、アンド回路４２には制御信号ＥＮ２と、スタンバイ信号／ＳＴＢＹが供給されている。このアンド回路４２の出力端から出力される制御信号ＥＮ２Ｓは、低リーク組合せ回路１２に供給されている。このスタンバイ信号／ＳＴＢＹは、例えば半導体チップあるいはゲート回路をスタンバイ状態に設定する信号である。
【００６２】
上記構成において、動作について説明する。動作時において、スタンバイ信号／ＳＴＢＹは、ハイレベルとされている。このため、図１０に示す回路は、制御信号ＥＮ１、ＥＮ２に応じて、図１に示す回路と同様に動作する。
【００６３】
これに対して、スタンバイ信号／ＳＴＢＹがローレベルとされ、スタンバイ状態とされると、アンド回路４１、４２から出力される制御信号ＥＮ１Ｓ、ＥＮ２Ｓはローレベルとされる。このため、低リーク組合せ回路１１、１２は、強制的に非動作状態とされ、低リーク状態に設定される。
【００６４】
上記第４の実施形態によれば、スタンバイ信号／ＳＴＢＹにより、低リーク組合せ回路１１、１２を非動作状態に設定している。したがって、動作時のみならずスタンバイ時においても、リーク電流を低減することが可能である。
【００６５】
尚、上記第１乃至第４の実施形態は、本発明を図１１に示す一般的なゲーテッド・クロック方式の回路に適用した場合について説明した。すなわち、図１１に示すように、フリップフロップ回路５１に対するクロック信号の入力を制御する制御信号により、低リーク組合せ回路５２を制御したが、これに限定されるものではない。
【００６６】
例えば図１２に示すフィードバック方式のデータ転送回路に本発明を適用することも可能である。この場合、例えば組合せ回路６１とフリップフロップ回路６２の相互間に設けられたマルチプレクサ（ＭＵＸ）６３に供給される制御信号を低リーク組合せ回路６４に供給し、マルチプレクサ（ＭＵＸ）６３の動作に連動して低リーク組合せ回路６４を制御すればよい。
【００６７】
また、本発明は、第１の実施形態と第２、第３の実施形態とを組み合わせて実施することも可能である。さらに、第４の実施形態を第１乃至第３の実施形態に組み合わせて実施することも可能である。
【００６８】
その他、本発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。
【００６９】
【発明の効果】
以上、詳述したように本発明によれば、回路が動作している場合においても、リーク電流を削減することができ、消費電流を大幅に削減することが可能であり、しかも高速動作が可能な半導体集積回路を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す構成図。
【図２】図１の動作を示すタイミングチャート。
【図３】図１に示す低リーク組合せ回路の一例を示す回路構成図。
【図４】図３に示す回路構成図を具体的に示す回路図。
【図５】本発明の第２の実施形態を示す構成図。
【図６】図２の動作を示すタイミングチャート。
【図７】図５に示す低リーク組合せ回路の一例を示す回路構成図。
【図８】図５に示す低リーク組合せ回路の他の例を示す回路構成図。
【図９】本発明の第３の実施形態を示す構成図。
【図１０】本発明の第４の実施形態を示す構成図。
【図１１】ゲーテッド・クロック方式を示す構成図。
【図１２】フィードバック方式のデータ転送回路を示す構成図。
【図１３】ＭＴ−ＣＭＯＳ回路の一例を示す回路図。
【図１４】ゲート回路中の一部の論理回路を低閾値電圧のトランジスタにより構成従来の回路図。
【符号の説明】
１１、１２、２２…低リーク組合せ回路、
１３、１４…フリップフロップ回路、
１５、１６…アンド回路、
１１ｂ、１１ｄ…閾値電圧の高いトランジスタ、
２１、２４、２５、２７…フリップフロップ回路、
２３、２６、２８、４１、４２…アンド回路、
３１…データ保持回路、
３２…バイパス回路、
ＣＬＫ…クロック信号、
ＥＮ１、ＥＮ２、ＥＮ３…制御信号、
／ＳＴＢＹ…スタンバイ信号。
【発明の属する技術分野】
本発明は、例えば携帯端末等のバッテリーにより駆動される電子機器に適用される半導体集積回路に関する。
【０００２】
【従来の技術】
プロセスの微細化及び電源電圧の低下に伴って、トランジスタの閾値電圧が低下されている。このように、閾値電圧を低下することにより、トランジスタを高速動作させることができる反面、スタンバイ時におけるトランジスタのリーク電流の増大が大きな問題となっている。
【０００３】
特に、携帯端末等のバッテリーにより駆動される電子機器に搭載されるＬＳＩでは、待ち受け時間を多く取る必要があるため、スタンバイ電流を削減することが重要となる。このスタンバイ電流を削減するため、従来ＭＴ（Multi Threshold）−ＣＭＯＳ回路を採用したり、スタンバイ時にＬＳＩの電源をオフとして停止中の電流を削減するという手段が採用されている。
【０００４】
図１３は、上記ＭＴ−ＣＭＯＳ回路の一例を示している。このＭＴ−ＣＭＯＳ回路は、低閾値電圧回路ブロック１と、ＰチャネルＭＯＳトランジスタＱ１、ＮチャネルＭＯＳトランジスタＱ２とにより構成されている。低閾値電圧回路ブロック１は、仮想電源線ＶＤＤ１と仮想接地線ＶＳＳ１との相互間に接続された閾値電圧の低い複数のトランジスタにより構成されている。すなわち、この低閾値電圧回路ブロック１は、図示せぬ複数の論理回路からなるセルを含んでいる。前記トランジスタＱ１は仮想電源線ＶＤＤ１と電源線ＶＤＤの相互間に接続され、前記トランジスタＱ２は仮想接地線ＶＳＳ１と接地線ＶＳＳの相互間に接続されている。これらトランジスタＱ２、Ｑ１は制御信号Ｅによりそれぞれ制御される。
【０００５】
アクティブ時（動作時）、制御信号Ｅが活性化されると、トランジスタＱ１、Ｑ２がオンする。このため、これらトランジスタＱ１、Ｑ２を介して低閾値電圧回路ブロック１に電源電圧が供給される。低閾値電圧回路ブロック１は閾値電圧の低いトランジスタにより構成されているため高速に動作する。
【０００６】
また、スタンバイ時、制御信号Ｅが非活性とされると、トランジスタＱ１、Ｑ２がオフする。このため、電源線ＶＤＤから接地線ＶＳＳに至るパスが遮断され、リーク電流の発生が防止される。
【０００７】
図１３に示すＭＴ−ＣＭＯＳ回路は、トランジスタＱ１、Ｑ２により低閾値電圧回路ブロック１全体に対する電源の供給を制御している。これに対して、論理回路中の一部のセルのみを閾値電圧の低いトランジスタにより構成することが考えられている。
【０００８】
図１４は、ゲート回路２内の例えばクリティカルパスを構成する斜線で示す論理回路と、ゲート回路２前後のフリップフロップ回路（いずれも斜線で示す）のみを閾値電圧の低いトランジスタにより構成した例を示している。このような構成とすることにより、低閾値電圧のトランジスタの数を削減することができるため、スタンバイ時のリーク電流を低減することができるとともに、高速動作が可能となる。
【０００９】
【発明が解決しようとする課題】
ところで、リーク電流は半導体チップあるいはゲート回路が停止しているときのみだけではなく、動作中においても流れている。近時、半導体集積回路の低消費電力化が進み、この動作中におけるリーク電流が本来の動作消費電流と比べて無視できない程に大きな割合を占めるようになってきている。
【００１０】
しかし、上記図１３、図１４に示す回路は、アクティブ時に低閾値電圧のトランジスタを介してリーク電流が流れる。アクティブ時のリーク電流を削減する手段としては、トランジスタの閾値電圧を高める以外に方法がない。しかし、閾値電圧を高く設定した場合、回路の動作速度が低下するため得策ではない。
【００１１】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、回路が動作している場合においても、リーク電流を削減することができ、消費電流を大幅に削減することが可能な半導体集積回路を提供しようとするものである。
【００１２】
【課題を解決するための手段】
本発明は、回路が停止しているときにリーク電流を削減する手法を、動作している回路に適用することにより、動作時のリーク電流を削減することを可能としている。
【００１３】
本発明の半導体集積回路の第１の態様は、閾値電圧の低い複数の第１のトランジスタによって構成され、入力端に入力信号が供給される第１の論理回路と、前記第１の論理回路の電源端子と電源線の相互間に接続され、ゲートに制御信号が供給される前記第１のトランジスタより閾値電圧の高い第２のトランジスタとを有し、前記制御信号により電源が供給された動作状態と、電源が遮断されたリーク低減状態とが切替えられる組合せ回路と、前記制御信号とクロック信号が入力端に供給され、前記制御信号と前記クロック信号が共に第１の論理レベルのとき、前記クロック信号が第１の論理レベル間出力信号を出力する第２の論理回路と、データ入力端が前記組合せ回路の出力端に接続され、クロック信号入力端が前記第２の論理回路の出力端に接続され、前記第２の論理回路から前記出力信号が供給されたとき、前記組合せ回路の出力信号を取り込むフリップフロップ回路とを具備している。
【００１５】
本発明の半導体集積回路の第２の態様は、第１の制御信号とクロック信号が入力端に供給され、前記第１の制御信号と前記クロック信号が共に第１の論理レベルのとき、前記クロック信号が第１の論理レベル間出力信号を出力する第１の論理回路と、データ入力端に入力信号が供給され、クロック信号入力端に前記第１の論理回路の出力信号が供給されるフリップフロップ回路と、閾値電圧の低い複数の第１のトランジスタによって構成され、入力端に前記フリップフロップ回路の出力信号が供給される第２の論理回路と、前記第２の論理回路の電源端子と電源線の相互間に接続され、閾値電圧が前記第１のトランジスタより高い第２のトランジスタとを有し、前記フリップフロップ回路が第１の論理回路の出力信号により前記入力信号を取り込むとき、前記第２のトランジスタのゲートに前記クロック信号の１サイクルの周期を有する第２の制御信号が供給され電源が供給された動作状態となる組合せ回路とを具備している。
【００１８】
本発明の半導体集積回路の第３の態様は、第１の制御信号とクロック信号が入力端に供給され、前記第１の制御信号と前記クロック信号が共に第１の論理レベルのとき、出力信号を出力する第１の論理回路と、データ入力端に第１の入力信号が供給され、クロック信号入力端に前記第１の論理回路の出力信号が供給される第１のフリップフロップ回路と、第２の制御信号と前記クロック信号が入力端に供給され、前記第２の制御信号と前記クロック信号が共に第１の論理レベルのとき、出力信号を出力する第２の論理回路と、データ入力端に第２の入力信号が供給され、クロック信号入力端に前記第２の論理回路の出力信号が供給される第２のフリップフロップ回路と、前記第１、第２の制御信号のいずれかとクロック信号が供給され、前記クロック信号の１サイクルの間第３の制御信号を出力する第３の論理回路と、閾値電圧の低い第１導電型の第１のトランジスタ及び第２導電型の第２のトランジスタによって構成され、第１、第２の入力端に前記第１、第２のフリップフロップ回路の出力信号が供給される第４の論理回路と、前記第４の論理回路の第１の電源端子と第１の電源線の相互間にそれぞれ接続され、ゲートに前記第３の制御信号が供給される閾値電圧の高い第１導電型の第３のトランジスタと、前記第４の論理回路の第２の電源端子と第２の電源線の相互間にそれぞれ接続され、ゲートに前記第３の制御信号の反転信号が供給される閾値電圧の高い第２導電型の第４のトランジスタとを有し、前記第３の制御信号により電源が供給された動作状態と、電源が遮断されたリーク低減状態とが切替えられる組合せ回路とを具備している。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２１】
（第１の実施形態）
図１は、本発明の第１の実施形態を示すものであり、半導体集積回路内のゲート回路の一部を示している。図１において、低リーク組合せ回路１１、１２は、閾値電圧が低いトランジスタにより構成された論理回路である。この論理回路に対する電源の供給は制御信号ＥＮ１、ＥＮ２により制御される。低リーク組合せ回路１１の入力端にはデータＤＴ１、ＤＴ２が供給される。これら低リーク組合せ回路１１、１２の出力端には、フリップフロップ回路１３、１４の入力端Ｄが接続されている。前記フリップフロップ回路１３の出力端Ｑから出力される信号は、データＤＴ３とともに、前記低リーク組合せ回路１２の入力端に供給される。
【００２２】
また、アンド回路１５の入力端にはクロック信号ＣＬＫと制御信号ＥＮ１が供給されている。このアンド回路１５の出力信号は、前記フリップフロップ回路１３のクロック信号入力端ＣＫに供給されている。さらに、アンド回路１６の入力端にはクロック信号ＣＬＫと制御信号ＥＮ２が供給されている。このアンド回路１６の出力信号は、前記フリップフロップ回路１４のクロック信号入力端ＣＫに供給されている。
【００２３】
前記制御信号ＥＮ１、ＥＮ２は、図示せぬ制御回路、又は図示せぬ別の組合せ回路により発生される。
【００２４】
図３は、前記低リーク組合せ回路１１の一例を示し、図４は図３を具体的に示す回路図を示している。図３、図４において、低リーク組合せ回路１１は、例えばナンド回路１１ａを用いて構成されている。このナンド回路１１ａは閾値電圧の低いトランジスタにより構成されている。
【００２５】
ナンド回路１１ａと電源線ＶＤＤの相互間には、閾値電圧の高いＰチャネルＭＯＳトランジスタ１１ｂが接続されている。このトランジスタ１１ｂのゲートにはインバータ回路１１ｃを介して制御信号ＥＮ１が供給されている。また、ナンド回路１１ａと接地線ＶＳＳの相互間には、閾値電圧の高いＮチャネルＭＯＳトランジスタ１１ｄが接続されている。このトランジスタ１１ｄのゲートには制御信号ＥＮ１が供給されている。したがって、制御信号ＥＮ１がローレベルの場合、トランジスタ１１ｂ、１１ｄがともにオフしているため、ナンド回路１１ａには電源が供給されない。また、制御信号ＥＮ１がハイレベルの場合、トランジスタ１１ｂ、１１ｄがともにオンするため、ナンド回路１１ａに電源が供給される。
【００２６】
低リーク組合せ回路１１はナンド回路１１ａに限定されるものではなく、他の論理回路を用いてもよい。また、低リーク組合せ回路１２は、低リーク組合せ回路１１と同様の構成、あるいは他の論理回路により構成される。
【００２７】
上記構成において、図２を参照して図１の動作について説明する。
【００２８】
図２に示すように、制御信号ＥＮ１、ＥＮ２がともにローレベルの場合、低リーク組合せ回路１１、１２には電源が供給されない。このため、低リーク組合せ回路１１、１２はオフし、リーク電流が発生しない。
【００２９】
この状態において、例えばフリップフロップ回路１３にデータを取り込むため、制御信号ＥＮ１がハイレベルとされると、この制御信号ＥＮ１により低リーク組合せ回路１１がアクティブとされる。このため、低リーク組合せ回路１１にデータＤＴ１、ＤＴ２が供給される。制御信号ＥＮ１は、例えばクロック信号ＣＬＫの１サイクルと同一のパルス幅を有し、クロック信号ＣＬＫの立ち上がりより若干速く立ち上がる。このため、クロック信号ＣＬＫ及び制御信号ＥＮ１が供給されるアンド回路１５の出力信号ＣＫ１は、制御信号ＥＮ１の立ち上がった後、クロック信号ＣＬＫが立ち上がった時点でハイレベルとなる。
【００３０】
フリップフロップ回路１３はアンド回路１５の出力信号ＣＫ１に応じて、低リーク組合せ回路１１の出力信号を取り込む。低リーク組合せ回路１１の出力信号は、制御信号ＥＮ１が立ち上がった後、クロック信号ＣＬＫが立ち上がるまでの期間Ｔ１内に確定している。したがって、フリップフロップ回路１３は、低リーク組合せ回路１１の出力信号を確実に保持することができる。
【００３１】
低リーク組合せ回路１２も、制御信号ＥＮ２とクロック信号ＣＬＫに応じて、低リーク組合せ回路１１と同様に動作する。
【００３２】
尚、第１の実施形態の場合、低リーク組合せ回路１１、１２は、フリップフロップ回路１３、１４がデータを取り込む際アクティブとされ、出力データが確定した後にフリップフロップ回路１３、１４がデータを取り込むように構成されている。このため、低リーク組合せ回路１１、１２は、動作が停止されたリーク低減状態において、出力データが不定でも問題ない。
【００３３】
上記第１の実施形態によれば、低リーク組合せ回路１１、１２を低閾値電圧のトランジスタにより構成された論理回路と、この論理回路の制御信号に応じてオン、オフされるトランジスタ１１ｂ、１１ｄにより構成し、各低リーク組合せ回路１１、１２の出力端に接続されたフリップフロップ回路１３、１４がデータを取り込む時、低リーク組合せ回路１１、１２をアクティブとしている。したがって、低リーク組合せ回路１１、１２はデータを出力する時だけ電源が供給され、その他の時は電源が供給されていないため、リーク電流を削減することができる。
【００３４】
しかも、低リーク組合せ回路は、低閾値電圧のトランジスタにより構成されているため、高速動作が可能である。
【００３５】
（第２の実施形態）
図５は、本発明の第２の実施形態を示している。第１の実施形態は、低リーク組合せ回路の出力端に設けられたフリップフロップ回路がデータを取り込む時、低リーク組合せ回路をアクティブとした。これに対して、第２の実施形態は、低リーク組合せ回路の入力端に設けられたフリップフロップ回路がデータを取り込む時、低リーク組合せ回路をアクティブとすることを特徴としている。
【００３６】
図５において、フリップフロップ回路２１の入力端ＤにはデータＤＴ１が供給される。このフリップフロップ回路２１の出力端Ｑから出力されるデータＤＴ１と他のデータＤＴ２は低リーク組合せ回路２２に供給される。クロック信号ＣＬＫと制御信号ＥＮ１はアンド回路２３の入力端に供給され、このアンド回路２３の出力信号ＣＫは前記フリップフロップ回路２１のクロック信号入力端ＣＫに供給される。
【００３７】
また、前記制御信号ＥＮ１はフリップフロップ回路２４の入力端Ｄに供給され、クロック信号ＣＬＫはフリップフロップ回路２４のクロック信号入力端ＣＫに供給される。このフリップフロップ回路２４の出力端Ｄから出力される制御信号ＭＴＥは前記低リーク組合せ回路２２に供給される。
【００３８】
この低リーク組合せ回路２２の出力信号は、フリップフロップ回路２５の入力端Ｄに供給される。クロック信号ＣＬＫと制御信号ＥＮ２はアンド回路２６の入力端に供給され、このアンド回路２６の出力信号はフリップフロップ回路２５のクロック信号入力端ＣＫに供給される。
【００３９】
上記低リーク組合せ回路２２は、後述するように、電源が供給されていないリーク低減状態において、直前の動作時の出力データを保持する機能を有している。
【００４０】
上記構成において、図６を参照して図５に示す回路の動作について説明する。
【００４１】
アンド回路２３は、制御信号ＥＮ１がハイレベルとされた状態において、クロック信号ＣＬＫに同期した制御信号ＣＫを発生する。この制御信号ＣＫに応じてフリップフロップ回路２１はデータＤＴ１を保持する。
【００４２】
また、フリップフロップ回路２４は、クロック信号ＣＬＫに応じて制御信号ＥＮ１を１サイクル保持する。低リーク組合せ回路２２は、フリップフロップ回路２４から出力される制御信号ＭＴＥに応じてアクティブとされ、フリップフロップ回路２１の出力端Ｄから供給されるデータＤＴ１と、図示せぬ他の回路から供給されるデータＤＴ２を受け、出力信号を出力する。
【００４３】
低リーク組合せ回路２２は、フリップフロップ回路２４から供給される制御信号ＭＴＥに応じて、クロック信号ＣＬＫの１サイクルの間のみアクティブとされ、電源が切れる。このため、確定したデータを保持する必要がある。この低リーク組合せ回路２２に保持されたデータは、制御信号ＥＮ２がハイレベルとされ、アンド回路２６を介してフリップフロップ回路２５が動作されると、フリップフロップ回路２５に保持される。
【００４４】
図７は、低リーク組合せ回路２２の一例を示している。図７において、図３、図４と同一部分には同一符号を付し異なる部分についてのみ説明する。
【００４５】
この低リーク組合せ回路２２は、例えばナンド回路１１ａの出力端にデータ保持回路３１が接続されている。このデータ保持回路３１は、ナンド回路１１ａの出力端に接続されたインバータ回路３１ａと、このインバータ回路３１ａの出力端とナンド回路１１ａの出力端との間に接続されたクロックド・インバータ回路３１ｂとにより構成されている。このクロックド・インバータ回路３１ｂは制御信号／ＭＴＥにより制御される。
【００４６】
制御信号ＭＴＥに応じてトランジスタ１１ｂ、１１ｄがオンとされ、低リーク組合せ回路２２がアクティブとされた時、前記クロックド・インバータ回路３１ｂは、ナンド回路１１ａの出力データを保持しない。一方、トランジスタ１１ｂ、１１ｄがオフされると、直前のナンド回路１１ａの出力データを保持する。
【００４７】
図８は、低リーク組合せ回路２２の他の例を示している。図８において、図３、図４と同一部分には同一符号を付し異なる部分についてのみ説明する。
【００４８】
この低リーク組合せ回路２２は、図７に示すデータ保持回路２２に代えてバイパス回路３２を有している。このバイパス回路３２は、ナンド回路１１ａと同一の構成とされ、ナンド回路１１ａに並列に接続されている。このバイパス回路３２は電源線ＶＤＤと接地線ＶＳＳとの相互間に直接接続されている。ナンド回路１１ａが閾値電圧の低いトランジスタにより構成されているのに対して、このバイパス回路３２は、閾値電圧の高いトランジスタにより構成されている。
【００４９】
ナンド回路１１ａは、トランジスタ１１ｂ、１１ｄがオンの時、アクティブとされるのに対して、バイパス回路３２は常にアクティブとされている。このため、トランジスタ１１ｂ、１１ｄがオンの時、ナンド回路１１ａとバイパス回路３２はいずれも同じ論理の信号を出力する。
【００５０】
一方、トランジスタ１１ｂ、１１ｄがオフの時、ナンド回路１１ａは動作しないが、バイパス回路３２は半導体チップあるいはゲート回路がアクティブとされている時、常時電源が供給されているため継続して動作する。したがって、バイパス回路３２により直前の出力データが継続して出力される。
【００５１】
上記第２の実施形態によれば、低リーク組合せ回路２２の前段に設けられたフリップフロップ回路２１のデータが更新される１サイクルの期間だけ、制御信号ＭＴＥがハイレベルとなり、低リーク組合せ回路２２をアクティブとしている。このため、低リーク組合せ回路２２は、クロック信号ＣＬＫの１サイクルの期間だけ電流が供給され、アクティブとされる。したがって、半導体チップあるいはゲート回路がアクティブの状態においても、低リーク組合せ回路２２はアクティブ期間が短いため、消費電流を低減することができる。
【００５２】
また、低リーク組合せ回路２２は、データ保持機能を有している。このため、低リーク組合せ回路２２の後段に設けられたフリップフロップ回路２５は、任意のタイミングにより供給される制御信号ＥＮ２により、低リーク組合せ回路２２のデータを受けることができる。
【００５３】
（第３の実施形態）
図９は、本発明の第３の実施形態を示すものである。図９に示す回路は図５に示す回路を変形したものである。したがって、図５と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００５４】
図９において、データＤＴ２はフリップフロップ回路２７の入力端Ｄに供給される。制御信号ＥＮ３は、クロック信号ＣＬＫとともにアンド回路２８に供給される。このアンド回路２８の出力信号ＣＫ２は、フリップフロップ回路２７のクロック信号入力端ＣＫに供給される。このフリップフロップ回路２７の出力端Ｑから供給されるデータＤＴ２は低リーク組合せ回路２２に供給される。
【００５５】
また、前記制御信号ＥＮ１、ＥＮ３はオア回路２９を介して前記フリップフロップ回路２４の入力端Ｄに供給される。
【００５６】
上記構成において動作について説明する。図９に示す回路の場合、フリップフロップ回路２１、２７は制御信号ＥＮ１、ＥＮ３に応じて、データＤＴ１、ＤＴ２をそれぞれ保持する。フリップフロップ回路２４は、制御信号ＥＮ１、ＥＮ３のいずれかがハイレベルとされると、オア回路２９の出力信号に応じてクロック信号ＣＬＫの１サイクルに対応して制御信号ＭＴＥを発生する。このため、低リーク組合せ回路２２は制御信号ＭＴＥに応じてクロック信号ＣＬＫの１サイクルの間アクティブとされ、フリップフロップ回路２１、２７から出力されるデータＤＴ１、ＤＴ２を受ける。この低リーク組合せ回路２２は、アクティブ期間が終了すると、直前のデータを保持し停止する。
【００５７】
上記第３の実施形態によっても、第２の実施形態と同様の効果を得ることができる。
【００５８】
尚、第３の実施形態の場合、低リーク組合せ回路２２の後段に複数系統のクロック信号を持つ場合も同様の制御方法により、実現することが可能である。
【００５９】
（第４の実施形態）
図１０は、本発明の第４の実施形態を示すものである。図１０に示す回路は、図１に示す回路を変形したものであり、図１と同一部分には同一符号を付し異なる部分についてのみ説明する。
【００６０】
上記第１乃至第３の実施形態は、半導体チップあるいはゲート回路が動作時におけるリーク電流の低減について説明してきた。第４の実施形態は、半導体チップあるいはゲート回路が動作時のみならずスタンバイ時におけるリーク電流の低減を可能としている。
【００６１】
図１０において、アンド回路４１には制御信号ＥＮ１と、スタンバイを示すスタンバイ信号／ＳＴＢＹが供給されている。このアンド回路４１の出力端から出力される制御信号ＥＮ１Ｓは、低リーク組合せ回路１１に供給されている。また、アンド回路４２には制御信号ＥＮ２と、スタンバイ信号／ＳＴＢＹが供給されている。このアンド回路４２の出力端から出力される制御信号ＥＮ２Ｓは、低リーク組合せ回路１２に供給されている。このスタンバイ信号／ＳＴＢＹは、例えば半導体チップあるいはゲート回路をスタンバイ状態に設定する信号である。
【００６２】
上記構成において、動作について説明する。動作時において、スタンバイ信号／ＳＴＢＹは、ハイレベルとされている。このため、図１０に示す回路は、制御信号ＥＮ１、ＥＮ２に応じて、図１に示す回路と同様に動作する。
【００６３】
これに対して、スタンバイ信号／ＳＴＢＹがローレベルとされ、スタンバイ状態とされると、アンド回路４１、４２から出力される制御信号ＥＮ１Ｓ、ＥＮ２Ｓはローレベルとされる。このため、低リーク組合せ回路１１、１２は、強制的に非動作状態とされ、低リーク状態に設定される。
【００６４】
上記第４の実施形態によれば、スタンバイ信号／ＳＴＢＹにより、低リーク組合せ回路１１、１２を非動作状態に設定している。したがって、動作時のみならずスタンバイ時においても、リーク電流を低減することが可能である。
【００６５】
尚、上記第１乃至第４の実施形態は、本発明を図１１に示す一般的なゲーテッド・クロック方式の回路に適用した場合について説明した。すなわち、図１１に示すように、フリップフロップ回路５１に対するクロック信号の入力を制御する制御信号により、低リーク組合せ回路５２を制御したが、これに限定されるものではない。
【００６６】
例えば図１２に示すフィードバック方式のデータ転送回路に本発明を適用することも可能である。この場合、例えば組合せ回路６１とフリップフロップ回路６２の相互間に設けられたマルチプレクサ（ＭＵＸ）６３に供給される制御信号を低リーク組合せ回路６４に供給し、マルチプレクサ（ＭＵＸ）６３の動作に連動して低リーク組合せ回路６４を制御すればよい。
【００６７】
また、本発明は、第１の実施形態と第２、第３の実施形態とを組み合わせて実施することも可能である。さらに、第４の実施形態を第１乃至第３の実施形態に組み合わせて実施することも可能である。
【００６８】
その他、本発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。
【００６９】
【発明の効果】
以上、詳述したように本発明によれば、回路が動作している場合においても、リーク電流を削減することができ、消費電流を大幅に削減することが可能であり、しかも高速動作が可能な半導体集積回路を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す構成図。
【図２】図１の動作を示すタイミングチャート。
【図３】図１に示す低リーク組合せ回路の一例を示す回路構成図。
【図４】図３に示す回路構成図を具体的に示す回路図。
【図５】本発明の第２の実施形態を示す構成図。
【図６】図２の動作を示すタイミングチャート。
【図７】図５に示す低リーク組合せ回路の一例を示す回路構成図。
【図８】図５に示す低リーク組合せ回路の他の例を示す回路構成図。
【図９】本発明の第３の実施形態を示す構成図。
【図１０】本発明の第４の実施形態を示す構成図。
【図１１】ゲーテッド・クロック方式を示す構成図。
【図１２】フィードバック方式のデータ転送回路を示す構成図。
【図１３】ＭＴ−ＣＭＯＳ回路の一例を示す回路図。
【図１４】ゲート回路中の一部の論理回路を低閾値電圧のトランジスタにより構成従来の回路図。
【符号の説明】
１１、１２、２２…低リーク組合せ回路、
１３、１４…フリップフロップ回路、
１５、１６…アンド回路、
１１ｂ、１１ｄ…閾値電圧の高いトランジスタ、
２１、２４、２５、２７…フリップフロップ回路、
２３、２６、２８、４１、４２…アンド回路、
３１…データ保持回路、
３２…バイパス回路、
ＣＬＫ…クロック信号、
ＥＮ１、ＥＮ２、ＥＮ３…制御信号、
／ＳＴＢＹ…スタンバイ信号。
Claims (7)
- 閾値電圧の低い複数の第１のトランジスタによって構成され、入力端に入力信号が供給される第１の論理回路と、前記第１の論理回路の電源端子と電源線の相互間に接続され、ゲートに制御信号が供給される前記第１のトランジスタより閾値電圧の高い第２のトランジスタとを有し、前記制御信号により電源が供給された動作状態と、電源が遮断されたリーク低減状態とが切替えられる組合せ回路と、
前記制御信号とクロック信号が入力端に供給され、前記制御信号と前記クロック信号が共に第１の論理レベルのとき、前記クロック信号が第１の論理レベル間出力信号を出力する第２の論理回路と、
データ入力端が前記組合せ回路の出力端に接続され、クロック信号入力端が前記第２の論理回路の出力端に接続され、前記第２の論理回路から前記出力信号が供給されたとき、前記組合せ回路の出力信号を取り込むフリップフロップ回路と
を具備することを特徴とする半導体集積回路。 - 前記制御信号は、前記クロック信号の１サイクルと同一のパルス幅を有し、前記クロック信号の立ち上がりより早く立ち上がることを特徴とする請求項１記載の半導体集積回路。
- 第１の制御信号とクロック信号が入力端に供給され、前記第１の制御信号と前記クロック信号が共に第１の論理レベルのとき、前記クロック信号が第１の論理レベル間出力信号を出力する第１の論理回路と、
データ入力端に入力信号が供給され、クロック信号入力端に前記第１の論理回路の出力信号が供給されるフリップフロップ回路と、
閾値電圧の低い複数の第１のトランジスタによって構成され、入力端に前記フリップフロップ回路の出力信号が供給される第２の論理回路と、前記第２の論理回路の電源端子と電源線の相互間に接続され、閾値電圧が前記第１のトランジスタより高い第２のトランジスタとを有し、前記フリップフロップ回路が第１の論理回路の出力信号により前記入力信号を取り込むとき、前記第２のトランジスタのゲートに前記クロック信号の１サイクルの周期を有する第２の制御信号が供給され電源が供給された動作状態となる組合せ回路と
を具備することを特徴とする半導体集積回路。 - 前記第１の制御信号とクロック信号が供給され、前記第２の制御信号を出力する第３の論理回路と、
前記組合せ回路は、前記第２の論理回路の出力端に接続され、前記第３の論理回路から出力される前記第２の制御信号に応じて前記第２のトランジスタがオフされる時、前記第２の論理回路の出力信号を保持する保持回路を具備することを特徴とする請求項３記載の半導体集積回路。 - 前記組合せ回路は、前記第２の論理回路に並列接続され、常時電源が供給される閾値電圧が前記第１のトランジスタより高い複数の第３のトランジスタにより構成されたバイパス回路を具備することを特徴とする請求項３記載の半導体集積回路。
- 第１の制御信号とクロック信号が入力端に供給され、前記第１の制御信号と前記クロック信号が共に第１の論理レベルのとき、前記クロック信号が第１の論理レベル間出力信号を出力する第１の論理回路と、
データ入力端に第１の入力信号が供給され、クロック信号入力端に前記第１の論理回路の出力信号が供給される第１のフリップフロップ回路と、
第２の制御信号と前記クロック信号が入力端に供給され、前記第２の制御信号と前記クロック信号が共に第１の論理レベルのとき、前記クロック信号が第１の論理レベル間出力信号を出力する第２の論理回路と、
データ入力端に第２の入力信号が供給され、クロック信号入力端に前記第２の論理回路の出力信号が供給される第２のフリップフロップ回路と、
前記第１、第２の制御信号のいずれかとクロック信号が供給され、前記クロック信号の１サイクルの間第３の制御信号を出力する第３の論理回路と、
閾値電圧の低い複数の第１のトランジスタによって構成され、第１、第２の入力端に前 記第１、第２のフリップフロップ回路の出力信号が供給される第４の論理回路と、前記第４の論理回路の電源端子と電源線の相互間に接続され、ゲートに前記第３の制御信号が供給される閾値電圧が前記第１のトランジスタより高い第２のトランジスタとを有し、前記第３の制御信号により電源が供給された動作状態と、電源が遮断されたリーク低減状態とが切替えられる組合せ回路と
を具備することを特徴とする半導体集積回路。 - 待機状態を設定するスタンバイ信号と、
前記スタンバイ信号により前記制御信号を遮断する遮断回路をさらに具備することを特徴とする請求項１乃至３のいずれか１つに記載の半導体集積回路。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000295234A JP3727838B2 (ja) | 2000-09-27 | 2000-09-27 | 半導体集積回路 |
| TW090116815A TW517455B (en) | 2000-09-27 | 2001-07-10 | Semiconductor integrated circuit |
| CNB011329254A CN100340063C (zh) | 2000-09-27 | 2001-09-11 | 半导体集成电路 |
| US09/961,027 US6586982B2 (en) | 2000-09-27 | 2001-09-21 | Semiconductor circuit having a combination circuit being switched between an active and inactive state |
| EP01122513A EP1195902B1 (en) | 2000-09-27 | 2001-09-21 | Semiconductor integrated circuit with reduced leakage current |
| DE60143340T DE60143340D1 (de) | 2000-09-27 | 2001-09-21 | Integrierte Halbleiterschaltung mit reduziertem Leckstrom |
| KR10-2001-0059551A KR100447771B1 (ko) | 2000-09-27 | 2001-09-26 | 반도체 집적 회로 |
| US10/342,045 US6861882B2 (en) | 2000-09-27 | 2003-01-14 | Semiconductor integrated circuit with reduced leakage current |
| US10/946,398 US7109771B2 (en) | 2000-09-27 | 2004-09-21 | Semiconductor integrated circuit with reduced leakage current |
| US10/948,349 US7088161B2 (en) | 2000-09-27 | 2004-09-23 | Semiconductor integrated circuit with reduced leakage current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000295234A JP3727838B2 (ja) | 2000-09-27 | 2000-09-27 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110920A JP2002110920A (ja) | 2002-04-12 |
| JP3727838B2 true JP3727838B2 (ja) | 2005-12-21 |
Family
ID=18777692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000295234A Expired - Fee Related JP3727838B2 (ja) | 2000-09-27 | 2000-09-27 | 半導体集積回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (4) | US6586982B2 (ja) |
| EP (1) | EP1195902B1 (ja) |
| JP (1) | JP3727838B2 (ja) |
| KR (1) | KR100447771B1 (ja) |
| CN (1) | CN100340063C (ja) |
| DE (1) | DE60143340D1 (ja) |
| TW (1) | TW517455B (ja) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002215705A (ja) * | 2001-01-23 | 2002-08-02 | Toshiba Corp | 回路自動生成装置、回路自動生成方法及び回路自動生成プログラムを記録した記録媒体 |
| JP2003209616A (ja) * | 2002-01-15 | 2003-07-25 | Fujitsu Ltd | 半導体装置および携帯端末装置 |
| JP2005517338A (ja) * | 2002-02-06 | 2005-06-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 低消費電力のディジタル電子回路 |
| CN1324706C (zh) * | 2002-11-07 | 2007-07-04 | 上海贝岭股份有限公司 | 多功能管脚电路 |
| JP4549026B2 (ja) * | 2003-01-14 | 2010-09-22 | 富士通セミコンダクター株式会社 | 半導体集積回路 |
| CN1320756C (zh) | 2003-03-06 | 2007-06-06 | 富士通株式会社 | 半导体集成电路 |
| JP2004326222A (ja) * | 2003-04-22 | 2004-11-18 | Renesas Technology Corp | データ処理システム |
| JP3900126B2 (ja) * | 2003-08-18 | 2007-04-04 | ソニー株式会社 | 論理処理回路、半導体デバイス及び論理処理装置 |
| US20070001727A1 (en) * | 2003-09-03 | 2007-01-04 | Koninklijke Philips Electronics N.V. | Static latch |
| JP3990339B2 (ja) | 2003-10-30 | 2007-10-10 | 株式会社東芝 | 回路自動設計装置、回路自動設計方法及び回路自動設計プログラム |
| KR100574967B1 (ko) * | 2004-01-29 | 2006-04-28 | 삼성전자주식회사 | Ｍｔｃｍｏｓ용 제어회로 |
| KR100696230B1 (ko) * | 2005-03-07 | 2007-03-21 | 후지쯔 가부시끼가이샤 | 반도체 집적 회로 |
| US7705625B2 (en) * | 2005-07-08 | 2010-04-27 | Zmos Technology, Inc. | Source transistor configurations and control methods |
| US7323909B2 (en) * | 2005-07-29 | 2008-01-29 | Sequence Design, Inc. | Automatic extension of clock gating technique to fine-grained power gating |
| US7397271B2 (en) * | 2005-08-19 | 2008-07-08 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
| JP2007109983A (ja) * | 2005-10-14 | 2007-04-26 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置、電子機器及び半導体集積回路装置の製造方法 |
| WO2007113712A1 (en) * | 2006-03-30 | 2007-10-11 | Nxp B.V. | Low operational power control including power-gating switches |
| JP4705880B2 (ja) * | 2006-05-09 | 2011-06-22 | Ｏｋｉセミコンダクタ株式会社 | 半導体集積回路とそのテスト方法 |
| US8020018B2 (en) * | 2006-09-28 | 2011-09-13 | Infineon Technologies Ag | Circuit arrangement and method of operating a circuit arrangement |
| JP4535057B2 (ja) * | 2006-11-10 | 2010-09-01 | ソニー株式会社 | 論理処理回路、半導体デバイス及び論理処理装置 |
| JP2009088387A (ja) | 2007-10-02 | 2009-04-23 | Renesas Technology Corp | 半導体装置 |
| KR101477512B1 (ko) * | 2008-03-18 | 2014-12-31 | 삼성전자주식회사 | 액티브 클럭 쉴딩 구조의 회로 및 이를 포함하는 반도체집적 회로 |
| MY180559A (en) | 2009-10-30 | 2020-12-02 | Semiconductor Energy Lab | Logic circuit and semiconductor device |
| KR101517944B1 (ko) | 2009-11-27 | 2015-05-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
| JP5879165B2 (ja) | 2011-03-30 | 2016-03-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR101874144B1 (ko) | 2011-05-06 | 2018-07-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기억 장치 |
| TWI568181B (zh) | 2011-05-06 | 2017-01-21 | 半導體能源研究所股份有限公司 | 邏輯電路及半導體裝置 |
| TWI536502B (zh) | 2011-05-13 | 2016-06-01 | 半導體能源研究所股份有限公司 | 記憶體電路及電子裝置 |
| TWI570730B (zh) | 2011-05-20 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| JP5951351B2 (ja) | 2011-05-20 | 2016-07-13 | 株式会社半導体エネルギー研究所 | 加算器及び全加算器 |
| US8736308B2 (en) * | 2011-07-06 | 2014-05-27 | Advanced Micro Devices, Inc. | Pipeline power gating |
| US9135182B2 (en) | 2012-06-01 | 2015-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Central processing unit and driving method thereof |
| WO2014061761A1 (en) * | 2012-10-17 | 2014-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Microcontroller and method for manufacturing the same |
| CN104769842B (zh) | 2012-11-06 | 2017-10-31 | 株式会社半导体能源研究所 | 半导体装置以及其驱动方法 |
| KR102112367B1 (ko) | 2013-02-12 | 2020-05-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP2014199709A (ja) | 2013-03-14 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 記憶装置、半導体装置 |
| US9166567B2 (en) * | 2013-03-15 | 2015-10-20 | University Of California, San Diego | Data-retained power-gating circuit and devices including the same |
| WO2014157019A1 (en) | 2013-03-25 | 2014-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9100002B2 (en) * | 2013-09-12 | 2015-08-04 | Micron Technology, Inc. | Apparatus and methods for leakage current reduction in integrated circuits |
| JP6252934B2 (ja) * | 2013-11-18 | 2017-12-27 | 国立大学法人東北大学 | 省電力機能を備える論理回路 |
| JP6442321B2 (ja) | 2014-03-07 | 2018-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置及びその駆動方法、並びに電子機器 |
| TWI646782B (zh) | 2014-04-11 | 2019-01-01 | 日商半導體能源研究所股份有限公司 | 保持電路、保持電路的驅動方法以及包括保持電路的半導體裝置 |
| KR20240161234A (ko) | 2014-10-10 | 2024-11-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 논리 회로, 처리 유닛, 전자 부품, 전자 기기, 및 반도체 장치 |
| US10177142B2 (en) | 2015-12-25 | 2019-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Circuit, logic circuit, processor, electronic component, and electronic device |
| CN113098495B (zh) * | 2021-06-07 | 2022-01-04 | 杭州士兰微电子股份有限公司 | 包含门电路的数字电路 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4486880A (en) * | 1982-12-09 | 1984-12-04 | Motorola, Inc. | Output multiplexer having one gate delay |
| CN1004853B (zh) * | 1985-08-29 | 1989-07-19 | 基思利仪器公司 | 结型场效应晶体管电阻式差动放大器 |
| US4759190A (en) * | 1987-04-22 | 1988-07-26 | Leonard Trachtenberg | Vehicle thermoelectric cooling and heating food and drink appliance |
| KR910006355B1 (ko) * | 1988-08-18 | 1991-08-21 | 한국 전기 통신공사 | 채널 선택 제어신호를 이용한 멀티플렉서 출력의 인에이블/디스에이블 제어장치 |
| EP0628831B1 (en) * | 1988-09-07 | 1998-03-18 | Texas Instruments Incorporated | Bidirectional boundary scan test cell |
| JPH04301290A (ja) * | 1991-03-28 | 1992-10-23 | Nec Corp | 先入れ先出しメモリ回路 |
| JP3372052B2 (ja) * | 1991-06-06 | 2003-01-27 | テキサス インスツルメンツ インコーポレイテツド | 境界走査集積回路 |
| JP2000082286A (ja) | 1991-11-08 | 2000-03-21 | Hitachi Ltd | 半導体集積回路 |
| US5486774A (en) * | 1991-11-26 | 1996-01-23 | Nippon Telegraph And Telephone Corporation | CMOS logic circuits having low and high-threshold voltage transistors |
| US5428797A (en) * | 1991-12-23 | 1995-06-27 | Apple Computer, Inc. | Circuitry for eliminating bus contention at high frequencies by driving a bus to an available state prior to its relinquishing control of the bus |
| US5352940A (en) * | 1993-05-27 | 1994-10-04 | Altera Corporation | Ram convertible look-up table based macrocell for PLDs |
| JP2820006B2 (ja) * | 1993-11-02 | 1998-11-05 | 日本電気株式会社 | スタンバイ電流が小さな半導体集積回路 |
| US5729553A (en) * | 1994-08-29 | 1998-03-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit with a testable block |
| US6078194A (en) * | 1995-11-13 | 2000-06-20 | Vitesse Semiconductor Corporation | Logic gates for reducing power consumption of gallium arsenide integrated circuits |
| JPH09261013A (ja) | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | Ｄフリップフロップ回路 |
| TW336353B (en) * | 1996-09-12 | 1998-07-11 | Matsushita Electric Ind Co Ltd | Semiconductor circuit |
| JPH11112297A (ja) | 1997-10-06 | 1999-04-23 | Nec Corp | ラッチ回路及びこのラッチ回路を有する半導体集積回路 |
| DE19811353C1 (de) * | 1998-03-16 | 1999-07-22 | Siemens Ag | Schaltungsanordnung zur Reduzierung des Leckstromes |
| JPH11284493A (ja) | 1998-03-27 | 1999-10-15 | Kawasaki Steel Corp | マスタスレーブ型フリップフロップ |
| JP3080062B2 (ja) * | 1998-04-06 | 2000-08-21 | 日本電気株式会社 | 半導体集積回路 |
| US6182256B1 (en) * | 1998-06-16 | 2001-01-30 | National Semiconductor Corporation | Scan flip-flop that simultaneously holds logic values from a serial load and a subsequent parallel load |
| KR20010052926A (ko) | 1998-06-18 | 2001-06-25 | 가나이 쓰토무 | 반도체집적회로 |
| JP4390305B2 (ja) * | 1999-01-04 | 2009-12-24 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6114884A (en) * | 1999-04-07 | 2000-09-05 | Kaplinsky; Cecil H. | Driver circuit providing early release and quick bus turn-around |
| KR100546300B1 (ko) * | 1999-10-01 | 2006-01-26 | 삼성전자주식회사 | 칩 정보 출력회로 |
| US6501312B1 (en) * | 1999-10-25 | 2002-12-31 | Xilinx, Inc. | Fast-locking DLL circuit and method with phased output clock |
| JP2002032987A (ja) * | 2000-07-18 | 2002-01-31 | Mitsubishi Electric Corp | 内部電圧発生回路 |
-
2000
- 2000-09-27 JP JP2000295234A patent/JP3727838B2/ja not_active Expired - Fee Related
-
2001
- 2001-07-10 TW TW090116815A patent/TW517455B/zh not_active IP Right Cessation
- 2001-09-11 CN CNB011329254A patent/CN100340063C/zh not_active Expired - Fee Related
- 2001-09-21 DE DE60143340T patent/DE60143340D1/de not_active Expired - Lifetime
- 2001-09-21 US US09/961,027 patent/US6586982B2/en not_active Expired - Fee Related
- 2001-09-21 EP EP01122513A patent/EP1195902B1/en not_active Expired - Lifetime
- 2001-09-26 KR KR10-2001-0059551A patent/KR100447771B1/ko not_active IP Right Cessation
-
2003
- 2003-01-14 US US10/342,045 patent/US6861882B2/en not_active Expired - Fee Related
-
2004
- 2004-09-21 US US10/946,398 patent/US7109771B2/en not_active Expired - Fee Related
- 2004-09-23 US US10/948,349 patent/US7088161B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1195902B1 (en) | 2010-10-27 |
| US7109771B2 (en) | 2006-09-19 |
| US20030102898A1 (en) | 2003-06-05 |
| US7088161B2 (en) | 2006-08-08 |
| US20020036529A1 (en) | 2002-03-28 |
| EP1195902A3 (en) | 2003-05-21 |
| US6586982B2 (en) | 2003-07-01 |
| CN1347197A (zh) | 2002-05-01 |
| JP2002110920A (ja) | 2002-04-12 |
| EP1195902A2 (en) | 2002-04-10 |
| US20050035803A1 (en) | 2005-02-17 |
| KR20020025035A (ko) | 2002-04-03 |
| KR100447771B1 (ko) | 2004-09-08 |
| DE60143340D1 (de) | 2010-12-09 |
| TW517455B (en) | 2003-01-11 |
| US6861882B2 (en) | 2005-03-01 |
| CN100340063C (zh) | 2007-09-26 |
| US20050035802A1 (en) | 2005-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3727838B2 (ja) | 半導体集積回路 | |
| US7514975B2 (en) | Data retention in operational and sleep modes | |
| US7768294B2 (en) | Pulse latch circuit and semiconductor integrated circuit | |
| US7391250B1 (en) | Data retention cell and data retention method based on clock-gating and feedback mechanism | |
| US6492854B1 (en) | Power efficient and high performance flip-flop | |
| US8242826B2 (en) | Retention flip-flop | |
| US7768331B1 (en) | State-retentive master-slave flip flop to reduce standby leakage current | |
| US7904838B2 (en) | Circuits with transient isolation operable in a low power state | |
| JPH11289246A (ja) | 半導体集積回路 | |
| JP4138521B2 (ja) | 半導体装置 | |
| US6864732B2 (en) | Flip-flop circuit with reduced power consumption | |
| JP4494390B2 (ja) | チップ及びシステム | |
| JP2002009242A (ja) | 半導体集積回路、論理演算回路およびフリップフロップ | |
| US6621306B2 (en) | Random logic circuit | |
| US20030218915A1 (en) | Semiconductor device adapted for power shutdown and power resumption | |
| US6381189B2 (en) | Semiconductor register element | |
| JP5627163B2 (ja) | 動作モード及びスリープモードでのデータ保持方法および回路 | |
| US7917776B2 (en) | System-on-chip including deepstop mode to reduce total leakage current and method thereof | |
| US7443222B1 (en) | Dynamic clock control | |
| JP2007318230A (ja) | 半導体集積回路 | |
| JP2005197478A (ja) | 信号出力回路及び半導体装置 | |
| JPH05335899A (ja) | フリップフロップ回路 | |
| JP2002176349A (ja) | 半導体装置 | |
| JPH1019998A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050927 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050929 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081007 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |