[go: up one dir, main page]

CN1131561C - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1131561C
CN1131561C CN99107373A CN99107373A CN1131561C CN 1131561 C CN1131561 C CN 1131561C CN 99107373 A CN99107373 A CN 99107373A CN 99107373 A CN99107373 A CN 99107373A CN 1131561 C CN1131561 C CN 1131561C
Authority
CN
China
Prior art keywords
gate
layer
implanting
forming
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN99107373A
Other languages
English (en)
Other versions
CN1236187A (zh
Inventor
梁元硕
金基南
赵昶贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1236187A publication Critical patent/CN1236187A/zh
Application granted granted Critical
Publication of CN1131561C publication Critical patent/CN1131561C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H10D84/0133—Manufacturing common source or drain regions between multiple IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供在金属氧化物半导体晶体管中的一种改进的源/漏结构形及其制造方法，其中其在外围区中形成栅双侧壁间隔层，同时在单元阵列区中形成栅单侧壁间隔层。形成的双侧壁间隔层有利地抑制短沟道效应，防止漏电流和减少薄层电阻。外围区中用于第二间隔层的绝缘层留在单元阵列区中，并在用于形成接触开口的层间绝缘层的腐蚀步骤期间用作腐蚀停止层，而且在硅化作用形成的步骤期间用作阻挡层，由此简化制造工艺。

Description

半导体器件的制造方法
本发明涉及半导体器件及其制造方法，特别涉及制造具有栅双侧壁间隔层的MOS晶体管的方法。
DRAM单元器件一般分为单元阵列区和外围逻辑区。单元阵列区包括矩阵型的多个存储单元，外围区包括操作存储单元的电路。
由于晶体管根据它们在器件中所起的作用而需要不同功能，所以在单元阵列区和外围区上将形成的晶体管各自相应于它们的最佳特性。例如，单元阵列区的晶体管具有低浓度杂质扩散区的单个源/漏区，外围区的晶体管具有LDD(轻掺杂的漏)结构的源/漏。单元阵列区的晶体管具有栅单间隔层，而外围区中的晶体管具有栅双间隔层。
图1A-1C是用常规方法形成的MOS晶体管的剖视图。图1A示意地表示单元阵列区的第一NMOS晶体管。参照图1，NMOS晶体管族包括形成在半导体衬底10上的栅极12、对准在栅极12的侧边上厚度为约700到800的栅间隔层14、和从栅间隔层14向外设置的在半导体衬底10中具有预定深度的低浓度n型杂质扩散区16a。
图1B和1C示意地表示分别形成在外围区上的第二NMOS晶体管和PMOS晶体管。第二NMOS晶体管族包括栅极12、对准在栅极12的侧边上的厚度为约700到800的栅间隔层14、从栅间隔层14的侧边向下设置的在半导体衬底10中具有预定深度的低浓度n型杂质扩散区15a，和从栅间隔层14向外设置的在半导体衬底10中具有预定深度的高浓度n型杂质区16b。即，第二NMOS晶体管具有所谓的LDD(轻掺杂的漏)结构。
参照图1C，PMOS晶体管族包括栅极12、对准在栅极12的侧边上的厚度为约700到800的栅间隔层14、从栅间隔层14的侧边向下设置的在半导体衬底10中具有预定深度的低浓度n型或p型杂质扩散区15b、和从栅间隔层14的侧边向下设置的在半导体衬底10中具有预定深度的高浓度p型杂质扩散区16c。即，PMOS晶体管具有所谓的LDD(轻掺杂的漏)结构。
N型杂质包括P(磷)、As(砷)等。众所周知，砷杂质具有比杂质磷大的分子量，由此引起衬底损伤和漏电流。另一方面，磷具有比砷大的扩散率，由此引起晶体管的短沟道效应。因此，磷一般用于形成在单元阵列区中的晶体管，用于清除开始/结束(clear on/off)操作并提高其更新时间。在外围区中，磷一般用于长沟道晶体管，而砷一般用于短沟道，尽管有漏电损失。
如前所述，磷离子具有较大的扩散率，这增加了短沟道效应。为了解决磷的问题并获得最大有效沟道长度，用以下的工序形成单元阵列区中的NMOS晶体管。在栅的横向侧壁上形成栅间隔层之后，用栅和栅间隔层作为掩模进行杂质离子注入工艺，以形成n型杂质扩散区，由此可以获得最大有效沟道长度。这里，需要热处理以驱使n型杂质进入栅极两外侧的半导体衬底中。但是，扩散出在半导体衬底内的具有所需要深度的n型杂质是非常困难。而且，外围区中的杂质同时扩散出并且减少了其晶体管的有效沟道长度，由此引起器件失效。具体为，通过注入具有较大扩散率的硼(B)而形成外围区中的PMOS晶体管的p型杂质扩散区。结果，PMOS大大受到有效沟道长度的减小的影响。
为解决外围区中的减小的有效沟道长度的效应，如图1C所示，p型低浓度杂质扩散区可以用n型低浓度杂质扩散区代替。通过这样做，可以防止p型扩散区中遇到的有效沟道长度的减小的问题。如图1C所见，高浓度p型杂质扩散区与低浓度n型杂质扩散区叠加在一起。但是，这种扩散区结构的形成需要非常小心地控制栅间隔层的厚度和退火时间。而且高浓度p型杂质的扩散使LDD区中的杂质保持高浓度，这很难防止热载流子效应。
鉴于上述问题做出本发明，因此本发明的目的是提供具有改进的源/漏结构构形的MOS晶体管及其制造方法，可以防止短沟道效应和热载流子效应，并可避免了有效沟道长度减小。
本发明提供第一类的第一轻掺杂区、第二类的第二轻掺杂区和第二类的第三重掺杂区的双LDD结构。根据本发明的这种双LDD结构是通过使用栅做掩模向半导体衬底中第一次注入低浓度第一类杂质形成的。在栅的侧边上形成第一栅间隔层之后进行第二次注入低浓度第二类杂质。第二次注入之后，在第一栅间隔层上形成第二栅间隔层。然后，使用双栅间隔层做掩模进行高浓度第二类杂质的第三次注入。随后通过热处理使注入的杂质扩散开来，由此完成LDD结构。
根据本发明的一个方案，制造MOS晶体管的方法包括如下步骤：在具有单元阵列区和外围电路区的半导体衬底上形成器件隔离区；分别在单元阵列区上形成第一栅和在外围电路区上形成第二和第三栅；使用第二和第三栅作为掩模，将低浓度的第一杂质离子分别注入到与第二和第三栅相邻的半导体衬底中，以形成第一导电型的第一杂质扩散层；分别在栅的侧边上形成第一栅间隔层；使用第一栅和其第一间隔层作为掩模，将低浓度的第二杂质离子注入到与第一栅和其间隔层相邻的半导体衬底中，从而形成第一导电型的第二杂质扩散层；使用第三栅和其间隔层做掩模，将低浓度的第三杂质离子注入到与第三栅和其间隔层相邻的半导体衬底中，从而形成第二导电型的第三杂质扩散层；在所得到的半导体布局结构上形成绝缘层；腐蚀在外围区的绝缘层，并分别在第二和第三栅的第一间隔层上形成第二间隔层；用第二栅和第一和第二间隔层做掩模，将高浓度的第四杂质离子注入到与第二栅和其第二间隔层相邻的半导体衬底中，从而形成第一导电型的第四杂质扩散；用第三栅第一和第二间隔层做掩模，将高浓度的第五杂质离子注入到与第三栅和第二间隔层相邻的半导体衬底中，从而形成第二导电型的第五杂质扩散。
根据本发明的另一方案，制造MOS晶体管的方法包括以下步骤：在半导体衬底上形成栅极；用栅极做掩模，注入第一导电型的低浓度第一杂质离子，以形成第一杂质扩散层；在栅的侧边上形成第一间隔层；用栅和其第一间隔层作掩模，注入第二导电型的低浓度第二杂质离子，以形成第二杂质扩散层；在栅的第一间隔层上形成第二间隔层；用第二和第一间隔层作掩模，注入第二导电型的高浓度第三杂质离子，以形成第三杂质扩散层；退火和扩散杂质扩散层以使第二扩散层与第一扩散层叠加。
参照下面的说明、所附的权利要求书、和附图将更好地理解本发明的这些和其它特点、方案和优点，其中：
图1A-1C表示根据常规方法完成的MOS晶体管结构的剖视图；
图2A-2C表示根据本发明的带有栅极的半导体衬底的剖视图，其中只在外围区即图2B和2C中进行低浓度n型杂质注入；
图3A-3C分别表示在图2A-2C中所示之后的工艺步骤，其中第一栅间隔层形成在栅极侧壁上；
图4A-4C分别表示在图3A-3C所示之后的工艺步骤，其中使用第一间隔层和栅电极作为掩模只在单元阵列区即图4A中进行低浓度n型杂质注入；
图5A-5C分别表示在图4A-4C所示之后的工艺步骤，其中在外围区中进行低浓度p型杂质注入；
图6A-6C分别表示在图5A-5C所示之后的工艺步骤，其中形成用于第二间隔层的绝缘层；
图7A-7C分别表示在图6A-6C所示之后的工艺步骤，其中只在外围区中进行深腐蚀，由此在外围区中的第一间隔层侧壁上形成第二间隔层；
图8A-8C分别表示在图7A-7C所示之后的工艺步骤，其中只在外围区中进行高浓度n型杂质注入；
图9A-9C分别表示在图8A-8C所示之后的工艺步骤，其中只在图9C中进行高浓度p型杂质注入，用于在外围区中形成PMOS晶体管；
图10A-10C分别表示在图9A-9C所示之后的工艺步骤，其中进行硅化处理以在外围区中形成硅化物层；和
图11A-11C分别表示在图10A-10C所示之后的工艺步骤，其中在单元阵列区(图1A)中形成接触孔。
与本发明的目的相一致，用于制造MOSFET的方法将参照附图详细说明。本发明涉及具有双LDD结构的MOS晶体管，特别是在外围区中形成双LDD结构的PMOS晶体管，同时在单元阵列区中形成具有单LDD结构的NMOS。外围区中的PMOS的双LDD结构可以抑制短沟道效应和热载流子效应。
图2A-11A表示根据本发明的实施例在制造的选定阶段单元阵列区中的NMOS的剖视图，图2B-11B表示根据本发明的实施例在制造的选定阶段外围区中的NMOS的剖视图，图2C-11C表示根据本发明的实施例在制造的选定阶段外围区中的PMOS的剖视图。
参照图2A-2C，在单元阵列区(图2A)和外围区(图2B和2C)中同时形成栅电极，即第一栅电极102a、第二栅电极102b、和第三栅电极102c。在半导体衬底100上形成栅电极102a-102c之前，形成器件隔离层(未示出)以确定单元阵列和外围区，并在半导体衬底上形成栅氧化层(未示出)。通过淀积多晶硅层并构图常规地形成栅电极102a、102b、和102c。
由于单元阵列区对设计规则比外围区更敏感，所以单元阵列区的栅宽比外围区的窄(将图2A中的栅电极宽度与图2B和2C相比)。
在所得到半导体衬底上旋涂第一光刻胶层并构图成所需要的构形，即第一光刻胶图形103露出外围区，同时覆盖单元阵列区。使用栅极102b和102c做掩模，将低浓度n型杂质离子注入到外围区的半导体衬底100中，由此分别形成n型的第一杂质扩散层104b和104c。用砷(As)在约50keV的能量下、以约5E12离子/cm2的剂量进行n型杂质离子的注入。
现在说明第一间隔层的形成并示意地示于图3A-3C中。去掉第一光刻胶图形103之后，在得到的整个半导体结构上淀积第一绝缘层。例如，可以淀积氮化硅层。然后各向异性腐蚀淀积的绝缘层，以在第一、第二和第三栅电极的侧壁上分别形成厚度约为400的第一栅间隔层106a、106b和106c。
下一工艺步骤是在单元阵列区中形成低浓度n型杂质扩散层。参照图4A-4C，在整个得到的半导体结构上旋涂第二光刻胶层并构图成所需要的构形，即第二光刻胶图形107暴露单元阵列区并覆盖外围区。用栅极102a和第一间隔层106a作掩模，向单元阵列区的半导体衬底100中注入低浓度n型杂质离子，由此在单元阵列区中形成n型的第二杂质扩散层108a。上述注入是用磷(P)在约30keV的能量下、以约5E12离子/cm2的剂量进行的。
去掉第二光刻胶图形107之后，形成第三光刻胶图形109，从而只暴露要形成PMOS晶体管的外围区中的第三栅电极102c，如图5A-5C。用第三光刻胶图形109覆盖第一栅电极102a和第二栅电极102b。用第三栅极102c和第一间隔层106c作掩模，向外围区中的半导体衬底100中注入低浓度p型杂质离子，由此在单元阵列区中形成p型第三杂质扩散层110c。p型杂质可以包括硼(B)或BF3，这些杂质离子是在约20keV的能量下、以约1E13离子/cm2的剂量注入的。
参照图6A-6C，在去掉第三光刻胶图形109之后，在得到的半导体结构上淀积绝缘层112，例如氮化硅层。如后面所述，绝缘层112用作单元阵列区中的抗硅化作用的阻挡层，和用作外围区中的第二栅间隔层。
淀积第四光刻胶层并构图成所要求的图形，即第四光刻胶图形111暴露外围区中的绝缘层112，并覆盖单元阵列区中的绝缘层112。用第四光刻胶图形111作掩模，各向异性地腐蚀绝缘层112，从而分别在第二和第三栅电极中的第一间隔层106b和106c上形成厚度约为400的第二间隔层112b和112c。结果，在外围区中形成双间隔层结构。这里，应该注意，由于单元阵列区中的绝缘层112被第四光刻胶图形111覆盖，所以没被腐蚀。单元阵列区中的剩余绝缘层112a用作抗硅化作用的阻挡层。
去掉第四光刻胶图形111之后，形成第五光刻胶图形113，从而只暴露外围区中的第二栅极102b和它的间隔层106b和112b，同时覆盖第一和第三栅电极和它们的间隔层，如图8A-8C所示。用第五光刻胶图形115、栅电极102b和第二和第三间隔层106b和112b作掩模，向半导体衬底100中注入高浓度n型杂质离子，从而形成n型第五杂质扩散层。该n型杂质离子的注入是用砷(As)在约20keV的能量下、以约5E15离子/cm2的剂量进行的。
去掉第五光刻胶图形113之后，形成第六光刻胶图形115以暴露要形成PMOS的区域，即暴露第三栅电极102c和间隔层112c。用第六光刻胶图形115、第三栅电极102c和间隔层106c和112c作掩模，向半导体衬底100中注入高浓度p型杂质离子，从而在单元阵列区中形成p型第五杂质扩散层116c。p型杂质可以包括硼(B)或BF3，这些杂质离子是在约20keV的能量下、以约5E15离子/cm2的剂量注入的。因而，在外围区中形成所要求的具有低浓度n型杂质的第一杂质扩散层、低浓度p型杂质的第三杂质扩散层110c和高浓度p型杂质的第五杂质扩散层116c构形的PMOS晶体管。
下一工序是形成硅化物层并示意地示于图10A-10C中。形成在源/漏区和外围区中的栅电极上的硅化物层可以降低DRAM器件的损耗电压和增加其工作速度。在所得到的半导体结构上淀积过渡金属，如Ti、Ta、Co或Mo。在淀积过渡金属之后，进行退火工艺以形成硅化物层。众所周知，硅化物层是通过硅和过渡金属之间的反应而形成的。因此，如从图10B和10C中所看到，硅化物层118只形成在暴露的硅和多晶硅上，即形成在外围区中的暴露的半导体衬底和暴露的多晶硅栅上。这里应该注意，绝缘层112a覆盖单元阵列区中的半导体衬底和第一栅电极。绝缘层112a的存在防止了单元阵列区中的硅化处理。否则，可能增加单元阵列区中的晶体管的漏电流。
在用于硅化处理的退火工艺过程中，使前面提到的杂质扩散层的杂质离子扩散以分别形成杂质区。特别是参照图10A-10C，形成在单元阵列区上的晶体管，即NMOS晶体管(见图10A)包括低浓度n型杂质的第一栅电极102a、第一间隔层106a、和源/漏区108a(即第二杂质区108a)。形成在外围区上的晶体管，即NMOS晶体管(见图10B)包括第二栅极102b、第一和第二间隔层106b和112b、和源/漏区104b和114b。如所示，源/漏由在第一和第二间隔层106b和112b下面对准的低浓度n型杂质的第一杂质区104b和在从第二间隔层112b的侧边向外对准的高浓度n型杂质的第四杂质区114b构成。形成在外围区上的晶体管，即PMOS晶体管(见图10C)包括第三栅电极102c、第一和第二间隔层106c和112c、和源/漏区104c、110c、和116c。如图10C所示，源/漏区由在第一间隔层106c下面对准的低浓度n型杂质的第一杂质区104c、在第二间隔层112c下面对准的低浓度p型杂质的第三杂质区110c、和从第二间隔层112c的侧边向外对准的高浓度p型杂质的第五杂质区116c构成。
在外围区的PMOS晶体管中，在后来层形成过程中施加于半导体器件的热载使n型第一杂质区104c与第三杂质区110c叠加在一起，由此将n型第一杂质区104c转换成p型。
形成硅化物层之后，选择地去掉没有与硅或多晶硅反应的过渡层。结果，可以减小源/漏区的薄层电阻，从而增加工作速度。
参照图11A-11C，在整个半导体衬底上淀积层间绝缘层120。在该层间绝缘层上淀积第七光刻胶层并构图成所要求的图形。用构图的第七光刻胶层作掩模，各向异性腐蚀层间绝缘层120的所要求的部分，从而形成接触孔露出单元阵列区中的NMOS晶体管的源/漏区，如图11A所示。相对于绝缘层112a选择腐蚀(大约五倍)层间绝缘层120，由此以自对准方式形成接触孔。
根据本发明，单元阵列区的NMOS晶体管包括栅电极、单间隔层、和低浓度n型杂质区的源/漏区。外围区中的NMOS晶体管包括栅电极、双间隔层、和低浓度n型杂质区和高浓度n型杂质区的LDD源/漏区。外围区中的PMOS晶体管包括低栅电极、双间隔层和低浓度p型杂质区、低浓度n型杂质区和高浓度p型杂质区的双LDD源/漏结构。PMOS晶体管的双LDD源/漏结构可以防止短沟道效应和有效地减少热载流子效应。另外，用于第二间隔层的绝缘层的剩余物起硅化作用阻挡层和腐蚀停止层的双重作用，由此简化制造工艺。
本领域技术人员应该承认，本申请中公开的创新的概念适用于广泛的各种情况。而且，可以以极大的多样化方式修改最佳实施例。因而，应该理解，下面和上面建议的修改和改变只是用于表示性的。这些实例远远没有包括公开的概念中的全部变化范围。

Claims (16)

1.一种制造半导体器件的方法，包括以下步骤：
在具有单元阵列区和外围电路区的半导体衬底上形成器件隔离区；
分别在所述单元阵列区上形成第一栅，在所述外围电路区上形成第二和第三栅；
用所述第二和第三栅作掩模，分别向与所述第二和第三栅相邻的所述半导体衬底中注入低浓度的第一杂质离子，从而形成第一导电型的第一杂质扩散层；
分别在所述栅的侧边上形成第一栅极间隔层；
用所述第一栅和第一间隔层作掩模，向与所述第一栅和第一间隔层相邻的所述半导体衬底中注入低浓度的第二杂质离子，从而形成第一导电型的第二杂质扩散层；
用所述第三栅和第一间隔层作掩模，向与所述第三栅和第一间隔层相邻的所述半导体衬底中注入低浓度的第三杂质离子，从而形成第二导电型的第三杂质扩散层；
在得到的半导体结构上形成绝缘层；
腐蚀在所述外围区的所述绝缘层，并分别在所述第二和第三栅的第一间隔层上形成第二间隔层；
用所述第二栅和第一和第二间隔层作掩模，向与所述第二栅和第二间隔层相邻的所述半导体衬底中注入高浓度的第四杂质离子，从而形成第一导电型的第四杂质扩散层；以及
用所述第三栅和第一和第二间隔层作掩模，向与所述第三栅和第二间隔层相邻的所述半导体衬底中注入高浓度的第五杂质离子，从而形成第二导电型的第五杂质扩散层。
2.根据权利要求1的方法，其特征在于，注入第一杂质离子的所述步骤具有比注入第二杂质离子的所述步骤低的离子扩散率。
3.根据权利要求1的方法，其特征在于，所述栅是由多晶硅构成的。
4.根据权利要求1的方法，其特征在于，注入第一杂质离子的所述步骤是用As(砷)在5E12离子/cm2的剂量范围和50keV的能量范围下进行的。
5.根据权利要求1的方法，其特征在于，注入第二杂质离子的所述步骤是用P(磷)在5E12离子/cm2的剂量范围和30keV的能量范围下进行的。
6.根据权利要求1的方法，其特征在于，注入第三杂质离子的所述步骤是用B(硼)或BF3在1E13离子/cm2的剂量范围和20keV的能量范围下进行的。
7.根据权利要求1的方法，其特征在于，注入第四杂质离子的所述步骤是用As(砷)在5E15离子/cm2的剂量范围和50keV的能量范围下进行的。
8.根据权利要求1的方法，其特征在于，注入第五杂质离子的所述步骤是用B(硼)或BF3在5E15离子/cm2的剂量范围和20keV的能量范围下进行的。
9.根据权利要求1的方法，还包括以下步骤：
在所述外围电路区的所述半导体衬底上表面、所述第二栅、和所述第三栅上形成硅化物层；和
在得到的半导体结构上形成层间绝缘层；
腐蚀所述单元阵列区中的所述层间绝缘层的选择部分直到用作腐蚀停止层的所述绝缘层，并形成与所述第一栅相邻的接触开口。
10.根据权利要求9的方法，其特征在于，留在所述单元阵列区中的所述绝缘层用作阻挡层，在所述外围区中形成硅化物层的所述步骤过程中用于防止硅化作用。
11.根据权利要求9的方法，其特征在于，在腐蚀所述层间绝缘层的所述步骤过程中所述层间绝缘层具有至少是所述绝缘层的五倍的高腐蚀率。
12.一种用于制造半导体器件中的MOS晶体管的方法，包括以下步骤：
在半导体衬底上形成栅电极；
用所述栅电极作掩模，注入第一导电型的低浓度第一杂质离子以形成第一杂质扩散层；
在所述栅的侧边上形成第一间隔层；
用所述栅和第一间隔层作掩模，注入第二导电型的低浓度第二杂质离子以形成第二杂质扩散层；
在所述栅的所述第一间隔层上形成第二间隔层；
用所述第二和第一间隔层作掩模，注入第二导电型的高浓度第三杂质离子以形成第三杂质扩散层；以及
退火所述杂质扩散层并且使其中的杂质扩散，以使所述第一扩散层与所述第二扩散层叠加。
13.根据权利要求12的方法，其特征在于，所述第一导电型是n型。
14.根据权利要求12的方法，其特征在于，所述注入第一杂质离子的步骤是用As(砷)在5E12离子/cm2的剂量范围和50keV的能量范围下进行的。
15.根据权利要求12的方法，其特征在于，所述注入第二杂质离子的步骤是用B(硼)或BF3在1E13离子/cm2的剂量范围和20keV的能量范围下进行的。
16.根据权利要求12的方法，其特征在于，所述注入第三杂质离子的步骤是用B(硼)或BF3在5E15离子/cm2的剂量范围和20keV的能量范围下进行的。
CN99107373A 1998-05-20 1999-05-18 半导体器件的制造方法 Expired - Fee Related CN1131561C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR18167/1998 1998-05-20
KR1019980018167A KR100269510B1 (ko) 1998-05-20 1998-05-20 반도체 장치의 제조 방법
KR18167/98 1998-05-20

Publications (2)

Publication Number Publication Date
CN1236187A CN1236187A (zh) 1999-11-24
CN1131561C true CN1131561C (zh) 2003-12-17

Family

ID=19537526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99107373A Expired - Fee Related CN1131561C (zh) 1998-05-20 1999-05-18 半导体器件的制造方法

Country Status (8)

Country Link
US (1) US7888198B1 (zh)
JP (1) JP4119037B2 (zh)
KR (1) KR100269510B1 (zh)
CN (1) CN1131561C (zh)
DE (1) DE19922291B4 (zh)
FR (1) FR2779008B1 (zh)
GB (1) GB2337634B (zh)
TW (1) TW448472B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465325B (zh) * 2007-12-20 2010-07-07 华邦电子股份有限公司 半导体结构的形成方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012008B1 (en) * 2000-03-17 2006-03-14 Advanced Micro Devices, Inc. Dual spacer process for non-volatile memory devices
US6727534B1 (en) * 2001-12-20 2004-04-27 Advanced Micro Devices, Inc. Electrically programmed MOS transistor source/drain series resistance
CN1327490C (zh) * 2003-10-27 2007-07-18 上海宏力半导体制造有限公司 用于制造自行对准接触窗结构的方法
US20050212015A1 (en) * 2004-03-25 2005-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate semiconductor device and manufacturing method
KR101115092B1 (ko) * 2004-07-29 2012-02-28 인텔렉츄얼 벤처스 투 엘엘씨 전하운송효율을 향상시키기 위한 이미지 센서 및 제조 방법
US7445015B2 (en) 2004-09-30 2008-11-04 Lam Research Corporation Cluster tool process chamber having integrated high pressure and vacuum chambers
JP5578952B2 (ja) * 2009-08-19 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN106558491A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
US11018259B2 (en) * 2015-12-17 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device comprising gate structure and doped gate spacer
CN108305902B (zh) * 2017-06-16 2019-04-16 长鑫存储技术有限公司 一种半导体晶体管结构

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63252461A (ja) 1987-04-09 1988-10-19 Nec Corp Ｃｍｏｓ型半導体装置の製造方法
AT388618B (de) * 1987-05-05 1989-08-10 Binder Bernd Dr Verfahren zur quantitativen bestimmung von funktion und antigener konzentration einer in einer biologischen fluessigkeit enthaltenen substanz
JPH01143357A (ja) 1987-11-30 1989-06-05 Hitachi Ltd 半導体装置およびその製法
JPH03257962A (ja) 1990-03-08 1991-11-18 Fujitsu Ltd 半導体装置の製造方法
KR950000141B1 (ko) 1990-04-03 1995-01-10 미쓰비시 뎅끼 가부시끼가이샤 반도체 장치 및 그 제조방법
US5023190A (en) 1990-08-03 1991-06-11 Micron Technology, Inc. CMOS processes
KR940005802B1 (ko) * 1991-07-09 1994-06-23 삼성전자 주식회사 Cmos 반도체장치 및 그 제조방법
US6081010A (en) * 1992-10-13 2000-06-27 Intel Corporation MOS semiconductor device with self-aligned punchthrough stops and method of fabrication
JPH06216151A (ja) 1993-01-14 1994-08-05 Sony Corp 半導体装置及びその製造方法
US5583067A (en) * 1993-01-22 1996-12-10 Intel Corporation Inverse T-gate semiconductor device with self-aligned punchthrough stops and method of fabrication
US5500379A (en) 1993-06-25 1996-03-19 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device
JPH0794600A (ja) * 1993-06-29 1995-04-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5372960A (en) * 1994-01-04 1994-12-13 Motorola, Inc. Method of fabricating an insulated gate semiconductor device
JPH0837162A (ja) 1994-07-21 1996-02-06 Fujitsu Ltd イオン注入方法及びイオン注入装置
JPH08250728A (ja) 1995-03-10 1996-09-27 Sony Corp 電界効果型半導体装置及びその製造方法
US5552331A (en) * 1995-07-11 1996-09-03 Advanced Micro Devices, Inc. Process for self-aligned source for high density memory
US5534449A (en) 1995-07-17 1996-07-09 Micron Technology, Inc. Methods of forming complementary metal oxide semiconductor (CMOS) integrated circuitry
US5654213A (en) * 1995-10-03 1997-08-05 Integrated Device Technology, Inc. Method for fabricating a CMOS device
US5719425A (en) * 1996-01-31 1998-02-17 Micron Technology, Inc. Multiple implant lightly doped drain (MILDD) field effect transistor
US6346439B1 (en) * 1996-07-09 2002-02-12 Micron Technology, Inc. Semiconductor transistor devices and methods for forming semiconductor transistor devices
US5849615A (en) * 1996-02-22 1998-12-15 Micron Technology, Inc. Semiconductor processing method of fabricating field effect transistors
US5827747A (en) * 1996-03-28 1998-10-27 Mosel Vitelic, Inc. Method for forming LDD CMOS using double spacers and large-tilt-angle ion implantation
JPH09312380A (ja) 1996-05-23 1997-12-02 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5811329A (en) * 1996-06-03 1998-09-22 Micron Technology, Inc. Method of forming CMOS circuitry including patterning a layer of conductive material overlying field isolation oxide
JP3941133B2 (ja) 1996-07-18 2007-07-04 富士通株式会社 半導体装置およびその製造方法
JPH1050988A (ja) * 1996-07-31 1998-02-20 Sharp Corp 絶縁ゲート型電界効果トランジスタ及びその製造方法
US5747373A (en) 1996-09-24 1998-05-05 Taiwan Semiconductor Manufacturing Company Ltd. Nitride-oxide sidewall spacer for salicide formation
US6066894A (en) * 1997-02-07 2000-05-23 United Microelectronics Corporation Semiconductor device and a method of manufacturing the same
TW360951B (en) * 1997-04-01 1999-06-11 Nxp Bv Method of manufacturing a semiconductor device
US5998274A (en) * 1997-04-10 1999-12-07 Micron Technology, Inc. Method of forming a multiple implant lightly doped drain (MILDD) field effect transistor
US5952693A (en) * 1997-09-05 1999-09-14 Advanced Micro Devices, Inc. CMOS semiconductor device comprising graded junctions with reduced junction capacitance
US6121091A (en) * 1999-01-19 2000-09-19 Taiwan Semiconductor Manufacturing Company Reduction of a hot carrier effect phenomena via use of transient enhanced diffusion processes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465325B (zh) * 2007-12-20 2010-07-07 华邦电子股份有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
DE19922291B4 (de) 2005-08-04
KR100269510B1 (ko) 2000-10-16
GB2337634A9 (en) 2001-03-08
GB2337634B (en) 2001-04-18
JP4119037B2 (ja) 2008-07-16
DE19922291A1 (de) 1999-12-02
FR2779008A1 (fr) 1999-11-26
TW448472B (en) 2001-08-01
FR2779008B1 (fr) 2005-08-26
US7888198B1 (en) 2011-02-15
JPH11345951A (ja) 1999-12-14
CN1236187A (zh) 1999-11-24
KR19990085619A (ko) 1999-12-15
GB2337634A (en) 1999-11-24
GB9909490D0 (en) 1999-06-23

Similar Documents

Publication Publication Date Title
US6362057B1 (en) Method for forming a semiconductor device
CN1096115C (zh) 制造半导体器件的方法
JP2787908B2 (ja) 半導体装置の製造方法
JP4305610B2 (ja) 半導体素子の製造方法
CN1131561C (zh) 半导体器件的制造方法
JP2929432B2 (ja) 半導体デバイス製造方法
US5956591A (en) Method of making NMOS and PMOS devices having LDD structures using separate drive-in steps
JP2004508717A (ja) 薄いゲート酸化物ＭＯＳＦＥＴｓでのゲート誘起ドレイン漏洩（ＧＩＤＬ）電流を減らす方法およびデバイス
US5798291A (en) Method of making a semiconductor device with recessed source and drain
US7449403B2 (en) Method for manufacturing semiconductor device
JP2000208756A (ja) 半導体装置及び半導体装置の製造方法
CN1523675A (zh) 半导体器件及其制造方法
KR100307565B1 (ko) 개선된저농도로도핑된확산층구조를갖는mos전계효과트랜지스터및그형성방법
CN1905212A (zh) 晶体管及其形成方法
JP2004235527A (ja) 絶縁ゲート型半導体装置及びその製造方法
KR20000050588A (ko) 반도체 소자의 이중 게이트 형성방법
US20050153498A1 (en) Method of manufacturing p-channel MOS transistor and CMOS transistor
JP3063276B2 (ja) 半導体装置の製造方法
JPH09205151A (ja) 相補型半導体装置の製造方法
KR940010543B1 (ko) 모스 트랜지스터의 제조방법
US20050139875A1 (en) MOS transistors and methods of manufacturing the same
KR101065352B1 (ko) 모스 트랜지스터 및 이의 제조 방법
JPH08293599A (ja) 半導体装置およびその製造方法
KR100311177B1 (ko) 반도체장치의 제조방법
US6936517B2 (en) Method for fabricating transistor of semiconductor device

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031217

Termination date: 20150518

EXPY Termination of patent right or utility model