JPH0837162A - イオン注入方法及びイオン注入装置 - Google Patents
イオン注入方法及びイオン注入装置Info
- Publication number
- JPH0837162A JPH0837162A JP16945194A JP16945194A JPH0837162A JP H0837162 A JPH0837162 A JP H0837162A JP 16945194 A JP16945194 A JP 16945194A JP 16945194 A JP16945194 A JP 16945194A JP H0837162 A JPH0837162 A JP H0837162A
- Authority
- JP
- Japan
- Prior art keywords
- ion
- ion implantation
- ion beam
- kev
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005468 ion implantation Methods 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 65
- 150000002500 ions Chemical class 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 238000009826 distribution Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 230000002093 peripheral effect Effects 0.000 claims abstract description 10
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 230000001133 acceleration Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 14
- 238000007493 shaping process Methods 0.000 description 16
- 238000000605 extraction Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 238000002513 implantation Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000006200 vaporizer Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000002902 bimodal effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 イオン注入方法及びイオン注入装置に関し、
イオンビームの断面強度分布を調整することにより左右
対称なイオン注入領域を形成するためのイオン注入工程
数を減少させ、製造コストを低減する。 【構成】 イオンビームの断面強度分布を中心部のビー
ム強度が小さく、且つ、ビーム周辺部のビーム強度が大
きくなるように調整し、前記イオンビームを半導体基体
1に対して所望の拡がり角θを持たせると共に、半導体
基体1表面に設けたゲート電極4をマスクとして半導体
基体1の法線に対してチルト角0°の方向5からイオン
を注入して左右対称な低不純物濃度領域6を形成する。
イオンビームの断面強度分布を調整することにより左右
対称なイオン注入領域を形成するためのイオン注入工程
数を減少させ、製造コストを低減する。 【構成】 イオンビームの断面強度分布を中心部のビー
ム強度が小さく、且つ、ビーム周辺部のビーム強度が大
きくなるように調整し、前記イオンビームを半導体基体
1に対して所望の拡がり角θを持たせると共に、半導体
基体1表面に設けたゲート電極4をマスクとして半導体
基体1の法線に対してチルト角0°の方向5からイオン
を注入して左右対称な低不純物濃度領域6を形成する。
Description
【0001】
【産業上の利用分野】本発明はイオン注入方法及びそれ
に用いるイオン注入装置に関するものであり、特に、イ
オンビームの断面強度分布を調整することにより対称構
造の不純物領域を有する半導体装置の製造工程数を減少
することが可能になるイオン注入方法及びイオン注入装
置に関するものである。
に用いるイオン注入装置に関するものであり、特に、イ
オンビームの断面強度分布を調整することにより対称構
造の不純物領域を有する半導体装置の製造工程数を減少
することが可能になるイオン注入方法及びイオン注入装
置に関するものである。
【0002】
【従来の技術】イオン注入技術は、半導体基体に不純物
元素を導入する手段として、気相拡散法或いは固相拡散
法と並んで不可欠の手段であるが、イオン注入法は気相
拡散法或いは固相拡散法と比較して不純物の注入量(ド
ーズ量)や不純物の注入深さの制御性において優れてい
るので、特に、高集積度の半導体装置の製造工程に使用
されている。
元素を導入する手段として、気相拡散法或いは固相拡散
法と並んで不可欠の手段であるが、イオン注入法は気相
拡散法或いは固相拡散法と比較して不純物の注入量(ド
ーズ量)や不純物の注入深さの制御性において優れてい
るので、特に、高集積度の半導体装置の製造工程に使用
されている。
【0003】イオン注入に使用されるイオンは、イオン
ソースにおいて固体または気体のイオン源をプラズマ化
した後加速し、磁場による質量分離の後、質量分析スリ
ット(Mass Resolving Slit)を通
過して指定された注入角に沿って半導体基体に注入され
る。
ソースにおいて固体または気体のイオン源をプラズマ化
した後加速し、磁場による質量分離の後、質量分析スリ
ット(Mass Resolving Slit)を通
過して指定された注入角に沿って半導体基体に注入され
る。
【0004】イオン注入装置は、その使用ドーズ量によ
って、高電流装置と中電流装置に大別され、さらに、中
電流装置は半導体基体へのイオンの照射方法によってノ
ンパラレル機とパラレル機に分けられる。
って、高電流装置と中電流装置に大別され、さらに、中
電流装置は半導体基体へのイオンの照射方法によってノ
ンパラレル機とパラレル機に分けられる。
【0005】この内、ノンパラレル機の場合には、互い
に直交する方向、即ち、通常はオリエンテーションフラ
ットに平行な方向とそれに垂直な方向に沿って静電スキ
ャンすることで半導体基体全面にイオンを注入する。
に直交する方向、即ち、通常はオリエンテーションフラ
ットに平行な方向とそれに垂直な方向に沿って静電スキ
ャンすることで半導体基体全面にイオンを注入する。
【0006】また、パラレル機の場合には、イオンを質
量分離した後、スキャン機構によりスキャンする際に、
スキャン機構を通過させたのちアングルコレクタを通過
させることによりイオンビームの方向を補正し、半導体
基体面上で平行にスキャンするものであるが、一般にノ
ンパラレル機と比較して構造が複雑であるので装置価格
が高いという欠点がある。
量分離した後、スキャン機構によりスキャンする際に、
スキャン機構を通過させたのちアングルコレクタを通過
させることによりイオンビームの方向を補正し、半導体
基体面上で平行にスキャンするものであるが、一般にノ
ンパラレル機と比較して構造が複雑であるので装置価格
が高いという欠点がある。
【0007】一方、半導体集積回路の高集積化・微細化
が進むにつれて、例えば、MOSトランジスタにおいて
はホットキャリアの問題が注目され始め、その解決手段
としてドレイン近傍での電界を緩和するために所謂LD
D(Lightly Doped Drain)構造を
採用していた。
が進むにつれて、例えば、MOSトランジスタにおいて
はホットキャリアの問題が注目され始め、その解決手段
としてドレイン近傍での電界を緩和するために所謂LD
D(Lightly Doped Drain)構造を
採用していた。
【0008】このLDD構造は、高電界になりやすいド
レイン近傍の拡散領域端部に不純物濃度の低い領域、即
ち、キャリア濃度の低い領域を設けて、この部分での電
界緩和を図るものであり、通常はソース領域側にも同時
にキャリア濃度の低い領域が形成される。
レイン近傍の拡散領域端部に不純物濃度の低い領域、即
ち、キャリア濃度の低い領域を設けて、この部分での電
界緩和を図るものであり、通常はソース領域側にも同時
にキャリア濃度の低い領域が形成される。
【0009】ノンパラレル機を使用してゲート構造をマ
スクとしてLDD構造を形成する場合、半導体基体の周
辺部と中央部ではイオンの注入角が異なり、注入角の大
きな半導体基体の周辺部ではイオンの2次元分布が左右
で異なることになるので、製造されたMOSトランジス
タはI─V特性が非対称で、且つ、素子寿命がばらつく
等の欠点があった。
スクとしてLDD構造を形成する場合、半導体基体の周
辺部と中央部ではイオンの注入角が異なり、注入角の大
きな半導体基体の周辺部ではイオンの2次元分布が左右
で異なることになるので、製造されたMOSトランジス
タはI─V特性が非対称で、且つ、素子寿命がばらつく
等の欠点があった。
【0010】この欠点を改善するために、従来LDD構
造を形成する場合にはパラレル機を使用すると共に、先
ず図7に示すようにゲート絶縁膜3及びゲート電極4か
らなるゲート構造体をマスクとしてSi半導体基体1に
イオン注入する際に、所謂チャネリング防止のためにチ
ルト角(半導体基体1の法線とイオン注入方向5とのな
す角)を約7°程度に設定し、ソース・ドレイン領域が
左右対称になるようにゲート構造体の左右から1度ずつ
2度イオン注入してLDD領域を構成する低不純物濃度
領域6を形成していた〔図7(a)〜(c)〕。
造を形成する場合にはパラレル機を使用すると共に、先
ず図7に示すようにゲート絶縁膜3及びゲート電極4か
らなるゲート構造体をマスクとしてSi半導体基体1に
イオン注入する際に、所謂チャネリング防止のためにチ
ルト角(半導体基体1の法線とイオン注入方向5とのな
す角)を約7°程度に設定し、ソース・ドレイン領域が
左右対称になるようにゲート構造体の左右から1度ずつ
2度イオン注入してLDD領域を構成する低不純物濃度
領域6を形成していた〔図7(a)〜(c)〕。
【0011】この場合、実際の半導体ウェハにおいて
は、ゲート電極4は一方向にのみ整列するように形成さ
れていないため全ての素子において対称性を保つために
は、第1の左右の注入方向とのなす角が90°になるよ
うに、即ち、ツイスト角が90°になるように選択した
第2の左右の注入方向からもイオン注入を行い、合わせ
て計4方向からイオン注入を行なう(図示せず)。
は、ゲート電極4は一方向にのみ整列するように形成さ
れていないため全ての素子において対称性を保つために
は、第1の左右の注入方向とのなす角が90°になるよ
うに、即ち、ツイスト角が90°になるように選択した
第2の左右の注入方向からもイオン注入を行い、合わせ
て計4方向からイオン注入を行なう(図示せず)。
【0012】次いで、ゲート電極4の側面にサイドウォ
ール7を形成した後、サイドウォール7を含むゲート構
造体をマスクとして不純物イオンを注入し、ソース・ド
レイン領域8を形成していた〔図7(d)〜(f)〕。
ール7を形成した後、サイドウォール7を含むゲート構
造体をマスクとして不純物イオンを注入し、ソース・ド
レイン領域8を形成していた〔図7(d)〜(f)〕。
【0013】
【発明が解決しようとする課題】しかしながら、MOS
FETを含む半導体集積回路装置の製造工程において
は、大部分の工程においては装置価格の高いパラレル機
を用いる必要がないにも拘らず、LDD構造を形成する
ためにはパラレル機を用いる必要があり、且つ、ツイス
ト角を4回変更する4方向注入を行う必要があるため、
製造工程数が増加するという問題点、即ち、製造コスト
が上昇する問題点や装置価格が上昇するという問題点が
あった。
FETを含む半導体集積回路装置の製造工程において
は、大部分の工程においては装置価格の高いパラレル機
を用いる必要がないにも拘らず、LDD構造を形成する
ためにはパラレル機を用いる必要があり、且つ、ツイス
ト角を4回変更する4方向注入を行う必要があるため、
製造工程数が増加するという問題点、即ち、製造コスト
が上昇する問題点や装置価格が上昇するという問題点が
あった。
【0014】したがって、本発明は、装置価格の高いパ
ラレル機を用いることなく、或いは、パラレル機を用い
てチルト角を0°以外にした場合にも左右対称な不純物
領域を有する半導体装置の製造工程数を減少させること
を目的とするものである。
ラレル機を用いることなく、或いは、パラレル機を用い
てチルト角を0°以外にした場合にも左右対称な不純物
領域を有する半導体装置の製造工程数を減少させること
を目的とするものである。
【0015】
【課題を解決するための手段】本発明は、イオンビーム
の断面強度分布をビーム中心部で小さく、且つ、ビーム
周辺部で大きくし(図2参照)、前記イオンビームを非
照射体に対して所望の拡がり角をもたせてイオン注入す
ることを特徴とする。
の断面強度分布をビーム中心部で小さく、且つ、ビーム
周辺部で大きくし(図2参照)、前記イオンビームを非
照射体に対して所望の拡がり角をもたせてイオン注入す
ることを特徴とする。
【0016】また、本発明は、半導体基体(図1の1)
表面に設けた少なくとも一つの凸状構造体(図1の3,
4)をマスクとして上記の断面強度分布を有するイオン
ビームを用いて前記半導体基体にイオンを注入すること
を特徴とする。
表面に設けた少なくとも一つの凸状構造体(図1の3,
4)をマスクとして上記の断面強度分布を有するイオン
ビームを用いて前記半導体基体にイオンを注入すること
を特徴とする。
【0017】また、本発明は、イオンビームが加速管を
通過した後の位置に四重極〔図3(a)の10〕を設置
したイオンビーム成形部を有するイオン注入装置、或い
は、イオンソース〔図5の13〕からのイオン引出口
〔図5の20,21〕を2以上設けたイオンビーム成形
部を有するイオン注入装置にも特徴を有するものであ
る。
通過した後の位置に四重極〔図3(a)の10〕を設置
したイオンビーム成形部を有するイオン注入装置、或い
は、イオンソース〔図5の13〕からのイオン引出口
〔図5の20,21〕を2以上設けたイオンビーム成形
部を有するイオン注入装置にも特徴を有するものであ
る。
【0018】
【作用】本発明においては、中心部のビーム強度が小さ
く、且つ、周辺部のビーム強度が大きくなるような断面
強度分布を有し、且つ、非照射体に対して拡がりを有す
るイオンビームを用いるので、チルト角が0°の場合に
も7°と−7°の2成分がイオン注入される。
く、且つ、周辺部のビーム強度が大きくなるような断面
強度分布を有し、且つ、非照射体に対して拡がりを有す
るイオンビームを用いるので、チルト角が0°の場合に
も7°と−7°の2成分がイオン注入される。
【0019】特に、左右対称性が必要な不純物領域、特
に、LDD構造を形成する場合には、1方向に沿った注
入を行うことにより、ゲート構造体の左右から2度イオ
ン注入を行ったのと同等の作用が得られるため、全体で
は、従来の4方向注入においては4工程必要であった工
程数が2工程に減少できる。
に、LDD構造を形成する場合には、1方向に沿った注
入を行うことにより、ゲート構造体の左右から2度イオ
ン注入を行ったのと同等の作用が得られるため、全体で
は、従来の4方向注入においては4工程必要であった工
程数が2工程に減少できる。
【0020】また、四重極を設置したイオンビーム成形
部を有するイオン注入装置においては、前記四重極によ
って形成される磁場を用いてイオンビームの断面強度分
布をビーム中心部で小さく、且つ、ビーム周辺部で大き
くなるように成形するものである。
部を有するイオン注入装置においては、前記四重極によ
って形成される磁場を用いてイオンビームの断面強度分
布をビーム中心部で小さく、且つ、ビーム周辺部で大き
くなるように成形するものである。
【0021】さらに、必要とするイオンビームの断面形
状に応じてイオン引出口を2以上設けたイオンビーム成
形部を有するイオン注入装置においては、イオン引出口
の配置構造によりイオンビームの断面強度分布をビーム
中心部で小さく、且つ、ビーム周辺部で大きくなるよう
に成形するものであり、例えば、多数のイオン引出口を
円周上に等間隔で配置した場合には同心円状の断面強度
分布を有するイオンビームが得られる。
状に応じてイオン引出口を2以上設けたイオンビーム成
形部を有するイオン注入装置においては、イオン引出口
の配置構造によりイオンビームの断面強度分布をビーム
中心部で小さく、且つ、ビーム周辺部で大きくなるよう
に成形するものであり、例えば、多数のイオン引出口を
円周上に等間隔で配置した場合には同心円状の断面強度
分布を有するイオンビームが得られる。
【0022】
【実施例】図1は本発明の実施例であるLDD構造MO
SFETを構成要素とする高集積度の半導体集積回路装
置の製造工程を表す図であり、特に、LDD構造を形成
するためのイオン注入工程を表している。
SFETを構成要素とする高集積度の半導体集積回路装
置の製造工程を表す図であり、特に、LDD構造を形成
するためのイオン注入工程を表している。
【0023】先ず、Si半導体基体1にフィールド酸化
膜2を形成した後、素子形成領域のフィールド酸化膜2
を除去して除去部にゲート絶縁膜3を形成し、次いで、
ゲート電極となる多結晶Si、W等の高融点金属、高融
点金属シリサイド、或いは、ポリサイドのような前記の
導電膜の多層積層膜を堆積させパターニングしてゲート
電極4を形成する。
膜2を形成した後、素子形成領域のフィールド酸化膜2
を除去して除去部にゲート絶縁膜3を形成し、次いで、
ゲート電極となる多結晶Si、W等の高融点金属、高融
点金属シリサイド、或いは、ポリサイドのような前記の
導電膜の多層積層膜を堆積させパターニングしてゲート
電極4を形成する。
【0024】この半導体基体1に低不純物濃度の左右対
称なLDD構造を形成するためにイオン注入を行う際
に、後述する方法で形成された、図2及び図3に示す中
心部のビーム強度が小さく、且つ、周辺部のビーム強度
が大きくなる断面強度分布を有し、ビームの中心軸が半
導体基体1に垂直で、且つ、14°の拡がり角θを有す
るイオンビームを用いてイオン注入を行う。
称なLDD構造を形成するためにイオン注入を行う際
に、後述する方法で形成された、図2及び図3に示す中
心部のビーム強度が小さく、且つ、周辺部のビーム強度
が大きくなる断面強度分布を有し、ビームの中心軸が半
導体基体1に垂直で、且つ、14°の拡がり角θを有す
るイオンビームを用いてイオン注入を行う。
【0025】拡がり角θが14°であるイオンビームの
チルト角を0°に設定した場合には、中心部のビーム強
度は非常に低いのでチルト角に対して7°と−7°の2
成分5が優勢になり、一連のスキャンニング工程におい
て注入されるイオンビームが重複することになるので、
結果的にこの7°と−7°の2成分5が左右から半導体
基体1にイオン注入されることになる。
チルト角を0°に設定した場合には、中心部のビーム強
度は非常に低いのでチルト角に対して7°と−7°の2
成分5が優勢になり、一連のスキャンニング工程におい
て注入されるイオンビームが重複することになるので、
結果的にこの7°と−7°の2成分5が左右から半導体
基体1にイオン注入されることになる。
【0026】したがって、第1の方向にゲート電極が整
列したMOSFET群に対しては第1のイオン注入工程
により、ゲート電極4に対して左右対称な低不純物濃度
領域6を形成することができる〔図1(a)〜
(b)〕。なお、拡がり角θは14°に限られるもので
なく、0°<θ≦14°の範囲であれば良い。
列したMOSFET群に対しては第1のイオン注入工程
により、ゲート電極4に対して左右対称な低不純物濃度
領域6を形成することができる〔図1(a)〜
(b)〕。なお、拡がり角θは14°に限られるもので
なく、0°<θ≦14°の範囲であれば良い。
【0027】次いで、第1の方向とは異なった第2の方
向にゲート電極が整列しているMOSFET群に対し
て、左右対称な低不純物濃度領域6を形成するために半
導体基体1を回転させ、上記と同様に第2の方向に沿っ
て第2のイオン注入を行う(図示せず)。
向にゲート電極が整列しているMOSFET群に対し
て、左右対称な低不純物濃度領域6を形成するために半
導体基体1を回転させ、上記と同様に第2の方向に沿っ
て第2のイオン注入を行う(図示せず)。
【0028】この場合の半導体基体1の回転角、即ち、
ツイスト角は第1のイオン注入におけるドーズ量と第2
のイオン注入におけるドーズ量とを制御することにより
45°〜135°の範囲に設定するのであり、第1のイ
オン注入のドーズ量と第2のイオン注入のドーズ量が等
しい場合にはツイスト角を90°にする。
ツイスト角は第1のイオン注入におけるドーズ量と第2
のイオン注入におけるドーズ量とを制御することにより
45°〜135°の範囲に設定するのであり、第1のイ
オン注入のドーズ量と第2のイオン注入のドーズ量が等
しい場合にはツイスト角を90°にする。
【0029】また、上記2度のイオン注入条件は、ドー
ズ量を1×1012cm-2〜1×10 14cm-2とし、加速
エネルギーを夫々、イオン種がP+ の場合は2keV〜
10keV、As+ の場合は2keV〜10keV、B
F2 + の場合は5keV〜15keV、B+ の場合は2
keV〜6keVとした。
ズ量を1×1012cm-2〜1×10 14cm-2とし、加速
エネルギーを夫々、イオン種がP+ の場合は2keV〜
10keV、As+ の場合は2keV〜10keV、B
F2 + の場合は5keV〜15keV、B+ の場合は2
keV〜6keVとした。
【0030】次いで、CVD絶縁膜の堆積とそれに引き
続く異方性エッチングとによりゲート電極の側部にサイ
ドウォール7を形成した後、このサイドウォール7をマ
スクとして第3のイオン注入を行って、高不純物濃度の
ソース・ドレイン領域8を形成する〔図1(c)〜
(e)〕。
続く異方性エッチングとによりゲート電極の側部にサイ
ドウォール7を形成した後、このサイドウォール7をマ
スクとして第3のイオン注入を行って、高不純物濃度の
ソース・ドレイン領域8を形成する〔図1(c)〜
(e)〕。
【0031】なお、本発明の実施に用いるイオンビーム
は、図3のような断面強度分布を有するイオンビームに
限定されるものではなく、図4に示すような中心部でイ
オン密度が低く、且つ、周辺部でイオン密度が高い同心
円状の断面強度分布を有するイオンビームでも良いもの
である。
は、図3のような断面強度分布を有するイオンビームに
限定されるものではなく、図4に示すような中心部でイ
オン密度が低く、且つ、周辺部でイオン密度が高い同心
円状の断面強度分布を有するイオンビームでも良いもの
である。
【0032】この図4に示すイオンビームを用いた場合
には、その断面強度分布の対称性が非常に良いので、半
導体基体1を回転させることなく、1方向注入を行うだ
けで第1の方向とこれとは異なった第2の方向の2方向
にゲート電極が整列している全てのMOSFETに対し
て左右対称な低不純物濃度領域6を形成することができ
る。
には、その断面強度分布の対称性が非常に良いので、半
導体基体1を回転させることなく、1方向注入を行うだ
けで第1の方向とこれとは異なった第2の方向の2方向
にゲート電極が整列している全てのMOSFETに対し
て左右対称な低不純物濃度領域6を形成することができ
る。
【0033】ここで、本発明の実施に用いる断面強度分
布を有するイオンビームの形成方法とそれを形成するた
めのイオン注入装置の実施例とを説明する。図6は本発
明の実施に用いるイオン注入装置の概略図であり、図3
(a)及び図5はそれぞれイオン注入装置に設けるイオ
ンビーム成形部についての第1の実施例及び第2の実施
例を示す図である。
布を有するイオンビームの形成方法とそれを形成するた
めのイオン注入装置の実施例とを説明する。図6は本発
明の実施に用いるイオン注入装置の概略図であり、図3
(a)及び図5はそれぞれイオン注入装置に設けるイオ
ンビーム成形部についての第1の実施例及び第2の実施
例を示す図である。
【0034】図6に示した本発明の実施に用いるイオン
注入装置は、イオンソース13、アナライザマグネット
24、アパーチャ25、スリット26、加速管27、Y
スキャンプレート28、及び、Xスキャンプレート29
(1は半導体基体、22は真空チャンバ、23はイオン
ビーム)からなる通常のイオン注入装置の加速管27の
出口に設けるQレンズの代わりに四重極を有するイオン
ビーム成形部30を設置するか、或いは、イオンソース
13の近傍に設けるマニピュレータ(イオン引出口)と
して、得ようとするビーム形状に応じて配置した2以上
のイオン引出口を設けたイオンビーム成形部31を設置
したものであり、図6においては便宜的に両方を図示し
ているが、実際にはどちらか一方を設けるものである。
注入装置は、イオンソース13、アナライザマグネット
24、アパーチャ25、スリット26、加速管27、Y
スキャンプレート28、及び、Xスキャンプレート29
(1は半導体基体、22は真空チャンバ、23はイオン
ビーム)からなる通常のイオン注入装置の加速管27の
出口に設けるQレンズの代わりに四重極を有するイオン
ビーム成形部30を設置するか、或いは、イオンソース
13の近傍に設けるマニピュレータ(イオン引出口)と
して、得ようとするビーム形状に応じて配置した2以上
のイオン引出口を設けたイオンビーム成形部31を設置
したものであり、図6においては便宜的に両方を図示し
ているが、実際にはどちらか一方を設けるものである。
【0035】次に、図3(a)は本発明に用いるイオン
注入装置のイオンビーム成形部についての第1の実施例
を示す図であり、このビームライン9に対称的に取り付
けられた四重極10を有するイオンビーム成形部は、イ
オンビームが加速管を通過した後の位置に設置され、且
つ、この四重極10の磁場(11は磁力線)によってイ
オンビームの断面強度分布12を制御して、図3(b)
に示す双峰性を有する断面強度分布を得るものである。
注入装置のイオンビーム成形部についての第1の実施例
を示す図であり、このビームライン9に対称的に取り付
けられた四重極10を有するイオンビーム成形部は、イ
オンビームが加速管を通過した後の位置に設置され、且
つ、この四重極10の磁場(11は磁力線)によってイ
オンビームの断面強度分布12を制御して、図3(b)
に示す双峰性を有する断面強度分布を得るものである。
【0036】また、図5は本発明に用いるイオン注入装
置のイオンビーム成形部についての第2の実施例を示す
図であり、この複数のイオン引出口を設けたイオンビー
ム成形部は、ガス導入口14、ベーパライザー15、ア
ークチャンバー16、正電極17、負電極18、及び、
フィラメント19からなるイオンソース13に二つのイ
オン引出口20及び21を設けたものである。
置のイオンビーム成形部についての第2の実施例を示す
図であり、この複数のイオン引出口を設けたイオンビー
ム成形部は、ガス導入口14、ベーパライザー15、ア
ークチャンバー16、正電極17、負電極18、及び、
フィラメント19からなるイオンソース13に二つのイ
オン引出口20及び21を設けたものである。
【0037】例えば、ベーパライザー15にイオン源を
入れた場合には、ガス導入口14からアルゴン等のキャ
リアガスを導入して、ベーパライザー15からのイオン
源をアークチャンバー16内でイオン化し、イオン化し
たイオンをイオン引出口20及び21から所定断面強度
分布を有するイオンビームとして取り出すものである。
入れた場合には、ガス導入口14からアルゴン等のキャ
リアガスを導入して、ベーパライザー15からのイオン
源をアークチャンバー16内でイオン化し、イオン化し
たイオンをイオン引出口20及び21から所定断面強度
分布を有するイオンビームとして取り出すものである。
【0038】また、BF3 を用いる場合には、ベーパラ
イザー15を使用せずに、ガス導入口14からBF3 を
導入してアークチャンバー16内でイオン化してBF2
+ を生成し、イオン引出口20及び21から所定断面強
度分布を有するBF2 + イオンビームとして取り出す。
イザー15を使用せずに、ガス導入口14からBF3 を
導入してアークチャンバー16内でイオン化してBF2
+ を生成し、イオン引出口20及び21から所定断面強
度分布を有するBF2 + イオンビームとして取り出す。
【0039】上記図5に示したイオン注入装置のイオン
ビーム成形部についての第2の実施例の説明において
は、イオン引出口は2つであるものの、必要とする断面
強度分布に応じて多数のイオン引出口を設けても良く、
このイオン引出口の配置構造によって各種の断面強度分
布を有するイオンビームを得ることができ、例えば、イ
オン引出口を円周上に配置すれば図4に示す同心円状の
断面強度分布を有するイオンビームが得られる。
ビーム成形部についての第2の実施例の説明において
は、イオン引出口は2つであるものの、必要とする断面
強度分布に応じて多数のイオン引出口を設けても良く、
このイオン引出口の配置構造によって各種の断面強度分
布を有するイオンビームを得ることができ、例えば、イ
オン引出口を円周上に配置すれば図4に示す同心円状の
断面強度分布を有するイオンビームが得られる。
【0040】なお、上記実施例においては高電流イオン
注入装置を使用した場合について説明しているがこれに
限られるものではなく、中電流イオン注入装置であるパ
ラレル機に本発明のイオンビーム成形部を設けて上記の
ような断面強度分布を有するイオンビームを形成してイ
オン注入を行っても良いものである。
注入装置を使用した場合について説明しているがこれに
限られるものではなく、中電流イオン注入装置であるパ
ラレル機に本発明のイオンビーム成形部を設けて上記の
ような断面強度分布を有するイオンビームを形成してイ
オン注入を行っても良いものである。
【0041】また、上記図3のイオンビーム成形部にお
いては、磁場を用いてイオンビームを成形しているが、
電場を用いて成形しても良いものであり、更に、複数対
の四重極を組み合わせることにより磁場と電場の両方で
成形しても良い。
いては、磁場を用いてイオンビームを成形しているが、
電場を用いて成形しても良いものであり、更に、複数対
の四重極を組み合わせることにより磁場と電場の両方で
成形しても良い。
【0042】さらに、上記イオン注入方法の実施例はL
DD構造の製造工程について説明しているが、これに限
られるものではなく、本発明は、DDD構造のMOSF
ETの製造工程、或いは、対称型DSA構造のMOSF
ETのベース領域の製造工程、或いは、高度の対称性が
必要となる単一のソース・ドレイン領域を有するMOS
FETの製造工程をも対象とするものである。
DD構造の製造工程について説明しているが、これに限
られるものではなく、本発明は、DDD構造のMOSF
ETの製造工程、或いは、対称型DSA構造のMOSF
ETのベース領域の製造工程、或いは、高度の対称性が
必要となる単一のソース・ドレイン領域を有するMOS
FETの製造工程をも対象とするものである。
【0043】また、上記実施例においては、半導体基体
としてSi半導体を用いているが、これに限られるもの
ではなく、本発明は、III-V族化合物半導体等の他の半
導体基体をも対象とするのである。
としてSi半導体を用いているが、これに限られるもの
ではなく、本発明は、III-V族化合物半導体等の他の半
導体基体をも対象とするのである。
【0044】
【発明の効果】本発明によれば、中心部のビーム強度が
小さく、且つ、周辺部のビーム強度が大きくなるように
イオンビームの断面強度分布を調整することにより、装
置価格の高いパラレル機を用いることなく、或いは、パ
ラレル機を用いたとしても工程数を少なくしてLDD構
造を作成できるので、製造コストを削減することが可能
になる。
小さく、且つ、周辺部のビーム強度が大きくなるように
イオンビームの断面強度分布を調整することにより、装
置価格の高いパラレル機を用いることなく、或いは、パ
ラレル機を用いたとしても工程数を少なくしてLDD構
造を作成できるので、製造コストを削減することが可能
になる。
【図1】本発明のイオン注入方法の実施例である、MO
SFETのLDD構造を形成するための製造工程を示す
図である。
SFETのLDD構造を形成するための製造工程を示す
図である。
【図2】本発明の実施に用いるイオンビームの強度分布
を示す図である。
を示す図である。
【図3】本発明のイオン注入装置におけるイオンビーム
成形部の第1の実施例及びそれにより形成された第1の
イオンビームの強度分布を示す図である。
成形部の第1の実施例及びそれにより形成された第1の
イオンビームの強度分布を示す図である。
【図4】本発明の実施に用いる第2のイオンビームの強
度分布を示す図である。
度分布を示す図である。
【図5】本発明のイオン注入装置におけるイオンビーム
成形部の第2の実施例を示す図である。
成形部の第2の実施例を示す図である。
【図6】本発明の実施に用いるイオン注入装置の概略図
である。
である。
【図7】従来のMOSFETのLDD構造を形成するた
めのイオン注入工程を示す図である。
めのイオン注入工程を示す図である。
1 半導体基体 2 フィールド酸化膜 3 ゲート絶縁膜 4 ゲート電極 5 イオン注入方向 6 低不純物濃度領域 7 サイドウォール 8 ソース・ドレイン領域 9 ビームライン 10 四重極 11 磁力線 12 イオンビームの断面強度分布 13 イオンソース 14 ガス導入口 15 ベーパライザー 16 アークチャンバー 17 正電極 18 負電極 19 フィラメント 20 第1のイオン引出口 21 第2のイオン引出口 22 真空チャンバ 23 イオンビーム 24 アナライザマグネット 25 アパーチャ 26 スリット 27 加速管 28 Yスキャンプレート 29 Xスキャンプレート 30 四重極を有するイオンビーム成形部 31 2以上のイオン引出口を設けたイオンビーム成形
部
部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/78 301 L 301 P
Claims (11)
- 【請求項1】 イオンビームの断面強度分布をビーム中
心部で小さく、且つ、ビーム周辺部で大きくし、前記イ
オンビームを非照射体に対して所望の拡がり角をもたせ
ることを特徴とするイオン注入方法。 - 【請求項2】 上記非照射体が半導体基体であり、前記
半導体基体の表面に形成された少なくとも一つの凸状構
造体をマスクとして前記半導体基体にイオンを注入する
ことを特徴とする請求項1記載のイオン注入方法。 - 【請求項3】 上記拡がり角θが0°<θ≦14°であ
ることを特徴とする請求項2記載のイオン注入方法。 - 【請求項4】 上記イオン注入を少なくとも2方向に沿
って行い、この2方向のなす角を45°〜135°とし
たことを特徴とする請求項1乃至3のいずれか1項に記
載のイオン注入方法。 - 【請求項5】 上記イオン注入における一度のイオン注
入のドーズ量が1×1012cm-2〜1×1014cm-2で
あり、加速エネルギー及びイオン種が2keV〜10k
eVのP+ 、2keV〜10keVのAs+ 、5keV
〜15keVのBF2 + 、及び、2keV〜6keVの
B+ の内のいずれか1つであることを特徴とする請求項
1乃至4のいずれか1項に記載のイオン注入方法。 - 【請求項6】 上記凸状構造体がトランジスタのゲート
電極であることを特徴とする請求項2乃至5のいずれか
1項に記載のイオン注入方法。 - 【請求項7】 上記イオン注入が上記トランジスタの高
不純物濃度領域部分と低不純物濃度領域部分とを有する
ソース・ドレイン領域の前記低不純物濃度領域部分を形
成するためのイオン注入であることを特徴とする請求項
6記載のイオン注入方法。 - 【請求項8】 上記ソース・ドレイン領域の低不純物濃
度領域部分を形成した後、上記ゲート電極の側部にサイ
ドウォールを形成し、前記サイドウォール及び前記ゲー
ト電極をマスクとして更に上記イオン注入を行い、前記
低不純物濃度領域部分の形成の時よりも高ドーズ量のイ
オンを注入してソース・ドレイン領域の上記高不純物濃
度領域部分を形成する工程を有することを特徴とする請
求項7記載のイオン注入方法。 - 【請求項9】 上記イオンビームの断面強度分布が、同
心円状であることを特徴とする請求項1乃至8のいずれ
か1項に記載のイオン注入方法。 - 【請求項10】 イオンビームが加速管を通過した後の
位置に四重極を設置し、前記四重極によって形成される
磁場を用いてイオンビームの断面強度分布をビーム中心
部で小さく、且つ、ビーム周辺部で大きくなるように
し、さらに、前記イオンビームに拡がり角を持たせたこ
とを特徴とするイオン注入装置。 - 【請求項11】 イオンソースからのイオン引出口を2
つ以上設けることによりイオンビームの断面強度分布を
ビーム中心部で小さく、且つ、ビーム周辺部で大きく
し、さらに、前記イオンビームに拡がり角を持たせたこ
とを特徴とするイオン注入装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16945194A JPH0837162A (ja) | 1994-07-21 | 1994-07-21 | イオン注入方法及びイオン注入装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16945194A JPH0837162A (ja) | 1994-07-21 | 1994-07-21 | イオン注入方法及びイオン注入装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0837162A true JPH0837162A (ja) | 1996-02-06 |
Family
ID=15886851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16945194A Withdrawn JPH0837162A (ja) | 1994-07-21 | 1994-07-21 | イオン注入方法及びイオン注入装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0837162A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7888198B1 (en) | 1998-05-20 | 2011-02-15 | Samsung Electronics Co., Ltd. | Method of fabricating a MOS transistor with double sidewall spacers in a peripheral region and single sidewall spacers in a cell region |
-
1994
- 1994-07-21 JP JP16945194A patent/JPH0837162A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7888198B1 (en) | 1998-05-20 | 2011-02-15 | Samsung Electronics Co., Ltd. | Method of fabricating a MOS transistor with double sidewall spacers in a peripheral region and single sidewall spacers in a cell region |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7994031B2 (en) | Method of manufacturing CMOS devices by the implantation of N- and P-type cluster ions | |
US6187643B1 (en) | Simplified semiconductor device manufacturing using low energy high tilt angle and high energy post-gate ion implantation (PoGI) | |
JP3749924B2 (ja) | イオン注入方法および半導体装置の製造方法 | |
US6335534B1 (en) | Ion implantation apparatus, ion generating apparatus and semiconductor manufacturing method with ion implantation processes | |
US7491953B2 (en) | Ion implantation device and a method of semiconductor manufacturing by the implantation of boron hydride cluster ions | |
JPH0846200A (ja) | 集積化構造のmos技術高速電力装置及びその製造方法 | |
EP0874389B1 (en) | A method of producing MOSFET transistors by means of tilted implants | |
JPH0837162A (ja) | イオン注入方法及びイオン注入装置 | |
JPH07153950A (ja) | 半導体装置の製造方法 | |
TWI786869B (zh) | 半導體處理設備及形成矩形或梯度濃度分佈植入區的方法 | |
JP4166426B2 (ja) | 半導体装置の製造方法 | |
JPH0519979B2 (ja) | ||
JPS6215743A (ja) | イオン処理装置 | |
US6982215B1 (en) | N type impurity doping using implantation of P2+ ions or As2+ Ions | |
JPH09115850A (ja) | イオン注入方法及びイオン注入装置 | |
JPS63215075A (ja) | 半導体装置の製造方法 | |
JPH10256175A (ja) | イオン注入法及び半導体装置の製法 | |
JPH10270374A (ja) | イオン打ち込み方法および半導体集積回路装置の製造方法 | |
JPH06196492A (ja) | 半導体装置及びその製造方法 | |
TW502341B (en) | Method for preventing nitrogen contamination in silicon ions implantation | |
JPH0770720B2 (ja) | 半導体装置の製造方法 | |
JPH04150040A (ja) | 半導体装置の製造方法 | |
JPH06196644A (ja) | 半導体装置の製造方法 | |
JPH06103957A (ja) | 高エネルギーイオン注入装置 | |
JP2001189281A (ja) | イオン打ち込み装置およびこれを用いた半導体集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |