JP4119037B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4119037B2 JP4119037B2 JP14081899A JP14081899A JP4119037B2 JP 4119037 B2 JP4119037 B2 JP 4119037B2 JP 14081899 A JP14081899 A JP 14081899A JP 14081899 A JP14081899 A JP 14081899A JP 4119037 B2 JP4119037 B2 JP 4119037B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- forming
- spacer
- semiconductor substrate
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 52
- 239000012535 impurity Substances 0.000 claims description 129
- 125000006850 spacer group Chemical group 0.000 claims description 80
- 239000010410 layer Substances 0.000 claims description 67
- 230000002093 peripheral effect Effects 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 58
- 238000002513 implantation Methods 0.000 claims description 50
- 150000002500 ions Chemical class 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 30
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 16
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 claims description 15
- 229910052785 arsenic Inorganic materials 0.000 claims description 11
- -1 boron ions Chemical class 0.000 claims description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 10
- 229910015900 BF3 Inorganic materials 0.000 claims description 9
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 27
- 230000008569 process Effects 0.000 description 13
- 230000000694 effects Effects 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052723 transition metal Inorganic materials 0.000 description 3
- 150000003624 transition metals Chemical class 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
- H10D84/0133—Manufacturing common source or drain regions between multiple IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0184—Manufacturing their gate sidewall spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/85—Complementary IGFETs, e.g. CMOS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関するものであり、より詳しくはＤＲＡＭ装置の製造方法に関するものである。
【０００２】
【従来の技術】
ＤＲＡＭ装置は、セルアレー領域と周辺回路領域に大別されるが、セルアレー領域には複数のメモリセルがマトリックス（matrix）形態で形成され、周辺回路領域にはメモリセルを駆動させるための回路が形成される。
【０００３】
セルアレー領域と周辺回路領域にそれぞれ形成されるトランジスタはそれぞれその用途が違うためその用途に合うようにトランジスタの特性が最適化される必要がある。従って、セルアレー領域のトランジスタは低濃度不純物領域からなる単一ソース／ドレーン領域のみで構成され、周辺回路領域のトランジスタはＬＤＤ構造（lightly Doped Drain Structure）を有するソース／ドレーン領域で構成される。
セルアレー領域と周辺回路領域のトランジスタにおいて、セルアレー領域のトランジスタは、単一スペーサを含み、周辺回路領域のトランジスタは、二重構造を持っていることを特徴とする。
【０００４】
図１乃至図３は、従来のＤＲＡＭ装置の製造方法によるＤＲＡＭ装置を示す断面である。
まず、図１乃至図３を参照すると、図１は、セルアレー領域の第１ＮＭＯＳトランジスタを示す。半導体基板上に形成されたゲート電極１２と、ゲート電極１２の両側壁に形成された約７００Å−８００Å範囲内の厚さを有するスペーサ１４、そしてスペーサ１４両側の半導体基板１０内に形成された低濃度ｎ型不純物領域１６ａを含む。
【０００５】
図２は、周辺回路領域の第２ＮＭＯＳトランジスタを示し、図３は、周辺回路領域のＰＭＯＳトランジスタを示す。第２ＮＭＯＳトランジスタは、半導体基板１０上に形成されたゲート電極１２、ゲート電極１２両側壁に約７００Å−８００Å範囲内の厚さを有するスペーサ１４を含み、ゲート電極１２両側の半導体基板内に形成された低濃度ｎ型不純物領域１５ａとスペーサ１４両側の半導体基板１０内に形成された高濃度ｎ型不純物領域１６ｂを含む。従って、第２ＮＭＯＳはＬＤＤ構造を有するようになる。
【０００６】
図３を参照すると、ＰＭＯＳは、半導体基板１０上に形成されたゲート電極１２、ゲート電極１２両側壁に約７００Å−８００Å範囲内の厚さを有するスペーサ１４を含み、ゲート電極１２両側の半導体基板内に形成された低濃度ｐ型またはｎ型不純物領域１５ｂとスペーサ１４両側の半導体基板１０内に形成された高濃度ｐ型不純物領域１６ｃを含む。従って、ＰＭＯＳはＬＤＤ構造を有する。
【０００７】
ｎ型不純物領域を構成するｎ型不純物としてはリン(Ｐ)、ヒ素(Ａｓ)等がある。ところがヒ素はリンより相対的に分子量が大きく重いため、イオン注入時、半導体基板に損傷を与えて漏洩電流を発生させる短所があって、リンはヒ素に比べて相対的に拡散度が大きいため、トランジスタの短チャンネル効果（short channel effect）を発生させる短所がある。
【０００８】
従って、確実なオン／オフ(ＯＮ／ＯＦＦ)機能と長いリフレッシュ時間のため、漏洩電流の減少が強く要求されるセルアレー領域のトランジスタには、リンが用いられることが一般的であり、周辺回路領域のトランジスタでは、長チャンネル（long channel）トランジスタの場合、リンイオンが用いられ、短チャンネル（short channel）の場合、漏洩電流の損失があってもトランジスタの基本特性のためヒ素が用いられることが一般的である。
【０００９】
前述したように、リンイオンは拡散度が大きいため短チャンネル効果を増大させる短所があるので、セルアレー領域にあるＮＭＯＳトランジスタにおいて、まずゲート電極両側壁にスペーサが形成された後、ゲート電極とスペーサがマスクとして用いられるイオン注入工程でｎ型不純物注入層が形成され、最大の有効チャンネル長さが確保される。ところが、この場合ｎ型不純物がゲート電極の両側半導体基板内まで拡散できるように熱処理工程が遂行されるが、所望の位置までｎ型不純物が拡散されることを制御することが難しく、周辺回路領域の不純物も同時に拡散されて周辺回路領域にあるトランジスタの有効チャンネル長さが減少される。これにより、素子失敗（fail）が発生される。
【００１０】
特に、周辺回路領域のＰＭＯＳを構成しているｐ型不純物領域は、極めて大きい拡散度を有するホウ素で形成されるため、ＰＭＯＳは、有効チャンネル長さの減少による影響をさらに大きく受けることになる。
【００１１】
前述のように、図３は、周辺回路領域のＰＭＯＳを示す。図３で低濃度ｐ型不純物領域が低濃度ｎ型不純物領域１６ｃに置き換えられて形成できる。このように低濃度ｎ型不純物領域に低濃度ｐ型不純物領域が置き換えられれば、セルアレー領域の低濃度ｎ型不純物を拡散させるための熱処理工程時、ＰＭＯＳの有効チャンネル長さを減少させる問題を防止できる。
【００１２】
しかし、ＰＭＯＳトランジスタの構造を図３に示されたように形成する場合、後続熱処理工程により高濃度ｐ型不純物が必ず低濃度ｎ型不純物領域とオーバーラップする必要があるため、スペーサの厚さ及び熱処理条件をよく調節しなければならない難しさがある。そして、高濃度のｐ型不純物の拡散により、ＬＤＤ領域の低濃度ｎ型領域１６ｃの不純物が拡散されるがｐ型不純物の濃度が約１００倍以上であるため、相変らずＬＤＤ領域がｐ型高濃度を保持するようになる。従って、ホットキャリア効果を十分に防止できない新しい問題が発生される。
【００１３】
【発明が解決しようとする課題】
本発明は、上述の諸般問題を解決するために提案されたものとして、後続熱処理工程時トランジスタの不純物イオンを側面拡散することによって、トランジスタの有効チャンネル長さが減少されることを防止でき、短チャンネル効果を防止でき、ホットキャリア効果を防止できるため向上された半導体装置の製造方法を提供する。
【００１４】
【課題を解決するための手段】
（構成）
上述の目的を達成するために提案された本発明の特徴によると、半導体装置の製造方法は、セルアレー領域と周辺回路領域を定義するため半導体基板上に素子隔離領域を形成する段階と、セルアレー領域の半導体基板上に第１ゲート電極、周辺回路領域の半導体基板上に第２ゲート電極及び第３ゲート電極を形成する段階と、第２ゲート電極及び第３ゲート電極をマスクとして用い、第２ゲート電極及び第３ゲート電極の両側の半導体基板上に低濃度不純物イオンを注入して第１導電型の第１不純物注入層を形成する段階と、第１ゲート電極、第２ゲート電極及び第３ゲート電極の両側壁に第１スペーサを形成する段階と、第１ゲート電極及び第１スペーサをマスクとして用いて第１ゲート電極の第１スペーサ両側の半導体基板上に低濃度不純物イオンを注入して第１導電型の第２不純物注入層を形成する段階と、第３ゲート電極及びその第１スペーサをマスクとして用いて第３ゲート電極の第１スペーサ両側の半導体基板上に低濃度不純物イオンを注入して第２導電型の第３不純物注入層を形成する段階と、第１、第２及び第３ゲート電極を含んで半導体基板上にスペーサ形成用絶縁膜を形成する段階と、周辺回路領域のスペーサ形成用絶縁膜をエッチングして第２ゲート電極及び第３ゲート電極の両側壁の第１スペーサ上に第２スペーサを形成する段階と、第２ゲート電極及びその第１及び第２スペーサをマスクとして用い、第２ゲート電極の第１及び第２スペーサ両側の半導体基板上に高濃度不純物イオンを注入して第１導電型の第４不純物注入層を形成する段階と、第３ゲート電極及びその第１及び第２スペーサをマスクとして用い、第３ゲート電極の第２スペーサ両側の高濃度ｐ型第５不純物イオンを注入して第２導電型の第５不純物注入層を形成する段階とを含む。
【００１５】
上述の目的を達成するため提案された本発明の他の特徴によると、半導体装置の製造方法は、半導体基板上にゲート電極を形成する段階と、ゲート電極をマスクとして用いてゲート電極両側の半導体基板上に低濃度第１導電型不純物イオンを注入して第１不純物注入層を形成する段階と、ゲート電極の両側壁に第１スペーサを形成する段階と、第１スペーサとゲート電極をマスクとして用いて第１スペーサ両側の半導体基板上に低濃度第２導電型不純物イオンを注入して第２不純物注入層を形成する段階と、第１スペーサ上に第２スペーサを形成する段階と、第１スペーサ、第２スペーサ及びゲート電極をマスクとして用い、高濃度第２導電型不純物イオンを注入して第３不純物注入層を形成する段階と、不純物注入層が拡散するように熱処理し、第１不純物注入層と第２不純物注入層が拡散して相互オーバーラップされるようにする段階とを含む。
【００１６】
図３０を参照すると、本発明の実施例による新規な半導体装置の製造方法は、ゲート電極両側の半導体基板上に低濃度第１導電型不純物イオンを注入し、ゲート電極の両側壁に第１スペーサ両側の半導体基板上に低濃度第２導電型不純物イオンを注入し、ゲート電極の両側壁に第１及び第２スペーサ両側の半導体基板上に高濃度第２導電型不純物イオンを注入する。次に注入されたイオンを熱処理を通して拡散させる。このような半導体装置の製造方法によって、拡散工程中二重ＬＤＤ構造が形成でき、短チャンネル効果とホットキャリア効果を防止できる。
【００１７】
【発明の実施の形態】
図４乃至図３１、図５乃至図３２及び図６乃至図３３は本発明によるＤＲＡＭ装置の製造方法を順次に示す図面である。
【００１８】
まず、図４乃至図６を参照すると、まず半導体基板１００内にセルアレー領域と周辺回路領域を定義して素子隔離領域(図示せず）が形成される。半導体基板１００上に導電膜、例えば、ポリシリコン膜が蒸着された後、これがパターニングされて図４に示された、セルアレー領域の第１ＮＭＯＳトランジスタの第１ゲート電極１０２ａ、図５に示された、周辺回路領域第２ＮＭＯＳトランジスタの第２ゲート電極１０２ｂ及び図６に示された、周辺回路領域のＰＭＯＳトランジスタの第３ゲート電極１０２ｃがそれぞれ形成される。
【００１９】
デザインルールに対してセルアレー領域が周辺回路領域よりもっと集積的な影響を受けるためセルアレー領域に形成される第１ＮＭＯＳトランジスタの第１ゲート電極幅が周辺回路領域に形成されるトランジスタの第２ゲート電極の幅及び第３ゲート電極の幅より相対的に小さい。ゲート電極は、ポリシリコン膜で形成される。
【００２０】
ゲート電極１０２ａを含み、半導体基板１００上にフォトレジスト膜が形成された後、フォトエッチング技術でフォトレジスト膜がエッチングされて周辺回路領域を露出させる第１フォトレジスト膜パターン１０３が形成される。すなわち、セルアレー領域は第１フォトレジスト膜パターン１０３により遮られるようになる。
【００２１】
続いて、第１フォトレジスト膜パターン１０３と周辺回路領域ゲート電極１０２ｂ，１０２ｃをマスクとして用いられて低濃度ｎ型不純物イオン、例えば、ヒ素イオンが半導体基板１００上に注入されて低濃度ｎ型第１不純物注入層１０４ｂ，１０４ｃが形成される。この場合、５×１０12ｉｏｎｓ／ｃｍ2のドーズを有するヒ素が５０ｋｅＶのエネルギーで注入される。
【００２２】
図７乃至図９を参照すると、第１フォトレジスト膜パターン１０３が除去された後、ゲート電極１０２（１０２ａ，１０２ｂ，１０２ｃ）を含んで半導体基板１００上にスペーサ形成のための絶縁膜が形成される。例えば、シリコン窒化膜が形成される。絶縁膜が異方性エッチングされてセルアレー領域と周辺回路領域のゲート１０２（１０２ａ，１０２ｂ，１０２ｃ）の両側壁にそれぞれ約４００Åの厚さを有する第１スペーサ１０６（１０６ａ，１０６ｂ，１０６ｃ）が形成される。
【００２３】
図１０乃至図１２を参照すると、前述したような方法で、セルアレー領域を露出させる第２フォトレジスト膜パターン１０７が形成される。すなわち、周辺回路領域は第２フォトレジスト膜パターン１０７で遮られるようになる。フォトレジスト膜パターン１０７と第１ゲート電極１０２ａ及び第１スペーサ１０６ａがマスクとして用いられて低濃度ｎ型不純物イオン、例えば、リンイオンが半導体基板に注入され、セルアレー領域にあるＮＭＯＳトランジスタの第１スペーサ１０６ａ両側の半導体基板１００内に低濃度ｎ型第２不純物注入層１０８ａが形成される。この場合、５×１０12ｉｏｎｓ／ｃｍ2のドーズを有するリンが３０ｋｅＶのエネルギーで注入される。この場合第２不純物注入層１０８ａのリンイオンは第１不純物注入層１０４（１０４ｂ，１０４ｃ）のヒ素イオンより相対的に拡散度がさらに大きい。
【００２４】
図１３乃至図１５を参照すると、第２フォトレジスト膜パターン１０７が除去された後、周辺回路領域にＰＭＯＳトランジスタが形成される領域を露出させる第３フォトレジスト膜パターン１０９が形成される。すなわち、セルアレー領域と第２ＮＭＯＳ領域は第３フォトレジスト膜パターン１０９により遮られるようになる。
【００２５】
第３フォトレジスト膜パターン１０９、第３ゲート電極１０２ｃ及び第１スペーサ１０６ｃがマスクとして用いられてｐ型不純物イオン、例えば、ホウ素または三フッ化ホウ素(ＢＦ3)イオンが注入されて低濃度ｐ型第３不純物注入層１１０ｃが形成される。この場合、１×１０13ｉｏｎｓ／ｃｍ2のドーズを有するホウ素または三フッ化ホウ素が２０ｋｅＶのエネルギーで注入される。
【００２６】
次に、図１６乃至図１８を参照すると、第３フォトレジスト膜パターン１０９が除去された後、ゲート電極１０２（１０２ａ，１０２ｂ，１０２ｃ）を含んで半導体基板１００上にセルアレー領域のシリサイド化防止及び第２スペーサ形成用絶縁膜１１２、例えば、シリコン窒化膜が形成される。
【００２７】
図１９乃至図２１を参照すると、半導体基板１００上の周辺回路領域を露出させる第４フォトレジスト膜パターン１１１が形成された後、第４フォトレジスト膜パターン１１１がマスクとして用いられ、絶縁膜１１２が異方性エッチングされ、周辺回路領域にあるゲート電極１０２ｂ，１０２ｃの両側の第１スペーサ１０６ｂ，１０６ｃ上に約４００Åの厚さを有する第２スペーサ１１２ｂ，１１２ｃが形成されて二重スペーサが構成される。
【００２８】
そして、エッチング工程中、第４フォトレジスト膜パターン１１１により遮られてエッチングされずに残っているセルアレー領域のスペーサ形成用絶縁膜１１２ａは後続工程でシリサイド防止膜として作用する。第４フォトレジスト膜パターン１１１が除去される。
【００２９】
図２２乃至図２４を参照すると、周辺回路領域の第２ＮＭＯＳが形成される領域を露出させる第５フォトレジスト膜パターン１１３が形成される。すなわち、セルアレー領域と周辺回路領域のＰＭＯＳ領域は第５フォトレジスト膜パターン１１３により遮られる。第５フォトレジスト膜パターン１１３、ゲート電極１０２ｂ、第１スペーサ１０６ｂ及び第２スペーサ１１２ｂがマスクとして用いられて高濃度ｎ型第３不純物イオン、例えば、ヒ素イオンが半導体基板内に注入されて高濃度ｎ型第４不純物注入層１１４ｂが形成される。この場合、５×１０15ｉｏｎｓ／ｃｍ2のドーズを有するヒ素が５０ｋｅＶのエネルギーで注入される。
【００３０】
図２５乃至図２７を参照すると、第５フォトレジスト膜パターン１１３が除去された後、前述した方法で半導体基板１００上に周辺回路領域のＰＭＯＳトランジスタが形成される領域が露出されるよう第６フォトレジスト膜パターン１１５が形成される。第６フォトレジスト膜パターン１１５、第３ゲート電極１０２ｃ、第１スペーサ１０６ｃ及び第２スペーサ１１２ｃがマスクとして用いられ、ｐ型不純物イオン、例えば、三フッ化ホウ素やホウ素がイオン注入されて高濃度ｐ型第５不純物注入層１１６ｃが形成される。この場合５×１０15ｉｏｎｓ／ｃｍ2のドーズを有する三フッ化ホウ素やホウ素が２０ｋｅＶのエネルギーで注入される。
【００３１】
その結果、ＰＭＯＳゲート電極両側の半導体基板内に低濃度のｎ型第１不純物注入層１０４ｃ、低濃度のｐ型第３不純物注入層１１０ｃ及び高濃度のｐ型第５不純物注入層１１６ｃが形成される。そして、第６フォトレジスト膜パターン１１５が除去される。
【００３２】
図２８乃至図３０を参照すると、ＤＲＡＭ装置の消費電力を低め、動作速度を向上させるためのシリサイド膜形成工程が進められる。半導体基板全面にＴｉ、Ｔａ、ＣｏまたはＭｏのような転移金属膜（図示せず）が積層される。続いて熱処理工程が遂行され、転移メタルが周辺回路領域にあるゲート電極１０２の上部、すなわち、ポリシリコン膜の上部と周辺回路領域に露出されたシリコン基板１００と反応してシリサイド膜が形成されるようにする。シリサイド膜形成工程間、セルアレー領域に形成されているスペーサ形成用絶縁膜１１２ａはセルアレー領域にシリサイド膜が形成されることを防止する。これはセルアレー領域にあるトランジスタにシリサイド化反応を許すようになると漏洩電流が大きくなる問題が生じるためである。
【００３３】
このシリサイド膜形成工程における熱により、不純物注入層が拡散してセルアレー領域の第１ゲート電極両側の半導体基板内に低濃度ｎ型第２不純物領域１０８ａが形成され、周辺回路領域の第２ゲート電極両側の半導体基板１００内に低濃度ｎ型第１不純物領域１０４ｂ、第２ゲート電極の第２スペーサ両側の半導体基板内に高濃度ｎ型第４不純物領域１１４ｂが形成され、周辺回路領域の第３ゲート電極両側の半導体基板１００内に低濃度ｎ型第１不純物領域１０４ｃ、第３ゲート電極の第１スペーサ１０６ｃ両側の半導体基板内に低濃度ｐ型第３不純物領域１１０ｃが形成され、第３ゲート電極の第２スペーサ１１２ｃ両側の半導体基板内に高濃度ｐ型第５不純物領域１１６ｃが形成される。
【００３４】
後続膜形成時、半導体装置に加えられる熱により第３ゲート電極両側の低濃度ｎ型第１不純物領域１０４ｃと低濃度ｐ型第３不純物領域１１０ｃがオーバーラップ（overlap）されてｎ型第１不純物領域１０４ｃが低濃度のｐ型不純物領域に変わるようになる。
シリサイド膜形成後、シリサイド防止膜１１２ａ、シリサイド膜１１８及び第２スペーサ１１２ｂがエッチングされない選択的エッチングに、未反応状態で残っている転移金属膜が除去される。その結果、ソース／ドレーン領域の面抵抗を低めてＤＲＡＭの動作速度が向上される。
【００３５】
図３１乃至図３３を参照すると、半導体基板１００上に層間絶縁膜１２０を形成した後、層間絶縁膜１２０上にセルアレー領域の導電層間の電気的連結のためのコンタクトホールを定義し、前述したような方法で第７フォトレジスト膜パターン(図示せず）が形成される。第７フォトレジスト膜パターンをマスクとして用いる異方性エッチング工程でコンタクトホールが形成される。異方性エッチング工程では、層間絶縁膜のエッチング比がスペーサ形成用絶縁膜１１２ａのエッチング比に比べて少なくとも５倍は大きいため自己整列型コンタクトホールが形成でき、過度なエッチングにより半導体基板が損傷されることを最大限減少でき、安定した半導体装置の形成が容易になる。
【００３６】
セルアレー領域のＮＭＯＳトランジスタは単一スペーサと低濃度のｎ型不純物領域１０８ａからなる単一ソース／ドレーン領域で構成されている。反面、周辺回路領域のトランジスタは二重スペーサで構成されている。そして周辺回路領域のＮＭＯＳトランジスタは低濃度のｎ型不純物領域１０４ｂと高濃度のｎ型不純物領域１１４ｂからなるＬＤＤ構造のソース／ドレーン領域で構成される反面周辺回路領域のＰＭＯＳトランジスタは低濃度のｎ型不純物領域１０４ｃ、低濃度のｐ型不純物領域１１０ｃ及び高濃度のｐ型不純物領域１１６ｃで重なった二重ＬＤＤ構造のソース／ドレーン領域で構成される。
【００３７】
周辺回路領域のＰＭＯＳトランジスタが二重ＬＤＤ構造で形成されるため短チャンネル効果を防止でき、ホットキャリア効果を効果的に減少させることができる。またセルアレー領域ではシリサイド防止膜でありながら、導電層連結のためのエッチング停止層を備えることによって工程を単純化して安定した素子具現をできる。
【００３８】
図面及び詳細な説明で本発明の望ましい実施例が記述され、特定用語が用いられたが、これは前記特許請求の範囲に開示されている発明の範囲を制限しようとする目的とするものではなく、技術的な概念として用いられたものである。従って、本発明は常時実施例に限らず当業者の水準でその変形及び改良が可能である。特に素子の特性によってセルアレー部には自己整列型コンタクトホールを構成することにエッチング停止層として用いられる反面、周辺回路の場合は、シリサイドが形成されない二重構造の半導体装置の構造を具現したり、周辺回路のみシリサイド構造を有する反面セルアレー部はエッチング停止層の用途で用いない場合もある。
【００３９】
【発明の効果】
本発明による半導体装置の製造方法では周辺回路領域のＰＭＯＳトランジスタのソース／ドレーン領域を低濃度のｎ型不純物領域、低濃度のｐ型不純物領域及び高濃度のｐ型不純物領域で重なった二重ＬＤＤ構造で形成する。従って、拡散度がｐ型不純物より低い低濃度のｎ型不純物領域がチャンネルに隣接して存在するためセルアレー領域のｎ型不純物領域がゲートのへり部分まで拡散できるようにする後続熱処理工程時ＰＭＯＳトランジスタの不純物領域の側面拡散による有効チャンネル長さが減少する問題を防止でき、また、ｎ型不純物領域が図３に示されている従来のＬＤＤ構造のｎ型不純物領域に比べて薄いため低濃度のｐ型不純物領域がｎ型不純物領域と容易にオーバーラップできる。そして、高濃度のｐ型不純物領域と低濃度のｎ型不純物領域が直接接触せずに低濃度のｐ型不純物の拡散により低濃度ｎ型不純物領域がオーバーラップされてホットキャリア効果が生じることを防止できる効果がある。
【図面の簡単な説明】
【図１】 従来のＤＲＡＭ装置の製造方法によるＤＲＡＭ装置を示す断面図である。
【図２】 従来のＤＲＡＭ装置の製造方法によるＤＲＡＭ装置を示す断面図である。
【図３】 従来のＤＲＡＭ装置の製造方法によるＤＲＡＭ装置を示す断面図である。
【図４】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に低濃度ｎ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図５】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に低濃度ｎ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図６】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に低濃度ｎ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図７】 本発明であるＤＲＡＭ装置の製造方法によって第１スペーサが形成されたＤＲＡＭ装置を示す断面図である。
【図８】 本発明であるＤＲＡＭ装置の製造方法によって第１スペーサが形成されたＤＲＡＭ装置を示す断面図である。
【図９】 本発明であるＤＲＡＭ装置の製造方法によって第１スペーサが形成されたＤＲＡＭ装置を示す断面図である。
【図１０】 本発明であるＤＲＡＭ装置の製造方法によってセルアレー領域に低濃度ｎ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図１１】 本発明であるＤＲＡＭ装置の製造方法によってセルアレー領域に低濃度ｎ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図１２】 本発明であるＤＲＡＭ装置の製造方法によってセルアレー領域に低濃度ｎ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図１３】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に低濃度ｐ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図１４】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に低濃度ｐ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図１５】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に低濃度ｐ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図１６】 本発明であるＤＲＡＭ装置の製造方法によって第２スペーサ形成用絶縁膜が形成されたＤＲＡＭ装置を示す断面図である。
【図１７】 本発明であるＤＲＡＭ装置の製造方法によって第２スペーサ形成用絶縁膜が形成されたＤＲＡＭ装置を示す断面図である。
【図１８】 本発明であるＤＲＡＭ装置の製造方法によって第２スペーサ形成用絶縁膜が形成されたＤＲＡＭ装置を示す断面図である。
【図１９】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に第２スペーサが形成されたＤＲＡＭ装置を示す断面図である。
【図２０】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に第２スペーサが形成されたＤＲＡＭ装置を示す断面図である。
【図２１】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に第２スペーサが形成されたＤＲＡＭ装置を示す断面図である。
【図２２】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に高濃度ｎ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図２３】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に高濃度ｎ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図２４】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に高濃度ｎ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図２５】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に高濃度ｐ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図２６】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に高濃度ｐ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図２７】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に高濃度ｐ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図２８】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域にシリサイド膜が形成され、注入層がある程度拡散されたＤＲＡＭ装置を示す断面図である。
【図２９】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域にシリサイド膜が形成され、注入層がある程度拡散されたＤＲＡＭ装置を示す断面図である。
【図３０】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域にシリサイド膜が形成され、注入層がある程度拡散されたＤＲＡＭ装置を示す断面図である。
【図３１】 本発明であるＤＲＡＭ装置の製造方法によってセルアレー領域にコンタクトホールが形成されたＤＲＡＭ装置を示す断面図である。
【図３２】 本発明であるＤＲＡＭ装置の製造方法によってセルアレー領域にコンタクトホールが形成されたＤＲＡＭ装置を示す断面図である。
【図３３】 本発明であるＤＲＡＭ装置の製造方法によってセルアレー領域にコンタクトホールが形成されたＤＲＡＭ装置を示す断面図である。
【符号の説明】
１００ 半導体基板
１０２ ゲート電極
１０４ｂ，１０４ｃ 低濃度ｎ型第１不純物注入層
１０８ａ 低濃度ｎ型第２不純物注入層
１０６ 第１スペーサ
１１２ｂ，１１２ｃ 第２スペーサ
１１０ｃ 低濃度ｐ型第３不純物注入層
１１２、１２０ 絶縁膜
１１４ｂ 高濃度ｎ型第４不純物注入層
１１６ｃ 高濃度ｐ型第５不純物注入層
１１８ シリサイド膜
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関するものであり、より詳しくはＤＲＡＭ装置の製造方法に関するものである。
【０００２】
【従来の技術】
ＤＲＡＭ装置は、セルアレー領域と周辺回路領域に大別されるが、セルアレー領域には複数のメモリセルがマトリックス（matrix）形態で形成され、周辺回路領域にはメモリセルを駆動させるための回路が形成される。
【０００３】
セルアレー領域と周辺回路領域にそれぞれ形成されるトランジスタはそれぞれその用途が違うためその用途に合うようにトランジスタの特性が最適化される必要がある。従って、セルアレー領域のトランジスタは低濃度不純物領域からなる単一ソース／ドレーン領域のみで構成され、周辺回路領域のトランジスタはＬＤＤ構造（lightly Doped Drain Structure）を有するソース／ドレーン領域で構成される。
セルアレー領域と周辺回路領域のトランジスタにおいて、セルアレー領域のトランジスタは、単一スペーサを含み、周辺回路領域のトランジスタは、二重構造を持っていることを特徴とする。
【０００４】
図１乃至図３は、従来のＤＲＡＭ装置の製造方法によるＤＲＡＭ装置を示す断面である。
まず、図１乃至図３を参照すると、図１は、セルアレー領域の第１ＮＭＯＳトランジスタを示す。半導体基板上に形成されたゲート電極１２と、ゲート電極１２の両側壁に形成された約７００Å−８００Å範囲内の厚さを有するスペーサ１４、そしてスペーサ１４両側の半導体基板１０内に形成された低濃度ｎ型不純物領域１６ａを含む。
【０００５】
図２は、周辺回路領域の第２ＮＭＯＳトランジスタを示し、図３は、周辺回路領域のＰＭＯＳトランジスタを示す。第２ＮＭＯＳトランジスタは、半導体基板１０上に形成されたゲート電極１２、ゲート電極１２両側壁に約７００Å−８００Å範囲内の厚さを有するスペーサ１４を含み、ゲート電極１２両側の半導体基板内に形成された低濃度ｎ型不純物領域１５ａとスペーサ１４両側の半導体基板１０内に形成された高濃度ｎ型不純物領域１６ｂを含む。従って、第２ＮＭＯＳはＬＤＤ構造を有するようになる。
【０００６】
図３を参照すると、ＰＭＯＳは、半導体基板１０上に形成されたゲート電極１２、ゲート電極１２両側壁に約７００Å−８００Å範囲内の厚さを有するスペーサ１４を含み、ゲート電極１２両側の半導体基板内に形成された低濃度ｐ型またはｎ型不純物領域１５ｂとスペーサ１４両側の半導体基板１０内に形成された高濃度ｐ型不純物領域１６ｃを含む。従って、ＰＭＯＳはＬＤＤ構造を有する。
【０００７】
ｎ型不純物領域を構成するｎ型不純物としてはリン(Ｐ)、ヒ素(Ａｓ)等がある。ところがヒ素はリンより相対的に分子量が大きく重いため、イオン注入時、半導体基板に損傷を与えて漏洩電流を発生させる短所があって、リンはヒ素に比べて相対的に拡散度が大きいため、トランジスタの短チャンネル効果（short channel effect）を発生させる短所がある。
【０００８】
従って、確実なオン／オフ(ＯＮ／ＯＦＦ)機能と長いリフレッシュ時間のため、漏洩電流の減少が強く要求されるセルアレー領域のトランジスタには、リンが用いられることが一般的であり、周辺回路領域のトランジスタでは、長チャンネル（long channel）トランジスタの場合、リンイオンが用いられ、短チャンネル（short channel）の場合、漏洩電流の損失があってもトランジスタの基本特性のためヒ素が用いられることが一般的である。
【０００９】
前述したように、リンイオンは拡散度が大きいため短チャンネル効果を増大させる短所があるので、セルアレー領域にあるＮＭＯＳトランジスタにおいて、まずゲート電極両側壁にスペーサが形成された後、ゲート電極とスペーサがマスクとして用いられるイオン注入工程でｎ型不純物注入層が形成され、最大の有効チャンネル長さが確保される。ところが、この場合ｎ型不純物がゲート電極の両側半導体基板内まで拡散できるように熱処理工程が遂行されるが、所望の位置までｎ型不純物が拡散されることを制御することが難しく、周辺回路領域の不純物も同時に拡散されて周辺回路領域にあるトランジスタの有効チャンネル長さが減少される。これにより、素子失敗（fail）が発生される。
【００１０】
特に、周辺回路領域のＰＭＯＳを構成しているｐ型不純物領域は、極めて大きい拡散度を有するホウ素で形成されるため、ＰＭＯＳは、有効チャンネル長さの減少による影響をさらに大きく受けることになる。
【００１１】
前述のように、図３は、周辺回路領域のＰＭＯＳを示す。図３で低濃度ｐ型不純物領域が低濃度ｎ型不純物領域１６ｃに置き換えられて形成できる。このように低濃度ｎ型不純物領域に低濃度ｐ型不純物領域が置き換えられれば、セルアレー領域の低濃度ｎ型不純物を拡散させるための熱処理工程時、ＰＭＯＳの有効チャンネル長さを減少させる問題を防止できる。
【００１２】
しかし、ＰＭＯＳトランジスタの構造を図３に示されたように形成する場合、後続熱処理工程により高濃度ｐ型不純物が必ず低濃度ｎ型不純物領域とオーバーラップする必要があるため、スペーサの厚さ及び熱処理条件をよく調節しなければならない難しさがある。そして、高濃度のｐ型不純物の拡散により、ＬＤＤ領域の低濃度ｎ型領域１６ｃの不純物が拡散されるがｐ型不純物の濃度が約１００倍以上であるため、相変らずＬＤＤ領域がｐ型高濃度を保持するようになる。従って、ホットキャリア効果を十分に防止できない新しい問題が発生される。
【００１３】
【発明が解決しようとする課題】
本発明は、上述の諸般問題を解決するために提案されたものとして、後続熱処理工程時トランジスタの不純物イオンを側面拡散することによって、トランジスタの有効チャンネル長さが減少されることを防止でき、短チャンネル効果を防止でき、ホットキャリア効果を防止できるため向上された半導体装置の製造方法を提供する。
【００１４】
【課題を解決するための手段】
（構成）
上述の目的を達成するために提案された本発明の特徴によると、半導体装置の製造方法は、セルアレー領域と周辺回路領域を定義するため半導体基板上に素子隔離領域を形成する段階と、セルアレー領域の半導体基板上に第１ゲート電極、周辺回路領域の半導体基板上に第２ゲート電極及び第３ゲート電極を形成する段階と、第２ゲート電極及び第３ゲート電極をマスクとして用い、第２ゲート電極及び第３ゲート電極の両側の半導体基板上に低濃度不純物イオンを注入して第１導電型の第１不純物注入層を形成する段階と、第１ゲート電極、第２ゲート電極及び第３ゲート電極の両側壁に第１スペーサを形成する段階と、第１ゲート電極及び第１スペーサをマスクとして用いて第１ゲート電極の第１スペーサ両側の半導体基板上に低濃度不純物イオンを注入して第１導電型の第２不純物注入層を形成する段階と、第３ゲート電極及びその第１スペーサをマスクとして用いて第３ゲート電極の第１スペーサ両側の半導体基板上に低濃度不純物イオンを注入して第２導電型の第３不純物注入層を形成する段階と、第１、第２及び第３ゲート電極を含んで半導体基板上にスペーサ形成用絶縁膜を形成する段階と、周辺回路領域のスペーサ形成用絶縁膜をエッチングして第２ゲート電極及び第３ゲート電極の両側壁の第１スペーサ上に第２スペーサを形成する段階と、第２ゲート電極及びその第１及び第２スペーサをマスクとして用い、第２ゲート電極の第１及び第２スペーサ両側の半導体基板上に高濃度不純物イオンを注入して第１導電型の第４不純物注入層を形成する段階と、第３ゲート電極及びその第１及び第２スペーサをマスクとして用い、第３ゲート電極の第２スペーサ両側の高濃度ｐ型第５不純物イオンを注入して第２導電型の第５不純物注入層を形成する段階とを含む。
【００１５】
上述の目的を達成するため提案された本発明の他の特徴によると、半導体装置の製造方法は、半導体基板上にゲート電極を形成する段階と、ゲート電極をマスクとして用いてゲート電極両側の半導体基板上に低濃度第１導電型不純物イオンを注入して第１不純物注入層を形成する段階と、ゲート電極の両側壁に第１スペーサを形成する段階と、第１スペーサとゲート電極をマスクとして用いて第１スペーサ両側の半導体基板上に低濃度第２導電型不純物イオンを注入して第２不純物注入層を形成する段階と、第１スペーサ上に第２スペーサを形成する段階と、第１スペーサ、第２スペーサ及びゲート電極をマスクとして用い、高濃度第２導電型不純物イオンを注入して第３不純物注入層を形成する段階と、不純物注入層が拡散するように熱処理し、第１不純物注入層と第２不純物注入層が拡散して相互オーバーラップされるようにする段階とを含む。
【００１６】
図３０を参照すると、本発明の実施例による新規な半導体装置の製造方法は、ゲート電極両側の半導体基板上に低濃度第１導電型不純物イオンを注入し、ゲート電極の両側壁に第１スペーサ両側の半導体基板上に低濃度第２導電型不純物イオンを注入し、ゲート電極の両側壁に第１及び第２スペーサ両側の半導体基板上に高濃度第２導電型不純物イオンを注入する。次に注入されたイオンを熱処理を通して拡散させる。このような半導体装置の製造方法によって、拡散工程中二重ＬＤＤ構造が形成でき、短チャンネル効果とホットキャリア効果を防止できる。
【００１７】
【発明の実施の形態】
図４乃至図３１、図５乃至図３２及び図６乃至図３３は本発明によるＤＲＡＭ装置の製造方法を順次に示す図面である。
【００１８】
まず、図４乃至図６を参照すると、まず半導体基板１００内にセルアレー領域と周辺回路領域を定義して素子隔離領域(図示せず）が形成される。半導体基板１００上に導電膜、例えば、ポリシリコン膜が蒸着された後、これがパターニングされて図４に示された、セルアレー領域の第１ＮＭＯＳトランジスタの第１ゲート電極１０２ａ、図５に示された、周辺回路領域第２ＮＭＯＳトランジスタの第２ゲート電極１０２ｂ及び図６に示された、周辺回路領域のＰＭＯＳトランジスタの第３ゲート電極１０２ｃがそれぞれ形成される。
【００１９】
デザインルールに対してセルアレー領域が周辺回路領域よりもっと集積的な影響を受けるためセルアレー領域に形成される第１ＮＭＯＳトランジスタの第１ゲート電極幅が周辺回路領域に形成されるトランジスタの第２ゲート電極の幅及び第３ゲート電極の幅より相対的に小さい。ゲート電極は、ポリシリコン膜で形成される。
【００２０】
ゲート電極１０２ａを含み、半導体基板１００上にフォトレジスト膜が形成された後、フォトエッチング技術でフォトレジスト膜がエッチングされて周辺回路領域を露出させる第１フォトレジスト膜パターン１０３が形成される。すなわち、セルアレー領域は第１フォトレジスト膜パターン１０３により遮られるようになる。
【００２１】
続いて、第１フォトレジスト膜パターン１０３と周辺回路領域ゲート電極１０２ｂ，１０２ｃをマスクとして用いられて低濃度ｎ型不純物イオン、例えば、ヒ素イオンが半導体基板１００上に注入されて低濃度ｎ型第１不純物注入層１０４ｂ，１０４ｃが形成される。この場合、５×１０12ｉｏｎｓ／ｃｍ2のドーズを有するヒ素が５０ｋｅＶのエネルギーで注入される。
【００２２】
図７乃至図９を参照すると、第１フォトレジスト膜パターン１０３が除去された後、ゲート電極１０２（１０２ａ，１０２ｂ，１０２ｃ）を含んで半導体基板１００上にスペーサ形成のための絶縁膜が形成される。例えば、シリコン窒化膜が形成される。絶縁膜が異方性エッチングされてセルアレー領域と周辺回路領域のゲート１０２（１０２ａ，１０２ｂ，１０２ｃ）の両側壁にそれぞれ約４００Åの厚さを有する第１スペーサ１０６（１０６ａ，１０６ｂ，１０６ｃ）が形成される。
【００２３】
図１０乃至図１２を参照すると、前述したような方法で、セルアレー領域を露出させる第２フォトレジスト膜パターン１０７が形成される。すなわち、周辺回路領域は第２フォトレジスト膜パターン１０７で遮られるようになる。フォトレジスト膜パターン１０７と第１ゲート電極１０２ａ及び第１スペーサ１０６ａがマスクとして用いられて低濃度ｎ型不純物イオン、例えば、リンイオンが半導体基板に注入され、セルアレー領域にあるＮＭＯＳトランジスタの第１スペーサ１０６ａ両側の半導体基板１００内に低濃度ｎ型第２不純物注入層１０８ａが形成される。この場合、５×１０12ｉｏｎｓ／ｃｍ2のドーズを有するリンが３０ｋｅＶのエネルギーで注入される。この場合第２不純物注入層１０８ａのリンイオンは第１不純物注入層１０４（１０４ｂ，１０４ｃ）のヒ素イオンより相対的に拡散度がさらに大きい。
【００２４】
図１３乃至図１５を参照すると、第２フォトレジスト膜パターン１０７が除去された後、周辺回路領域にＰＭＯＳトランジスタが形成される領域を露出させる第３フォトレジスト膜パターン１０９が形成される。すなわち、セルアレー領域と第２ＮＭＯＳ領域は第３フォトレジスト膜パターン１０９により遮られるようになる。
【００２５】
第３フォトレジスト膜パターン１０９、第３ゲート電極１０２ｃ及び第１スペーサ１０６ｃがマスクとして用いられてｐ型不純物イオン、例えば、ホウ素または三フッ化ホウ素(ＢＦ3)イオンが注入されて低濃度ｐ型第３不純物注入層１１０ｃが形成される。この場合、１×１０13ｉｏｎｓ／ｃｍ2のドーズを有するホウ素または三フッ化ホウ素が２０ｋｅＶのエネルギーで注入される。
【００２６】
次に、図１６乃至図１８を参照すると、第３フォトレジスト膜パターン１０９が除去された後、ゲート電極１０２（１０２ａ，１０２ｂ，１０２ｃ）を含んで半導体基板１００上にセルアレー領域のシリサイド化防止及び第２スペーサ形成用絶縁膜１１２、例えば、シリコン窒化膜が形成される。
【００２７】
図１９乃至図２１を参照すると、半導体基板１００上の周辺回路領域を露出させる第４フォトレジスト膜パターン１１１が形成された後、第４フォトレジスト膜パターン１１１がマスクとして用いられ、絶縁膜１１２が異方性エッチングされ、周辺回路領域にあるゲート電極１０２ｂ，１０２ｃの両側の第１スペーサ１０６ｂ，１０６ｃ上に約４００Åの厚さを有する第２スペーサ１１２ｂ，１１２ｃが形成されて二重スペーサが構成される。
【００２８】
そして、エッチング工程中、第４フォトレジスト膜パターン１１１により遮られてエッチングされずに残っているセルアレー領域のスペーサ形成用絶縁膜１１２ａは後続工程でシリサイド防止膜として作用する。第４フォトレジスト膜パターン１１１が除去される。
【００２９】
図２２乃至図２４を参照すると、周辺回路領域の第２ＮＭＯＳが形成される領域を露出させる第５フォトレジスト膜パターン１１３が形成される。すなわち、セルアレー領域と周辺回路領域のＰＭＯＳ領域は第５フォトレジスト膜パターン１１３により遮られる。第５フォトレジスト膜パターン１１３、ゲート電極１０２ｂ、第１スペーサ１０６ｂ及び第２スペーサ１１２ｂがマスクとして用いられて高濃度ｎ型第３不純物イオン、例えば、ヒ素イオンが半導体基板内に注入されて高濃度ｎ型第４不純物注入層１１４ｂが形成される。この場合、５×１０15ｉｏｎｓ／ｃｍ2のドーズを有するヒ素が５０ｋｅＶのエネルギーで注入される。
【００３０】
図２５乃至図２７を参照すると、第５フォトレジスト膜パターン１１３が除去された後、前述した方法で半導体基板１００上に周辺回路領域のＰＭＯＳトランジスタが形成される領域が露出されるよう第６フォトレジスト膜パターン１１５が形成される。第６フォトレジスト膜パターン１１５、第３ゲート電極１０２ｃ、第１スペーサ１０６ｃ及び第２スペーサ１１２ｃがマスクとして用いられ、ｐ型不純物イオン、例えば、三フッ化ホウ素やホウ素がイオン注入されて高濃度ｐ型第５不純物注入層１１６ｃが形成される。この場合５×１０15ｉｏｎｓ／ｃｍ2のドーズを有する三フッ化ホウ素やホウ素が２０ｋｅＶのエネルギーで注入される。
【００３１】
その結果、ＰＭＯＳゲート電極両側の半導体基板内に低濃度のｎ型第１不純物注入層１０４ｃ、低濃度のｐ型第３不純物注入層１１０ｃ及び高濃度のｐ型第５不純物注入層１１６ｃが形成される。そして、第６フォトレジスト膜パターン１１５が除去される。
【００３２】
図２８乃至図３０を参照すると、ＤＲＡＭ装置の消費電力を低め、動作速度を向上させるためのシリサイド膜形成工程が進められる。半導体基板全面にＴｉ、Ｔａ、ＣｏまたはＭｏのような転移金属膜（図示せず）が積層される。続いて熱処理工程が遂行され、転移メタルが周辺回路領域にあるゲート電極１０２の上部、すなわち、ポリシリコン膜の上部と周辺回路領域に露出されたシリコン基板１００と反応してシリサイド膜が形成されるようにする。シリサイド膜形成工程間、セルアレー領域に形成されているスペーサ形成用絶縁膜１１２ａはセルアレー領域にシリサイド膜が形成されることを防止する。これはセルアレー領域にあるトランジスタにシリサイド化反応を許すようになると漏洩電流が大きくなる問題が生じるためである。
【００３３】
このシリサイド膜形成工程における熱により、不純物注入層が拡散してセルアレー領域の第１ゲート電極両側の半導体基板内に低濃度ｎ型第２不純物領域１０８ａが形成され、周辺回路領域の第２ゲート電極両側の半導体基板１００内に低濃度ｎ型第１不純物領域１０４ｂ、第２ゲート電極の第２スペーサ両側の半導体基板内に高濃度ｎ型第４不純物領域１１４ｂが形成され、周辺回路領域の第３ゲート電極両側の半導体基板１００内に低濃度ｎ型第１不純物領域１０４ｃ、第３ゲート電極の第１スペーサ１０６ｃ両側の半導体基板内に低濃度ｐ型第３不純物領域１１０ｃが形成され、第３ゲート電極の第２スペーサ１１２ｃ両側の半導体基板内に高濃度ｐ型第５不純物領域１１６ｃが形成される。
【００３４】
後続膜形成時、半導体装置に加えられる熱により第３ゲート電極両側の低濃度ｎ型第１不純物領域１０４ｃと低濃度ｐ型第３不純物領域１１０ｃがオーバーラップ（overlap）されてｎ型第１不純物領域１０４ｃが低濃度のｐ型不純物領域に変わるようになる。
シリサイド膜形成後、シリサイド防止膜１１２ａ、シリサイド膜１１８及び第２スペーサ１１２ｂがエッチングされない選択的エッチングに、未反応状態で残っている転移金属膜が除去される。その結果、ソース／ドレーン領域の面抵抗を低めてＤＲＡＭの動作速度が向上される。
【００３５】
図３１乃至図３３を参照すると、半導体基板１００上に層間絶縁膜１２０を形成した後、層間絶縁膜１２０上にセルアレー領域の導電層間の電気的連結のためのコンタクトホールを定義し、前述したような方法で第７フォトレジスト膜パターン(図示せず）が形成される。第７フォトレジスト膜パターンをマスクとして用いる異方性エッチング工程でコンタクトホールが形成される。異方性エッチング工程では、層間絶縁膜のエッチング比がスペーサ形成用絶縁膜１１２ａのエッチング比に比べて少なくとも５倍は大きいため自己整列型コンタクトホールが形成でき、過度なエッチングにより半導体基板が損傷されることを最大限減少でき、安定した半導体装置の形成が容易になる。
【００３６】
セルアレー領域のＮＭＯＳトランジスタは単一スペーサと低濃度のｎ型不純物領域１０８ａからなる単一ソース／ドレーン領域で構成されている。反面、周辺回路領域のトランジスタは二重スペーサで構成されている。そして周辺回路領域のＮＭＯＳトランジスタは低濃度のｎ型不純物領域１０４ｂと高濃度のｎ型不純物領域１１４ｂからなるＬＤＤ構造のソース／ドレーン領域で構成される反面周辺回路領域のＰＭＯＳトランジスタは低濃度のｎ型不純物領域１０４ｃ、低濃度のｐ型不純物領域１１０ｃ及び高濃度のｐ型不純物領域１１６ｃで重なった二重ＬＤＤ構造のソース／ドレーン領域で構成される。
【００３７】
周辺回路領域のＰＭＯＳトランジスタが二重ＬＤＤ構造で形成されるため短チャンネル効果を防止でき、ホットキャリア効果を効果的に減少させることができる。またセルアレー領域ではシリサイド防止膜でありながら、導電層連結のためのエッチング停止層を備えることによって工程を単純化して安定した素子具現をできる。
【００３８】
図面及び詳細な説明で本発明の望ましい実施例が記述され、特定用語が用いられたが、これは前記特許請求の範囲に開示されている発明の範囲を制限しようとする目的とするものではなく、技術的な概念として用いられたものである。従って、本発明は常時実施例に限らず当業者の水準でその変形及び改良が可能である。特に素子の特性によってセルアレー部には自己整列型コンタクトホールを構成することにエッチング停止層として用いられる反面、周辺回路の場合は、シリサイドが形成されない二重構造の半導体装置の構造を具現したり、周辺回路のみシリサイド構造を有する反面セルアレー部はエッチング停止層の用途で用いない場合もある。
【００３９】
【発明の効果】
本発明による半導体装置の製造方法では周辺回路領域のＰＭＯＳトランジスタのソース／ドレーン領域を低濃度のｎ型不純物領域、低濃度のｐ型不純物領域及び高濃度のｐ型不純物領域で重なった二重ＬＤＤ構造で形成する。従って、拡散度がｐ型不純物より低い低濃度のｎ型不純物領域がチャンネルに隣接して存在するためセルアレー領域のｎ型不純物領域がゲートのへり部分まで拡散できるようにする後続熱処理工程時ＰＭＯＳトランジスタの不純物領域の側面拡散による有効チャンネル長さが減少する問題を防止でき、また、ｎ型不純物領域が図３に示されている従来のＬＤＤ構造のｎ型不純物領域に比べて薄いため低濃度のｐ型不純物領域がｎ型不純物領域と容易にオーバーラップできる。そして、高濃度のｐ型不純物領域と低濃度のｎ型不純物領域が直接接触せずに低濃度のｐ型不純物の拡散により低濃度ｎ型不純物領域がオーバーラップされてホットキャリア効果が生じることを防止できる効果がある。
【図面の簡単な説明】
【図１】 従来のＤＲＡＭ装置の製造方法によるＤＲＡＭ装置を示す断面図である。
【図２】 従来のＤＲＡＭ装置の製造方法によるＤＲＡＭ装置を示す断面図である。
【図３】 従来のＤＲＡＭ装置の製造方法によるＤＲＡＭ装置を示す断面図である。
【図４】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に低濃度ｎ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図５】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に低濃度ｎ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図６】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に低濃度ｎ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図７】 本発明であるＤＲＡＭ装置の製造方法によって第１スペーサが形成されたＤＲＡＭ装置を示す断面図である。
【図８】 本発明であるＤＲＡＭ装置の製造方法によって第１スペーサが形成されたＤＲＡＭ装置を示す断面図である。
【図９】 本発明であるＤＲＡＭ装置の製造方法によって第１スペーサが形成されたＤＲＡＭ装置を示す断面図である。
【図１０】 本発明であるＤＲＡＭ装置の製造方法によってセルアレー領域に低濃度ｎ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図１１】 本発明であるＤＲＡＭ装置の製造方法によってセルアレー領域に低濃度ｎ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図１２】 本発明であるＤＲＡＭ装置の製造方法によってセルアレー領域に低濃度ｎ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図１３】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に低濃度ｐ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図１４】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に低濃度ｐ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図１５】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に低濃度ｐ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図１６】 本発明であるＤＲＡＭ装置の製造方法によって第２スペーサ形成用絶縁膜が形成されたＤＲＡＭ装置を示す断面図である。
【図１７】 本発明であるＤＲＡＭ装置の製造方法によって第２スペーサ形成用絶縁膜が形成されたＤＲＡＭ装置を示す断面図である。
【図１８】 本発明であるＤＲＡＭ装置の製造方法によって第２スペーサ形成用絶縁膜が形成されたＤＲＡＭ装置を示す断面図である。
【図１９】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に第２スペーサが形成されたＤＲＡＭ装置を示す断面図である。
【図２０】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に第２スペーサが形成されたＤＲＡＭ装置を示す断面図である。
【図２１】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に第２スペーサが形成されたＤＲＡＭ装置を示す断面図である。
【図２２】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に高濃度ｎ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図２３】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に高濃度ｎ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図２４】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に高濃度ｎ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図２５】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に高濃度ｐ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図２６】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に高濃度ｐ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図２７】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域に高濃度ｐ型不純物注入層が形成されたＤＲＡＭ装置を示す断面図である。
【図２８】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域にシリサイド膜が形成され、注入層がある程度拡散されたＤＲＡＭ装置を示す断面図である。
【図２９】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域にシリサイド膜が形成され、注入層がある程度拡散されたＤＲＡＭ装置を示す断面図である。
【図３０】 本発明であるＤＲＡＭ装置の製造方法によって周辺回路領域にシリサイド膜が形成され、注入層がある程度拡散されたＤＲＡＭ装置を示す断面図である。
【図３１】 本発明であるＤＲＡＭ装置の製造方法によってセルアレー領域にコンタクトホールが形成されたＤＲＡＭ装置を示す断面図である。
【図３２】 本発明であるＤＲＡＭ装置の製造方法によってセルアレー領域にコンタクトホールが形成されたＤＲＡＭ装置を示す断面図である。
【図３３】 本発明であるＤＲＡＭ装置の製造方法によってセルアレー領域にコンタクトホールが形成されたＤＲＡＭ装置を示す断面図である。
【符号の説明】
１００ 半導体基板
１０２ ゲート電極
１０４ｂ，１０４ｃ 低濃度ｎ型第１不純物注入層
１０８ａ 低濃度ｎ型第２不純物注入層
１０６ 第１スペーサ
１１２ｂ，１１２ｃ 第２スペーサ
１１０ｃ 低濃度ｐ型第３不純物注入層
１１２、１２０ 絶縁膜
１１４ｂ 高濃度ｎ型第４不純物注入層
１１６ｃ 高濃度ｐ型第５不純物注入層
１１８ シリサイド膜
Claims (11)
- セルアレー領域と周辺回路領域を定義するため半導体基板上に素子隔離領域を形成する段階と、
前記セルアレー領域の半導体基板上に第１ゲート電極、周辺回路領域の半導体基板上に第２ゲート電極及び第３ゲート電極を形成する段階と、
前記第２ゲート電極及び前記第３ゲート電極をマスクとして用い、前記第２ゲート電極及び前記第３ゲート電極の両側の半導体基板上に低濃度第１導電型不純物イオンを注入して第１導電型の第１不純物注入層を形成する段階と、
前記第１ゲート電極、第２ゲート電極及び第３ゲート電極の両側壁に第１スペーサをそれぞれ形成する段階と、
前記第１ゲート電極及び前記第１ゲート電極の第１スペーサをマスクとして用いて前記第１ゲート電極の第１スペーサ両側の半導体基板上に低濃度第１導電型不純物イオンを注入して第１導電型の第２不純物注入層を形成する段階と、
前記第３ゲート電極及び前記第３ゲート電極の第１スペーサをマスクとして用いて前記第３ゲート電極の第１スペーサ両側の半導体基板上に低濃度第２導電型不純物イオンを注入して第２導電型の第３不純物注入層を形成する段階と、
前記第１、第２及び第３ゲート電極を含んで前記半導体基板上にスペーサ形成用絶縁膜を形成する段階と、
前記周辺回路領域の前記スペーサ形成用絶縁膜をエッチングして前記第２ゲート電極及び第３ゲート電極の両側壁の第１スペーサ上に第２スペーサを形成する段階と、
前記第２ゲート電極及びその第１及び第２スペーサをマスクとして用い、前記第２ゲート電極の第１及び第２スペーサ両側の半導体基板上に高濃度第１導電型不純物イオンを注入して第１導電型の第４不純物注入層を形成する段階と、
前記第３ゲート電極及び第３ゲート電極の第１及び第２スペーサをマスクとして用い、前記第３ゲート電極の第２スペーサ両側の高濃度第２導電型不純物イオンを注入して第２導電型の第５不純物注入層を形成する段階とを含む半導体装置の製造方法。 - 前記第１不純物注入層のイオンの拡散度は前記第２不純物注入層のイオンの拡散層より相対的に小さいことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第１乃至第３ゲート電極はポリシリコンで形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第１不純物注入層の形成段階は、５×１０12ｉｏｎｓ／ｃｍ2のドーズを有するヒ素を用いて５０ｋｅＶのエネルギーで遂行されることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第２不純物注入層の形成段階は、５×１０12ｉｏｎｓ／ｃｍ2のドーズを有するリンを用いて３０ｋｅＶのエネルギーで遂行されることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第３不純物注入層の形成段階は、１×１０13ｉｏｎｓ／ｃｍ2のドーズを有する三フッ化ホウ素及びホウ素中選択された一つのイオンを用いて２０ｋｅＶのエネルギーで遂行されることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第４不純物注入層の形成段階は、５×１０15ｉｏｎｓ／ｃｍ2のドーズを有するヒ素を用いて５０ｋｅＶのエネルギーで遂行されることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第５不純物注入層の形成段階は、５×１０15ｉｏｎｓ／ｃｍ2のドーズを有する三フッ化ホウ素及びホウ素イオン中選択された一イオンを用いて２０ｋｅＶのエネルギーで遂行されることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第５不純物注入層を形成する段階に後続するシリサイド膜形成工程で、前記セルアレー領域に残されたスペーサ形成用絶縁膜はセルアレー領域におけるシリサイド化を防止する障壁膜作用をすることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第５不純物注入層形成後、周辺回路領域の半導体基板、第２及び第３ゲート電極上にシリサイド膜を形成する段階と、
半導体基板上に層間絶縁膜を形成する段階と、
前記セルアレー領域の第１ゲート電極の一側にある半導体基板の一部が露出される時まで前記層間絶縁膜の一部をエッチングしてコンタクトホールを形成し、前記スペーサ形成用絶縁膜がエッチング停止層として作用する段階を付加的に含むことを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記層間絶縁膜のエッチング比は、スペーサ形成用絶縁膜のエッチング比より５倍大きいことを特徴とする請求項１０に記載の半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980018167A KR100269510B1 (ko) | 1998-05-20 | 1998-05-20 | 반도체 장치의 제조 방법 |
| KR199818167 | 1998-05-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11345951A JPH11345951A (ja) | 1999-12-14 |
| JP4119037B2 true JP4119037B2 (ja) | 2008-07-16 |
Family
ID=19537526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14081899A Expired - Fee Related JP4119037B2 (ja) | 1998-05-20 | 1999-05-20 | 半導体装置の製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7888198B1 (ja) |
| JP (1) | JP4119037B2 (ja) |
| KR (1) | KR100269510B1 (ja) |
| CN (1) | CN1131561C (ja) |
| DE (1) | DE19922291B4 (ja) |
| FR (1) | FR2779008B1 (ja) |
| GB (1) | GB2337634B (ja) |
| TW (1) | TW448472B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7012008B1 (en) * | 2000-03-17 | 2006-03-14 | Advanced Micro Devices, Inc. | Dual spacer process for non-volatile memory devices |
| US6727534B1 (en) * | 2001-12-20 | 2004-04-27 | Advanced Micro Devices, Inc. | Electrically programmed MOS transistor source/drain series resistance |
| CN1327490C (zh) * | 2003-10-27 | 2007-07-18 | 上海宏力半导体制造有限公司 | 用于制造自行对准接触窗结构的方法 |
| US20050212015A1 (en) * | 2004-03-25 | 2005-09-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal gate semiconductor device and manufacturing method |
| KR101115092B1 (ko) * | 2004-07-29 | 2012-02-28 | 인텔렉츄얼 벤처스 투 엘엘씨 | 전하운송효율을 향상시키기 위한 이미지 센서 및 제조 방법 |
| US7445015B2 (en) | 2004-09-30 | 2008-11-04 | Lam Research Corporation | Cluster tool process chamber having integrated high pressure and vacuum chambers |
| CN101465325B (zh) * | 2007-12-20 | 2010-07-07 | 华邦电子股份有限公司 | 半导体结构的形成方法 |
| JP5578952B2 (ja) * | 2009-08-19 | 2014-08-27 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN106558491A (zh) * | 2015-09-25 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| US11018259B2 (en) * | 2015-12-17 | 2021-05-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device comprising gate structure and doped gate spacer |
| CN108305902B (zh) * | 2017-06-16 | 2019-04-16 | 长鑫存储技术有限公司 | 一种半导体晶体管结构 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63252461A (ja) | 1987-04-09 | 1988-10-19 | Nec Corp | Ｃｍｏｓ型半導体装置の製造方法 |
| AT388618B (de) * | 1987-05-05 | 1989-08-10 | Binder Bernd Dr | Verfahren zur quantitativen bestimmung von funktion und antigener konzentration einer in einer biologischen fluessigkeit enthaltenen substanz |
| JPH01143357A (ja) | 1987-11-30 | 1989-06-05 | Hitachi Ltd | 半導体装置およびその製法 |
| JPH03257962A (ja) | 1990-03-08 | 1991-11-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR950000141B1 (ko) | 1990-04-03 | 1995-01-10 | 미쓰비시 뎅끼 가부시끼가이샤 | 반도체 장치 및 그 제조방법 |
| US5023190A (en) | 1990-08-03 | 1991-06-11 | Micron Technology, Inc. | CMOS processes |
| KR940005802B1 (ko) * | 1991-07-09 | 1994-06-23 | 삼성전자 주식회사 | Cmos 반도체장치 및 그 제조방법 |
| US6081010A (en) * | 1992-10-13 | 2000-06-27 | Intel Corporation | MOS semiconductor device with self-aligned punchthrough stops and method of fabrication |
| JPH06216151A (ja) | 1993-01-14 | 1994-08-05 | Sony Corp | 半導体装置及びその製造方法 |
| US5583067A (en) * | 1993-01-22 | 1996-12-10 | Intel Corporation | Inverse T-gate semiconductor device with self-aligned punchthrough stops and method of fabrication |
| US5500379A (en) | 1993-06-25 | 1996-03-19 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing semiconductor device |
| JPH0794600A (ja) * | 1993-06-29 | 1995-04-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5372960A (en) * | 1994-01-04 | 1994-12-13 | Motorola, Inc. | Method of fabricating an insulated gate semiconductor device |
| JPH0837162A (ja) | 1994-07-21 | 1996-02-06 | Fujitsu Ltd | イオン注入方法及びイオン注入装置 |
| JPH08250728A (ja) | 1995-03-10 | 1996-09-27 | Sony Corp | 電界効果型半導体装置及びその製造方法 |
| US5552331A (en) * | 1995-07-11 | 1996-09-03 | Advanced Micro Devices, Inc. | Process for self-aligned source for high density memory |
| US5534449A (en) | 1995-07-17 | 1996-07-09 | Micron Technology, Inc. | Methods of forming complementary metal oxide semiconductor (CMOS) integrated circuitry |
| US5654213A (en) * | 1995-10-03 | 1997-08-05 | Integrated Device Technology, Inc. | Method for fabricating a CMOS device |
| US5719425A (en) * | 1996-01-31 | 1998-02-17 | Micron Technology, Inc. | Multiple implant lightly doped drain (MILDD) field effect transistor |
| US5849615A (en) * | 1996-02-22 | 1998-12-15 | Micron Technology, Inc. | Semiconductor processing method of fabricating field effect transistors |
| US6346439B1 (en) * | 1996-07-09 | 2002-02-12 | Micron Technology, Inc. | Semiconductor transistor devices and methods for forming semiconductor transistor devices |
| US5827747A (en) * | 1996-03-28 | 1998-10-27 | Mosel Vitelic, Inc. | Method for forming LDD CMOS using double spacers and large-tilt-angle ion implantation |
| JPH09312380A (ja) | 1996-05-23 | 1997-12-02 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US5811329A (en) * | 1996-06-03 | 1998-09-22 | Micron Technology, Inc. | Method of forming CMOS circuitry including patterning a layer of conductive material overlying field isolation oxide |
| JP3941133B2 (ja) | 1996-07-18 | 2007-07-04 | 富士通株式会社 | 半導体装置およびその製造方法 |
| JPH1050988A (ja) * | 1996-07-31 | 1998-02-20 | Sharp Corp | 絶縁ゲート型電界効果トランジスタ及びその製造方法 |
| US5747373A (en) | 1996-09-24 | 1998-05-05 | Taiwan Semiconductor Manufacturing Company Ltd. | Nitride-oxide sidewall spacer for salicide formation |
| US6066894A (en) * | 1997-02-07 | 2000-05-23 | United Microelectronics Corporation | Semiconductor device and a method of manufacturing the same |
| TW360951B (en) * | 1997-04-01 | 1999-06-11 | Nxp Bv | Method of manufacturing a semiconductor device |
| US5998274A (en) * | 1997-04-10 | 1999-12-07 | Micron Technology, Inc. | Method of forming a multiple implant lightly doped drain (MILDD) field effect transistor |
| US5952693A (en) * | 1997-09-05 | 1999-09-14 | Advanced Micro Devices, Inc. | CMOS semiconductor device comprising graded junctions with reduced junction capacitance |
| US6121091A (en) * | 1999-01-19 | 2000-09-19 | Taiwan Semiconductor Manufacturing Company | Reduction of a hot carrier effect phenomena via use of transient enhanced diffusion processes |
-
1998
- 1998-05-20 KR KR1019980018167A patent/KR100269510B1/ko not_active IP Right Cessation
-
1999
- 1999-04-08 TW TW088105587A patent/TW448472B/zh not_active IP Right Cessation
- 1999-04-23 GB GB9909490A patent/GB2337634B/en not_active Expired - Fee Related
- 1999-05-14 DE DE19922291A patent/DE19922291B4/de not_active Expired - Fee Related
- 1999-05-18 CN CN99107373A patent/CN1131561C/zh not_active Expired - Fee Related
- 1999-05-18 US US09/313,659 patent/US7888198B1/en not_active Expired - Fee Related
- 1999-05-19 FR FR9906327A patent/FR2779008B1/fr not_active Expired - Fee Related
- 1999-05-20 JP JP14081899A patent/JP4119037B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB9909490D0 (en) | 1999-06-23 |
| CN1131561C (zh) | 2003-12-17 |
| CN1236187A (zh) | 1999-11-24 |
| GB2337634A (en) | 1999-11-24 |
| DE19922291A1 (de) | 1999-12-02 |
| GB2337634B (en) | 2001-04-18 |
| DE19922291B4 (de) | 2005-08-04 |
| FR2779008A1 (fr) | 1999-11-26 |
| TW448472B (en) | 2001-08-01 |
| FR2779008B1 (fr) | 2005-08-26 |
| JPH11345951A (ja) | 1999-12-14 |
| KR100269510B1 (ko) | 2000-10-16 |
| GB2337634A9 (en) | 2001-03-08 |
| US7888198B1 (en) | 2011-02-15 |
| KR19990085619A (ko) | 1999-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6599819B1 (en) | Semiconductor device with source/drain regions of high impurity concentration and its manufacture | |
| KR19980029024A (ko) | 모스펫 및 그 제조방법 | |
| JPH09181307A (ja) | 半導体装置及びその製造方法 | |
| JP4119037B2 (ja) | 半導体装置の製造方法 | |
| KR100429886B1 (ko) | 균일한 실리사이드 접합을 갖는 집적 회로 반도체 소자 및그 제조방법 | |
| US6569743B2 (en) | Method of fabricating a semiconductor device | |
| US6380021B1 (en) | Ultra-shallow junction formation by novel process sequence for PMOSFET | |
| US6323077B1 (en) | Inverse source/drain process using disposable sidewall spacer | |
| US20030111689A1 (en) | Process for the selective formation of salicide on active areas of MOS devices | |
| KR20060013110A (ko) | 반도체소자의 제조방법 | |
| KR100311498B1 (ko) | 반도체 소자의 이중 게이트 형성방법 | |
| KR100292939B1 (ko) | 반도체장치및그의제조방법 | |
| KR100468704B1 (ko) | Dram 장치 및 그 제조 방법 | |
| KR100431324B1 (ko) | 반도체장치의 제조방법 | |
| GB2359662A (en) | A DRAM cell semiconductor device | |
| KR100273323B1 (ko) | 반도체소자 및 그 제조방법 | |
| EP0878833B1 (en) | Process for the selective formation of salicide on active areas of MOS devices | |
| KR20010017654A (ko) | 반도체소자의 게이트전극 구조 | |
| JP4115895B2 (ja) | 半導体装置の製造方法 | |
| JPH08293599A (ja) | 半導体装置およびその製造方法 | |
| KR100487503B1 (ko) | 반도체장치및그의제조방법 | |
| JPH0964361A (ja) | 半導体装置の製造方法 | |
| KR20000074473A (ko) | 반도체소자의 실리사이드 형성방법 | |
| JP2000307105A (ja) | 半導体装置とその製造方法 | |
| KR20050038271A (ko) | 반도체 소자의 선택적 실리사이드층 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050425 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050425 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080325 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080424 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |