KR19980029024A - 모스펫 및 그 제조방법 - Google Patents
모스펫 및 그 제조방법 Download PDFInfo
- Publication number
- KR19980029024A KR19980029024A KR1019960048258A KR19960048258A KR19980029024A KR 19980029024 A KR19980029024 A KR 19980029024A KR 1019960048258 A KR1019960048258 A KR 1019960048258A KR 19960048258 A KR19960048258 A KR 19960048258A KR 19980029024 A KR19980029024 A KR 19980029024A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- insulating film
- conductivity type
- impurity diffusion
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000012535 impurity Substances 0.000 claims abstract description 70
- 238000009792 diffusion process Methods 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 125000006850 spacer group Chemical group 0.000 claims abstract description 61
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 55
- 238000002955 isolation Methods 0.000 claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 12
- 230000008569 process Effects 0.000 claims description 42
- 238000005468 ion implantation Methods 0.000 claims description 32
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 230000008018 melting Effects 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000010405 reoxidation reaction Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims 1
- 238000005121 nitriding Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 239000000969 carrier Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0225—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate using an initial gate mask complementary to the prospective gate location, e.g. using dummy source and drain electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/351—Substrate regions of field-effect devices
- H10D62/357—Substrate regions of field-effect devices of FETs
- H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
- H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
- H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 모스펫(MOSFET)에 관한 것으로 특히, 전류구동력 향상 및 숏채널효과(Short Channel Effect)를 개선하기에 적당한 모스펫 및 그 제조방법에 관한 것이다.
이와같은 본 발명의 모스펫은 격리영역 및 활성영역이 정의된 제 1 도전형 반도체 기판; 활성영역상의 게이트 전극 형성영역에 형성되고 양측에지 부분이 중앙부분보다 더 두꺼운 게이트 절연막; 게이트 절연막상에 형성되는 게이트 전극; 게이트 전극 및 게이트 절연막의 측면에 형성되는 측벽 스페이서; 게이트 절연막의 양측 에지부분 아래의 반도체 기판에 형성되는 제 2 도전형 고농도 불순물 확산영역; 게이트 절연막 양측 반도체 기판에 형성되는 제 2 도전형 노멀 불순물 확산영역; 게이트 전극 형성영역을 제외한 측벽 스페이서 측면의 반도체 기판에 형성되는 제 2 도전형 저농도 불순물 확산영역; 그리고, 측벽 스페이서 아래의 제 2 도전형 노멀 불순물 확산영역 하부에 형성되는 제 1 도전형 불순물 확산영역을 포함한다.
Description
본 발명은 모스펫(MOSFET)에 관한 것으로 특히, 전류구동력 향상 및 숏채널효과(Short Channel Effect)를 개선하기에 적당한 모스펫 및 그 제조방법에 관한 것이다.
모스(MOS : Metal Oxide Semiconductor) 기술은 1958년 페어차일드(fairchild)사에 의해 발명되었다. 이 기술은 실리콘 반도체 표면을 양질의 절연특성을 가진 실리콘 산화막으로 처리하는 것으로서 트랜지스터의 특성 및 제조방법에 혁신적인 개량을 가져온 기술이다. 이 모스(MOS) 기술의 발명으로 반도체 표면 디바이스의 실용화에 박차가 가해져서 1962년 텍사스 인스트루먼트(texax instruments)사에서 최초의 전계효과 트랜지스터(FET : Field Effect Transistor)가 발표되었다.
이러한 모스펫(MOSFET) 소자로는 피모스(pMOS), 엔모스(nMOS) 그리고 씨모스(CMOS)가 있다. 모스소자는 초기에는 소비전력 및 집적회로 제조시 프로세스 콘트롤이 비교적 용이한 피모스(pMOS) 소자를 주로 사용하였으나 소자의 스피드를 중요시하게 됨에 따라 캐리어의 이동도(mobility)가 정공의 이동도(mobility) 보다 약 2.5배 정도 빠른 이동도(mobility)를 갖고 있는 전자를 이용하는 엔모스(nMOS) 소자를 이용하게 되었다. 그리고 씨모스(CMOS) 소자는 집적밀도와 제조 프로세스가 복잡하다는 점에서는 피모스(pMOS)나 엔모스(nMOS) 소자 보다는 떨어지지만 소비전력이 아주 적다는 특징이 있다. 현재는 소자의 메모리부는 엔모스를 사용하고 주변회로부에서 씨모스를 사용하는 방식으로 바뀌고 있다.
이러한 모스소자는 고집적화 및 고속화를 위해 점차로 소자의 크기 중에서, 채널(channel)의 길이를 줄여 제조하였다. 그결과 채널길이의 축소(short channel)에 따른 드레인 공핍영역의 증가에 따라 채널접합과 상호 작용하여 전위장벽을 낮추는 드레인 유기장벽 감소(DIBL : Drain Induced Barrier Lowering)의 문제가 발생하였다. 또한 소오스와 드레인 공핍영역의 침투가 심해져서 두 공핍 영역이 만나는 펀치스루(punch through) 효과가 발생하여 누설전류가 증가하는 등의 문제도 발생하였다. 또한 소오스와 드레인 영역의 간격이 줄어들게 됨에 따라 소오스에서 인가된 전자가 드레인 접합의 가장자리(pinch off) 근처의 높은 전기장(hot electron field)에 의해 급격하게 가속되어 발생하는 핫 캐리어(hot carrier)에 취약한 구조를 갖게 되었다.
이렇게 발생한 핫 캐리어는 게이트 절연막으로 주입되어 다시 기판쪽으로 흘러 큰 기판 전류를 발생하게 되었다. 따라서 줄어든 채널길이를 유지하여 핫 캐리어를 취약한 모스 트랜지스터를 개선한 LDD(Lightly Doped Drain) 구조의 모스 트랜지스터가 제안되었다.
LDD 구조의 특징은 자기정렬(self align)된 저농도 불순물 영역(LDD : Lightly Doped Drain 영역)이 채널영역과 고농도 불순물 영역(소오스/드레인 영역) 사이에 위치한 구조이다. 이러한 저농도 불순물 영역이 드레인 접합 근처에서 높은 전기장을 퍼지게(spreadout)하여 높은 인가전압에서도 소오스로부터 인가된 캐리어가 급격히 가속되지 않게 하여 핫 캐리어에 의한 전류의 불안정성을 해결한 것이다.
이와 같은 종래 모스펫의 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 1a 내지 도 1은 종래 모스펫의 제조공정을 보여주는 단면도들이다.
먼저, 도 1a에 나타낸 바와 같이 격리영역 및 활성영역이 정의된 반도체 기판(1)의 격리영역에 선택적으로 필드산화 공정을 실시하여 필드 산화막(2)을 형성한다. 그다음, 상기 활성영역으로 정의된 반도체 기판(1)상에 게이트 산화막(3), 폴리실리콘 (4) 및 감광막(PR1)을 차례로 형성한다.
도 1b에 나타낸 바와 같이, 노광 및 현상공정으로 게이트 전극 형성역역을 정의하여 상기 감광막(PR1)을 패터닝한다음 패터닝되 감광막(PR1)을 마스크로 이용한 식각공정으로 폴리실리콘(4) 및 게이트 산화막(3)을 차례로 식각하여 게이트 전극(4a)을 형성한다. 그다음, 상기 게이트 전극(4a)을 마스크로 게이트 전극(4a)양측면 기판에 저농도 불순물 이온을 주입하여 LDD(Lightly Doped Drain)영역(5)을 형성한다.
도 1c에 나타낸 바와 같이 상기 감광막(PR1)을 제거한 수 게이트 전극(4a)을 포함한 기판 전면에 산화막을 형성한 다음 에치백(etch-back)하여 게이트 전극(4a)의 측면에 측벽 스페이서(6)로 형성한다. 그다음, 상기 게이트 전극(4a) 및 측벽 스페이서(5)를 마스크로 이용하여 반도체 기판(1)에 고농도 불순물 이온을 주입하고 활성화(Activation)시켜 고농도 불순물 확산영역인 소오스/드레인 영역(7)을 형성한다.
종래와 같은 모스펫에 있어서는 다음과 같은 문제점이 있었다.
첫째, 종래 LDD구조의 모스펫은 고농도 불순물 확산영역과 게이트 전극 사이에 저농도 불순물 확산영역을 형성하여 드레인 근처에서 전계를 감소시킴으로 핫캐리어 (hot carrier) 효과를 어느정도 방지하였지만, 게이트 전극 하부의 게이트 산화막의 두께가 얇아 기판과 게이트 산화막과의 계면중 드레인 영역에서 전계가 발생하여 게이트 절연막으로 캐리어가 넘어가는 캐리어 트래핑(carrier trapping)이 발생하는 것을 완벽하게 방지할 수는 없었다. 특히, 하부의 식각대 상층 형성시 일반적으로 일어나는 현상인 네가티브 슬룹(negative slope) 현상으로 인해 게이트 산화막도 오버에치(over etch)된다는 것도 캐리어 트래핑의 한 원인이라 할 수 있다. 결국, 소자의 수명이 단축되는 문제점이 발생하게 된다.
둘째, 게이트 전극과 LDD영역간의 오버랩(overlap)으로 인해 기생 커패시턴스가 발생하며 기생 커패시턴스로 인해 소자의 스피드를 저하시키므로 전류구동력 또한 문제로 발생하여 고속동작을 요구하는 모스소자의 구현이 어려운 문제점이 발생한다.
본 발명은 상기와 같은 종래 모스펫의 문제점을 해결하기 위한 것으로, 게이트 절연막중 에지부분의 절연막 두께를 두껍게 하여 핫캐리어로 인한 숏채널효과를 방지하고 LDD영역의 구조를 바꿔 고속동작이 가능한 모스펫 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래 모스펫의 제조공정을 보여주는 단면도들.
도 2는 본 발명의 제 1 실시예에 따른 모스펫의 구조 단면도.
도 3a 내지 도 3i는 본 발명 제 1 실시예에 따른 모스펫의 제조공정을 보여주는 단면도들.
도 4는 본 발명의 제 2 실시예에 따른 모스펫의 구조 단면도.
도 5a 내지 도 5h는 본 발명 제 2 실시예에 따른 모스펫의 제조공정을 보여주는 단면도들.
* 도면의 주요 부분에 대한 부호의 설명
10, 30 : 반도체 기판, 11, 31 : 격리절연막, 12, 32 : 제 1 절연막, 13, 33 : 제 2 절연막, 14 : 제 1 측벽 스페이서, 15, 34 : 게이트 절연막, 16a, 35a : 게이트 전극, 17,36 : 제 2 도전형 고농도 불순물 확산영역, 18, 37 : 제 2 도전형 노멀 불순물 확산영역, 19 : 제 2 측벽 스페이서, 38 : 측벽 스페이서, 20, 39 : 제 2 도전형 저농도 불순물 확산영역, 21, 40 : 제 1 도전형 불순물 확산영역
본 발명에 따른 모스펫은 격리영역 및 활성영역이 정의된 제 1 도전형 반도체 기판; 상기 활성영역의 게이트 전극 형성영역에 형성되고 양측에지 부분이 중앙부분보다 더 두꺼운 게이트 절연막; 상기 게이트 절연막상에 형성되는 게이트 전극; 게이트 전극 및 게이트 절연막의 측면에 형성되는 측벽 스페이서; 상기 게이트 절연막의 양측 에지부분 아래의 반도체 기판에 형성되는 제 2 도전형 고농도 불순물 확산영역; 상기 게이트 절연막 양측 반도체 기판에 형성되는 제 2 도전형 노멀 불순물 확산영역; 상기 게이트 전극 형성영역을 제외한 측벽 스페이서 측면의 반도체 기판에 형성되는 제 2 도전형 저농도 불순물 확산영역; 상기 측벽 스페이서 아래의 제 2 도전형 노멀 불순물 확산영역 하부에 형성되는 제 1 도전형의 불순물 확산영역을 포함한다.
또한, 상기한 바와 같은 본 발명 모스펫의 제조방법은 제 1 도전형의 반도체 기판을 준비하는 단계; 상기 반도체 기판에 선택적으로 격리절연막을 형성하는 단계; 상기 격리절연막을 포함한 기판 전면에 제 1 절연막 및 제 2 절연막을 차례로 형성한 후 게이트 전극 형성영역을 정의하여 게이트 전극 형성영역의 제 2 절연막을 선택적으로 제거하여 제 1 절연막이 노출되는 트랜치를 형성하는 단계; 상기 노출된 제 1 절연막을 양측 에지부분 및 중앙부분으로 정의하는 단계; 상기 트랜치 에지부분의 제 2 절연막 측면에 제 1 측벽 스페이서를 형성하는 단계; 상기 제 1 측벽 스페이서를 포함한 제 1 절연막상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 마스크를 이용한 틸트(tilt)이온 주입공정으로 제 1 절연막의 중앙부분(M)측면의 반도체 기판에 제 2 도전형 고농도 불순물 확산영역을 형성하는 단계; 상기 게이트 전극을 마스크를 이용한 이온주입 공정으로 게이트 전극의 측면의 반도체 기판에 제 2 도전형 노멀 불순물 확산영역을 형성하는 단계; 상기 게이트 전극 및 제 1 측벽 스페이서 측면에 제 2 측벽 스페이서를 형성하는 단계; 상기 제 2 측벽 스페이서 및 게이트 전극을 마스크로 이용한 이온 주입공정으로 제 2 측벽 스페이서 측면의 반도체 기판에 제 2 도전형 저농도 불순물 확산영역을 형성하는 단계; 상기 제 2 측벽 스페이서 및 게이트 전극을 마스크로 이용한 틸트 이온 주입공정으로 제 2 측벽 스페이서 아래의 제 2 도전형 노멀 불순물 확산영역 밑으로 제 1 도전형 불순물 확산영역을 형성하는 단계를 포함하여 이루어진다.
상기와 같은 본 발명 모스펫 및 그 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명 제 1 실시예에 따른 모스펫의 구조 단면도이다.
본 발명 제 1 실시예에 따른 모스펫의 구조 단면도이다.
본 발명 제 1 실시예에 따른 모스펫은 격리영역(F) 및 활성역역(A)이 정의된 제 1 도전형 반도체 기판(10)과 상기 반도체 기판(10)의 격리영역(F)에 형성된 격리절연막(11)과 상기 활성영역(A)상의 게이트 전극 형성영역에 형성되고 양측 에지부분들(E1)(E2)이 중앙부분(Mid Part)보다 더 두꺼운 게이트 절연막(15)과 상기 게이트 절연막(15)상에 형성되는 게이트 전극(16a)과 상기 게이트 전극(16a) 및 게이트 절연막(15)의 측면에 형성되는 측벽 스페이서(19)와 상기 게이트 절연막(15)의 양측 에지부분들(E1)(E2) 아래의 반도체 기판(10)에 형성되는 제 2 도전형 고농도 불순물 확산영역(17)과 게이트 절연막(15) 양측 반도체 기판에 형성되는 제 2 도전형 노멀 불순물 확산영역(18)과 게이트 전극 형성영역을 제외한 측벽 스페이서(19) 측면의 반도체 기판(10)에 형성되는 제 2 도전형 저농도 불순물 확산영역(20)과 측벽 스페이서(19) 아래의 제 2 도전형 노멀 불순물 확산영역(18) 하부에 형성되는 제 1 도전형 불순물 확산영역(21)을 포함하여 구성된다. 이때, 게이트 절연막(15)의 양측 에지부분들(E1)(E2)의 형상은 ¼원형 형상으로 게이트 전극(16a)안쪽으로 라운드진 형상으로 형성된다.
이하에서 첨부된 도면을 참조하여 본 발명 제 1 실시예에 따른 모스펫의 제조방법을 설명하기로 한다.
도 3a 내지 도 3i는 본 발명 제 1 실시예에 따른 모스펫의 제조공정을 보여주는 단면도들이다.
먼저, 도 3a에 나타낸 바와 같이, 격리영역(Field Region) 및 활성영역(Active Region)이 정의된 제 1 도전형의 반도체 기판(10)에 격리절연막(11)을 형성한 후 상기 활성영역(A)상에 제 1 절연막(12)을 형성한후 상기 격리절연막(11)을 포함한 제 1 절연막(12)전면에 제 2 절연막(13)을 형성한다. 이때, 상기 제 1 절연막(12)은 실리콘옥시나이트라이드(silicon-oxide-nitride)를 사용하여 형성하며, 실리콘옥시나이트라이드는 반도체 기판(10)을 산화(oxidation)한 후 N2O 가스에서 질화(nitridation)시키고, 리옥시데이션(reoxidation)공정을 차례로 거쳐 5∼10㎚의 두께로 형성한다. 그리고, 제 2 절연막(13)은 화학기상증착법(Chemical Vapor Deposition)법을 사용하여 질화물과 산화물중 어느 하나를 사용하여 형성한다.
도 3b에 나타낸 바와 같이 상기 제 2 절연막(13)전면에 감광막(PR10)을 형성한 후 노광 및 현상공정으로 게이트 전극 형성영역을 정의하여 감광막(PR10)을 패터닝한 후 패터닝된 감광막(PR10)을 마스크로 이용한 식각공정으로 게이트 전극을 형성할 영역의 제 2 절연막(13)을 선택적으로 제거하여 제 1 절연막(12)의 상층면을 노출시켜 트랜치를 형성한다. 이때, 상기 트랜치내에서 노출된 제 1 절연막(12)을 양측 에지부분(E1)(E2)와 중앙부분(Mid Part)(M)으로 정의(Define)한다.
도 3c에 나타낸 바와 같이 상기 감광막(PR10)을 제거한 후 노출된 제 1 절연막(12)을 포함한 제 2 절연막(13)전면에 측벽형성용 절연막을 형성한 후 에치백(etch-back)하여 제 2 절연막(13)의 양측면에 노출된 제 1 절연막(12)의 에지부(E1)(E2)에 제 1 측벽 스페이서(14)로 형성한다. 이때, 상기 제 1 측벽 스페이서(14)는 산화물과 질화물중 어느 하나를 사용하여 형성한다. 그리고 제1측벽 스페이서(14)는 제 2 절연막(13)사이에서 양측 에지부분(E1)(E2)과 중앙부분(M)으로 정의된 제 1 절연막(12)을 포함하여 게이트 절연막(15)으로 형성된다. 그리고, 도면상에는 도시하지 않았지만 상기 제 1 측벽 스페이서(14) 형성후 펀치스루(punch through)를 방지하기 위한 이온주입 공정 및 문턱전압(threshold voltage)조절을 위한 이온주입 공정이 더 포함된다.
도 3d에 나타낸 바와 같이, 상기 게이트 절연막(15)을 포함한 제 2 절연막(13)전면에 도전층(16)을 형성한다. 이때, 상기 도전층(16)은 폴리실리콘층과 실리사이드와 고융점금속중 어느 하나를 사용하여 형성한다. 그리고, 실리사이드로 형성할 경우에는 텅스텐(W)과 티타늄(Ti)중 어느 하나를 사용하여 형성한다.
도 3e에 나타낸 바와 같이, 상기 도전층(16)전면에 감광막(PR11)을 형성한 후 노광 및 현상공정으로 게이트 전극 형성영역을 정의하여 감광막(PR11)을 패터닝한 후 패터닝된 감광막(PR11)을 마스크로 이용한 식각공정으로 도전층(16) 및 게이트 절연막(15)측면의 제 2 절연막(13)을 제거하여 게이트 절연막(15)상층의 도전층(16)만을 남겨 게이트 전극(16a)을 형성한다.
도 3f에 나타낸 바와 같이 상기 감광막(PR11)을 제거한다. 그다음, 상기 게이트 전극(16a)을 마스크를 이용한 틸트(tilt)이온 주입공정으로 제 1 절연막(12)의 중앙부분(M)측면의 반도체 기판(10)에 제 2 도전형 고농도 불순물 확산영역(17)을 형성한다. 이때, 상기 틸트이온 주입각도는 30∼70°의 각도로 주입한다.
도 3g에 나타낸 바와 같이, 상기 게이트 전극(16a)을 마스크를 이용한 노멀(normal)이온주입 공정으로 게이트 전극(16a)의 측면의 반도체 기판(10)에 제 2 도전형 노멀 불순물 확산영역(18)을 형성한다. 이때에는 수직 각도로 이온주입한다.
도 3h에 나타낸 바와 같이, 상기 게이트 전극(16a)을 포함한 반도체 기판(10)전면에 측벽성형용 절연막을 형성한 후 에치백하여 게이트 전극(16a) 및 제 1 측벽 스페이서(14)의 측면에 제 2 측벽 스페이서(19)를 형성한다. 그다음, 상기 제 2 측벽 스페이서(19) 및 게이트 전극(16a)을 마스크로 이용한 저농도 이온 주입공정으로 제 2 측벽 스페이서 측면의 반도체 기판(10)에 제 2 도전형 저농도 불순물 확산영역(20)을 형성한다. 이때, 상기 제 2 측벽 스페이서(19)는 산화물과 질화물중 어느 하나를 사용하여 형성한다. 그리고, 이때의 이온주입도 수직각도로 주입한다.
도 3i에 나타낸 바와 같이, 상기 제 2 측벽 스페이서(19) 및 게이트 전극(16a)을 마스크로 이용한 틸트 이온 주입공정으로 제 2 측벽 스페이서(19) 아래의 제 2 도전형 노멀 불순물 확산영역(18)밑으로 제 1 도전형 불순물 확산영역(21)을 형성하여 본 발명 제 1 실시예에 따른 모스펫을 완성한다.
이하에서, 본 발명 제 2 실시예에 따른 모스펫 및 그 제조방법을 설명하기로 한다. 도 4는 본 발명 제 2 실시예에 따른 모스펫의 구조 단면도이다.
본 발명 제 2 실시예에 따른 모스펫은 격리영역(F) 및 활성영역(A)이 정의된 제 1 도전형 반도체 기판(30)과 상기 반도체 기판(30)의 격리영역(F)에 형성된 격리절연막(31)과 상기 활성영역(A)상의 게이트 전극 형성영역에 형성되고 양측 에지부분들(E1)(E2)이 중앙부분(Mid Part)보다 더 두꺼운 게이트 절연막(34)과 상기 게이트 절연막(34)상에 형성되는 게이트 전극(35a)과 상기 게이트 전극(35a) 및 게이트 절연막(34)의 측면에 형성되는 측벽 스페이서(38)와 상기 게이트 절연막(34)의 중아부분들(M)을 제외한 반도체 기판(30)에 형성되는 제 2 도전형 고농도 불순물 확산영역(36)과 게이트 절연막(34) 양측 반도체 기판(30) 형성되는 제 2 도전형 노멀 불순물 확산영역(37)과 게이트 전극 형성영역을 제외한 측벽 스페이서(38) 측면의 반도체 기판(30)에 형성되는 제 2 도전형 저농도 불순물 확산영역(39)과 측벽 스페이서(38) 아래의 제 2 도전형 노멀 불순물 확산영역(37) 하부에 형성되는 제 1 도전형 불순물 확산영역(40)을 포함하여 구성된다. 이와같은 본 발명 제 2 실시예에 따른 모스펫은 게이트 절연막(34)의 측면 에지부분들(E1)(E2)의 형상이 사각형 형상으로 형성된 것이다.
이하에서, 첨부된 도면을 참조하여 본 발명 제 2 실시예에 따른 모스펫의 제조방법을 설명하기로 한다.
도 5a 내지 도 5h는 본 발명 제 2 실시예에 따른 모스펫의 제조공정을 보여주는 단면도들이다.
먼저, 도 5a에 나타낸 바와 같이, 격리영역(Field Region) 및 활성영역(Active Region)이 정의된 제 1 도전형의 반도체 기판(30)에 통상의 공정으로 격리절연막(31)을 형성한 후 상기 활성영역(A)상에 제 1 절연막(32)을 형성한 후 상기 격리절연막(31)을 포함한 제 1 절연막(32)전면에 제 2 절연막(33)을 형성한다. 이때, 상기 제 1 절연막(32)은 실리콘옥시나이트라이드(silicon-oxide-nitride)를 사용하여 형성하며, 실리콘옥시나이트라이드는 반도체 기판(30)을 산화(oxidation)한 후 N2O 가스에서 질화(nitridation)시키고, 리옥시데이션(reoxidation) 공정을 차례로 거쳐 5∼10㎚의 두께로 형성한다. 그리고, 제 2 절연막(33)은 화학기상증착법(Chemical Vapor Deposition)법을 사용하여 질화물과 산화물중 어느 하나를 사용하여 형성한다.
도 5b에 나타낸 바와 같이 상기 제 2 절연막(33)전면에 감광막(PR30)을 형성한 후 양측 에지부분(E1)(E2)과 중앙부분(Mid Part)(M)으로 나누어진 게이트 절연막 형성영역을 정의(Define)한 다음 노광 및 현상공정으로 게이트 절연막의 양측 에지부분(E1)(E2)으로 정의된 영역의 감광막(PR30)을 제외한 감광막(PR30)을 패터닝한다.
그다음, 패터닝된 감광막(PR30)을 마스크로 이용한 식각공정으로 제 2 절연막(33)을 선택적으로 제거하여 게이트 절연막 형성영역 양측 에지부분(E1)(E2)에 사각형 형상의 제 2 절연막 패턴(33a)으로 형성한다. 이때, 양측 에지부분(E1)(E2)과 중앙부분(Mid Part)(M)으로 나누어진 게이트 절연막 형성영역의 제 1 절연막(32) 및 제 2 절연막 패턴(33a)은 게이트 절연막(34)으로 사용한다. 그리고, 도면상에는 도시하지 않았지만 상기 게이트 절연막(34) 형성후 펀치스루(punch through)를 방지하기 위한 이온주입 공정 및 문턱전압(threshold voltage)조절을 위한 이온주입 공정이 더 포함된다.
도 5c에 나타낸 바와 같이, 상기 감광막(PR30)을 제거한 후 게이트 절연막(34)을 포함한 제 1 절연막(32)전면에 도전층(35)을 형성한다. 이때, 상기 도전층(35)을 형성한다. 이때, 상기 도전층(35)은 폴리실리콘층과 실리사이드와 고융점금속중 어느 하나를 사용하여 형성한다. 그리고, 실리사이드로 형성할 경우에는 텅스텐(W)과 티타늄(Ti)중 어느 하나를 사용하여 형성한다.
도 5d에 나타낸 바와 같이, 상기 도전층(35)전면에 감광막(PR31)을 형성한 후 노광 및 현상공정으로 게이트 전극 형성영역을 정의하여 감광막(PR31)을 패터닝한 후 패터닝된 감광막(PR31)을 마스크로 이용한 식각공정으로 도전층(35)을 선택적으로 제거하여 게이트 절연막(34)상층의 도전층(35)만을 남겨 게이트 전극(35a)으로 형성한다.
도 5e에 나타낸 바와 같이 상기 감광막(PR31)을 제거한다. 그다음, 상기 게이트 전극(35a)을 마스크를 이용한 딜트(tilt)이온 주입공정으로 제 1 절연막(32)의 중앙부분(M)측면의 반도체 기판(30)에 제 2 도전형 고농도 불순물 확산영역(36)을 형성한다. 이때, 상기 틸트이온 주입각도는 30∼70°의 각도로 주입한다.
도 5f에 나타낸 바와 같이, 상기 게이트 전극(35a)을 마스크를 이용한 노멀(normal)이온주입 공정으로 게이트 전극(35a)의 측면의 반도체 기판(30)에 제 2 도전형 노멀 불순물 확산영역(37)을 형성한다. 이때에는 수직 각도로 이온주입한다.
도 5g에 나타낸 바와 같이, 상기 게이트 전극(35a)을 포함한 반도체 기판(30)전편에 측벽형성용 절연막을 형성한 후 에치백하여 게이트 전극(35a) 및 제 2 절연막 패턴 (33a)의 측면에 측벽 스페이서(38)를 형성한다. 그다음, 상기 측벽 스페이서(38) 및 게이트 전극(35)을 마스크로 이용한 저농도 이온 주입공정으로 측벽 스페이서 (38)측면의 반도체 기판(30)에 제 2 도전형 저농도 불순물 확산영역(39)을 형성한다. 이때, 상기 측벽 스페이서(38)는 산화물과 질화물중 어느 하나를 사용하여 형성한다. 그리고, 이때의 이온주입도 수직각도로 주입한다.
도 5h에 나타낸 바와 같이, 상기 측벽 스페이서(38) 및 게이트 전극(35a)을 마스크로 이용한 틸트 이온 주입공정으로 측벽 스페이서(38) 아래의 제 2 도전형 노멀 불순물 확산영역(37)밑으로 헬로(halo)구저의 제 1 도전형 불순물 확산영역(40)을 형성하여 본 발명 제 2 실시예에 따른 모스펫을 완성한다.
본 발명에 따른 모스펫에 있어서는 다음과 같은 효과가 있다.
첫째, 게이트 절연막을 실리옥시나이트라이드와 측벽형상으로 형성하여 드레인 근처에서 게이트 절연막으로 캐리어가 넘어가는 캐리어 트래핑(carrier trapping)이 발생하는 것을 방지하여 핫캐리어 (hot carrier) 효과를 방지할 수 있어 소자의 신뢰도 및 수명을 향상시키는 효과가 있다.
둘째, 게이트 전극 아래의 채널영역 양측 두꺼운 게이트 산화막 아래에 고농도(heavily) 불순물 확산영역을 형성하여 기존의 얇은 게이트 산화막 아래에 LDD영역을 형성하였을 경우 발생하였던 기생 커패시턴스가 발생문제를 해결하였을 뿐만 아니라 게이트 전극 아래의 채널영역 양측면으로 캐리어의 수가 저농도에 비해 상대적으로 많은 고농도(heavily)의 소오스/드레인영역이 형성되어 있으므로 고속동작이 가능한 모스펫을 제공할 수 있다.
셋째, 제 2 도전형 노멀 불순물 확산영역밑으로 제 1 도전형 불순물 확산영역을 형성하여 펀치스루현상을 효과적으로 방지할 수 있다.
Claims (12)
- 격리영역 및 활성영역이 정의된 제 1 도전형 반도체 기판;' 상기 활성영역상의 게이트 전극 형성영역에 형성되고 양측 에지부분이 중앙부분보다 더 두꺼운 게이트 절연막; 상기 게이트 절연막상에 형성되는 게이트 전극; 상기 게이트 전극 및 게이트 절연막의 측면에 형성되는 측벽 스페이서; 상기 게이트 절연막의 양측 에지부분 아래의 반도체 기판에 형성되는 제 2 도전형 고농도 불순물 확산영역; 상기 게이트 절연막 양측 반도체 기판에 형성되는 제 2 도전형 노멀 불순물 확산영역; 상기 게이트 전극 형성영역을 제외한 측벽 스페이서 측면의 반도체 기판에 형성되는 제 2 도전형 저농도 불순물 확산영역; 그리고, 상기 측벽 스페이서 아래의 제 2 도전형 노멀 불순물 확산영역 하부에 형성되는 제 1 도전형 불순물 확산영역을 포함하여 구성됨을 특징으로 하는 모스펫.
- 제 1 항에 있어서, 상기 게이트 절연막의 에지부분은 사각형 형상이거나 또는 ¼ 원형 형상으로 형성됨을 특징으로 하느 모스펫.
- 제 1 도전형의 반도체 기판을 준비하는 단계; 상기 반도체 기판에 선택적으로 격리절연막을 형성하는 단계; 상기 격리절연막을 포함한 기판 전면에 제 1 절연막 및 제 2 절연막을 차례로 형성한 후 게이트 전극 형성영역을 정의하여 게이트 전극 형성영역의 제 2 절연막을 선택적으로 제거하여 게이트 전극을 형성할 영역의 제 1 절연막을 노출시키는 단계; 상기 노출된 제 1 절연막을 양측 에지부분 및 중앙부분으로 정의하는 단계; 상기 트랜치 에지부분의 제 2 절연막 측면에 제 1 측벽 스페이서를 형성하는 단계; 상기 제1측벽 스페이서를 포함한 제1 절연막상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 마스크를 이용한 고농도 불순물 이온 틸트(tilt) 주입 공정으로 제 1 절연막의 중앙부분(M)측면의 반도체 기판에 제 2 도전형 고농도 불순물 확산영역을 형성하는 단계; 상기 게이트 전극을 마스크를 이용한 노멀 불순물 이온주입 공정으로 게이트 전극의 측면의 반도체 기판에 제 2 도전형 노멀 불순물 확산영역을 형성하는 단계; 상기 게이트 전극 및 제 1 측벽 스페이서 측면에 제 2 측벽 스페이서를 형성하는 단계; 상기 제 2 측벽 스페이서 및 게이트 전극을 마스크로 이용한 저농도 불순물 이온 주입공정으로 제 2 측벽 스페이서 측면의 반도체 기판에 제 2 도전형 저농도 불순물 확산영역을 형성하는 단계; 상기 제 2 측벽 스페이서 및 게이트 전극을 마스크로 이용한 틸트 이온 주입공정으로 제 2 측벽 스페이서 아래의 제 2 도전형 노멀 불순물 확산영역밑으로 제 1 도전형 불순물 확산영역을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 모스펫 제조방법.
- 제 3 항에 있어서, 상기 제 1 절연막은 반도체 기판을 산화(oxidation)한 후 N2O 가스로 질화(nitridation)시키고, 리옥시데이션(reoxidation)공정을 차례로 거쳐 형성하는 것을 특징으로 하는 모스펫의 제조방법.
- 제 3 항에 있어서, 상기 제 2 절연막은 산화물과 질화물중 어느 하나를 사용하여 형성하는 것임을 특징으로 하는 모스펫의 제조방법.
- 제 3 항에 있어서, 상기 제 1, 제 2 측벽 스페이서는 산화물과 질화물중 어느 하나를 사용하여 형성하는 것임을 특징으로 하는 모스펫의 제조방법.
- 제 3 항에 있어서, 상기 제 1 측벽 스페이서는 제 1 절연막의 에지부분에 형성하는 것을 특징으로 하는 모스펫의 제조방법.
- 제 3 항에 있어서, 상기 게이트 전극은 폴리실리콘층과 실리사이드와 고융점금속중 어느 하나를 사용하여 형성하는 것을 특징으로 하는 모스펫의 제조방법.
- 제 3 항에 있어서, 2번에 걸친 틸트 이온주입의 각도는 각각 30∼70°로 주입하는 것을 특징으로 하는 모스펫의 제조방법.
- 제 3 항에 있어서, 상기 제 2 도전형 노멀 불순물 확산영역 및 제 1 도전형 불순물 확산영역의 이온주입은 수직각도로 주입하는 것을 특징으로 하는 모스펫의 제조방법.
- 제 3 항에 있어서, 상기 제 1 측벽 스페이서 형성후 펀치스루(punch through)를 방지하기 위한 이온주입 공정 및 문턱전압(threshold voltage)조절을 위한 이온주입 공정이 더 포함되는 것을 특징으로 하는 모스펫의 제조방법.
- 제 1 도전형의 반도체 기판을 준비하는 단계; 상기 반도체 기판에 선택적으로 격리절연막을 형성하는 단계; 상기 격리절연막을 포함한 기판 전면에 제 1 절연막을 형성하는 단계; 상기 제 1 절연막상에 제 2 절연막을 형성한 후 제 2 절연막에 게이트 전극 형성영역을 정의하고 정의된 게이트 전극 형성영역을 양측 에지부분(E1)(E2) 및 중앙부분(M)으로 정의하고 게이트 전극 형성영역 양측 에지부분의 제 2 절연막만 남도록 상기 제 2 절연막을 패터닝(포토리소그래피공정+식각공정)하여 제 2 절연막 패턴으로 형성하는 단계; 상기 제 2 절연막 패턴 상측과 제 2 절연막 패턴사이의 제 1 절연막상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 마스크를 이용한 틸트(tilt)이온 주입공정으로 제거된 제 2 절연막의 중앙부분(M)측면의 반도체 기판에 제 2 도전형 고농도 불순물 확산영역을 형성하는 단계; 상기 게이트 전극을 마스크를 이용한 이온주입 공정으로 게이트 전극의 측면의 반도체 기판에 제 2 도전형 노멀 불순물 확산영역을 형성하는 단계; 상기 게이트 전극 및 제 2 절연막 패턴 측면에 측벽 스페이서를 형성하는 단계; 상기 측별 스페이서 및 게이트 전극을 마스크로 이용한 이온 주입공정으로 측벽 스페이서 측면의 반도체 기판에 제 2 도전형 저농도 불순물 확산영역을 형성하는 단계; 상기 측벽 스페이서 및 게이트 전극을 마스크로 이용한 틸트 이온 주입공정으로 측벽 스페이서 아래의 제 2 도전형 노멀 불순물 확산영역밑으로 제 1 도전형 불순물 확산영역을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 모스펫 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960048258A KR100205320B1 (ko) | 1996-10-25 | 1996-10-25 | 모스펫 및 그 제조방법 |
| US08/857,267 US5811340A (en) | 1996-10-25 | 1997-05-16 | Metal oxide semiconductor field effect transistor and method of manufacturing the same |
| JP9281631A JP3049492B2 (ja) | 1996-10-25 | 1997-10-15 | Ｍｏｓｆｅｔ及びその製造方法 |
| US09/053,132 US6078086A (en) | 1996-10-25 | 1998-04-01 | Metal oxide semiconductor field effect transistor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960048258A KR100205320B1 (ko) | 1996-10-25 | 1996-10-25 | 모스펫 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980029024A true KR19980029024A (ko) | 1998-07-15 |
| KR100205320B1 KR100205320B1 (ko) | 1999-07-01 |
Family
ID=19478910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960048258A Expired - Fee Related KR100205320B1 (ko) | 1996-10-25 | 1996-10-25 | 모스펫 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5811340A (ko) |
| JP (1) | JP3049492B2 (ko) |
| KR (1) | KR100205320B1 (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464535B1 (ko) * | 2002-05-20 | 2005-01-03 | 주식회사 하이닉스반도체 | 반도체소자의 트랜지스터 형성 방법 |
| KR100470126B1 (ko) * | 2002-09-17 | 2005-02-05 | 동부아남반도체 주식회사 | 반도체 소자의 게이트 형성 방법 |
| KR100538194B1 (ko) * | 2002-09-18 | 2005-12-22 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치 및 그 제조 방법 |
| KR100772827B1 (ko) * | 2006-10-30 | 2007-11-01 | 주식회사 현대오토넷 | 자동차용 오디오 손잡이 |
| KR100790453B1 (ko) * | 2006-12-28 | 2008-01-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5675166A (en) * | 1995-07-07 | 1997-10-07 | Motorola, Inc. | FET with stable threshold voltage and method of manufacturing the same |
| US5926714A (en) * | 1996-12-03 | 1999-07-20 | Advanced Micro Devices, Inc. | Detached drain MOSFET |
| US6187639B1 (en) * | 1997-04-21 | 2001-02-13 | Taiwan Semiconductor Manufacturing Company | Method to prevent gate oxide damage by post poly definition implantation |
| US5913124A (en) * | 1997-05-24 | 1999-06-15 | United Microelectronics Corporation | Method of making a self-aligned silicide |
| KR100223846B1 (ko) * | 1997-05-28 | 1999-10-15 | 구본준 | 반도체 소자 및 그의 제조방법 |
| US6025232A (en) | 1997-11-12 | 2000-02-15 | Micron Technology, Inc. | Methods of forming field effect transistors and related field effect transistor constructions |
| US6265256B1 (en) * | 1998-09-17 | 2001-07-24 | Advanced Micro Devices, Inc. | MOS transistor with minimal overlap between gate and source/drain extensions |
| US6211023B1 (en) * | 1998-11-12 | 2001-04-03 | United Microelectronics Corp. | Method for fabricating a metal-oxide semiconductor transistor |
| US6316809B1 (en) * | 1999-01-06 | 2001-11-13 | Lucent Technologies Inc. | Analog MOSFET devices |
| US6187643B1 (en) * | 1999-06-29 | 2001-02-13 | Varian Semiconductor Equipment Associates, Inc. | Simplified semiconductor device manufacturing using low energy high tilt angle and high energy post-gate ion implantation (PoGI) |
| DE19957540B4 (de) * | 1999-11-30 | 2005-07-07 | Infineon Technologies Ag | Verfahren zum Herstellen eines Feldeffekttransistors mit Anti-Punch-Through-Implantationsgebiet |
| KR100364122B1 (en) * | 2001-04-24 | 2002-12-11 | Hynix Semiconductor Inc | Method for fabricating semiconductor device |
| US6509221B1 (en) | 2001-11-15 | 2003-01-21 | International Business Machines Corporation | Method for forming high performance CMOS devices with elevated sidewall spacers |
| US6551883B1 (en) * | 2001-12-27 | 2003-04-22 | Silicon Integrated Systems Corp. | MOS device with dual gate insulators and method of forming the same |
| US6566215B1 (en) * | 2002-06-06 | 2003-05-20 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating short channel MOS transistors with source/drain extensions |
| US7049667B2 (en) | 2002-09-27 | 2006-05-23 | Hrl Laboratories, Llc | Conductive channel pseudo block process and circuit to inhibit reverse engineering |
| AU2003293540A1 (en) | 2002-12-13 | 2004-07-09 | Raytheon Company | Integrated circuit modification using well implants |
| US6913980B2 (en) * | 2003-06-30 | 2005-07-05 | Texas Instruments Incorporated | Process method of source drain spacer engineering to improve transistor capacitance |
| US6989567B2 (en) * | 2003-10-03 | 2006-01-24 | Infineon Technologies North America Corp. | LDMOS transistor |
| US7242063B1 (en) | 2004-06-29 | 2007-07-10 | Hrl Laboratories, Llc | Symmetric non-intrusive and covert technique to render a transistor permanently non-operable |
| US7479684B2 (en) * | 2004-11-02 | 2009-01-20 | International Business Machines Corporation | Field effect transistor including damascene gate with an internal spacer structure |
| KR100707678B1 (ko) * | 2005-12-29 | 2007-04-13 | 동부일렉트로닉스 주식회사 | 반도체 소자의 게이트 구조 및 그 제조 방법 |
| US20090267182A1 (en) * | 2006-05-18 | 2009-10-29 | Nxp B.V. | Method of increasing the quality factor of an inductor in a seimiconductor device |
| US8168487B2 (en) | 2006-09-28 | 2012-05-01 | Hrl Laboratories, Llc | Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer |
| US9748383B2 (en) * | 2008-02-15 | 2017-08-29 | X-Fab Semiconductor Foundries Ag | Transistor |
| CN102184896B (zh) * | 2011-04-06 | 2012-08-29 | 北京大学 | 一种抑制闪存编程干扰的工艺方法 |
| KR101802436B1 (ko) * | 2011-12-07 | 2017-11-29 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US10276679B2 (en) * | 2017-05-30 | 2019-04-30 | Vanguard International Semiconductor Corporation | Semiconductor device and method for manufacturing the same |
| CN111969060B (zh) * | 2020-08-07 | 2024-04-16 | 长江存储科技有限责任公司 | 一种半导体器件及其制作方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270226A (en) * | 1989-04-03 | 1993-12-14 | Matsushita Electric Industrial Co., Ltd. | Manufacturing method for LDDFETS using oblique ion implantion technique |
| FR2654258A1 (fr) * | 1989-11-03 | 1991-05-10 | Philips Nv | Procede pour fabriquer un dispositif a transistor mis ayant une electrode de grille en forme de "t" inverse. |
| KR950000141B1 (ko) * | 1990-04-03 | 1995-01-10 | 미쓰비시 뎅끼 가부시끼가이샤 | 반도체 장치 및 그 제조방법 |
| JP3104271B2 (ja) * | 1991-03-27 | 2000-10-30 | 松下電器産業株式会社 | イオン注入を用いた半導体装置の製造方法 |
| US5171700A (en) * | 1991-04-01 | 1992-12-15 | Sgs-Thomson Microelectronics, Inc. | Field effect transistor structure and method |
| US5314834A (en) * | 1991-08-26 | 1994-05-24 | Motorola, Inc. | Field effect transistor having a gate dielectric with variable thickness |
| US5466957A (en) * | 1991-10-31 | 1995-11-14 | Sharp Kabushiki Kaisha | Transistor having source-to-drain nonuniformly-doped channel and method for fabricating the same |
| JP3050717B2 (ja) * | 1993-03-24 | 2000-06-12 | シャープ株式会社 | 半導体装置の製造方法 |
| US5349225A (en) * | 1993-04-12 | 1994-09-20 | Texas Instruments Incorporated | Field effect transistor with a lightly doped drain |
| US5463237A (en) * | 1993-11-04 | 1995-10-31 | Victor Company Of Japan, Ltd. | MOSFET device having depletion layer |
| KR100189964B1 (ko) * | 1994-05-16 | 1999-06-01 | 윤종용 | 고전압 트랜지스터 및 그 제조방법 |
| US5434093A (en) * | 1994-08-10 | 1995-07-18 | Intel Corporation | Inverted spacer transistor |
| US5773863A (en) * | 1994-08-18 | 1998-06-30 | Sun Microsystems, Inc. | Low power, high performance junction transistor |
| US5472894A (en) * | 1994-08-23 | 1995-12-05 | United Microelectronics Corp. | Method of fabricating lightly doped drain transistor device |
| JP2586342B2 (ja) * | 1994-08-27 | 1997-02-26 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5538913A (en) * | 1995-11-13 | 1996-07-23 | United Microelectronics Corporation | Process for fabricating MOS transistors having full-overlap lightly-doped drain structure |
| JP2787908B2 (ja) * | 1995-12-25 | 1998-08-20 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1996
- 1996-10-25 KR KR1019960048258A patent/KR100205320B1/ko not_active Expired - Fee Related
-
1997
- 1997-05-16 US US08/857,267 patent/US5811340A/en not_active Expired - Fee Related
- 1997-10-15 JP JP9281631A patent/JP3049492B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-01 US US09/053,132 patent/US6078086A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464535B1 (ko) * | 2002-05-20 | 2005-01-03 | 주식회사 하이닉스반도체 | 반도체소자의 트랜지스터 형성 방법 |
| KR100470126B1 (ko) * | 2002-09-17 | 2005-02-05 | 동부아남반도체 주식회사 | 반도체 소자의 게이트 형성 방법 |
| KR100538194B1 (ko) * | 2002-09-18 | 2005-12-22 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치 및 그 제조 방법 |
| KR100772827B1 (ko) * | 2006-10-30 | 2007-11-01 | 주식회사 현대오토넷 | 자동차용 오디오 손잡이 |
| KR100790453B1 (ko) * | 2006-12-28 | 2008-01-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10150195A (ja) | 1998-06-02 |
| JP3049492B2 (ja) | 2000-06-05 |
| KR100205320B1 (ko) | 1999-07-01 |
| US5811340A (en) | 1998-09-22 |
| US6078086A (en) | 2000-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100205320B1 (ko) | 모스펫 및 그 제조방법 | |
| KR100261170B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR100223846B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JP2897004B2 (ja) | Ｃｍｏｓｆｅｔ製造方法 | |
| JP3117197B2 (ja) | 半導体素子及びその製造方法 | |
| US6207482B1 (en) | Integration method for deep sub-micron dual gate transistor design | |
| US6008100A (en) | Metal-oxide semiconductor field effect transistor device fabrication process | |
| US6380021B1 (en) | Ultra-shallow junction formation by novel process sequence for PMOSFET | |
| US6215153B1 (en) | MOSFET and method for fabricating the same | |
| KR100349367B1 (ko) | 반도체 소자의 제조방법 | |
| KR100233707B1 (ko) | 듀얼 게이트 씨모오스 트랜지스터의 제조방법 | |
| KR100304974B1 (ko) | 모스트랜지스터제조방법 | |
| KR100467812B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100252870B1 (ko) | 반도체소자의 제조방법 | |
| KR0165421B1 (ko) | 반도체장치의 모스 트랜지스터 제조방법 | |
| KR100272507B1 (ko) | 반도체소자의제조방법 | |
| KR100334968B1 (ko) | 매몰 채널 ｐｍｏｓ 트랜지스터 제조 방법 | |
| KR20070013032A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100192536B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100268924B1 (ko) | 반도체소자의제조방법 | |
| KR20020019139A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20040004001A (ko) | 셀프얼라인 로칼 이온주입을 이용한 모스 트랜지스터의제조방법 | |
| KR20000032450A (ko) | 반도체 소자 제조방법 | |
| KR20020056638A (ko) | 반도체 소자의 제조방법 | |
| KR20040050117A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19961025 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19961025 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19990219 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19990402 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19990402 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20020315 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20030318 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040326 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20050322 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050322 Start annual number: 7 End annual number: 7 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20070310 |