[go: up one dir, main page]

CN109599344A - 半导体器件封装及其制作方法 - Google Patents

半导体器件封装及其制作方法 Download PDF

Info

Publication number
CN109599344A
CN109599344A CN201811247780.4A CN201811247780A CN109599344A CN 109599344 A CN109599344 A CN 109599344A CN 201811247780 A CN201811247780 A CN 201811247780A CN 109599344 A CN109599344 A CN 109599344A
Authority
CN
China
Prior art keywords
lead
dimple
item
recess
singulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811247780.4A
Other languages
English (en)
Inventor
D·L·丹尼尔斯
S·R·胡珀
A·J·马格纳斯
J·E·保尔齐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN109599344A publication Critical patent/CN109599344A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及半导体器件封装及其制作方法。改进集成电路封装(140)的锯切单质量和可润湿性的结构和方法中，集成电路封装(140)组装有引线框(112)，引线框(112)在引线中有半蚀刻凹座(134)。形成半导体器件封装的方法包括提供具有多个引线框的引线框条(110)。每个引线框包括在切单所述条之前至少部分被材料(400)填充的凹陷(130)。

Description

半导体器件封装及其制作方法
本申请是于2013年06月28日申请的中国专利申请“半导体器件封装及其制作方法”(国家申请号：201310267888.0)的分案申请。
技术领域
本发明通常涉及半导体器件封装，更确切的说涉及扁平无引线半导体器件封装的引线。
背景技术
半导体器件可以被安装到引线框并且被密封在半导体器件封装件中(以下称为“封装”)。封装利用引线以用于外部提供和接受信号和功率。一种类型的封装是扁平无引线封装，其中引线暴露在封装的底面和侧面。
引线框条(以下称为“条”)用多个引线框填充。密封模塑料(mold compound)和在条中的引线在条切单期间被切割以生成单个封装。
一种类型的扁平无引线封装的引线的可润湿侧翼(wettable flank)包括位于引线端部、例如用亚光锡、镍钯金或钯被电镀的腔或凹座使得焊料可以润湿到凹座。带有可润湿侧翼的扁平无引线封装有更好的焊接填缝角生成并且在将封装表面安装到印刷电路板(以下称为“PCB”)之后允许更容易地目测检查焊接接合。在切单之后，可润湿侧翼的凹座显示为从引线的底、外角的中心区域缺失的一块金属。凹座比引线窄，以便防止模塑料填充凹座。可润湿侧翼产生了高于封装的底面的可润湿表面。可润湿侧翼有助于形成填缝角(fillet)。表面张力引起焊料弄湿可润湿侧翼的凹座并且焊料可能有利地形成填缝角。填缝角是位于封装的边上的可以目测检查到的焊接接合的延伸。
通常，两个凹座形成于条上的凹陷。形成凹陷的过程是形成条的引线框的过程的一部分并且通常由引线框制作商完成。凹陷可以通过在引线框制作期间的部分蚀刻或半蚀刻过程形成。一个已知凹陷的外形是位于一个引线框的引线的底面上、相邻引线框的引线的底面上、以及相邻引线框之间的条的中间部分的底面上的细长槽。
锯切单切穿引线框之间的条部分，切割过程去除作为碎屑的引线的很多中间部分，包括凹陷的中间部分。凹陷的剩余端部在切单之后变为可润湿侧翼的凹座。大多数引线是铜。在锯切单期间，由于铜的延展性质，铜可能不利地填充凹陷的一部分；该部分(在切单之后)变为可润湿侧翼的凹座。当锯片到达凹陷的边缘时，铜可能剥落并且可能粘附于凹陷的边缘。结果，铜碎屑可能减小凹座的至少一个尺寸。当凹座从很小开始时，凹座这样的至少一个尺寸的减小是最明显的。引线框的金属在凹座不受支持，结果，当条被锯切单时，形成了毛边或撕碎物，并且凹陷也捕获了锯切碎屑，例如来自模塑料的环氧基树脂。可润湿侧翼凹座中的这些铜和锯切碎屑可能导致该封装的视觉上废品排除以及在将封装表面安装到PCB期间形成的焊接接合的缺陷风险的增加。碎屑可能对焊接接合形成产生不利的影响。此外，碎屑可能从凹陷掉落到PCB上。
避免可润湿侧翼凹座中的碎屑的一种已知方法是当间距小于1mm时，由于在锯切单期间在凹座中形成铜碎屑，采用穿孔切单扁平无引线封装而不是锯切切单扁平无引线封装。然而穿孔切单是不利的，因为当条被穿孔切单时在条上的单个单元的数量不能够和当条被锯切切单时在条上的单个单元的数量一样多。
另一种已知方法降低了锯切的速率和/或使用专用切刃以试图减少凹座中的碎屑；然而，这种已知方法并没有消除凹座中的碎屑积累和保留。
另一种已知方法使用一种包括引线中的通孔口的结构，然后在切单之前用焊料填充通孔口。
附图说明
本发明通过举例的方式说明，且不被附图所限制，在附图中类似的参考符号表示类似的元素。附图中的元素说明是为了简便以及清晰，不一定按比例绘制。
图1是包括两个引线框部分的条的一部分的底平面图，显示了引线框中的凹陷。
图2是沿着图1中的线2-2的横截面。
图3是沿着图1中的线3-3的横截面。
图4根据本发明的各种实施例，在材料被放进凹陷之后的图1的条的一部分的底平面图。
图5是沿着图4中的切线5-5的横截面，显示了其中有材料的凹陷的横截面。
图6是沿着图1中的切线6-6的横截面，显示了其中有材料的凹陷的横截面。
图7根据本发明的各种实施例，当凹陷中的材料是一种在切单期间存在于凹陷中并且在切单之后保留于位于每个引线的外角的凹座的可润湿材料时，产生于与图1的条相类似的条的封装的顶等距视图，并且显示了位于每个引线的外角的凹座中的可润湿材料。
图8是图7中的半导体封装的底平面图。
图9是图8中所显示的环绕区域的放大透视图，显示了几个凹座并且显示了凹座中的可润湿材料。
图10是图9中所显示的环绕区域的放大透视图，显示了一个凹座并且显示了凹座中的可润湿材料。
图11是局部侧高程视图，示出了图7-图10的封装被安装到PCB的方式，并且显示了填缝角。
图12根据本发明的各种实施例，当凹陷中的材料是一种在切单期间存在于凹陷中并且在切单之后被去除的可去除材料时，产生于与图1的条相类似的条的封装的顶等距视图，并且显示了在可去除材料被去除之后的每个引线的外角处的无碎屑凹座。
图13是图12中的封装的底平面图。
图14是图13中所显示的环绕区域的放大透视图，显示了根据本发明的几个无碎屑凹座。
图15是图14中所显示的环绕区域的放大透视图，显示了根据本发明的一个无碎屑凹座。
图16是现有技术凹座的放大透视图，显示了现有技术凹座中的碎屑。
图17是局部侧高程视图，示出了包括图16的现有技术凹座的现有技术封装被安装到PCB的方式，并且显示了填缝角的形成是如何受到现有技术凹座中的碎屑的不利影响。
图18是根据本发明的一个实施例的一种组装扁平无引线封装的方法的流程图。
图19是根据本发明的另一个实施例的一种组装扁平无引线封装的方法的流程图。
图20是举例示出的根据本发明的各种实施例可以被用于组装封装的一种或多种方法的条的平面图。
具体实施方式
图1是包括两个相邻引线框112的部分的双扁平无引线类型条110的一部分的底平面图，显示了每个引线框112中的凹陷130。在锯切单之前用适当材料填充每个引线框中的凹陷130防止产生于条110的每个扁平无引线封装的引线的可润湿侧翼的凹座中的碎屑形成和积累，从而促进锯切单和/或允许锯切单的更宽的工艺窗口。根据本发明的方法防止了在QFN型封装的组装期间凹座中碎屑的积累。在当材料位于凹陷130中时执行锯切单防止了凹座中的铜毛边的形成。
图2是沿着条110的线2-2的横截面。每个引线120有底面128和顶面226。
图3是沿着条110的线3-3的横截面。
图4是条110的部分的底平面图，其中凹陷130中放置有材料400。
图5是沿着条110的切线5-5的横截面，显示了其中有材料400的凹陷130的横截面。
图6是沿着条110的切线6-6的横截面，显示其中有材料400的凹陷130的横截面。材料400通过图4、图5和图6的凹陷130中的交叉剖面线表示。正如下面更全面解释的，材料400是焊料可润湿材料(以下称为“可润湿材料”)200和可去除材料300中的一种。
条110的每个引线框112包括围绕中心放置的开口116的外框结构114，显示为对角剖面线的模塑料在密封期间穿入该开口。引线框112可以包括放置在开口116内的管芯焊盘118。条110的连续引线框112可以在二维矩阵中延伸，呈现了引线框的行和列。每个引线框112还包括沿着每个引线框112的各自边按间隔并排放置的多组引线120并且通过间隙G与相邻引线框分开。
在密封之前，半导体管芯(未显示)被安装到并且附接于各自的引线框112。电连接在管芯上的键合焊盘(未显示)和各自引线120之间建立。引线框112然后通过将模塑料应用于条110被密封，要么应用于整个条，要么形成单个封装的单个模塑。
在切单之前，正如图1和4中所显示的，引线120被完整地连接到外框结构114且被外框结构114支撑并且朝着管芯焊盘118的外围边缘向内延伸到开口116。在每个条110中，外框结构114包括与相邻引线框112共用的中间公共条132。外框结构114，包括公共条132，在切单期间被切掉和丢弃。
正如图1和图4中所显示的，相同列或行内的相邻引线框112的引线120的凹陷130可以通过半蚀刻或部分蚀刻形成，凹陷130部分地穿过其厚度蚀刻条110的材料。部分蚀刻形成了部分蚀刻的细长的凹陷130跨过与相邻引线框是共用的外框结构114的中间公共条132延伸，使得凹陷130的相对端部稍后在相邻引线框的并列引线120的端部形成(在切单之后)凹座134。
条110的锯线S沿着公共条132延伸。沿着每个锯线的锯片穿行将相邻的引线框112彼此分开。正交的行和列锯线S在二维条110延伸。锯切单过程中所使用的切刃的宽度使得锯线S不包括每个凹陷130的相对端部。
通常，锯片和每个锯线S是相同宽度并且在进行锯切时跨越外框结构114的公共条132。因此在锯切单过程期间，锯片沿着每个锯线S纵向切割，并且沿着每个外框结构114的公共条132切割，这就将公共条132的全部金属材料减小为被丢弃的碎屑，并且除了切割模塑料之外，去除或切断每个引线120的一部分以在封装140的外围边缘表面形成外部端部。锯切单过程也切掉凹陷130的中间部分。
图7是当部分蚀刻的凹陷130中的材料400是在切单期间存在于部分蚀刻的凹陷中的可润湿材料200时完成的方形、扁平无引线封装140的顶等距视图。根据本发明的一个实施例，图7中所示出的封装140利用一种第一方法(见图18)被制作或组装。图7显示了封装140的每个引线120的外角的凹座中的可润湿材料200。
图8是封装140的底平面图。可润湿材料200被表示为图7和图8中的每个凹座中的小实体黑暗区域。
图9是图8中显示的环绕区域的放大透视图，显示了几个凹座134并且将凹座中的可润湿材料200显示为剖面线。
图10是图9中显示的环绕区域的放大透视图，显示了一个凹座134并且将凹座中的可润湿材料200显示为剖面线。
封装140包括由电绝缘塑料密封材料或模塑料的固化形成的封装体(以下称为“体”)142，该封装体被应用于条，例如条110。每个封装140包括多组离散、电接触元件或沿着封装底面146的各自边按间隔并排放置的引线120并且垂直延伸到相应的底面146的边。在封装140中，多组引线120被放置在底面146的四个边上并且被暴露在封装的底面146和侧边缘150以焊接到支撑的电连接。在双无引线封装(未显示)中，多组引线120仅仅被放置在底面146的两个相对边上。正如图7-图10中所显示的，封装140的引线120的端部终止于大约与切单的、完成的封装的侧面齐平。
锯切单过程以一种完成每个封装140的体142的形成的方式通过切割和分开条110的单个引线框112和塑料密封材料将封装140彼此分开。完成的成形封装140限定了通常是矩形的顶面144和相对底面146。边缘150横向延伸到体142的顶面144和底面146。
引线暴露在体142的底面146内。引线120的外部端部暴露在体142的边缘150内。引线具有由每个引线的表面128和封装140的每个引线120的暴露的外部端部形成的形成于每个引线120的角处的凹座134。该角处附近的每个引线的底面128起到每个引线的电接触部分的作用。锯切单过程的完成导致了凹座134形成于每个引线120内。每个凹座134形成于相应的引线120的被其外部端部和其底面128限定的角区域内。凹座134被放置在底面128和端部内，但是没有延伸到顶表面226或任何侧表面。每个凹座134有总体上凹形的构型。在将封装140焊接安装到PCB 152(见图11)期间，焊料可以回流到凹座134。每个引线120(暴露在体142外面的)的电连接表面部分和端部，包括凹座134，可以有被施加的镀层以便于焊接到PCB 152。
根据本发明的方法克服了毛边以及在封装140的锯切单期间在凹座134中收集的碎屑问题。根据本发明的方法用可润湿材料200或用可去除材料300填充凹陷130。可去除材料300不折损引线120的可润湿性或凹座134的可润湿性。当切单被执行时，可去除材料300有刚性的或半刚性的性能；然而，当被放置在凹陷130时，可去除材料可以是流体的。在切单时，至少部分被材料400填充的凹陷130消除了(或至少有效消除了)由于切单尤其是锯切单在凹座134中产生的会以其它方式积累的碎屑。使用已知切单方法的结果是在凹座134中积累的很多碎屑可能不利地无限期地保留在凹座中。根据本发明的方法通过在封装的组装期间防止凹座中碎屑的积累改进了在带有细间距引线120的封装140中产生无碎屑的凹座134的能力。根据本发明的方法增大了在安装到PCB 152之后形成可检验的焊接接合的可能性。根据本发明的方法用一种足够硬的材料400填充凹陷130以防止在切单期间并且是由于切单形成的毛边或撕碎物。
根据本发明的第一方法是在切单之前，用可润湿材料200填充凹陷130，这防止了在切单期间毛边和碎屑形成和积累并且不需要去除。根据第一方法，凹陷130至少部分被可润湿材料200，例如焊料填充；焊料通常是锡与铜、铅、银或铋的合金。在各种实施例中，可润湿材料200是焊料、焊膏、锡、铋、铟、金、银、另一种可润湿材料或它们的组合。在一个实施例中，焊料是SAC305或SAC405，其中S＝锡、A＝银以及C＝铜。例如，SAC是96.5％的锡、3％的银和0.5％的铜。凹陷130可以通过几种方法以可润湿材料200填充。第一方法通过刮板应用、模印或丝印用可润湿材料200填充凹陷130以将焊膏移入凹陷130，然后在继续封装140的标准组装之前回流可润湿材料。在另一个实施例中，通过小喷嘴流淌焊膏的焊料喷射被使用以填充凹陷130。在另一个实施例中，被雾化的成纳米颗粒的焊膏被喷进凹陷130中。在另一个实施例中，锡球被放置在每个凹陷130中。锡球然后被融化或回流以填充凹陷130。在另一个实施例中，条110被掩蔽使得只有凹陷130被暴露，其中可润湿材料200形成于掩模的开口中。在另一个实施例中，条110用可润湿材料200电镀直到凹陷130变为填充。在第一方法的一些实施例中，被放置在凹陷130的可润湿材料200然后被加热以回流可润湿材料。在第一方法的每个实施例中，条110在可润湿材料200被放置在凹陷130之后被切单。在第一方法的每个实施例中，可润湿材料在放置在凹陷130之后不被去除。在切单之后保持可润湿材料200在凹陷130中防止了在切单之后凹座134中的碎屑的进一步积累。
根据本发明的一种第二方法在切单之前用可去除材料30填充凹座130，该可去除材料可以足够硬以防止在凹座134中收集毛边和碎屑，并且用水或半导体加工普遍使用的其它化学物(例如，光刻胶)更容易被去除。在一个实施例中，可去除材料300是热水可溶粘合剂、热水可溶热塑材料和热水可溶热固聚合物材料中的一种。热水可溶材料以一种液态形式在对材料足够高的温度(大约100℃)下被应用。当被固化时，热水可溶材料足够地硬，但是在被固化之后，它在热水中清洗的非常干净。这种可以被使用的热水可溶材料的一个例子是ABS-65(AquaBond是AquaBond Technologies，Inc.，of Camarillo，CA的商标)。在一个实施例中，条110在对材料以液态形式足够高的温度(大约100℃)下被放入热水可溶材料浴中。在另一个实施例中，热水可溶材料被加热到对材料以液态形式足够高的温度(大约100℃)，并且通过使用模版的丝印而施加于条110。然后，条110上的热水可溶可去除材料300被允许返回到室温，并且热水可溶可去除材料变硬或凝固，并且变为至少半刚性。凹座134在切单期间保持用热水可溶可去除材料300填充，这防止了碎屑在锯切单过程期间进入凹座134。接下来，部分切单的条或单个单元被放进热水浴以将热水可溶可去除材料300从凹座134去除。产生了暴露的无碎屑凹座134。在一个实施例中，部分切单的条或单个单元被浸入热水或用热水(大约80-90℃)喷射直到热水可溶可去除材料300溶解。
将热水可溶可去除材料300应用于条110是在切单之前的最后步骤。部分切单的条或单个单元浸入到热水中或用热水喷射部分切单的条或单个单元是在切单之后的第一步骤。
在另一个实施例中，可去除材料300是聚乙烯吡咯烷酮聚合物，它是一种通过使用紫外线(UV)光被固化的热水可溶热固聚合物材料。这样一种聚乙烯吡咯烷酮聚合物的一个例子是紫外线固化水溶掩模9-20553系列(Dymax是Dymax Corporation ofTorrington，CT的商标)。在聚乙烯吡咯烷酮聚合物被固化之后，条110被切单。在一个实施例中，条110被部分锯切，由此产生了部分切单的条。在另一个实施例中，条110被完全锯切，由此将条切割成单个单元。在切单之后，部分切单的条或单个单元被浸入热水或用热水(大约120-150℃)喷射直到聚乙烯吡咯烷酮聚合物溶解，由此从凹座134去除聚乙烯吡咯烷酮聚合物，并且揭示了无碎屑凹座134。
在根据本发明的另一种方法中，可去除材料300是聚酰亚胺，并且该聚酰亚胺在切单之后用丙酮去除，并且揭示了无碎屑凹座134。
在各种其它的实施例中，可去除材料是另一种类型的聚合物、聚合物粘合剂、或光刻胶材料，这类聚合物在切割之后被去除，并且揭示了无碎屑凹座134。
在一个实施例中，在沉积可去除材料300之后，部分锯切处理在条110上被执行以允许去除可去除材料300，同时条仍然是条的形式。在这样一个实施例中，条110被部分锯切，这意味着穿过金属引线框112完全被锯切，包括穿过可去除材料300，但是没有穿过模塑料116锯切，从而产生了部分切单的条。在这样一个实施例中，可去除材料300可以从部分切单的条的凹陷130去除，而没有碎屑保留在凹座134中，因为金属引线框112已经被切穿并且因为碎屑的主要原因是来自对金属引线框的切割。部分锯切处理可以使用比用于穿切的切刃稍宽的切刃以确保在去除可去除材料300之后当完全切单被完成时金属引线120没有意外“被剪除”。在另一个实施例中，条110完全被锯切，由此将条完全地切单成单个单元。
在第二方法的每个实施例中，条110在可去除材料300被放置在凹陷130之后并且只有当可去除材料在凹陷中时被切单或部分切单。在第二方法的每个实施例中，在条110被切单或部分切单之后，可去除材料300被去除。
图11是局部侧高程视图，示出了根据本发明的各种实施例的其中一个组装的封装140被安装到PCB 152的方式，并且显示了焊料填缝角1100。根据本发明的各种实施例的方法(见图18和19)和由此产生的封装140有助于可以很容易视觉上检测的结构良好的焊料填缝角的形成。
图12是通过利用根据本发明的第二方法(见图19)制作、或组装的方形、扁平无引线封装140的顶等距视图，其中类似于条110的条当可去除材料300被放置在凹陷130时被切单。可去除材料300在切单之后被去除，并且如图12中所示出的，无碎屑凹座134位于每个引线120的外角处。
图13是封装140的底平面图。
图14是根据本发明，图13中所显示的环绕区域的放大透视图，显示了几个无碎屑凹座134。
图15是根据本发明，图14中所显示的环绕区域的放大透视图，显示了一个无碎屑凹座134。第二方法(见图19)以及由此产生的封装140导致了图15中所显示的无碎屑凹座134。
图16是现有技术凹座1634的放大透视图，显示了现有技术凹座中的碎屑1635。
图17是局部侧高程视图，示出了一种现有技术的半导体封装被安装到PCB 1752的方式，该现有技术的半导体封装包括现有技术的体1742和在现有技术的引线1620中的现有技术的凹座1634，并且显示了现有技术焊料的填缝角1700的形成是如何受到现有技术的凹座中的碎屑1635的不利影响。
图18是根据本发明的一个实施例，利用可润湿材料200组装封装140的方法的流程图。该第一方法开始于在引线框112中有标准凹陷130的标准条110，该凹陷在切单之后被用于生成凹座134。该第一方法执行标准封装组装直到并且包括使用模塑料的条110的密封步骤。接下来，凹陷130被可润湿材料200填充。接下来，条110被加热使得可润湿材料200回流，然后条被允许冷却到室温。接下来，条110被切单。有利地，不管凹陷130中有可润湿材料200，条110以标准方式通过标准锯片和技术被切单。然后，正常组装重新开始。第一方法的结束导致了完整的封装组装，其中焊料位于完整的封装140的凹座134中。
图19是根据本发明的一个实施例，利用可去除材料300组装封装140的第二方法的流程图。该第二方法开始于在引线框112中有标准凹陷130的标准条110，该凹陷在切单之后被用于生成凹座134。第二方法执行标准封装组装直到并且包括使用模塑料的条110的密封步骤。接下来，凹陷130被可去除材料300填充，例如通过将条110浸入到可去除材料的槽或容器中、或通过用可去除材料淋涂条、或通过丝网印刷。接下来，按照可去除材料制作商的推荐方法，可去除材料300被固化以使得可去除材料变硬和/或刚性。接下来，条110通过使用标准切单技术被切单，或在条上执行部分锯切单。有利地，不管凹陷130中有可去除材料300，条110以标准方式通过标准锯片和技术被切割。接下来，可去除材料300被清洗或从切单的引线框112去除。接下来，正常组装重新开始。第二方法的结束导致了具有无碎屑凹座134的完整的封装140。
在一些实施例中，凹陷130在条110被模塑之后用材料400填充，因为在该阶段，在条被模塑之后几乎没有污染其它部分的可能。通过在条110被模塑之后将可润湿材料200移入凹陷130，可润湿材料几乎没有机会跑进引线框112内部并污染丝焊、管芯表面或管芯flag附接区域，因为它们已经被模塑处理保护。在另一个实施例中，凹陷130在组装的切单之前的任何阶段被填充。
已通过实验确定引线框112可以通过适当管理切刃负载被干净地锯切单，而不溶化置于凹陷130内的材料400。
图20是根据本发明的各种实施例，对可以被用于组装封装140的一种或多种方法中的条，例如条110，的一个例子的说明。图20中所示出的条包括引线框的三个阵列，每个阵列包括二十五个例如引线框112的引线框，总共75个引线框。
在一个实施例中，封装140是方形、扁平无引线(QFN)封装(以下称为“QFN型式封装”)。QFN型式封装的例子有：功率方形扁平无引线(PQFN)封装、极窄方形扁平无引线(XQFN)封装、减密度的极窄方形扁平无引线(DQFN)封装、以及热沉极窄方形扁平无引线(HVQFN)封装。QFN型式封装可以也包括其它类型的扁平无引线封装。在另一个实施例中，封装140是双扁平无引线(DFN)封装。
虽然本领域人员会注意到图1和图4示出了用于组装双扁平无引线类型封装的条，以及图7-9和图12-14示出了方形扁平无引线类型封装，为了便于描述，这些将被当作显示了相同产品，因为根据本发明的方法等同地适用于方形和双扁平无引线类型封装。
说明书以及附图被认为是说明性而不是约束性的，并且所有这些修改旨在为了列入本发明范围内。关于具体实施例，本发明所描述的任何好处、优点或解决方案都不旨在被解释为任何或所有保护范围的关键的、必需的、或必不可少的特征或元素。除非另有说明，使用术语如“第一”以及“第二”是用于任意区分这些术语描述的元素的。因此，这些术语不一定表示时间或这些元素的其它优先次序。注意术语“耦接”被用于表示一个或更多附加元素可以被插入在两个耦接的元素之间。
详细的说明书部分(非摘要部分)旨在被用于解释权利要求书。摘要部分可能陈述了本发明的一个或多个实施例，但不是所有实施例，并且摘要部分不旨在以任何方式限制本发明或请求保护的范围。
虽然本发明的描述参照具体实施例，正如随附权利要求书所陈述的，在不脱离本发明范围的情况下，可以进行各种修改及变化。

Claims (10)

1.一种方法，包括以下步骤：
提供引线框条，其具有厚度，包括多个引线框，
其中所述引线框条包括仅部分地穿过所述引线框条的所述厚度的至少一个凹陷，在将所述引线框条切单成单个引线框之后，所述凹陷变为引线框的引线的端部的角处的至少一个凹座；
以材料至少部分地填充所述至少一个凹陷；以及
将所述引线框条切单成单个引线框，而所述至少一个凹陷被以所述材料至少部分地填充。
2.根据权利要求1所述的方法，其中所述材料是一种焊料可润湿材料，并且其中所述焊料可润湿材料在所述切单步骤之后不被去除。
3.根据权利要求2所述的方法，其中所述条被加热以回流所述焊料可润湿材料，并且其中所述条被允许充分冷却以在所述切单步骤之前使所述焊料可润湿材料固化。
4.根据权利要求1所述的方法，包括：在以材料至少部分地填充所述至少一个凹陷的步骤之前：
用模塑料密封所述条。
5.根据权利要求1所述的方法，包括：在以材料至少部分地填充所述至少一个凹陷的步骤之后：
用模塑料密封所述条。
6.根据权利要求2所述的方法，在所述切单步骤之后，包括以下步骤：
产生包括单个引线框的半导体器件封装；以及
安装所述半导体器件封装到支撑物，
其中所述焊料可润湿材料保留在所述凹座中直到所述半导体器件封装被安装到所述支撑物。
7.一种半导体器件封装，包括：
密封在封装体中的具有多个引线的半导体器件，每个引线有在所述封装外部的暴露部分；以及
所述引线中的每一个的角处的凹座，每个凹座具有总体上凹形的配置，
其中所述凹座以可润湿材料至少部分地填充。
8.根据权利要求7所述的半导体器件封装，其中所述半导体器件封装是QFN型式封装。
9.一种引线框条，包括：
多个引线框，每个引线框包括：
限定中心开口的外框结构；
配置在所述中心开口内的管芯焊盘；以及
多个引线，附接于所述外框，并且以彼此间隔开的关系朝着所述管芯焊盘向内延伸。
其中，一个引线框中的每个引线从其管芯焊盘向外延伸并且与从相邻引线框的管芯焊盘向外延伸的引线形成整体，
其中，所述引线中的每一个包括具有中间部分和两个端部的细长的被部分蚀刻的凹陷，所述两个端部的每一个在将所述引线框条切单成单个引线框之后变为引线的端部的角处的凹座，并且其中，所述细长的被部分蚀刻的凹陷在切单之前被以材料至少部分地填充。
10.根据权利要求9所述的引线框条，其中所述材料是焊料。
CN201811247780.4A 2012-06-29 2013-06-28 半导体器件封装及其制作方法 Withdrawn CN109599344A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/537,392 US8841758B2 (en) 2012-06-29 2012-06-29 Semiconductor device package and method of manufacture
US13/537,392 2012-06-29
CN201310267888.0A CN103531493A (zh) 2012-06-29 2013-06-28 半导体器件封装及其制作方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201310267888.0A Division CN103531493A (zh) 2012-06-29 2013-06-28 半导体器件封装及其制作方法

Publications (1)

Publication Number Publication Date
CN109599344A true CN109599344A (zh) 2019-04-09

Family

ID=48747335

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310267888.0A Pending CN103531493A (zh) 2012-06-29 2013-06-28 半导体器件封装及其制作方法
CN201811247780.4A Withdrawn CN109599344A (zh) 2012-06-29 2013-06-28 半导体器件封装及其制作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310267888.0A Pending CN103531493A (zh) 2012-06-29 2013-06-28 半导体器件封装及其制作方法

Country Status (4)

Country Link
US (3) US8841758B2 (zh)
EP (2) EP2953160B1 (zh)
JP (2) JP6274640B2 (zh)
CN (2) CN103531493A (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8841758B2 (en) * 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
US20140357022A1 (en) * 2013-06-04 2014-12-04 Cambridge Silicon Radio Limited A qfn with wettable flank
EP3128539B1 (en) * 2014-03-27 2020-01-08 Renesas Electronics Corporation Semiconductor device manufacturing method and semiconductor device
US20160148876A1 (en) * 2014-11-20 2016-05-26 Microchip Technology Incorporated Flat no-leads package with improved contact pins
CN104659010B (zh) * 2015-02-11 2018-03-16 江苏长电科技股份有限公司 一种四方扁平无引脚型态封装的引线框结构与封装体结构
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
JP7148220B2 (ja) * 2015-08-10 2022-10-05 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及びその製造方法
US9443782B1 (en) 2015-08-11 2016-09-13 Freescale Semiconductor, Inc. Method of bond pad protection during wafer processing
US9646853B1 (en) 2015-10-15 2017-05-09 Freescale Semiconductor, Inc. IC device having patterned, non-conductive substrate
US10796986B2 (en) * 2016-03-21 2020-10-06 Infineon Technologies Ag Leadframe leads having fully plated end faces
US10128171B1 (en) * 2016-03-25 2018-11-13 Marvell International Ltd. Leadframe with improved half-etch layout to reduce defects caused during singulation
WO2017181399A1 (en) * 2016-04-22 2017-10-26 Texas Instruments Incorporated Improved lead frame system
CN105932006A (zh) * 2016-06-23 2016-09-07 江阴芯智联电子科技有限公司 预包封侧边可浸润引线框架结构及其制造方法
US9847283B1 (en) * 2016-11-06 2017-12-19 Nexperia B.V. Semiconductor device with wettable corner leads
US10535554B2 (en) 2016-12-14 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor die having edge with multiple gradients and method for forming the same
TWM539698U (zh) * 2016-12-29 2017-04-11 Chang Wah Technology Co Ltd 具改良式引腳的導線架預成形體
US10121742B2 (en) * 2017-03-15 2018-11-06 Amkor Technology, Inc. Method of forming a packaged semiconductor device using ganged conductive connective assembly and structure
JP6841550B2 (ja) * 2017-05-29 2021-03-10 大口マテリアル株式会社 リードフレーム及びその製造方法
US10636729B2 (en) * 2017-06-19 2020-04-28 Texas Instruments Incorporated Integrated circuit package with pre-wetted contact sidewall surfaces
JP6417466B1 (ja) * 2017-11-28 2018-11-07 アオイ電子株式会社 半導体装置およびその製造方法
KR20190071111A (ko) * 2017-12-14 2019-06-24 삼성전자주식회사 엑스선 검사 장비 및 이를 이용하는 반도체 장치 제조 방법
US10896869B2 (en) * 2018-01-12 2021-01-19 Amkor Technology Singapore Holding Pte. Ltd. Method of manufacturing a semiconductor device
JP7210868B2 (ja) 2018-09-05 2023-01-24 ローム株式会社 半導体装置
JP7004259B2 (ja) * 2018-09-21 2022-02-04 大口マテリアル株式会社 リードフレーム及びその製造方法
US11545418B2 (en) * 2018-10-24 2023-01-03 Texas Instruments Incorporated Thermal capacity control for relative temperature-based thermal shutdown
SG10201810052WA (en) 2018-11-12 2020-06-29 Delta Electronics Int’L Singapore Pte Ltd Packaging process and packaging structure
US11073572B2 (en) * 2019-01-17 2021-07-27 Infineon Technologies Ag Current sensor device with a routable molded lead frame
EP3736857A1 (en) * 2019-05-07 2020-11-11 Nexperia B.V. Through hole side wettable flank
US11562948B2 (en) * 2019-11-04 2023-01-24 Mediatek Inc. Semiconductor package having step cut sawn into molding compound along perimeter of the semiconductor package
JP7391694B2 (ja) 2020-02-06 2023-12-05 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
CN111298853B (zh) * 2020-02-27 2021-08-10 西人马联合测控（泉州）科技有限公司 芯片的切割成型方法以及晶圆
TWI723932B (zh) * 2020-08-06 2021-04-01 強茂股份有限公司 側面可潤濕封裝元件及其製法
US11611170B2 (en) 2021-03-23 2023-03-21 Amkor Technology Singapore Holding Pte. Ltd Semiconductor devices having exposed clip top sides and methods of manufacturing semiconductor devices
KR102514564B1 (ko) * 2021-06-28 2023-03-29 해성디에스 주식회사 홈이 형성된 리드를 포함하는 리드 프레임
JP7614985B2 (ja) * 2021-09-08 2025-01-16 Ｔｏｗａ株式会社 半導体装置の製造方法およびリードフレーム
EP4462467A1 (en) 2023-04-27 2024-11-13 STMicroelectronics International N.V. Method of manufacturing semiconductor devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638111A (zh) * 2003-12-25 2005-07-13 株式会社瑞萨科技 半导体元件的制造方法
CN101611484A (zh) * 2005-12-02 2009-12-23 宇芯（毛里求斯）控股有限公司 无引脚半导体封装及其制造方法
US20110108965A1 (en) * 2009-11-12 2011-05-12 Hess Kevin J Semiconductor device package
US20110244629A1 (en) * 2010-04-01 2011-10-06 Zhiwei Gong Packaging Process to Create Wettable Lead Flank During Board Assembly
CN102347225A (zh) * 2010-08-03 2012-02-08 凌力尔特有限公司 用于端子的侧镀的激光加工

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629639A (ja) 1985-07-05 1987-01-17 Nec Yamagata Ltd 半導体装置の製造方法
KR960006710B1 (ko) 1987-02-25 1996-05-22 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
US5391439A (en) 1990-09-27 1995-02-21 Dai Nippon Printing Co., Ltd. Leadframe adapted to support semiconductor elements
JP2934357B2 (ja) 1992-10-20 1999-08-16 富士通株式会社 半導体装置
US5444293A (en) 1993-09-22 1995-08-22 Opl Limited Structure and method for providing a lead frame with enhanced solder wetting leads
JPH08306853A (ja) 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JPH09312375A (ja) * 1996-03-18 1997-12-02 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
US5804880A (en) 1996-11-04 1998-09-08 National Semiconductor Corporation Solder isolating lead frame
US6201292B1 (en) 1997-04-02 2001-03-13 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member used therefor
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
US8330270B1 (en) * 1998-06-10 2012-12-11 Utac Hong Kong Limited Integrated circuit package having a plurality of spaced apart pad portions
JP2000223643A (ja) * 1999-02-02 2000-08-11 Oita Nippon Denki Kk リードフレームおよびリードフレームの形成方法
US6420779B1 (en) 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
US6333252B1 (en) 2000-01-05 2001-12-25 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6261864B1 (en) 2000-01-28 2001-07-17 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6342730B1 (en) 2000-01-28 2002-01-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6306685B1 (en) 2000-02-01 2001-10-23 Advanced Semiconductor Engineering, Inc. Method of molding a bump chip carrier and structure made thereby
US6238952B1 (en) 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6452255B1 (en) * 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
JP2001320007A (ja) 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
US6400004B1 (en) 2000-08-17 2002-06-04 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US7423337B1 (en) 2002-08-19 2008-09-09 National Semiconductor Corporation Integrated circuit device package having a support coating for improved reliability during temperature cycling
US7105383B2 (en) 2002-08-29 2006-09-12 Freescale Semiconductor, Inc. Packaged semiconductor with coated leads and method therefore
JP3866178B2 (ja) 2002-10-08 2007-01-10 株式会社ルネサステクノロジ Ｉｃカード
US6723585B1 (en) 2002-10-31 2004-04-20 National Semiconductor Corporation Leadless package
JP3736516B2 (ja) 2002-11-01 2006-01-18 松下電器産業株式会社 リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
US6872599B1 (en) 2002-12-10 2005-03-29 National Semiconductor Corporation Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)
US6867481B2 (en) 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
JP4645071B2 (ja) 2003-06-20 2011-03-09 日亜化学工業株式会社 パッケージ成型体およびそれを用いた半導体装置
CN100490140C (zh) 2003-07-15 2009-05-20 飞思卡尔半导体公司 双规引线框
US7030469B2 (en) 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
TWI338358B (en) 2003-11-19 2011-03-01 Rohm Co Ltd Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
US7005325B2 (en) 2004-02-05 2006-02-28 St Assembly Test Services Ltd. Semiconductor package with passive device integration
JP2006179760A (ja) 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
JP4207004B2 (ja) 2005-01-12 2009-01-14 セイコーエプソン株式会社 半導体装置の製造方法
JP4408082B2 (ja) 2005-01-14 2010-02-03 シャープ株式会社 集積回路パッケージの設計方法および製造方法
JP4207934B2 (ja) 2005-08-09 2009-01-14 三菱電機株式会社 ４方向リードフラットパッケージｉｃ実装プリント配線基板、４方向リードフラットパッケージｉｃの半田付方法、空気調和機。
US7256481B2 (en) 2005-11-30 2007-08-14 Texas Instruments Incorporated Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices
JP2007214185A (ja) 2006-02-07 2007-08-23 Denso Corp リードフレーム
US7405106B2 (en) 2006-05-23 2008-07-29 International Business Machines Corporation Quad flat no-lead chip carrier with stand-off
US7402459B2 (en) 2006-07-10 2008-07-22 Shanghai Kaihong Technology Co., Ltd. Quad flat no-lead (QFN) chip package assembly apparatus and method
JP5259978B2 (ja) * 2006-10-04 2013-08-07 ローム株式会社 半導体装置の製造方法
US7489026B2 (en) 2006-10-31 2009-02-10 Freescale Semiconductor, Inc. Methods and apparatus for a Quad Flat No-Lead (QFN) package
JP5122835B2 (ja) * 2007-02-27 2013-01-16 ローム株式会社 半導体装置、リードフレームおよび半導体装置の製造方法
CN101540289B (zh) 2008-03-19 2012-12-19 飞思卡尔半导体公司 半导体集成电路封装及封装半导体集成电路的方法和模具
WO2009125250A1 (en) 2008-04-11 2009-10-15 Freescale Semiconductor, Inc. Integrated circuit package, method of manufacturing an integrated circuit package and printed circuit board
US20100133693A1 (en) * 2008-12-03 2010-06-03 Texas Instruments Incorporated Semiconductor Package Leads Having Grooved Contact Areas
JP2011077278A (ja) * 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
CN102237280A (zh) 2010-04-23 2011-11-09 飞思卡尔半导体公司 包括锯切分割的组装半导体器件的方法
CN102969291A (zh) 2011-08-30 2013-03-13 飞思卡尔半导体公司 Qfn器件及其引线框
US8841758B2 (en) * 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638111A (zh) * 2003-12-25 2005-07-13 株式会社瑞萨科技 半导体元件的制造方法
CN101611484A (zh) * 2005-12-02 2009-12-23 宇芯（毛里求斯）控股有限公司 无引脚半导体封装及其制造方法
US20110108965A1 (en) * 2009-11-12 2011-05-12 Hess Kevin J Semiconductor device package
US20110244629A1 (en) * 2010-04-01 2011-10-06 Zhiwei Gong Packaging Process to Create Wettable Lead Flank During Board Assembly
CN102347225A (zh) * 2010-08-03 2012-02-08 凌力尔特有限公司 用于端子的侧镀的激光加工

Also Published As

Publication number Publication date
JP2014011457A (ja) 2014-01-20
US9093436B2 (en) 2015-07-28
JP6274640B2 (ja) 2018-02-07
JP2017085141A (ja) 2017-05-18
EP2680307B1 (en) 2020-03-04
EP2680307A2 (en) 2014-01-01
EP2953160B1 (en) 2019-09-11
CN103531493A (zh) 2014-01-22
EP2680307A3 (en) 2014-12-17
US20150228560A1 (en) 2015-08-13
US9455216B2 (en) 2016-09-27
EP2953160A2 (en) 2015-12-09
US8841758B2 (en) 2014-09-23
EP2953160A3 (en) 2016-03-02
US20140338956A1 (en) 2014-11-20
JP6366205B2 (ja) 2018-08-01
US20140001616A1 (en) 2014-01-02

Similar Documents

Publication Publication Date Title
CN109599344A (zh) 半导体器件封装及其制作方法
KR102178587B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
CN101273452B (zh) 半导体器件封装
US8501539B2 (en) Semiconductor device package
JP3773855B2 (ja) リードフレーム
US9363901B2 (en) Making a plurality of integrated circuit packages
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
KR102139034B1 (ko) 수지 봉지형 반도체 장치의 제조 방법 및 리드 프레임
US20110165729A1 (en) Method of packaging semiconductor device
JP5507344B2 (ja) 半導体装置の製造方法
CN110943064A (zh) 引线框架及其制造方法
CN208655612U (zh) 封装体
JP2004087883A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP4286242B2 (ja) 半導体装置の製造方法
JP2017108191A (ja) 半導体装置
JPS63257256A (ja) リ−ドフレ−ム
JPH0341755A (ja) 半導体装置の製造方法およびリードフレーム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190409

WW01 Invention patent application withdrawn after publication