[go: up one dir, main page]

JP4408082B2 - 集積回路パッケージの設計方法および製造方法 - Google Patents

集積回路パッケージの設計方法および製造方法 Download PDF

Info

Publication number
JP4408082B2
JP4408082B2 JP2005007782A JP2005007782A JP4408082B2 JP 4408082 B2 JP4408082 B2 JP 4408082B2 JP 2005007782 A JP2005007782 A JP 2005007782A JP 2005007782 A JP2005007782 A JP 2005007782A JP 4408082 B2 JP4408082 B2 JP 4408082B2
Authority
JP
Japan
Prior art keywords
package
circuit block
integrated circuit
design
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005007782A
Other languages
English (en)
Other versions
JP2006196756A (ja
Inventor
信二 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005007782A priority Critical patent/JP4408082B2/ja
Priority to US11/329,176 priority patent/US7458054B2/en
Priority to TW095101522A priority patent/TWI288971B/zh
Publication of JP2006196756A publication Critical patent/JP2006196756A/ja
Application granted granted Critical
Publication of JP4408082B2 publication Critical patent/JP4408082B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、複数の端子を有するパッケージに集積回路を搭載してなる集積回路（以下、「ＩＣ」と略記する）パッケージの設計方法および製造方法に関するものであり、より詳細には、ＩＣパッケージの端子配置を改良した、ＩＣパッケージの設計方法および製造方法に関するものである。
ＩＣチップは、複数の端子を有するパッケージにワイヤボンディングで実装されることが多い。ワイヤボンディングによるパッケージへのＩＣチップの実装においては、一般的に、ＩＣチップのサイズ、ＩＣチップの実装に必要な端子数、およびワイヤレイアウトの容易性に基づいて、パッケージの最適なサイズおよび端子配置を決めている。
複数の回路ブロックを備えるＩＣパッケージに基づいて、これら回路ブロックの一部の機能しか使用しないＩＣパッケージを設計する従来の設計方法および製造方法の例を、図５および図６に基づいて以下に説明する。
図５（ａ）〜（ｃ）は、２つの回路ブロック１および２をそれぞれＩＣチップ１０および２０上に搭載し、かつ、これらＩＣチップ１０および２０を１つのパッケージ２１にワイヤー３および４で実装してなるＩＣパッケージ、ＩＣチップ１０をパッケージ２２にワイヤー３で実装してなるＩＣパッケージ、およびＩＣチップ２０をパッケージ２３にワイヤー４で実装してなるＩＣパッケージのそれぞれを示す。ＩＣチップ１０および２０上には、それぞれ回路１および２（以下の説明では、それぞれ「回路ブロック１」および「回路ブロック２」と記す）が搭載されている。
従来の設計方法では、図５（ａ）に示す複数の回路ブロック１および２を備えるＩＣパッケージに基づいて、回路ブロック１および２の一方のみを使用するＩＣパッケージを設計する場合、低コスト化のために、回路ブロック１のみからなるＩＣチップ１０および回路ブロック２のみからなるＩＣチップ２０の一方に適したサイズおよび端子（ピン）配置を持つ新たなパッケージ２２または２３を設計する。そして、従来の製造方法では、その設計通りにパッケージ２２または２３を製造し、製造されたパッケージ２２または２３に対して、図５（ａ）に示すＩＣパッケージの製造に使用されるＩＣチップ１０または２０を実装することで、図５（ｂ）または図５（ｃ）に示す回路ブロック１または２の一方のみを備えるＩＣパッケージを製造する。
図６（ａ）〜（ｃ）は、２つの回路ブロック１および２を１つのＩＣチップ８上に搭載し、かつ、そのＩＣチップ８を１つのパッケージ５１にワイヤー３・４で実装してなるＩＣパッケージ、ＩＣチップ１０をワイヤー３でパッケージ２２に実装してなるＩＣパッケージ、およびＩＣチップ２０をワイヤー４でパッケージ２３に実装してなるＩＣパッケージのそれぞれを示す。
従来の設計方法では、図６（ａ）に示す複数の回路ブロック１および２を１つのＩＣチップ８上に備えるＩＣパッケージに基づいて、回路ブロック１および２の一方のみを使用するＩＣパッケージを設計する場合、低コスト化のために、回路ブロック１のみからなるＩＣチップ１０あるいは回路ブロック２のみからなるＩＣチップ２０を新たに設計すると共に、新たに設計したＩＣチップ１０または２０に適したサイズおよび端子（ピン）配置を持つ新たなパッケージ２２または２３を設計する。そして、従来の製造方法では、それらの設計通りに、ＩＣチップ１０または２０とパッケージ２２または２３とを製造（準備）し、製造されたパッケージ２２または２３にそれぞれＩＣチップ１０または２０を実装することで、図６（ｂ）または図６（ｃ）に示す回路ブロック１または２の一方のみを備えるＩＣパッケージを製造する。
上記従来の設計方法では、設計の元となったＩＣパッケージのパッケージ２１（または３１）と、設計されたＩＣパッケージのパッケージ２２または２３とは、サイズが異なるものとなる。
すなわち、設計の元となったＩＣパッケージのパッケージ２１（図５（ａ）に示す）またはパッケージ５１（図６（ａ）に示す）における、回路ブロック１に関わる部分１５または１５’のサイズと、設計されたＩＣパッケージのパッケージ２２（図５（ｂ）または図６（ｂ）に示す）における、回路ブロック１に関わる部分２５のサイズとを比較すると、部分１５または１５’と部分２５とでは、回路ブロックの幅方向（図面の縦方向）の長さが異なる。
また、例えば、非特許文献１には、上記従来の設計方法と同様の方法で設計されたと推測される無線ＬＡＮ用のデュアルバンドパワーアンプ「ＡＷＬ９９２４」および無線ＬＡＮ用のシングルバンドパワーアンプ「ＲＦＳ−Ｐ２０２３」が記載されている。デュアルバンドパワーアンプ「ＡＷＬ９９２４」は、２．４ＧＨｚ帯を用いる無線ＬＡＮ（ＩＥＥＥ．８０２．１１ｂ／ｇ）と５ＧＨｚ帯を用いる無線ＬＡＮ（ＩＥＥＥ．８０２．１１ａ）とに１台で対応できる、いわゆるデュアルバンド無線ＬＡＮシステムにおけるパワーアンプである。デュアルバンドパワーアンプ「ＡＷＬ９９２４」は、非特許文献１に記載されているように、２．４ＧＨｚ帯無線ＬＡＮ用のパワーアンプと、５ＧＨｚ帯無線ＬＡＮ用のパワーアンプと、検出器とを備えるＩＣパッケージである。これに対し、シングルバンドパワーアンプ「ＲＦＳ−Ｐ２０２３」は、２．４ＧＨｚ帯を用いる無線ＬＡＮ（ＩＥＥＥ．８０２．１１ｂ／ｇ）のみに対応できる、いわゆるシングルバンド無線ＬＡＮシステムにおけるパワーアンプである。シングルバンドパワーアンプ「ＲＦＳ−Ｐ２０２３」は、非特許文献１に記載されているように、２．４ＧＨｚ帯無線ＬＡＮ用のパワーアンプと、検出器とを備えるＩＣパッケージである。したがって、この例では、２．４ＧＨｚ帯無線ＬＡＮ用のパワーアンプが回路ブロック１に、５ＧＨｚ帯無線ＬＡＮ用のパワーアンプが回路ブロック２に、デュアルバンドパワーアンプ「ＡＷＬ９９２４」が複数の回路ブロック１・２を備えるＩＣパッケージに、シングルバンドパワーアンプ「ＲＦＳ−Ｐ２０２３」が回路ブロック１のみを備えるＩＣパッケージに、それぞれ対応する。この例では、デュアルバンドパワーアンプ「ＡＷＬ９９２４」およびシングルバンドパワーアンプ「ＲＦＳ−Ｐ２０２３」は、前者のパッケージサイズが４ｍｍ×４ｍｍ×１ｍｍ、後者のパッケージサイズが３ｍｍ×３ｍｍ×１ｍｍであり、パッケージサイズが互いに異なる。
また、上記従来の設計方法では、設計の元となったＩＣパッケージのパッケージ２１（または３１）における、回路ブロック１に関わる部分１５（または１５’）および回路ブロック２に関わる部分１６（または１６’）と、設計されたＩＣパッケージのパッケージ２２または２３における、回路ブロック１に関わる部分２５および回路ブロック２に関わる部分２６とは、端子配置（回路ブロック１に接続された端子１−１〜１−６の位置、あるいは回路ブロック２に接続された端子２−１〜２−６の位置）が異なるものとなるのが一般的である。なお、回路ブロック１に関わる部分とは、回路ブロック１に接続された複数の端子１−１〜１−６およびそれらの端子１−１〜１−６間に位置する端子などを指し、回路ブロック２に関わる部分とは、回路ブロック２に接続された複数の端子２−１〜２−６およびそれらの端子２−１〜２−６間に位置する端子などを指すものとする。
例えば、非特許文献２、非特許文献３、非特許文献４および非特許文献５には、上記従来の設計方法と同様の方法で設計されたと推測されるデュアルバンドパワーアンプ「ＡＰ２０１０」および２．４ＧＨｚシングルバンドパワーアンプ「ＡＰ１０９１」および「ＡＰ１０９３」および５ＧＨｚシングルバンドパワーアンプ「ＡＰ２０８５」が記載されている。この例では、デュアルバンドパワーアンプ「ＡＰ２０１０」が複数の回路ブロック１・２を備えるＩＣパッケージに、２．４ＧＨｚシングルバンドパワーアンプ「ＡＰ１０９１」および「ＡＰ１０９３」が回路ブロック１のみを備えるＩＣパッケージに、５ＧＨｚシングルバンドパワーアンプ「ＡＰ２０８５」が回路ブロック２のみを備えるＩＣパッケージに、それぞれ対応する。この例では、シングルバンドパワーアンプＡＰ１０９１」および「ＡＰ１０９３」および５ＧＨｚシングルバンドパワーアンプ「ＡＰ２０８５」と、デュアルバンドパワーアンプ「ＡＰ２０１０」は、非特許文献２、非特許文献３、非特許文献４および非特許文献５に記載されているように、互いに端子配置が異なる。
また、図５および図６の例で、設計の元となったＩＣパッケージのパッケージ２１（図５（ａ）に示す）またはパッケージ５１（図６（ａ）に示す）における、回路ブロック１に関わる部分１５または１５’の端子配置と、設計されたＩＣパッケージのパッケージ２２（図５（ｂ）または図６（ｂ）に示す）における、回路ブロック１に関わる部分２５の端子配置とを比較すると、これらの端子配置は互いに異なる。
出願人は、最近、かつてなかった新たな設計方法および製造方法を発案した。この新たな設計方法および製造方法は、既に公知となっている。この新たな設計方法および製造方法は、複数の回路ブロックを用いるＩＣパッケージに基づいて一部の回路ブロックのみを用いるＩＣパッケージを設計する際に、パッケージの端子配置およびサイズを変えない方法である。この新たな設計方法および製造方法の例について図７および図８に基づいて以下に説明する。なお、説明の便宜上、前記図５または図６にて示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
図７（ａ）（ｂ）は、２つの回路ブロック１および２をそれぞれＩＣチップ１０および２０上に搭載し、かつ、これらＩＣチップ１０および２０を１つのパッケージ１１ａにワイヤー３および４で実装してなるＩＣパッケージ１１、および、ＩＣチップ１０をパッケージ１１にワイヤー３で実装してなるＩＣパッケージ３１のそれぞれを示す。
この設計方法では、図７（ａ）に示す複数のＩＣチップ１０および２０を備えるＩＣパッケージ１１に基づいてＩＣチップ１０のみを使用する新たなＩＣパッケージ３１を設計する場合、使用しないＩＣチップ２０を単に除去する。ＩＣパッケージ３１の製造方法は、ＩＣチップ２０をパッケージ１１ａに実装するステップを含まない点を除いて、図７（ａ）に示すＩＣパッケージ１１の製造方法と同一である。この製造方法により、図７（ｂ）に示すＩＣパッケージ３１が製造される。
図８（ａ）（ｂ）は、２つの回路ブロック１および２を１つのＩＣチップ７上に搭載し、かつ、そのＩＣチップ７を１つのパッケージ１１ａにワイヤー３・４で実装してなるＩＣパッケージ１７、および、ＩＣチップ７をパッケージ１１ａにワイヤー３で実装してなるＩＣパッケージ４１のそれぞれを示す。
この設計方法では、図８（ａ）に示す複数の回路ブロック１および２を使用するＩＣパッケージ１７に基づいて回路ブロック２のみを使用する新たなＩＣパッケージ４１を設計する場合、使用しない回路ブロック１に関わるワイヤー４を除去する。ＩＣパッケージ４１の製造方法は、使用しない回路ブロック１に関わる配線（ワイヤリング）、すなわちワイヤー４によるＩＣチップ１０とパッケージ１１ａの端子との接続を行うステップを含まない点を除いて、図８（ａ）に示すＩＣパッケージ１７の製造方法と同一である。この製造方法により、図８（ｂ）に示すＩＣパッケージ４１が製造される。
上記方法で設計および製造されたＩＣパッケージ３１のパッケージ１１ａにおける、回路ブロック１に関わる部分５は、設計の元となったＩＣパッケージ１１のパッケージ１１ａにおける、回路ブロック１に関わる部分５と同一の構成を備えている。同様に、上記方法で設計および製造されたＩＣパッケージ４１のパッケージ１１ａにおける、回路ブロック２に関わる部分６’は、設計の元となったＩＣパッケージ１７のパッケージ１１ａにおける、回路ブロック２に関わる部分６’と同一の構成を備えている。したがって、上記方法で設計および製造されるＩＣパッケージ３１および４１は、設計の元となったＩＣパッケージと共通の端子配置を持っている。例えば、非特許文献６の第１５２頁に示されているシャープ株式会社製のシングルバンドパワーアンプは、非特許文献６には記載されていないが、非特許文献６の第１５２頁に示されているシャープ株式会社製のデュアルバンドパワーアンプに基づいて設計されたものである。これらのシングルバンドパワーアンプおよびデュアルバンドパワーアンプは、共通の端子配置を持っている。
なお、図５〜６は、公知の設計方法を用いて本願発明者が設計したＩＣパッケージの一例を示すものであり、公知技術そのものを示すものではない。
ANADIGICS, Inc.、"WLAN PAs"（カタログ）、［online］、２００４年７月、［２００４年１２月３１日検索］、インターネット＜URL： http://www.anadigics.com/products/addrefs/Brochure/WLAN＿Brochure＿(07-2004)＿web.pdf＞（ＵＲＬ中のアンダーバーは半角） RF Integrated Corp.、"AP2010 2.4&5GHz Dual Band Power Amplifier Data Sheet"、［online］、２００４年１２月１５日、［２００５年１月１２日検索］、インターネット＜URL： http://www.rfintc.com/pdf＿file/AP2010.pdf＞（ＵＲＬ中のアンダーバーは半角） RF Integrated Corp.、"AP1091 2.4GHz Power Amplifier Data Sheet"、［online］、２００３年３月２７日、［２００５年１月１２日検索］、インターネット＜URL： http://www.rfintc.com/pdf＿file/AP1091.pdf＞（ＵＲＬ中のアンダーバーは半角） RF Integrated Corp.、"AP1093 2.4GHz Power Amplifier Data Sheet"、［online］、２００４年８月６日、［２００５年１月１２日検索］、インターネット＜URL： http://www.rfintc.com/pdf＿file/AP1093.pdf＞（ＵＲＬ中のアンダーバーは半角） RF Integrated Corp.、"AP2085 5GHz Power Amplifier Data Sheet"、［online］、２００４年８月３０日、［２００５年１月１２日検索］、インターネット＜URL： http://www.rfintc.com/pdf＿file/AP2085.pdf＞（ＵＲＬ中のアンダーバーは半角） トランジスタ技術編集部 編、「無線データ通信の基礎とRF部品活用法」、平成１０年４月１日、ＣＱ出版株式会社、２００３年１２月１日発行、第１５２頁
しかしながら、図５および図６に基づいて説明した従来の設計方法においては、設計対象である回路ブロック１および２の一方のみを用いるＩＣパッケージのパッケージ及び端子配置を、用いられるＩＣチップ（１０または２０）のサイズ、端子数、ワイヤレイアウトの容易性に基づき決定するので、設計されたＩＣパッケージのパッケージおよび端子配置は、設計の元となった複数の回路ブロック１および２を用いるＩＣパッケージのパッケージおよび端子配置から変化することになる。このパッケージおよび端子配置の変化は、一般に、ＩＣパッケージの特性の変化を引き起こす。例えば、ＩＣパッケージが、高周波信号を処理する回路、例えば高周波の無線通信用増幅器である場合には、高周波信号を伝送する端子（入力端子および出力端子）の配置が変化すると、ＩＣパッケージの特性（例えば、増幅特性）が変化する。そのため、用いる回路ブロックの機能によってはそのままでも問題が無い場合もあるが、多くの場合には、設計された回路ブロック１および２の一方のみを用いるＩＣパッケージでは、さらに複数の回路ブロック１および２を用いるＩＣパッケージに対してＩＣを実装する基板のパターンおよび周辺回路素子を変更する必要がある。例えば、回路ブロック１および２がマイクロ波帯の高周波信号を処理するＩＣである場合には、ＩＣパッケージ２５または２３を実装する基板のパターンおよび周辺回路素子をを変更する必要がある。そして、回路ブロック１および２がマイクロ波帯の高周波信号を処理するＩＣである場合にはＩＣパッケージ２５または２３を実装する基板のパターンそのものが回路の一部として作用するため、基板パターンの変更は、単なる物理的な配線パターン変更に留まらず、回路構成の変更、さらには新たな調整作業を行う必要を招くという問題があった。
具体的には、例えば、図５および図６において、回路ブロック１が、２．５ＧＨｚ帯無線ＬＡＮ用の高周波信号を増幅する２．５ＧＨｚ帯無線ＬＡＮ用パワーアンプ、回路ブロック２が５ＧＨｚ帯無線ＬＡＮ用の高周波信号を増幅する５ＧＨｚ帯無線ＬＡＮ用パワーアンプであるとする。パッケージを実装する基板として通常良く使われるガラスエポキシ基板（ガラス繊維で作った織物にエポキシ樹脂を含浸させて作った絶縁板）上での実効波長は、２．５ＧＨｚ帯無線ＬＡＮ用の高周波信号が約６ｃｍ、５ＧＨｚ帯無線ＬＡＮ用の高周波信号が約３ｃｍであり、ＩＣパッケージ２５または２３を実装する基板上の配線長が無視できない波長となっている。例えば、５ＧＨｚ帯無線ＬＡＮ用の高周波信号を回路ブロックで処理する場合、その回路ブロックと他の回路ブロックや周辺部品とを接続する配線の長さが４ｍｍずれるだけで高周波信号の位相が４５度ずれ、それにより、ＩＣパッケージの特性およびＩＣパッケージを実装した基板の特性が変化してしまう。同様に、ＩＣチップのＩＣパターンを変更した場合にも、高周波信号の位相がずれ、その結果、ＩＣパッケージの特性が変化してしまう。さらに、高周波信号を処理するＩＣチップでは、高周波ゆえの線間結合や放射電力を考慮してＩＣパターンを決定する必要があるので、ＩＣパターンを変更することには、大きなリスクがある。そのため、高周波信号を処理するＩＣチップにおいては、高周波ゆえの線間結合や放射電力を考慮してＩＣパターンを一旦決定した後は、決定されたＩＣパターンは極力変更しないことが望ましい。
また、図７および図８に基づいて説明した設計方法では、上記ＩＣパターンの設計変更は不要であり、上記問題を解決している。
しかしながら、図７および図８に基づいて説明した設計方法では、設計されたＩＣパッケージは、必要な回路ブロックが半減しているにも関わらず、パッケージの面積が設計の元となったＩＣパッケージと変わらない。そのため、図７および図８に基づいて説明した設計方法は、小型化されたＩＣパッケージの設計に不向きであるという問題を有している。また、その設計方法で設計されたＩＣパッケージは、図５および図６に基づいて説明した設計方法で設計されるＩＣパッケージと比較すると、パッケージのサイズが大きいために、ＩＣの価格が高くなってしまうという問題を有している。
本発明は、上記従来の問題に鑑みなされたものであり、その目的は、複数の回路ブロックを用いたＩＣパッケージに基づいて、それら回路ブロックの一部のみを用いたＩＣパッケージを設計する設計方法および製造方法において、ユーザーがＩＣパッケージを実装する基板のパターンの変更を伴う大幅な設計変更を必要とするような特性の変化を招くことなくパッケージを小型化することができ、その結果として小型化されたＩＣパッケージを短時間で設計することができる設計方法および製造方法を提供することにある。
ことにある。
本発明に係る設計方法は、上記課題を解決するために、第１および第２の回路ブロックをパッケージ内部に有すると共に第１および第２の回路ブロックに接続された複数の端子を有し、かつ該複数の端子の少なくとも一部が高周波信号を伝送するための高周波端子である既存のＩＣパッケージに対し、部分的な変更を加えることにより、新たなＩＣパッケージを設計する方法において、前記既存のＩＣパッケージから第２の回路ブロックを除去すると共に、第１の回路ブロックに接続された高周波端子の配置を変更することなく、前記既存のＩＣパッケージを構成するパッケージにおける第２の回路ブロックに関わる部分の少なくとも一部を削除することで、新たなＩＣパッケージを設計することを特徴としている。
上記の構成によれば、パッケージの変更によって第１の回路ブロックに接続された高周波端子の配置が変更されないため、パッケージの変更によるＩＣパッケージの特性の変化が起こらない。そのため、パッケージの変更によるＩＣパッケージの特性の変化を補償するために、ＩＣパッケージを実装する基板のパターンの変更を伴う大幅な設計変更を行う必要がない。そのため、設計時間を短縮することができる。また、パッケージにおける第２の回路ブロックに関わる部分の少なくとも一部を削除することで、ＩＣパッケージを小型化できる。したがって、小型化されたＩＣパッケージを短時間で設計することができる。
前記既存のＩＣパッケージが有する第１および第２の回路ブロックは、異なるチップ上に設けられていてもよく、同一のチップ上に設けられていてもよい。
前記既存のＩＣパッケージが有する第１および第２の回路ブロックが同一のチップ上に設けられている場合、前記既存のＩＣパッケージにおける第２の回路ブロックは、略長方形であり、かつ、第１の回路ブロックの配線と交差した配線を持たないことが好ましい。
これにより、回路ブロックが存在しない無駄な領域が少ない小型化のＩＣパッケージを容易に設計することができる。
また、本発明の設計方法において、前記既存のＩＣパッケージとして、前記高周波端子に加えて、接地されているか、あるいは高周波でない交流電圧または直流電圧が流れる他の端子を有するＩＣパッケージを用い、前記他の端子の配置を変更することで、新たなＩＣパッケージを設計してもよい。
これにより、端子配置に係る設計の自由度が向上する。
また、本発明に係るＩＣパッケージの製造方法は、上記の課題を解決するために、前記設計方法を用いてＩＣパッケージを設計し、その設計に従ってＩＣパッケージを製造することを特徴としている。
上記構成によれば、本ＩＣを用いるユーザーの基板設計時間および調整時間を短縮しながら、小型化されたＩＣパッケージを提供することができる。
なお、本願明細書において、高周波とは、２００ＭＨｚ以上の周波数を指すものとする。また、本願明細書において、「略長方形」とは、（１）長方形、あるいは、（２）長方形以外の形であり、かつ、その形を包含しうる最小の長方形の面積を１００％とすると、７０％以上の面積を持つ形を指すものとする。
本発明に係るＩＣパッケージの設計方法は、以上のように、第１の回路ブロックに接続された高周波端子の配置を変更することなく、前記既存のＩＣパッケージを構成するパッケージにおける第２の回路ブロックに関わる部分の少なくとも一部を削除することで、パッケージの変更によるＩＣパッケージの特性の変化を回避できる。そのため、パッケージの変更によるＩＣパッケージの特性の変化を補償するために、ＩＣパッケージを実装する基板のパターンの変更を伴う大幅な設計変更を行う必要がない。そのため、設計時間を短縮することができる。また、パッケージにおける第２の回路ブロックに関わる部分の少なくとも一部を削除することで、ＩＣパッケージを小型化できる。したがって、小型化されたＩＣパッケージを短時間で設計することができる。
また、本発明に係るＩＣパッケージの製造方法は、以上のように、前記設計方法を用いてＩＣパッケージを設計し、その設計に従ってＩＣパッケージを製造するので、本ＩＣを用いるユーザーの基板設計時間および調整時間を短縮しながら、小型化されたＩＣパッケージを提供することができる。
〔実施の形態１〕
本発明の一実施形態について図１に基づいて説明すれば以下の通りである。なお、説明の便宜上、前記図５〜８のいずれかで示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。図１は、図７に対応する図面である。
本実施形態の設計方法では、図１（ａ）に示す２つの回路ブロック１・２を有するＩＣパッケージ１１に基づいて、回路ブロックとして１つの回路ブロック１のみを有するＩＣパッケージ、および、回路ブロックとして１つの回路ブロック２のみを有するＩＣパッケージを設計する。
ＩＣパッケージ１１は、図１（ａ）に示すように、回路ブロックとして１つの回路ブロック１のみを有するＩＣチップ１０、および、回路ブロックとして１つの回路ブロック２のみを有するＩＣチップ２０を、パッケージ１１ａ内部に実装したものである。回路ブロック１および２は、高周波信号を処理する回路（高周波回路）、例えば、高周波信号を増幅する回路である。回路ブロック１および２は、典型的には、半導体基板（例えばガリウム砒素基板）上に素子および配線のパターンを印刷することによって得られる半導体基板である。回路ブロック１および２は、異なるチップ（基板）上に設けられている。
ＩＣチップ１０は、図示しないが、回路ブロック１の動作に必要な６つの端子を有している。以下、回路ブロック１の動作に必要なＩＣチップ１０の６つの端子を端子Ｃ１−１〜Ｃ１−６と呼ぶ。ＩＣチップ２０は、図示しないが、回路ブロック２の動作に必要な６つの端子を有している。以下、回路ブロック２の動作に必要な６つの端子を端子Ｃ２−１〜Ｃ２−６と呼ぶ。
パッケージ１１ａは、矩形であり、２つの短辺にそれぞれ４個ずつ、２つの長辺にそれぞれ８個ずつ、合計２４個の端子を有している。パッケージ１１ａの２４個の端子のうち、６個の端子がワイヤー３でＩＣチップ１０の端子Ｃ１−１〜Ｃ１−６にそれぞれ接続され、６個の端子がワイヤー４でＩＣチップ２０の端子Ｃ１−１〜Ｃ１−６にそれぞれ接続されている。以下の説明および図面においては、パッケージ（ここではパッケージ１１ａ）の端子のうちで、ＩＣチップ１０の端子Ｃ１−１〜Ｃ１−６に接続された６つの端子、すなわち回路ブロック１の動作に必要な６つの端子を「端子１−１〜１−６」と記し、ＩＣチップ２０の端子Ｃ２−１〜Ｃ２−６に接続された６つの端子、すなわち回路ブロック２の動作に必要な６つの端子を「端子２−１〜２−６」と記し、ＩＣチップ１０に接続されていない残りの１２個の端子、すなわち回路ブロック１および２の動作に必要のない端子を「端子Ｄ」と記す。端子１−１〜１−６のうちの少なくとも１つ、および端子２−１〜２−６のうちの少なくとも１つは、高周波信号を入力するための入力端子（高周波端子）である。また、端子１−１〜１−６のうちの少なくとも１つ、および端子２−１〜２−６のうちの少なくとも１つは、高周波信号を出力するための出力端子（高周波端子）である。
本実施形態の設計方法は、上述した回路ブロック１および２をパッケージ１１ａ内部に有するＩＣパッケージ（既存のＩＣパッケージ）１１に対し、部分的な変更を加えることにより、回路ブロック１および２の一方のみをパッケージ１１ａ内部に有する新たなＩＣパッケージを設計する方法である。
そして、本実施形態の設計方法では、回路ブロック１のみをパッケージ１１ａ内部に有する新たなＩＣパッケージを設計する場合、ＩＣパッケージ１１から回路ブロック２を除去すると共に、回路ブロック１に接続された端子１−１〜１−６の配置を変更することなく、ＩＣパッケージ１１を構成するパッケージ１１ａにおける回路ブロック２に関わる部分（部分６とほぼ一致する部分）を削除する。より詳細には、パッケージ１１ａの長手方向（図中の縦方向）の寸法のみを縮小した新たなパッケージ１２ａをパッケージ１１ａに代えて用いる。パッケージ１２ａは、矩形であり、４つの辺にそれぞれ４個ずつ、合計１６個の端子を有している。パッケージ１２ａの４辺のうち、３辺は、パッケージ１１ａの対応部分と同一の端子配置を有し、残り１辺は、回路ブロック１の動作に必要のない端子Ｄのみが配置されている。これにより、図１（ｂ）に示すＩＣパッケージ１２が設計される。そして、その設計に従ってＩＣパッケージを製造することで、図１（ｂ）に示すＩＣパッケージ１２が製造される。
以上のようにして設計および製造された回路ブロック１のみを用いるＩＣパッケージ１２は、設計の元となった回路ブロック１および２の双方を用いるＩＣパッケージ１１と、回路ブロック１に関わる部分５の端子配置がまったく同一である。そのため、設計されたＩＣパッケージ１２は、回路ブロック１に関わる特性がＩＣパッケージ１１と同一である。そのため、使用する回路ブロック１のＩＣパターンを変更する必要がなく、回路ブロック１のＩＣパターンの変更に伴う再設計および再調整が不要となるので、設計および調整期間が大幅に短縮できる。その上、図７に係る設計方法と異なり、回路ブロック２を用いないＩＣパッケージ１２を設計する際に、パッケージ１１ａの不要な部分を削除しているので、ＩＣパッケージの小型化を実現できる。また、小型化に伴うパッケージの変更によるＩＣパッケージの特性の変化を補償するために、ＩＣパッケージを実装する基板のパターンの変更を伴う大幅な設計変更を行う必要がないので、ユーザーでの設計および調整期間が大幅に短縮できる。
また、本実施形態の設計方法では、回路ブロック２のみをパッケージ１１ａ内部に有する新たなＩＣパッケージを設計する場合、ＩＣパッケージ１１から回路ブロック１を除去すると共に、回路ブロック２に接続された端子２−１〜２−６の配置を変更することなく、ＩＣパッケージ１１を構成するパッケージ１１ａにおける回路ブロック１に関わる部分（部分５とほぼ一致する部分）を削除する。より詳細には、パッケージ１１ａの長手方向（図中の縦方向）の寸法のみを縮小した新たなパッケージ１３ａをパッケージ１１ａに代えて用いる。パッケージ１３ａは、矩形であり、４つの辺にそれぞれ４個ずつ、合計１６個の端子を有している。パッケージ１３ａの４辺のうち、３辺は、パッケージ１１ａの対応部分と同一の端子配置を有し、残り１辺は、回路ブロック１の動作に必要のない端子Ｄのみが配置されている。これにより、図１（ｃ）に示すＩＣパッケージ１３が設計される。そして、その設計に従ってＩＣパッケージを製造することで、図１（ｃ）に示すＩＣパッケージ１３が製造される。
以上のようにして設計および製造された回路ブロック２のみを用いるＩＣパッケージ１３は、設計の元となった回路ブロック１および２の双方を用いるＩＣパッケージ１１と、回路ブロック２に関わる部分６の端子配置がまったく同一である。そのため、設計されたＩＣパッケージ１３は、回路ブロック２に関わる特性がＩＣパッケージ１１と同一である。そのため、使用する回路ブロック２のＩＣパターンを変更する必要がなく、回路ブロック２のＩＣパターンの変更に伴う再設計および再調整が不要となるので、設計および調整期間が大幅に短縮できる。その上、図７に係る設計方法と異なり、回路ブロック１を用いないＩＣパッケージ１３を設計する際に、パッケージ１１ａの不要な部分を削除しているので、ＩＣパッケージの小型化を実現できる。また、小型化に伴うパッケージの変更によるＩＣパッケージの特性の変化を補償するために、ＩＣパッケージを実装する基板のパターンの変更を伴う大幅な設計変更を行う必要がないので、ユーザーでの設計および調整期間が大幅に短縮できる。
〔実施の形態２〕
本発明の他の実施の形態について図２ないし図４に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記実施の形態１にて示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。図２は、図８に対応する図面である。
本実施形態の設計方法では、図２（ａ）に示す２つの回路ブロック１・２を有するＩＣパッケージ１７に基づいて、回路ブロックとして１つの回路ブロック１のみを有するＩＣパッケージ、および、回路ブロックとして１つの回路ブロック２のみを有するＩＣパッケージを設計する。
ＩＣパッケージ１７は、図２（ａ）に示すように、回路ブロック１および回路ブロック２が設けられたＩＣチップ８を、パッケージ１１ａ内部に実装したものである。回路ブロック１および２は、同一のチップ（基板）上に設けられている。
パッケージ１１ａは、実施の形態１と同様である。
本実施形態の設計方法は、上述した回路ブロック１および２をパッケージ１１ａ内部に有するＩＣパッケージ（既存のＩＣパッケージ）１７に対し、部分的な変更を加えることにより、回路ブロック１および２の一方のみをパッケージ１１ａ内部に有する新たなＩＣパッケージを設計する方法である。
そして、本実施形態の設計方法では、回路ブロック１のみをパッケージ１１ａ内部に有する新たなＩＣパッケージを設計する場合、ＩＣチップ７から回路ブロック２を除去する（すなわちＩＣチップ７に代えて回路ブロック１のみからなるＩＣチップ１０を用いる）と共に、回路ブロック１に接続された端子１−１〜１−６の配置を変更することなく、ＩＣパッケージ１１を構成するパッケージ１１ａにおける回路ブロック２に関わる部分（部分６とほぼ一致する部分）を削除する。より詳細には、パッケージ１１ａに代えてパッケージ１２ａを用いる。これにより、図２（ｂ）に示すＩＣパッケージ１２が設計される。そして、その設計に従ってＩＣパッケージを製造することで、図２（ｂ）に示すＩＣパッケージ１２が製造される。
以上のようにして設計および製造された回路ブロック１のみを用いるＩＣパッケージ１２は、設計の元となった回路ブロック１および２の双方を用いるＩＣパッケージ１７と、回路ブロック１に関わる部分５の端子配置がまったく同一である。そのため、設計されたＩＣパッケージ１２は、回路ブロック１に関わる特性がＩＣパッケージ１７と同一である。そのため、使用する回路ブロック１のＩＣパターンを変更する必要がなく、回路ブロック１のＩＣパターンの変更に伴う再設計および再調整が不要となるので、設計および調整期間が大幅に短縮できる。その上、図８に係る設計方法と異なり、回路ブロック２を用いないＩＣパッケージ１２を設計する際に、パッケージ１１ａの不要な部分を削除しているので、ＩＣパッケージの小型化を実現できる。また、小型化に伴うパッケージの変更によるＩＣパッケージの特性の変化を補償するために、ＩＣパッケージを実装する基板のパターンの変更を伴う大幅な設計変更を行う必要がないので、ユーザーでの設計および調整期間が大幅に短縮できる。
また、本実施形態の設計方法では、回路ブロック１のみをパッケージ１１ａ内部に有する新たなＩＣパッケージを設計する場合、ＩＣチップ７から回路ブロック２を除去する（すなわちＩＣチップ７に代えて回路ブロック１のみからなるＩＣチップ１０を用いる）と共に、回路ブロック１に接続された端子１−１〜１−６の配置を変更することなく、ＩＣパッケージ１１を構成するパッケージ１１ａにおける回路ブロック２に関わる部分（部分６とほぼ一致する部分）を削除する。より詳細には、パッケージ１１ａに代えてパッケージ１２ａを用いる。これにより、図２（ｂ）に示すＩＣパッケージ１２が設計される。そして、その設計に従ってＩＣパッケージを製造することで、図２（ｂ）に示すＩＣパッケージ１２が製造される。
以上のようにして設計および製造された回路ブロック１のみを用いるＩＣパッケージ１２は、設計の元となった回路ブロック１および２の双方を用いるＩＣパッケージ１７と、回路ブロック１に関わる部分５の端子配置がまったく同一である。そのため、設計されたＩＣパッケージ１２は、回路ブロック１に関わる特性がＩＣパッケージ１７と同一である。そのため、使用する回路ブロック１のＩＣパターンを変更する必要がなく、回路ブロック１のＩＣパターンの変更に伴う再設計および再調整が不要となるので、設計および調整期間が大幅に短縮できる。その上、図８に係る設計方法と異なり、回路ブロック２を用いないＩＣパッケージ１２を設計する際に、パッケージ１１ａの不要な部分を削除しているので、ＩＣパッケージの小型化を実現できる。また、小型化に伴うパッケージの変更によるＩＣパッケージの特性の変化を補償するために、ＩＣパッケージを実装する基板のパターンの変更を伴う大幅な設計変更を行う必要がないので、ユーザーでの設計および調整期間が大幅に短縮できる。
本実施の形態２の設計方法および製造方法を容易に実現するためには、ＩＣチップ７のレイアウトが、ＩＣチップのパターン設計時にＩＣチップ７から回路ブロック１および２の一方を単純に切り落とす（カットする）だけでＩＣチップ１０が得られるようになっていることが望ましい。すなわち、ＩＣチップ７において、例えば、回路ブロック１と回路ブロック２がパターン的に交差している場合や、切り離されない方の回路ブロック（１または２）が入り組んだ形状となっている場合には、一方の回路ブロック１および２の一方のみを切り出すときにパターン変更が必要となってしまう。高周波ＩＣの場合、チップのパターン変更によって、高周波特性が変化してしまうので、仮に本発明を用いてピン配置を変えないようにしても基板パターンの再設計、調整が必要となってしまう可能性があるためである。したがって、ＩＣチップ７のレイアウトは、不要な回路ブロックを除去する際にＩＣパターンの大幅な変更が不要であることが好ましい。
この点について、図３および図４に基づいて説明する。
ＩＣパッケージ１７が、図２に示すＩＣチップ７に代えて、図３に示すＩＣチップ７のように２つの回路ブロック１・２がＩＣパターン上で入り組んでいるＩＣチップ７を備えている場合、回路ブロック２を除去してＩＣチップ１０を設計したときに、図３に示すように、ＩＣパッケージ１２のＩＣチップ１０内に、回路の存在しない無駄な領域が生じてしまう（基板面積が余ってしまう）。したがって、ＩＣチップ１０のサイズが大きくなり、コストの増大やＩＣパッケージのサイズの増大を招く。また、この無駄な領域がなくなるようにＩＣチップ１０に修正を加えることも考えられるが、その修正には、大幅なＩＣパターンの変更が必要となる。回路ブロック１は、ＩＣパターンの変更が特性に影響するような動作周波数のＩＣであるので、ＩＣパターンの変更は、単にパターンを移動させるという単純な作業だけではなく、他の調整作業も必要となり、容易に行うことができない。
一方、ＩＣパッケージ１７が、図２に示すＩＣチップ７に代えて、図４に示すＩＣチップ７のように、略長方形（すなわち（１）長方形、あるいは、（２）長方形以外の形であり、かつ、その形を包含しうる最小の長方形の面積を１００％とすると、７０％以上の面積を持つ形）のＩＣチップ７を備えている場合、回路ブロック２を除去してＩＣチップ１０を設計したときに、図４に示すように、ＩＣパッケージ１２のＩＣチップ１０内に、回路の存在しない無駄な領域がほとんど生じない。したがって、コストの増大やＩＣパッケージのサイズの増大を招くことがない。また、ＩＣパターンを変更する場合にも、ほとんど変更が必要ないので、容易に変更が行える。
なお、図４に示すＩＣチップ７は、不要な回路ブロックを除去する際に、除去することによって回路パタンの存在しない部分が元のチップの端から端まで概略長方形となっている。
以上のことから、ＩＣパッケージ１７からＩＣパッケージ１２を設計する方法においては、ＩＣパッケージ１７のＩＣチップ７として、除去される回路ブロック２（第２の回路ブロック）が、略長方形であり、かつ、回路ブロック１（第１の回路ブロック）の配線と交差した配線を持たないものを用いることが好ましい。
本発明は、「高周波回路を含むＩＣパッケージの設計方法においては、ＩＣチップのＩＣパターンを変更すると、その変更によりＩＣパッケージの特性が変わってしまうことがあるため、ＩＣパターンを極力変更しないことが望ましい」ということに着目したものである。本発明の設計方法は、ＩＣパターンの変更に伴いＩＣパッケージの特性が変わってしまう危険（リスク）を回避するために、ＩＣチップのＩＣパターンの変更を不要とするものである。
そして、本発明の設計方法は、既存のＩＣパッケージから新たなＩＣパッケージを設計する方法において、設計変更に伴うＩＣパッケージの特性の変化に対応するためにＩＣチップのＩＣパターンを変更することが不要となるように、ＩＣパッケージの特性の変化を招く設計変更を回避するものである。
したがって、回路ブロックに接続された端子のうち、少なくともその位置変更がＩＣパッケージの特性に実質的に影響を与える高周波端子について配置変更を回避すればよく、ＩＣパッケージの特性に実質的に影響を与えない端子の位置の変更は許容される。端子を流れる電流が直流であれば、端子の位置の変更により、ＩＣパッケージの特性が変化しない。一方、端子を流れる電流が交流であれば、原理的には、必ず、端子の位置の変更によりＩＣパッケージの特性が変化する。しかしながら、その交流の周波数が低ければ、ＩＣパッケージの特性の変化は無視できる（観測できない）。交流の周波数がどの程度低ければＩＣパッケージの特性の変化は無視できるかに関しては、端子の配置変更の大きさ、すなわち全体の実装面積などに依存する。すなわち、端子の配置変更の大きさが大きければ、交流の周波数が比較的低くてもＩＣパッケージの特性の変化が無視できない。しかしながら、一般的には、交流の周波数が２００ＭＨｚ以上であれば、ＩＣパッケージの特性の変化が無視できない。すなわち、交流の周波数が２００ＭＨｚ以上であれば、ＩＣパッケージの特性の変化が無視できる。
以上のように、接地された端子、直流が流れる端子、あるいは２００ＭＨｚ以上の高周波でない交流（すなわち、２００ＭＨｚ未満の交流）が流れる端子は、その位置変更がＩＣパッケージの特性に実質的に影響を与えない。また、接地された端子、あるいは直流が流れる端子は、その位置変更がＩＣパッケージの特性に全く影響を与えない（その位置変更によって集積回路用パッケージの特性の変化が原理的に起こらない）。
実施の形態１および２に係る設計方法は、図７および図８に基づいて説明した設計方法において、パッケージ１１ａのサイズを変更することによって実現できる。しかしながら、単に一般的な方法でパッケージ１１ａを小型化しようとするだけでは、実施の形態１および２に係る設計方法を実現することはできない。
すなわち、パッケージとしては、図１・２・５〜８に示すパッケージのようなＱＦＮ（クワッド・フラット・リードレス・パッケージ；４辺に端子のあるパッケージ）が一般的であり、このＱＦＮは通常正方形である。このため、図７および図８に基づいて説明した設計方法において、パッケージ１１ａを小型化しようとした場合、一般的には、設計の元となるパッケージ１１ａより小型で正方形のパッケージを選択しようとするはずである。しかしながら、そうした場合、不都合が生じる。例えば、パッケージ１１ａを小型化しようとして、パッケージ１１ａとして４ｍｍ角のＱＦＮに代えて３ｍｍ角のＱＦＮを使用したと仮定する。しかしながら、４ｍｍ角のＱＦＮに代えて３ｍｍ角のＱＦＮを使用すると、パッケージ１１ａの縦横両方の寸法が小さくなるので、端子間の距離や端子とＩＣチップとの距離が変化し、必然的に端子１−１〜１−６の配置が変化する。また、ＩＣチップがパッケージ内に収まらなくなる可能性もある。そのため、通常は、そのまま４ｍｍ角のＱＦＮを使用するはずである。
これに対し、本発明の設計方法は、端子１−１〜１−６の配置が変化しないようにパッケージ１１ａのサイズを変更するものである。そのために、本発明の設計方法では、例えば、パッケージ１１ａの縦横の寸法の一方のみを小さくする。例えば、４ｍｍ角のＱＦＮであるパッケージ１１ａに代えて、４ｍｍ×３ｍｍのパッケージ１２ａを使用する。本発明の製造方法では、新たにリードフレームと樹脂モールド用の金型等を用意し、このようなパッケージ１１ａの縦横の寸法の一方のみを小さくしたパッケージ１２ａを製造する。既存の正方形のＱＦＮのラインナップ（市販品や製造装置）を使用するだけでは、本発明の製造方法を実現することはできない。
以上のように、本発明は、内部に複数の回路ブロックを有するＩＣパッケージにおいて、その一部のブロックのみを使用する場合に、元のパッケージと同一の端子配置を維持しつつ、小型のパッケージを提供するものである。本発明は、ＩＣ用パッケージにおいて、ピンコンパチブル性（ピン（端子）数が同じで各ピンの機能が同じこと）を維持したままパッケージの小型化を実現することを目的として、内部に複数の回路ブロックを有するＩＣ用パッケージにおいて、不要な回路ブロックを除去した際に、その回路ブロックに関わるパッケージ部分を削除し、必要な回路ブロックにおいては、元の端子配置を変更しないものである。これにより、複数の回路ブロックを有するＩＣを用いた基板設計とその一部のみのＩＣを用いた基板設計において、使用する部分のパターン変更をすることなく、全体の小型化が可能であり、小型化のための再設計、調整期間が大幅に短縮できる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
例えば、上述した各実施形態では、設計の元となるＩＣパッケージが２つの回路ブロックを備える場合について説明したが、設計の元となるＩＣパッケージは３つ以上の回路ブロックを備えていてもよく、その場合、２つ以上の回路ブロックを備えるＩＣパッケージを設計できる。また、ＩＣパッケージにおけるパッケージの形状、回路ブロックの形状、端子配置などは、上述した各実施形態で示した例に限定されるものではなく、自由に変更可能である。また、上述した各実施形態では、回路ブロックをＩＣチップとしてＩＣパッケージ内にワイヤーボンディングで実装した場合について説明したが、回路ブロックをＩＣパッケージ内に実装する方法は特に限定されるものではない。
本発明は、各種のＩＣパッケージの設計および製造において、ユーザーでの設計および調整期間が大幅に短縮可能な小型のＩＣパッケージを提供するのに有用である。
本発明の実施の一形態に係るＩＣパッケージの設計方法を説明するための図であり、（ａ）は設計の元となるＩＣパッケージの構成を示す平面図、（ｂ）および（ｃ）は設計されたＩＣパッケージの構成を示す平面図である。 本発明の他の実施の形態に係るＩＣパッケージの設計方法を説明するための図であり、（ａ）は設計の元となるＩＣパッケージの構成を示す平面図、（ｂ）および（ｃ）は設計されたＩＣパッケージの構成を示す平面図である。 本発明の他の実施の形態におけるＩＣチップの設計変更の一例を示す図である。 本発明の他の実施の形態におけるＩＣチップの設計変更の他の一例を示す図である。 従来のＩＣパッケージの設計方法の一例を説明するための図であり、（ａ）は設計の元となるＩＣパッケージの構成を示す平面図、（ｂ）および（ｃ）は設計されたＩＣパッケージの構成を示す平面図である。 従来のＩＣパッケージの設計方法の他の一例を説明するための図であり、（ａ）は設計の元となるＩＣパッケージの構成を示す平面図、（ｂ）および（ｃ）は設計されたＩＣパッケージの構成を示す平面図である。 従来のＩＣパッケージの設計方法のさらに他の一例を説明するための図であり、（ａ）は設計の元となるＩＣパッケージの構成を示す平面図、（ｂ）は設計されたＩＣパッケージの構成を示す平面図である。 従来のＩＣパッケージの設計方法のさらに他の一例を説明するための図であり、（ａ）は設計の元となるＩＣパッケージの構成を示す平面図、（ｂ）は設計されたＩＣパッケージの構成を示す平面図である。
符号の説明
１ 回路ブロック
２ 回路ブロック
３ ワイヤー
４ ワイヤー
５ 回路ブロック１に関わる部分
６ 回路ブロック２に関わる部分
７ ＩＣチップ
１０ ＩＣチップ
２０ ＩＣチップ
１１ ＩＣパッケージ
１１ａ パッケージ
１２ ＩＣパッケージ
１２ａ パッケージ
１３ ＩＣパッケージ
１３ａ パッケージ
１７ ＩＣパッケージ
１−１、１−２、１−３、１−４、１−５、１−６
回路ブロック１の動作に必要な端子
２−１、２−２、２−３、２−４、２−５、２−６
回路ブロック２の動作に必要な端子

Claims (7)

  1. ２００ＭＨｚ以上の高周波信号を処理する第１および第２の回路ブロックをパッケージ内部に有すると共に第１および第２の回路ブロックに接続された複数の端子を有し、かつ該複数の端子の少なくとも一部が２００ＭＨｚ以上の高周波信号を伝送するための高周波端子である既存の集積回路パッケージに対し、部分的な変更を加えることにより、新たな集積回路パッケージを設計する方法において、
    前記既存の集積回路パッケージから第２の回路ブロックを除去すると共に、第１の回路ブロックに接続された高周波端子の配置を変更することなく、前記既存の集積回路パッケージを構成するパッケージにおける第２の回路ブロックに関わる部分の少なくとも一部を削除することで、第１および第２の回路ブロックのうちで第１の回路ブロックのみを有する新たな集積回路パッケージを設計することを特徴とする集積回路パッケージの設計方法。
  2. 前記既存の集積回路パッケージが有する第１および第２の回路ブロックは、異なるチップ上に設けられていることを特徴とする請求項１記載の集積回路パッケージの設計方法。
  3. 前記既存の集積回路パッケージが有する第１および第２の回路ブロックは、同一のチップ上に設けられていることを特徴とする請求項１記載の集積回路パッケージの設計方法。
  4. 前記既存の集積回路パッケージにおける第２の回路ブロックは、略長方形であり、かつ、第１の回路ブロックの配線と交差した配線を持たないことを特徴とする請求項３記載の集積回路パッケージの設計方法。
  5. 前記既存の集積回路パッケージとして、前記高周波端子に加えて、接地されているか、あるいは高周波でない交流電圧または直流電圧が流れる他の端子を有する集積回路パッケージを用い、
    前記他の端子の配置を変更することで、新たな集積回路パッケージを設計することを特徴とする請求項１〜４のいずれか１項に記載の集積回路パッケージの設計方法。
  6. 上記新たな集積回路パッケージにおいて、第１の回路ブロックは、第２の回路ブロックと接続されることなく、単独で存在することを特徴とする請求項１〜５のいずれか１項に記載の集積回路パッケージの設計方法。
  7. 請求項１〜６の何れか１項に記載の設計方法を用いて集積回路パッケージを設計し、
    その設計に従って集積回路パッケージを製造することを特徴とする集積回路パッケージの製造方法。
JP2005007782A 2005-01-14 2005-01-14 集積回路パッケージの設計方法および製造方法 Expired - Fee Related JP4408082B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005007782A JP4408082B2 (ja) 2005-01-14 2005-01-14 集積回路パッケージの設計方法および製造方法
US11/329,176 US7458054B2 (en) 2005-01-14 2006-01-11 Method for designing integrated circuit package and method for manufacturing same
TW095101522A TWI288971B (en) 2005-01-14 2006-01-13 Method for designing integrated circuit package and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005007782A JP4408082B2 (ja) 2005-01-14 2005-01-14 集積回路パッケージの設計方法および製造方法

Publications (2)

Publication Number Publication Date
JP2006196756A JP2006196756A (ja) 2006-07-27
JP4408082B2 true JP4408082B2 (ja) 2010-02-03

Family

ID=36685404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005007782A Expired - Fee Related JP4408082B2 (ja) 2005-01-14 2005-01-14 集積回路パッケージの設計方法および製造方法

Country Status (3)

Country Link
US (1) US7458054B2 (ja)
JP (1) JP4408082B2 (ja)
TW (1) TWI288971B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8501539B2 (en) * 2009-11-12 2013-08-06 Freescale Semiconductor, Inc. Semiconductor device package
US8329509B2 (en) 2010-04-01 2012-12-11 Freescale Semiconductor, Inc. Packaging process to create wettable lead flank during board assembly
CN102789994B (zh) 2011-05-18 2016-08-10 飞思卡尔半导体公司 侧面可浸润半导体器件
US8841758B2 (en) 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
CN105895611B (zh) 2014-12-17 2019-07-12 恩智浦美国有限公司 具有可湿性侧面的无引线方形扁平半导体封装
CN112989747B (zh) * 2021-05-13 2021-10-08 网络通信与安全紫金山实验室 射频传输线的布线方法、布线装置及存储介质
CN115410935B (zh) * 2022-08-30 2023-09-26 江苏泰治科技股份有限公司 一种ic芯片封装时避免焊线交叉的布线方法及系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS48353U (ja) * 1971-05-27 1973-01-06
JPH1168031A (ja) * 1997-08-11 1999-03-09 Mitsubishi Electric Corp Ｉｃモジュールおよび半導体部品
KR100351019B1 (ko) 1998-04-23 2002-08-30 마쯔시다덴기산교 가부시키가이샤 전원 공급 회로 및 반도체 칩 설계 방법
TW389912B (en) 1998-09-14 2000-05-11 United Microelectronics Corp Method of power supply design for embedded memory
TW423708U (en) 1999-07-12 2001-02-21 Feiya Technology Corp Design and apparatus of modulizing IDE interface silicon disk machine and optimizing pin position by using quasi IC type package
US6912170B1 (en) 2000-03-14 2005-06-28 Micron Technology, Inc. Method and apparatus for permanent electrical removal of an integrated circuit output after packaging
JP3718131B2 (ja) * 2001-03-16 2005-11-16 松下電器産業株式会社 高周波モジュールおよびその製造方法
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP2003243564A (ja) 2002-02-08 2003-08-29 Samsung Electro Mech Co Ltd プリント回路基板ストリップのメッキのための設計方法及びこれを用いた半導体チップパッケージの製造方法
JP2003249591A (ja) 2002-02-26 2003-09-05 Nec Electronics Corp エリアｉｏ型半導体装置の配線基板の設計方法
JP2004258869A (ja) 2003-02-25 2004-09-16 Denso Corp 実装回路設計方法、実装回路設計システムおよび実装回路設計プログラム
JP4231736B2 (ja) * 2003-05-30 2009-03-04 株式会社ルネサステクノロジ 半導体装置の製造方法
TW200520201A (en) * 2003-10-08 2005-06-16 Kyocera Corp High-frequency module and communication apparatus

Also Published As

Publication number Publication date
TWI288971B (en) 2007-10-21
US20060161873A1 (en) 2006-07-20
JP2006196756A (ja) 2006-07-27
US7458054B2 (en) 2008-11-25
TW200705634A (en) 2007-02-01

Similar Documents

Publication Publication Date Title
US20240048103A1 (en) Symmetrical doherty power amplifier having improved efficiency
JP4976552B2 (ja) 広帯域増幅装置
US20220109406A1 (en) 90-degree lumped and distributed doherty impedance inverter
JPWO2005015636A1 (ja) 半導体装置
WO2010113779A1 (ja) 半導体装置
JP2021511722A (ja) モジュール化電力増幅器デバイス及びアーキテクチャ
US7458054B2 (en) Method for designing integrated circuit package and method for manufacturing same
JP5424790B2 (ja) 高出力増幅器
JP2002335136A (ja) 高周波半導体装置
KR101099767B1 (ko) 질화갈륨 소자를 이용한 캐스코드 전력증폭기 및 그의 제조 방법
US9245866B2 (en) Antenna device and wireless apparatus
KR20120016428A (ko) 크로스토크 저감을 위한 통신 회로
JP2001094009A (ja) 半導体装置
US20160308499A1 (en) Amplifier
US11296662B2 (en) High-frequency power amplifier
JP2006157011A (ja) マイクロリードフレームプラスチックパッケージ用の接続構造
JP2015195274A (ja) 高周波半導体装置
JP4849453B2 (ja) マイクロ波電力増幅器
US20080231367A1 (en) Amplifier
JP2006086329A (ja) 電力増幅器モジュール
CN115765645A (zh) 射频放大器
JP2011044812A (ja) 高周波電力増幅器
JP7031792B1 (ja) ドハティ増幅器
CN114450887A (zh) 多级功率放大器的效率提高
JP2009302748A (ja) 増幅器及び増幅器モジュール

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees