[go: up one dir, main page]

JP7614985B2 - 半導体装置の製造方法およびリードフレーム - Google Patents

半導体装置の製造方法およびリードフレーム Download PDF

Info

Publication number
JP7614985B2
JP7614985B2 JP2021146352A JP2021146352A JP7614985B2 JP 7614985 B2 JP7614985 B2 JP 7614985B2 JP 2021146352 A JP2021146352 A JP 2021146352A JP 2021146352 A JP2021146352 A JP 2021146352A JP 7614985 B2 JP7614985 B2 JP 7614985B2
Authority
JP
Japan
Prior art keywords
lead frame
groove portion
overlapping irradiation
irradiation region
tie bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021146352A
Other languages
English (en)
Other versions
JP2023039266A (ja
Inventor
周邦 花坂
直己 藤原
雄大 高森
圭一 中村
幹司 石橋
早織 礒野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Towa Corp
Original Assignee
Towa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2021146352A priority Critical patent/JP7614985B2/ja
Application filed by Towa Corp filed Critical Towa Corp
Priority to US18/683,264 priority patent/US20240371658A1/en
Priority to CN202280059433.7A priority patent/CN117897811A/zh
Priority to PCT/JP2022/023773 priority patent/WO2023037682A1/ja
Priority to KR1020247006772A priority patent/KR20240036686A/ko
Priority to EP22867012.1A priority patent/EP4401132A1/en
Priority to TW111128818A priority patent/TWI802479B/zh
Publication of JP2023039266A publication Critical patent/JP2023039266A/ja
Application granted granted Critical
Publication of JP7614985B2 publication Critical patent/JP7614985B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body
    • H01L2924/401—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本明細書は、半導体装置の製造方法およびリードフレームに関する。
下記特許文献１に開示されているように、ＱＦＮ（Quad Flat Non-leaded Package）タイプといった、いわゆるノンリードタイプの半導体装置が知られている。特許文献１に開示された半導体装置においては、リードフレームのリード部において、チップ搭載面側とは反対側の部分に、凹状部が形成されている。特許文献１（段落［００６３］）は、凹状部にレーザ光を照射することによって、凹状部に充填された封止樹脂を除去できると述べている。
特開２０１１－０７７２７８号公報
リードフレームに、第１方向に沿って延びる第１溝部と、第１方向に交差する（たとえば直交する）第２方向に沿って延びる第２溝部とが、互いに交差して設けられているとする。さらに、第１溝部内の樹脂材を除去するために、第１溝部に沿って第１方向にレーザ光を走査し、第２溝部内の樹脂材を除去するために、第２溝部に沿って第２方向にレーザ光を走査したとする。
第１溝部内の樹脂材および第２溝部内の樹脂材を除去する際に、レーザ光の照射動作に特段の制御を行なわない場合、第１溝部と第２溝部とが互いに交差している部分にはレーザ光が重複して照射されることになる。第１溝部と第２溝部とが互いに交差している部分の位置が、最終製品としての半導体装置の角部に対応している場合には、レーザ光の重複照射の影響を受けて、角部が所望の状態に形成されにくくなったり、角部が破損しやすくなったりする可能性がある。
本明細書は、リードフレームの第１溝部と第２溝部とが互いに交差している部分にレーザ光が重複して照射される場合であっても、最終製品としての半導体装置の角部の品質の低下に繋がることを抑制可能な半導体装置の製造方法およびリードフレームを開示することを目的とする。
本開示に基づく半導体装置の製造方法は、半導体チップが搭載される表面と、前記表面の反対側の裏面とを有し、第１方向に沿って延びる第１溝部と、前記第１方向に交差する第２方向に沿って延びる第２溝部とが、互いに交差して前記裏面に形成された、リードフレームを準備する準備工程と、前記リードフレームと前記リードフレームに搭載された複数の半導体チップとを樹脂材によって封止することで樹脂成形品を形成する成形工程と、前記第１溝部上で前記第１方向に沿ってレーザ光を走査することにより、前記第１溝部内の前記樹脂材を除去する第１走査工程と、前記第２溝部上で前記第２方向に沿ってレーザ光を走査することにより、前記第２溝部内の前記樹脂材を除去する第２走査工程と、前記第１溝部および前記第２溝部の各々に沿って前記樹脂成形品を切断することにより、個片化された複数の単位樹脂成形品を形成する切断工程と、を含み、前記リードフレームの前記裏面に対して垂直な方向から前記裏面を視た場合、前記リードフレームの前記裏面は、前記第１走査工程の際に走査されるレーザ光と前記第２走査工程の際に走査されるレーザ光との両方が照射される、重複照射領域を有し、前記切断工程によって形成された複数のうちの少なくとも１つの前記単位樹脂成形品は、前記リードフレームの前記重複照射領域に重なるように位置する角部を有し、前記リードフレームの前記重複照射領域は、前記裏面側からレーザ光が照射された際に、前記リードフレームの前記表面の側に位置する前記樹脂材のうち、前記角部に対応する位置にある前記樹脂材の部分にレーザ光が到達することを抑制している。
本開示に基づくリードフレームは、半導体チップが搭載される表面と、前記表面の反対側の裏面とを有し、第１方向に沿って延びる第１溝部と、前記第１方向に交差する第２方向に沿って延びる第２溝部とが、互いに交差して前記裏面に形成されており、前記リードフレームは、前記リードフレームに搭載された複数の半導体チップとともに樹脂材によって封止されることで樹脂成形品を構成し、前記第１溝部上で前記第１方向に沿ってレーザ光を走査することで前記第１溝部内の前記樹脂材が除去され、前記第２溝部上で前記第２方向に沿ってレーザ光を走査することで前記第２溝部内の前記樹脂材が除去され、前記第１溝部および前記第２溝部の各々に沿って前記樹脂成形品を切断することにより、個片化された複数の単位樹脂成形品が形成され、前記リードフレームの前記裏面に対して垂直な方向から前記裏面を視た場合、前記裏面は、前記第１溝部上で前記第１方向に沿ってレーザ光を走査することで前記第１溝部内の前記樹脂材を除去する時と、前記第２溝部上で前記第２方向に沿ってレーザ光を走査することで前記第２溝部内の前記樹脂材を除去する時との両方でレーザ光が照射される、重複照射領域を有し、前記単位樹脂成形品は、前記リードフレームの前記重複照射領域に重なるように位置する角部を有し、前記リードフレームの前記重複照射領域は、前記裏面側からレーザ光が照射された際に、前記リードフレームの前記表面の側に位置する前記樹脂材のうち、前記角部に対応する位置にある前記樹脂材の部分にレーザ光が到達することを抑制する。
上記構成によれば、リードフレームの第１溝部と第２溝部とが互いに交差している部分にレーザ光が重複して照射される場合であっても、最終製品としての半導体装置の角部の品質の低下に繋がることを抑制可能な半導体装置の製造方法およびリードフレームを得ることが可能になる。
実施の形態におけるリードフレーム１の裏面１ｂ側から見た構成を示す平面図である。 図１中のＩＩ線に囲まれた領域を拡大して示す平面図である。 実施の形態におけるリードフレーム１の裏面１ｂ側から見た構成を示す斜視図である。 実施の形態におけるリードフレーム１の裏面１ｂ側から見た構成を示す平面図であり、レーザ光の走査領域Ｒ１，Ｒ２と、分割ラインＤＣ１，ＤＣ２とを表している。 実施の形態における半導体装置の製造方法に関し、準備工程において準備されるリードフレーム１と複数の半導体チップ６とをリードフレーム１の表面１ａ側から視た様子を示す平面図である。 図５中のＶＩ－ＶＩ線に沿った矢視断面図であり、リードフレーム１のダイパッド２上に半導体チップ６がボンディングされた状態を示している。 実施の形態における半導体装置の製造方法に関し、成形工程が行なわれた状態を示す断面図である。 実施の形態における半導体装置の製造方法に関し、レーザ光を走査する工程（第１走査工程）を行なう前に保護フィルムが除去された状態を示す断面図である。 実施の形態における半導体装置の製造方法に関し、第１走査工程を行なっている様子を示す断面図である。 実施の形態における半導体装置の製造方法に関し、第１走査工程および第２走査工程が行われる様子を説明するための斜視図である。 実施の形態における半導体装置の製造方法に関し、メッキ工程が行なわれた後の様子を示す断面図である。 実施の形態における半導体装置の製造方法に関し、切断工程を行なっている様子を示す断面図である。 実施の形態の製造方法によって得られた半導体装置（半導体装置１２）を示す斜視図である。 実施の形態の製造方法によって得られた半導体装置が実装されている様子を示す断面図である。 比較例におけるリードフレーム１ｚの裏面１ｂ側から見た構成を示す平面図であり、レーザ光の走査領域Ｒ１，Ｒ２と、分割ラインＤＣ１，ＤＣ２とを表している。 実施の形態の変形例におけるリードフレーム１ｍの裏面１ｂ側から見た構成を示す平面図である。
実施の形態について、以下、図面を参照しながら説明する。以下の説明において同一の部品および相当部品には同一の参照番号を付し、重複する説明は繰り返さない場合がある。以下、実施の形態におけるリードフレーム１の構成についてまず説明し、その後、実施の形態における半導体装置の製造方法について説明する。
［リードフレーム１］
図１は、リードフレーム１の裏面１ｂ側から見た構成を示す平面図であり、図２は、図１中のＩＩ線に囲まれた領域を拡大して示す平面図である。図３は、リードフレーム１の裏面１ｂ側から見た構成を示す斜視図である。
図１，図２は、リードフレーム１の断面構成を表しているものではないが、図示上の便宜のため、リードフレーム１を構成している部分に、斜め方向に延びるハッチング線を付与している。ここでは２種類のハッチング線を使用しており、その違いについては後述する。図１～図３には、第１方向Ａ１と、第１方向Ａ１に交差する（ここでは一例として直交する）第２方向Ａ２と、これら両方向に交差する（ここでは一例として直交する）厚み方向Ｈとを図示しており、以下の説明ではこれらの方向を適宜参照する。
図１～図３に示すように、リードフレーム１は、第１方向Ａ１および第２方向Ａ２の双方に沿って延びる、略板状の形状を有する。リードフレーム１は、半導体チップ６（図５，図６）が搭載される側に位置する表面１ａと、表面１ａの反対側に位置する裏面１ｂとを有し、銅などの金属から構成される。リードフレーム１は、複数のダイパッド２、複数のリード部３、複数のタイバー部４ａ（第１タイバー部）、および複数のタイバー部４ｂ（第２タイバー部）を含む。
（ダイパッド２、リード部３、タイバー部４ａ，４ｂ）
複数のダイパッド２は、第１方向Ａ１および第２方向Ａ２の双方に間隔を空けて配列されている。ダイパッド２は、ダイパッド２の表面１ａ上に半導体チップ６が搭載される部位である（図６参照）。図１に示すように、複数のダイパッド２の各々の周囲（四方）に、複数のリード部３が矩形状に並んで配置されている。複数のリード部３の各々は、厚肉部３ａと薄肉部３ｂとを有する（図２，図３）。
複数のダイパッド２の各々のダイパッド２を取り囲むように、複数のタイバー部４ａ，４ｂが格子状に配置されている。タイバー部４ａは、第１方向Ａ１に対して平行に延在し、タイバー部４ｂは、第２方向Ａ２に対して平行に延在している。第１方向Ａ１に沿って並んでいる複数のリード部３においては、各々の厚肉部３ａが薄肉部３ｂを介してタイバー部４ａに連結している。第２方向Ａ２に沿って並んでいる複数のリード部３においては、各々の厚肉部３ａが薄肉部３ｂを介してタイバー部４ｂに連結している。
厚み方向Ｈにおいて、ダイパッド２および厚肉部３ａは、薄肉部３ｂよりも厚い。ダイパッド２および厚肉部３ａには、図１，図２の紙面右上側から左下側に向かって延びるハッチング線を付与している。薄肉部３ｂには、図１，図２の紙面左上側から右下側に向かって延びるハッチング線を付与している。ここでは、リード部３の薄肉部３ｂおよびタイバー部４ａ，４ｂは、同一の厚みを有しており、リード部３の薄肉部３ｂおよびタイバー部４ａ，４ｂに、図１，図２の紙面左上側から右下側に向かって延びるハッチング線を付与している。
（第１溝部５ａ、第２溝部５ｂ）
図２を参照して、ここで、リードフレーム１の裏面１ｂに対して直交する方向（厚み方向Ｈに相当）の位置を「高さ位置」と定義したとする。タイバー部４ａ，４ｂの裏面１ｂの高さ位置と、リード部３の薄肉部３ｂの裏面１ｂの高さ位置とは、同じである。一方、タイバー部４ａ，４ｂの裏面１ｂの高さ位置およびリード部３の薄肉部３ｂの裏面１ｂの高さ位置よりも、リード部３の厚肉部３ａの裏面１ｂの高さ位置は、高い。
つまり、タイバー部４ａ，４ｂの裏面１ｂおよびリード部３の薄肉部３ｂの裏面１ｂは、リード部３の厚肉部３ａの裏面１ｂに対して凹んだ形状を呈しており、この構造により、リードフレーム１においては、タイバー部４ａの裏面１ｂ側に、第１方向Ａ１に沿って延びる第１溝部５ａが形成されており、タイバー部４ｂの裏面１ｂ側に、第２方向Ａ２に沿って延びる第２溝部５ｂが形成されている。第１溝部５ａと第２溝部５ｂとは互いに交差しており、第１溝部５ａと第２溝部５ｂとは、リードフレーム１における半導体チップ６が搭載される側とは反対側の面、すなわち裏面１ｂに形成されている。
第１溝部５ａおよび第２溝部５ｂは、リードフレーム１を厚み方向Ｈ方向に貫通するものではなく、例えば、リードフレーム１の厚みの半分の溝深さを有し、リードフレーム１をエッチング（ウェットエッチング）することにより形成可能である。第１溝部５ａおよび第２溝部５ｂは溝幅Ｗ１（図２）を有する。溝幅Ｗ１は例えば０．４０ｍｍ～０．５０ｍｍである。第１溝部５ａの溝幅Ｗ１と第２溝部５ｂの溝幅Ｗ１とは同一であっても相互に異なっていてもよい。溝幅Ｗ１及び溝深さは、後工程で変形等の不具合が生じない程度の強度を確保すること、後工程で良好な外観検査が行えること、完成品である半導体装置の良好な実装強度などを考慮して、設定すればよい。
（走査領域Ｒ１、走査領域Ｒ２、重複照射領域１ｃ）
図４は、リードフレーム１の裏面１ｂ側から見た構成を示す平面図であり、レーザ光の走査領域Ｒ１，Ｒ２と、分割ラインＤＣ１，ＤＣ２とを表している。図２および図４に示すように、リードフレーム１は、重複照射領域１ｃを有している。
詳細は後述するが、実施の形態の半導体装置の製造方法においては、成形工程、第１走査工程および第２走査工程が実施される。成形工程においては、リードフレーム１とリードフレーム１に搭載された複数の半導体チップ６とを樹脂材９（図６，図７参照）により封止することで、樹脂成形品１１を形成する。
第１走査工程においては（図４，図９，図１０参照）、樹脂成形品１１の第１溝部５ａ上で第１方向Ａ１に沿ってレーザ光Ｌ２（図１０）を走査することにより、第１溝部５ａ内の樹脂材９を除去する。リードフレーム１の裏面１ｂのうち、第１走査工程においてレーザ光Ｌ２が照射される領域を走査領域Ｒ１（図４）とした場合、走査領域Ｒ１は、図４に示すように第１方向Ａ１に沿って帯状に延在する。図示上の便宜のため、図４においては走査領域Ｒ１を、図４の紙面右上側から左下側に向かって延びるハッチング線を付与して表現している。走査領域Ｒ１は、第１溝部５ａの溝幅Ｗ１（図２）に対応する幅Ｗ５を有している。
第２走査工程においても同様に（図４，図１０参照）、樹脂成形品１１の第２溝部５ｂ上で第２方向Ａ２に沿ってレーザ光Ｌ３（図１０）を走査することにより、第２溝部５ｂ内の樹脂材９を除去する。リードフレーム１の裏面１ｂのうち、第２走査工程においてレーザ光Ｌ３が照射される領域を走査領域Ｒ２（図４）とした場合、走査領域Ｒ２は、図４に示すように第２方向Ａ２に沿って帯状に延在する。図示上の便宜のため、図４においては走査領域Ｒ２を、図４の紙面左上側から右下側に向かって延びるハッチング線を付与して表現している。走査領域Ｒ２は、第２溝部５ｂの溝幅Ｗ１（図２）に対応する幅Ｗ５を有している。
重複照射領域１ｃとは次のように定義される領域である。すなわち、リードフレーム１の裏面１ｂに対して垂直な方向から裏面１ｂを視た場合に、リードフレーム１の裏面１ｂのうち、第１走査工程の際に走査されるレーザ光Ｌ２（図１０）と第２走査工程の際に走査されるレーザ光Ｌ３（図１０）との両方が照射される領域が、重複照射領域１ｃである。換言すると、リードフレーム１のうちの走査領域Ｒ１，Ｒ２が重なっている領域が、重複照射領域１ｃである。ここでは、重複照射領域１ｃ（図２，図４参照）は、タイバー部４ａとタイバー部４ｂとが相互に交差する位置に設けられている。
図２に示すように、ここでは、重複照射領域１ｃは四角形の形状を有している。重複照射領域１ｃの第２方向Ａ２における幅Ｅ２は、タイバー部４ａのうちの重複照射領域１ｃに接続している部分Ｐ１（図２，図３）の第２方向Ａ２における幅ｄ１（図２）よりも大きい。同様に、重複照射領域１ｃの第１方向Ａ１における幅Ｅ１は、タイバー部４ｂのうちの重複照射領域１ｃに接続している部分Ｐ２（図２，図３）の第１方向Ａ１における幅ｄ２（図２）よりも大きい。さらに、この幅Ｅ１あるいは幅Ｅ２を、第１溝部５ａおよび第２溝部５ｂの溝幅Ｗ１（図２）と比較して同等又は大きくすれば、重複照射領域１ｃは、角部１２ｔに対する遮光マスクとしてより確実に機能することができる。
（分割ラインＤＣ１，ＤＣ２、角部１２ｔ）
詳細は後述するが、実施の形態の半導体装置の製造方法においてはさらに、切断工程が（図１２参照）実施される。樹脂成形品１１が、第１溝部５ａおよび第２溝部５ｂの各々に沿って切断されることにより、個片化された単位樹脂成形品（半導体装置１２）が形成される。
図４では、樹脂成形品１１が第１溝部５ａに沿って切断される際に、リードフレーム１のうちの切断される（除去される）領域を、分割ラインＤＣ１を用いて表現している。樹脂成形品１１が第２溝部５ｂに沿って切断される際に、リードフレーム１のうちの切断される（除去される）領域を、分割ラインＤＣ２を用いて表現している。分割ラインＤＣ１，ＤＣ２はいずれもリードフレーム１内で帯状に延在している。
切断工程では、たとえば幅Ｗ２（図１２）を有するブレード１３を用いてリードフレーム１および樹脂材９の全厚さ部分が切断される。ブレード１３の幅Ｗ２（分割ラインＤＣ１，ＤＣ２の幅と略同じ）は、第１溝部５ａおよび第２溝部５ｂの溝幅Ｗ１（図２）よりも小さい値である。樹脂成形品１１を切断することによって個片化された単位樹脂成形品（半導体装置１２）が得られる。各々の単位樹脂成形品は、分割ラインＤＣ１，ＤＣ２が交差する箇所に、角部１２ｔ（図４，図１３参照）を有している。角部１２ｔは、単位樹脂成形品（半導体装置１２）において、相互に接する側面同士の間に形成される。
図４を参照して、本実施の形態のリードフレーム１においては、リードフレーム１の裏面１ｂに対して垂直な方向から裏面１ｂを視た場合に、重複照射領域１ｃが角部１２ｔ（角部１２ｔとなるべき部分）に重なるように設けられている。リードフレーム１の重複照射領域１ｃは、裏面１ｂ側からレーザ光Ｌ２，Ｌ３（図１０）が照射された際に、リードフレーム１の表面１ａの側に位置する樹脂材９のうち、角部１２ｔに対応する位置にある樹脂材９の部分にレーザ光Ｌ２，Ｌ３が到達することを抑制する（詳細は後述する）。
［半導体装置の製造方法］
実施の形態における半導体装置の製造方法は、準備工程、成形工程、第１走査工程、第２走査工程、メッキ工程、および切断工程を含む。
（準備工程）
図５は、準備工程において準備されるリードフレーム１と複数の半導体チップ６とをリードフレーム１の表面１ａ側から視た様子を示す平面図である。図６は、図５中のＶＩ－ＶＩ線に沿った矢視断面図であり、リードフレーム１のダイパッド２上に半導体チップ６がボンディングされた状態を示している。図５，図６に示すように、各半導体チップ６に設けられた複数の電極はボンディングワイヤ７を介してリード部３（厚肉部３ａ）に電気的に接続される。なお便宜上、図５にはボンディングワイヤ７を図示していない。
（成形工程）
図７は、成形工程が行なわれた状態を示す断面図である。成形工程においては、半導体チップ６がボンディングされた状態で、リードフレーム１及び半導体チップ６を樹脂材９により封止する。これにより樹脂成形品１１が得られる。図６および図７に示すように、成形工程の前に、リードフレーム１の第１溝部５ａおよび第２溝部５ｂの側に、保護フィルム８（例えばポリイミド樹脂テープ）を貼り付けて、保護フィルム８を貼り付けた上で樹脂封止を行なうとよい。
半導体装置の製造方法は、成形工程と次述する各走査工程との間に、樹脂成形品１１におけるリードフレーム１の第１溝部５ａおよび第２溝部５ｂとは反対側の表面９ａ（図７）に、レーザ光Ｌ１を照射することによるレーザマーキングを行なう工程をさらに含んでいてもよい。パルスレーザを用いて、走査光学系により走査することにより、型番やシリアルＮｏなどの任意の情報を印字可能である。
図８に示すように、次述する各走査工程を行なう前に保護フィルム８がリードフレーム１から剥がされる。保護フィルム８の除去により、リードフレーム１の第１溝部５ａおよび第２溝部５ｂ内に形成されている樹脂材９（９ｃ）が露出する。なお、保護フィルム８は、図７を参照しながら説明したレーザマーキングを行なう工程の前に、リードフレーム１から剥がしてもよい。
（第１走査工程、第２走査工程）
図９，図１０に示すように、第１走査工程においては、第１溝部５ａ内の樹脂材９（９ｃ）にレーザ光Ｌ２を照射して第１溝部５ａ内の樹脂材９（９ｃ）を除去する。レーザ光Ｌ２としては、パルスレーザとして、レーザ光発振装置にＹＡＧレーザやＹＶＯ４レーザ又はこれらから発せられたレーザ光を第２高調波発生（ＳＨＧ：Second Harmonic Generation）材料により波長変換するグリーンレーザを利用可能である。また、走査光学系により走査することにより、レーザ光Ｌ２の照射領域を変化させることができる。
樹脂材９（９ｃ）の材質や樹脂材９（９ｂ）のサイズ（第１溝部５ａの溝幅Ｗ１等）に応じて、樹脂材９（９ｂ）を効率よく除去できるように、レーザ光Ｌ２の波長、出力、レーザ径、照射時間などが最適化される。レーザ光Ｌ２の発振装置としては、レーザマーキング（図７）にて用いたものと同じものを利用してもよい。図１０に示すように、同様に、第２走査工程においては、第２溝部５ｂ内の樹脂材９にレーザ光Ｌ３を照射して第２溝部５ｂ内の樹脂材９を除去する。
この際、本実施の形態のリードフレーム１においては、重複照射領域１ｃ（より具体的には、重複照射領域１ｃの四つ角部分）が、最終製品としての半導体装置１２の角部１２ｔ（角部１２ｔとなるべき部分）に重なるように設けられている。重複照射領域１ｃは、４つの角部１２ｔに対して遮光マスクとして機能する。リードフレーム１の重複照射領域１ｃは、裏面１ｂ側からレーザ光Ｌ２，Ｌ３（図１０）が照射された際に、リードフレーム１の表面１ａの側に位置する樹脂材９のうち、角部１２ｔに対応する位置にある樹脂材９の部分にレーザ光Ｌ２，Ｌ３が到達することを抑制する。
（メッキ工程）
図１１に示すように、第１溝部５ａ（および図１１に不図示の第２溝部５ｂ）内の樹脂材を除去した後に、リードフレーム１にメッキ処理を行なう。リードフレーム１のダイパッド２、リードフレーム１のタイバー部４ａ（およびタイバー部４ｂ）の表面、ならびに、第１溝部５ａ（および第２溝部５ｂ）の表面に、メッキ層１０が形成される。ここで、メッキ層１０の材料としては、実装に用いられるはんだ材料に応じて、はんだ濡れ性が良好な材料を選定することができる。例えば、Ｓｎ（錫）系のはんだを用いる場合には、錫（Ｓｎ）、錫－銅合金（Ｓｎ－Ｃｕ）、錫－銀合金（Ｓｎ－Ａｇ）、錫－ビスマス（Ｓｎ－Ｂｉ）などを用いることができ、リードフレーム１側の下地にＮｉを用いた積層体のメッキ層１０とすることもできる。
メッキ工程においては、リードフレーム１に所定の洗浄処理を行なってからメッキ処理を行なうとよい。メッキ工程の前処理のリードフレーム１の表面処理として、洗浄処理に加え、酸化膜の除去、表面活性化などのための処理を行なってもよい。第１溝部５ａおよび第２溝部５ｂ内の樹脂材９はレーザ光の照射を受けて改質（例えば炭化）していることがあり、多少の樹脂材９が残存した場合であっても、改質した樹脂材９はメッキ処理を行なう前の洗浄処理等の表面処理によって第１溝部５ａおよび第２溝部５ｂ内から除去できる。
図７を参照しながら説明したレーザマーキングを行なう工程は、成形工程と走査工程との間に行なうことに代えてまたは加えて、上述の各走査工程と当該メッキ工程との間に行なってもよい。
（切断工程）
図１２（および図４）に示すように、メッキ処理が行なわれたリードフレーム１を第１溝部５ａおよび第２溝部５ｂに沿って切断する。この切断工程では、幅Ｗ２（図１２）を有するブレード１３を用いてリードフレーム１および樹脂材９の全厚さ部分を切断する。
切断工程の実施により、複数の単位樹脂成形品としての半導体装置１２が得られる。図１３に示すように、半導体装置１２は、平面視した場合に製品の外方に向けて電気的接続用のリードが突出していないＱＦＮタイプのノンリード型の製品である。なお、図１３では、半導体装置１２の角部に、重複照射領域１ｃの一部が残留している様子を示しているが、この重複照射領域１ｃの一部は除去されても良い。
図１４に示すように、半導体装置１２においては、各リード部３の側部（片部）に段差が形成されており、リード部３の側面３ｔにおいてはメッキ層１０が形成されておらず元の金属が露出している。半導体装置１２は例えば、樹脂材９の側を上にしてリード部３の側を下にして、プリント基板に実装される。プリント基板には、リード部３に対応する位置にランド１４が形成されており、はんだ１５を介してリード部３とランド１４とが接続される。
（作用及び効果）
本実施の形態のリードフレーム１によれば、重複照射領域１ｃが、最終製品としての半導体装置１２の角部１２ｔ（角部１２ｔとなるべき部分）に重なるように設けられている。リードフレーム１の重複照射領域１ｃは、裏面１ｂ側からレーザ光Ｌ２，Ｌ３（図１０）が照射された際に、リードフレーム１の表面１ａの側に位置する樹脂材９のうち、角部１２ｔに対応する位置にある樹脂材９の部分にレーザ光Ｌ２，Ｌ３が到達することを抑制する。
したがって本実施の形態のリードフレーム１を採用することによって、リードフレーム１の第１溝部５ａと第２溝部５ｂとが互いに交差している部分にレーザ光が重複して照射される場合であっても、最終製品としての半導体装置１２の角部１２ｔの品質の低下に繋がることを抑制可能となる。
また、本実施の形態のリードフレーム１においては、重複照射領域１ｃが、ダイパッド２および厚肉部３ａよりも薄く形成されている。仮に、重複照射領域１ｃがダイパッド２と同じ厚みであった場合、たとえば切断工程において重複照射領域１ｃの幅よりも薄いブレード１３で切断を行うため、個片化により得られた半導体装置１２の角部１２ｔに、重複照射領域１ｃの一部が上下方向に長く延びた突起状（柱状）に残留することとなる。これに対して、重複照射領域１ｃがダイパッド２および厚肉部３ａよりも薄く形成されていることによって、重複照射領域１ｃの一部が上下方向に長く延びた突起状（柱状）に残留することを抑制することが可能になる。
［比較例］
図１５は、比較例におけるリードフレーム１ｚの裏面１ｂ側から見た構成を示す平面図であり、レーザ光の走査領域Ｒ１，Ｒ２と、分割ラインＤＣ１，ＤＣ２とを表している。比較例のリードフレーム１ｚにおいても、重複照射領域１ｃが設けられている。しかしながら、リードフレーム１ｚの重複照射領域１ｃは、「十」の字形上（若しくは「Ｘ」の字形状）を有しており、かつ、最終製品としての半導体装置１２の角部１２ｔ（角部１２ｔとなるべき部分）に重なるように設けられてはいない。
リードフレーム１ｚの重複照射領域１ｃは、裏面１ｂ側からレーザ光Ｌ２，Ｌ３（図１０参照）が照射された際に、リードフレーム１ｚの表面１ａの側に位置する樹脂材９のうち、角部１２ｔに対応する位置にある樹脂材９の部分に、レーザ光Ｌ２，Ｌ３が到達することを抑制することができない。この構成では、レーザ光の重複照射の影響を受けて、角部１２ｔが所望の状態に形成されにくくなったり、角部が破損しやすくなったりする可能性がある。
［変形例］
図１６は、実施の形態の変形例におけるリードフレーム１ｍの裏面１ｂ側から見た構成を示す平面図である。リードフレーム１ｍにおいては、重複照射領域１ｃが、全体として環形状を呈するように配置されており、当該環形状の内側には前記リードフレーム１が設けられていない。すなわち、重複照射領域１ｃは、空洞部分１ｈを取り囲むように、環形状を呈して中空状に形成されている。なお、リードフレーム１ｍの重複照射領域１ｃも、最終製品としての半導体装置１２の角部１２ｔ（角部１２ｔとなるべき部分）に重なるように設けられているという点は、本変形例と上述の実施の形態とで共通する。
空洞部分１ｈは、レーザ光の走査領域Ｒ１，Ｒ２（図４参照）に含まれており、レーザ光が重複して照射される。しかしながら、空洞部分１ｈは、ブレード１３のフルカット処理によって除去される領域、すなわち最終製品としての半導体装置１２に含まれない部分であるため、空洞部分１ｈへの重複照射による影響を受けない。ブレード１３のフルカット処理の際、空洞部分１ｈにおいてリードフレーム１が存在していないためブレード１３への負荷を低減することが可能となる。
以上、実施の形態について説明したが、上記の開示内容はすべての点で例示であって制限的なものではない。本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１，１ｍ，１ｚ リードフレーム、１ａ，９ａ 表面、１ｂ 裏面、１ｃ 重複照射領域、１ｈ 空洞部分、２ ダイパッド、３ リード部、３ａ 厚肉部、３ｂ 薄肉部、３ｔ 側面、４ａ タイバー部（第１タイバー部）、４ｂ タイバー部（第２タイバー部）、５ａ 第１溝部、５ｂ 第２溝部、６ 半導体チップ、７ ボンディングワイヤ、８ 保護フィルム、９ 樹脂材、１０ メッキ層、１１ 樹脂成形品、１２ 半導体装置、１２ｔ 角部、１３ ブレード、１４ ランド、１５ はんだ、Ａ１ 第１方向、Ａ２ 第２方向、ＤＣ１，ＤＣ２ 分割ライン、Ｅ１，Ｅ２，Ｗ２，Ｗ５，ｄ１，ｄ２ 幅、Ｈ 厚み方向、Ｌ１，Ｌ２，Ｌ３ レーザ光、Ｐ１，Ｐ２ 部分、Ｒ１，Ｒ２ 走査領域、Ｗ１ 溝幅。

Claims (6)

  1. 半導体チップが搭載される表面と、前記表面の反対側の裏面とを有し、第１方向に沿って延びる第１溝部と、前記第１方向に交差する第２方向に沿って延びる第２溝部とが、互いに交差して前記裏面に形成された、リードフレームを準備する準備工程と、
    前記リードフレームと前記リードフレームに搭載された複数の半導体チップとを樹脂材によって封止することで樹脂成形品を形成する成形工程と、
    前記第１溝部上で前記第１方向に沿ってレーザ光を走査することにより、前記第１溝部内の前記樹脂材を除去する第１走査工程と、
    前記第２溝部上で前記第２方向に沿ってレーザ光を走査することにより、前記第２溝部内の前記樹脂材を除去する第２走査工程と、
    前記第１溝部および前記第２溝部の各々に沿って前記樹脂成形品を切断することにより、個片化された複数の単位樹脂成形品を形成する切断工程と、を含み、
    前記リードフレームの前記裏面に対して垂直な方向から前記裏面を視た場合、
    前記リードフレームの前記裏面は、前記第１走査工程の際に走査されるレーザ光と前記第２走査工程の際に走査されるレーザ光との両方が照射される、重複照射領域を有し、
    前記切断工程によって形成された複数のうちの少なくとも１つの前記単位樹脂成形品は、前記リードフレームの前記重複照射領域に重なるように位置する角部を有し、
    前記リードフレームの前記重複照射領域は、前記裏面側からレーザ光が照射された際に、前記リードフレームの前記表面の側に位置する前記樹脂材のうち、前記角部に対応する位置にある前記樹脂材の部分にレーザ光が到達することを抑制している、
    半導体装置の製造方法。
  2. 前記リードフレームの前記裏面に対して垂直な方向から前記裏面を視た場合、前記準備工程で準備される前記リードフレームは、
    前記第１方向に沿って延在し、前記裏面側に前記第１溝部が形成される第１タイバー部と、
    前記第２方向に沿って延在し、前記裏面側に前記第２溝部が形成される第２タイバー部と、を有し、
    前記重複照射領域は、前記第１タイバー部と前記第２タイバー部とが互いに交差している位置に設けられており、
    前記重複照射領域の前記第２方向における幅は、前記第１タイバー部のうちの前記重複照射領域に接続している部分の前記第２方向における幅よりも大きく、
    前記重複照射領域の前記第１方向における幅は、前記第２タイバー部のうちの前記重複照射領域に接続している部分の前記第１方向における幅よりも大きい、
    請求項１に記載の半導体装置の製造方法。
  3. 前記重複照射領域が、全体として環形状を呈するように配置されており、当該環形状の内側には前記リードフレームが設けられていない、
    請求項２に記載の半導体装置の製造方法。
  4. リードフレームであって、
    半導体チップが搭載される表面と、前記表面の反対側の裏面とを有し、第１方向に沿って延びる第１溝部と、前記第１方向に交差する第２方向に沿って延びる第２溝部とが、互いに交差して前記裏面に形成されており、
    前記リードフレームは、前記リードフレームに搭載された複数の半導体チップとともに樹脂材によって封止されることで樹脂成形品を構成し、
    前記第１溝部上で前記第１方向に沿ってレーザ光を走査することで前記第１溝部内の前記樹脂材が除去され、前記第２溝部上で前記第２方向に沿ってレーザ光を走査することで前記第２溝部内の前記樹脂材が除去され、前記第１溝部および前記第２溝部の各々に沿って前記樹脂成形品を切断することにより、個片化された複数の単位樹脂成形品が形成され、
    前記リードフレームの前記裏面に対して垂直な方向から前記裏面を視た場合、
    前記裏面は、前記第１溝部上で前記第１方向に沿ってレーザ光を走査することで前記第１溝部内の前記樹脂材を除去する時と、前記第２溝部上で前記第２方向に沿ってレーザ光を走査することで前記第２溝部内の前記樹脂材を除去する時との両方でレーザ光が照射される、重複照射領域を有し、
    前記単位樹脂成形品は、前記リードフレームの前記重複照射領域に重なるように位置する角部を有し、
    前記リードフレームの前記重複照射領域は、前記裏面側からレーザ光が照射された際に、前記リードフレームの前記表面の側に位置する前記樹脂材のうち、前記角部に対応する位置にある前記樹脂材の部分にレーザ光が到達することを抑制する、
    リードフレーム。
  5. 前記リードフレームの前記裏面に対して垂直な方向から前記裏面を視た場合、
    前記リードフレームは、
    前記第１方向に沿って延在し、前記裏面側に前記第１溝部が形成される第１タイバー部と、
    前記第２方向に沿って延在し、前記裏面側に前記第２溝部が形成される第２タイバー部と、を有し、
    前記重複照射領域は、前記第１タイバー部と前記第２タイバー部とが互いに交差している位置に設けられており、
    前記重複照射領域の前記第２方向における幅は、前記第１タイバー部のうちの前記重複照射領域に接続している部分の前記第２方向における幅よりも大きく、
    前記重複照射領域の前記第１方向における幅は、前記第２タイバー部のうちの前記重複照射領域に接続している部分の前記第１方向における幅よりも大きい、
    請求項４に記載のリードフレーム。
  6. 前記重複照射領域が、全体として環形状を呈するように配置されており、当該環形状の内側には前記リードフレームが設けられていない、
    請求項５に記載のリードフレーム。
JP2021146352A 2021-09-08 2021-09-08 半導体装置の製造方法およびリードフレーム Active JP7614985B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2021146352A JP7614985B2 (ja) 2021-09-08 2021-09-08 半導体装置の製造方法およびリードフレーム
CN202280059433.7A CN117897811A (zh) 2021-09-08 2022-06-14 半导体装置的制造方法以及引线框架
PCT/JP2022/023773 WO2023037682A1 (ja) 2021-09-08 2022-06-14 半導体装置の製造方法およびリードフレーム
KR1020247006772A KR20240036686A (ko) 2021-09-08 2022-06-14 반도체 장치의 제조 방법 및 리드 프레임
US18/683,264 US20240371658A1 (en) 2021-09-08 2022-06-14 Semiconductor device manufacturing method and lead frame
EP22867012.1A EP4401132A1 (en) 2021-09-08 2022-06-14 Semiconductor device manufacturing method and lead frame
TW111128818A TWI802479B (zh) 2021-09-08 2022-08-01 半導體裝置的製造方法以及引線框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021146352A JP7614985B2 (ja) 2021-09-08 2021-09-08 半導体装置の製造方法およびリードフレーム

Publications (2)

Publication Number Publication Date
JP2023039266A JP2023039266A (ja) 2023-03-20
JP7614985B2 true JP7614985B2 (ja) 2025-01-16

Family

ID=85506411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021146352A Active JP7614985B2 (ja) 2021-09-08 2021-09-08 半導体装置の製造方法およびリードフレーム

Country Status (7)

Country Link
US (1) US20240371658A1 (ja)
EP (1) EP4401132A1 (ja)
JP (1) JP7614985B2 (ja)
KR (1) KR20240036686A (ja)
CN (1) CN117897811A (ja)
TW (1) TWI802479B (ja)
WO (1) WO2023037682A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4462467A1 (en) * 2023-04-27 2024-11-13 STMicroelectronics International N.V. Method of manufacturing semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007287A (ja) 2012-06-25 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法
JP2014187308A (ja) 2013-03-25 2014-10-02 Renesas Electronics Corp 半導体装置の製造方法
JP2020188186A (ja) 2019-05-16 2020-11-19 Ｔｏｗａ株式会社 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077278A (ja) 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5467506B2 (ja) * 2009-10-05 2014-04-09 大日本印刷株式会社 樹脂封止型半導体装置及びその製造方法
US20120126378A1 (en) * 2010-11-24 2012-05-24 Unisem (Mauritius ) Holdings Limited Semiconductor device package with electromagnetic shielding
JP2013225595A (ja) * 2012-04-20 2013-10-31 Shinko Electric Ind Co Ltd リードフレーム及び半導体パッケージ並びにそれらの製造方法
US8841758B2 (en) * 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007287A (ja) 2012-06-25 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法
JP2014187308A (ja) 2013-03-25 2014-10-02 Renesas Electronics Corp 半導体装置の製造方法
JP2020188186A (ja) 2019-05-16 2020-11-19 Ｔｏｗａ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TW202312403A (zh) 2023-03-16
EP4401132A1 (en) 2024-07-17
TWI802479B (zh) 2023-05-11
JP2023039266A (ja) 2023-03-20
WO2023037682A1 (ja) 2023-03-16
US20240371658A1 (en) 2024-11-07
KR20240036686A (ko) 2024-03-20
CN117897811A (zh) 2024-04-16

Similar Documents

Publication Publication Date Title
WO2011004746A1 (ja) 半導体装置の製造方法
KR102452097B1 (ko) 리드 프레임 및 반도체 장치
KR102139034B1 (ko) 수지 봉지형 반도체 장치의 제조 방법 및 리드 프레임
US8097965B2 (en) Semiconductor device and method of manufacturing the same
TWI743778B (zh) 半導體裝置的製造方法
JP7614985B2 (ja) 半導体装置の製造方法およびリードフレーム
JP7595558B2 (ja) レーザ加工装置、および半導体装置の製造方法
JP7560278B2 (ja) リードフレーム及びその製造方法、並びにリードフレームパッケージの製造方法
TWI829258B (zh) 半導體裝置以及其製造方法
WO2023188587A1 (ja) 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置
JP7260372B2 (ja) 半導体素子搭載用基板の製造方法
JPH04283954A (ja) 電子部品搭載用基板の製造時における残余絶縁材の剥離方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241227

R150 Certificate of patent or registration of utility model

Ref document number: 7614985

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150