[go: up one dir, main page]

JP2014007287A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014007287A
JP2014007287A JP2012142025A JP2012142025A JP2014007287A JP 2014007287 A JP2014007287 A JP 2014007287A JP 2012142025 A JP2012142025 A JP 2012142025A JP 2012142025 A JP2012142025 A JP 2012142025A JP 2014007287 A JP2014007287 A JP 2014007287A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
tie bar
exposed
sealing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012142025A
Other languages
English (en)
Inventor
Masahito Numazaki
雅人 沼崎
Kazuko Hanawa
和子 花輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012142025A priority Critical patent/JP2014007287A/ja
Publication of JP2014007287A publication Critical patent/JP2014007287A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体装置の信頼性を向上させる。
【解決手段】タイバー４０ｔｂを介して連結された複数のデバイス領域４０ａ上にそれぞれ半導体チップ３を搭載し、各デバイス領域４０ａに設けられたリード４と半導体チップ３を電気的に接続した後、複数のデバイス領域４０ａを一括して封止する封止体６を形成する。また、封止体６を形成した後、リード４の露出面にめっき法により金属膜を形成し、その後、複数のデバイス領域４０ａを分割する。また、封止体６を形成した後、かつ、金属膜を形成する前に、以下の工程を有する。すなわち、複数のデバイス領域４０ａを分割する工程で用いる図示しないブレードよりも幅が太いブレードＢＤ１を用いて、リード４およびタイバー４０ｔｂのそれぞれの一部を除去する。
【選択図】図２６

Description

本発明は、半導体装置の製造技術に関し、例えば外部端子となるリードが封止体の下面および側面において露出する半導体装置に適用して有効な技術に関するものである。
特開２００９−２００１７５号公報（特許文献１）には、インナリードの側面が金属層で覆われた半導体装置が記載されている。
また、特開２０００−２９４７１５号公報（特許文献２）には、リードの周縁部の下面側に傾斜面が設けられた半導体装置が記載されている。
特開２００９−２００１７５号公報 特開２０００−２９４７１５号公報
半導体装置のパッケージ態様として、外部端子であるリードを封止体の下面側において露出させたパッケージがある。このようなパッケージとして、例えば、ＱＦＮ（Quad Flat Non-leaded package）型やＳＯＮ（Small Outline Non-leaded package）などがある。上記のように、封止体の下面側でリードが露出するパッケージを実装基板に実装する場合、リードの露出面に、例えば半田などの接合材を接合することにより実装する。
しかし、半田（接合材）をリードの下面のみに接合する場合には、半導体装置の実装強度向上、あるいは実装状態を検査する時の視認性向上が要求される。そこで、リードの下面に加えて、側面にも半田（接合材）を接合する、あるいはリードの側面に半田のフィレット（半田フィレット）を形成する技術が要求される。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される代表的なものの概要を簡単に説明すれば、次の通りである。
すなわち、タイバーを介して連結された複数のデバイス領域上にそれぞれ半導体チップを搭載し、各デバイス領域に設けられたリードと半導体チップを電気的に接続した後、上記複数のデバイス領域を一括して封止する封止体を形成する。また、上記封止体を形成した後、上記リードの露出面にめっき法により金属膜を形成し、その後、上記複数のデバイス領域を分割する。また、上記封止体を形成した後、かつ、上記金属膜を形成する前に、以下の工程を有する。すなわち、上記複数のデバイス領域を分割する工程で用いる第２ブレードよりも幅が太い第１ブレードを用いて、上記リードおよび上記タイバーのそれぞれの一部を除去する。
本願において開示される代表的な実施の形態によって得られる効果を簡単に説明すれば以下の通りである。
すなわち、本願において開示される代表的な実施の形態によれば、半導体装置の信頼性を向上させることができる。
一実施の形態である半導体装置の上面図である。 図１に示す半導体装置の下面図である。 図１および図２に示す半導体装置の側面図である。 図１に示す封止体を取り除いた状態で半導体装置の内部構造を示す透視平面図である。 図１のＡ−Ａ線に沿った断面図である。 図１のＢ−Ｂ線に沿った断面図である。 図５に示す半導体装置を実装する実装基板の実装面に接合材を塗布した状態を示す拡大断面図である。 図７に示す実装基板の実装面側を示す拡大平面図である。 図７に示す実装基板上に図５に示す半導体装置を配置した状態を示す拡大断面図である。 図９に示す接合材を加熱処理してリードとランドを接合した状態を示す拡大断面図である。 図１のＢ−Ｂ線に沿った断面における半導体装置と実装基板の接合状態を示す拡大断面図である。 図８に示す実装基板上に半導体装置を搭載し、接合した状態を示す拡大平面図である。 図１０〜図１２に示す実装構造体の外観検査工程の構成を模式的に示す説明図である。 図１〜図１３に示す半導体装置の組み立てフローを示す説明図である。 リードフレーム準備工程で準備するリードフレームの全体構造を示す平面図である。 図１５に示す複数のデバイス領域のうち、２つのデバイス領域周辺の拡大平面図である。 図１６のＡ−Ａ線に沿った拡大断面図である。 図１６のＢ−Ｂ線に沿った拡大断面図である。 図１６に示すダイパッド上に、ボンディング材を介して半導体チップを搭載した状態を示す拡大平面図である。 図１９のＡ−Ａ線に沿った拡大断面図である。 図１９に示す半導体チップと複数のリードを、ワイヤを介して電気的に接続した状態を示す拡大平面図である。 図２１のＡ−Ａ線に沿った拡大断面図である。 図２１に示すリードフレームのデバイス領域に、封止体を形成した状態を示す平面図である。 図２３のＡ−Ａ線に沿った拡大断面図である。 封止工程において、成形金型内にリードフレームを配置した状態を示す断面図である。 図２４に示すリードフレームに切削加工を施し、タイバーの下面側を露出させた状態を示す拡大断面図である。 図２６に示すダイシング領域周辺をさらに拡大して示す拡大断面図である。 図２３に示すリードフレームをダイシングテープで固定した状態を示す平面図である。 図２８に示すリードフレームの下面側の一部を拡大して示す拡大平面図である。 図２６に示すリードおよびダイパッドの露出面に金属膜を形成した状態を示す拡大断面図である。 電解めっき法によるめっき工程の概要を示す説明図である。 図２９に示すリードフレームに金属膜を形成した後、デバイス領域毎に個片化した状態を示す拡大平面図である。 図３０に示すリードフレームをダイシングテープに固定し、個片化した状態を示す拡大断面図である。 図３３のダイシング領域周辺をさらに拡大して示す拡大断面図である。 図１６に対する変形例を示す拡大平面図である。 図２６および図２７に示すダイシングブレードの切削加工部の形状を説明するための拡大断面図である。 図３６に対する変形例を示す拡大断面図である。 図３６に対する他の変形例を示す拡大断面図である。 図４に対する変形例を示す透視平面図である。 図４に対する他の変形例を示す透視平面図である。 図５に対する変形例を示す断面図である。 図１３の他の半導体装置の構成において、外観検査工程を行う場合の説明図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
以下の実施の形態で説明する技術はリードを封止体の下面側で露出させる種々のパッケージタイプの半導体装置に適用可能である。本実施の形態では、一例として、外部端子である複数のリードが、封止体の下面（実装面）において封止体から露出する、ＱＦＮ型の半導体装置に適用した実施態様を取り上げて説明する。図１は本実施の形態の半導体装置の上面図、図２は、図１に示す半導体装置の下面図、図３は図１および図２に示す半導体装置の側面図である。また、図４は、図１に示す封止体を取り除いた状態で半導体装置の内部構造を示す透視平面図である。また、図５は図１のＡ−Ａ線に沿った断面図、図６は図１のＢ−Ｂ線に沿った断面図である。なお、図３は側面図であるが、封止体６とリード４、および金属膜ＳＤの区別を判り易く示すため、それぞれ模様またはハッチングを付して示し、かつ、リード４の位置を二点鎖線で示している。
＜半導体装置＞
まず、本実施の形態の半導体装置１の構成の概要について、図１〜図６を用いて説明する。本実施の形態の半導体装置１は、ダイパッド（チップ搭載部、タブ）２（図４〜図６参照）と、ダイパッド２上にダイボンド材ＤＢ（図４〜図６参照）を介して搭載された半導体チップ３（図４〜図６参照）と、を備えている。また、半導体装置１は、半導体チップ３（ダイパッド２）の周囲に配置された複数のリード（端子、外部端子）４と、半導体チップ３の複数のパッド（電極、ボンディングパッド）ＰＤ（図４、図５参照）と複数のリード４とを、それぞれ電気的に接続する複数のワイヤ（導電性部材）５（図４、図５参照）と、を有している。また、ダイパッド２には、複数の吊りリードＴＬが接続されている。また、半導体装置１は半導体チップ３、複数のワイヤ５、および複数のリード４の一部を封止する封止体（樹脂体）６を備えている。
＜外観構造＞
まず、半導体装置１の外観構造について説明する。図１に示す封止体（樹脂体）６の平面形状は矩形状からなり、本実施の形態では、例えば、正方形である。封止体６は上面６ａと、この上面６ａとは反対側の下面（裏面、実装面）６ｂ（図２参照）と、この上面６ａと下面６ｂとの間に位置する側面６ｃとを有している。図５に示す例では、側面６ｃは上面６ａおよび下面６ｂと直交する。
また、図２に示すように、半導体装置１では、封止体６の各辺（側面６ｃ）に沿って、それぞれ複数のリード４が配置されている。複数のリード４は、それぞれ金属材料からなり、本実施の形態では、例えば銅（Ｃｕ）、または銅（Ｃｕ）からなる基材の表面に例えばニッケル（Ｎｉ）からなる金属膜（図示は省略）が形成された積層金属部材から成る。
また複数のリード４は、図２に示すように封止体６の下面６ｂにおいて、各リード４の一部（下面４ｂ）が封止体６からそれぞれ露出している。またリード４の封止体６からの露出部には、金属膜ＳＤが形成され、下面４ｂは金属膜ＳＤに覆われる。金属膜ＳＤは、例えばめっき法により形成されためっき膜であり、例えば半田材から成り、リード４を後述する実装基板側の端子と接合する際に接合材として機能する。
本実施の形態の金属膜ＳＤ（半田材）は、鉛（Ｐｂ）を実質的に含まない、所謂、鉛フリー半田からなり、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、または錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）などである。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨＳ（Restriction of Hazardous Substances）指令の基準として定められている。以下、本実施の形態において、半田材、あるいは半田成分について説明する場合には、特にそうでない旨明示した場合を除き、鉛フリー半田を指す。
また、図２に示すように、半導体装置１の下面（実装面）の周縁部には、段差部１０が設けられる。段差部１０は半導体装置１の下面の周縁部に、全周に亘って連続的に形成されている。図３に示す例では、複数のリード４のそれぞれは、側面４ｃに連なり、かつ、下面４ｂと上面４ａの間に位置する段差面（下面、中間面）４ｆを備えている。また、側面４ｃの内側には、下面４ｂと段差面４ｆに連なる側面４ｅを備えている。また、封止体６は、側面６ｃに連なり、かつ、下面６ｂと上面６ａの間に位置する段差面（下面、中間面）６ｆを備えている。また、側面６ｃの内側には、下面６ｂと段差面６ｆに連なる側面６ｅを備えている。詳細は後述するが、このような構成とすることで、実装後の検査における視認性が向上する。また、実装強度を向上させることができる。
また、図３に示すようにリード４の側面４ｃは金属膜ＳＤに覆われず、露出している。このように側面４ｃが金属膜ＳＤから露出した構造となる理由は、半導体装置１の製造工程に由来するものであるが、詳細は半導体装置の製造法を説明する際に説明する。
次に、図２に示すように、ダイパッド（チップ搭載部、タブ）２の下面２ｂは、封止体６の下面６ｂにおいて、封止体６から露出している。つまり、半導体装置１は、ダイパッド露出型（タブ露出型）の半導体装置である。また、ダイパッド２は、封止体６よりも熱伝導率が高い金属材料からなり、本実施の形態では、例えば銅（Ｃｕ）、または銅（Ｃｕ）からなる基材の表面に例えばニッケル（Ｎｉ）からなる金属膜（図示は省略）が形成された積層金属膜から成る。このように、ダイパッド露出型の半導体装置は、熱伝導率が封止体６よりも高い、例えば、銅（Ｃｕ）などの金属部材（ダイパッド２）を露出させることで、ダイパッド２が露出しない半導体装置と比較して、パッケージの放熱性を向上させることができる。また、図２および図３に示す例では、ダイパッド２の下面２ｂには、実装時に接合材として機能する金属膜ＳＤが形成され、上記基材の下面を覆っている。金属膜ＳＤは上記したように例えばめっき法により形成されためっき膜（半田膜）である。
また、図２および図３に示すように、半導体装置１は、封止体６の角部６ｋ（側面６ｃの交点）の外側において、吊りリードＴＬの一部が封止体６から露出している。詳しくは、図４および図６に示すように、吊りリードＴＬの一方の端部（封止部ＴＬ１）は、ダイパッド２に接続され（一体に形成され）、他方の端部（露出部ＴＬ２）は、角部６ｋにおいて封止体６から露出している。すなわち、本実施の形態の吊りリードは、所謂、Ｉ吊りタイプである。吊りリードＴＬは、ダイパッド２と一体に形成されるので、吊りリードＴＬはダイパッド２と同じ金属材料から成る。本実施の形態では、例えば銅（Ｃｕ）、または銅（Ｃｕ）からなる基材の表面に例えばニッケル（Ｎｉ）からなる金属膜（図示は省略）が形成された積層金属膜から成る。また、図２に示すように、吊りリードＴＬの露出部の下面には、実装時に接合材として機能する金属膜ＳＤが形成され、上記基材の下面を覆っている。金属膜ＳＤは上記したように例えばめっき法により形成された半田膜である。
言い換えれば、半導体装置１は、封止体の下面６ｂの周縁部を囲むように連続的に形成された段差部１０を備え、段差部１０において、複数のリード４および複数の吊りリードＴＬが封止体６から露出している。
このように吊りリードＴＬの一部を封止体６から露出させることにより、半導体装置１を後述する実装基板に実装する際に、吊りリードＴＬの露出部を実装基板の端子と接合できる。これにより、半導体装置１の実装強度を向上させることができる。ただし、変形例としては、図２に示すような吊りリードＴＬの露出部を設けない構造とすることができる。
＜内部構造＞
次に半導体装置１の内部構造について説明する。図４に示すように、ダイパッド２の上面（チップ搭載面）２ａは、平面形状が四角形（四辺形）から成る。本実施の形態では、例えば正方形である。また、図４に示す例では、半導体チップ３の外形サイズ（裏面３ｂの平面サイズ）よりも、ダイパッド２の外形サイズ（平面サイズ）の方が大きい。このように半導体チップ３を、その外形サイズよりも大きい面積を有するダイパッド２に搭載し、ダイパッド２の下面２ｂを封止体６から露出させることで、放熱性を向上させることができる。
また、図４に示すようにダイパッド２上には、半導体チップ３が搭載されている。半導体チップ３はダイパッド２の中央に搭載されている。図５に示すように半導体チップ３は、裏面３ｂがダイパッド２の上面２ａと対向した状態で、ダイボンド材（接着材）ＤＢを介してダイパッド２上に搭載されている。つまり、複数のパッドＰＤが形成された表面（主面）３ａの反対面（裏面３ｂ）をチップ搭載面（上面２ａ）と対向させる、所謂、フェイスアップ実装方式により搭載されている。このダイボンド材ＤＢは、半導体チップ３をダイボンディングする際の接着材であって、本実施の形態では、例えば、エポキシ系の熱硬化性樹脂に、銀（Ａｇ）などから成る金属粒子を含有させたダイボンド材ＤＢを用いている。
図４に示すように、ダイパッド２上に搭載される半導体チップ３の平面形状は四角形から成る。本実施の形態では、例えば、正方形である。また、図５に示すように、半導体チップ３は、表面（主面、上面）３ａと、表面３ａとは反対側の裏面（主面、下面）３ｂと、この表面３ａと裏面３ｂとの間に位置する側面３ｃとを有している。そして、図４および図５に示すように、半導体チップ３の表面３ａには、複数のパッド（ボンディングパッド）ＰＤが形成されており、本実施の形態では、複数のパッドＰＤが表面３ａの各辺に沿って形成されている。また、図示は省略するが、半導体チップ３の主面（詳しくは、半導体チップ３の基材（半導体基板）の上面に設けられた半導体素子形成領域）には、複数の半導体素子（回路素子）が形成されている。また、複数のパッドＰＤは、半導体チップ３の内部（詳しくは、表面３ａと図示しない半導体素子形成領域の間）に配置される配線層に形成された配線（図示は省略）を介して、この半導体素子と電気的に接続されている。
半導体チップ３（詳しくは、半導体チップ３の基材）は、例えばシリコン（Ｓｉ）から成る。また、表面３ａには、半導体チップ３の基材および配線を覆う絶縁膜が形成されており、複数のパッドＰＤのそれぞれの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。また、このパッドＰＤは金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）、あるいはアルミニウム（Ａｌ）を主体とする合金層から成る。
また、図４に示すように、半導体チップ３の周囲（詳しくは、ダイパッド２の周囲）には、例えば、ダイパッド２と同じ銅（Ｃｕ）から成る複数のリード４が配置されている。そして、半導体チップ３の表面３ａに形成された複数のパッド（ボンディングパッド）ＰＤは、複数のリード４と、複数のワイヤ（導電性部材）５を介してそれぞれ電気的に接続されている。ワイヤ５は、例えば、金（Ａｕ）から成り、ワイヤ５の一部（例えば一方の端部）がパッドＰＤに接合され、他部（例えば他方の端部）がリード４の上面４ａのボンディング領域に接合されている。なお、図示は省略するが、リード４のボンディング領域の表面（詳しくはニッケル（Ｎｉ）から成るめっき膜の表面）には、めっき膜が形成されている。めっき膜は例えば、銀（Ａｇ）、あるいは金（Ａｕ）から成る。リード４（インナリード部）のボンディング領域（ワイヤボンディング領域）の表面に、銀（Ａｇ）や金（Ａｕ）から成るめっき膜を形成することにより、金（Ａｕ）からなるワイヤ５との接合強度を向上させることができる。
また、図５に示すように、リード４は封止体６に封止される上面（ワイヤボンディング面）４ａと上面４ａの反対側に位置し、封止体６の下面６ｂにおいて封止体６から露出する下面（実装面）４ｂを有する。また、リード４は、外周側に側面４ｃを有する。また、上記したようにリード４は、側面４ｃに連なり、かつ、下面４ｂと上面４ａの間に位置する段差面（下面、中間面）４ｆを備えている。また、側面４ｃの内側には、下面４ｂと段差面４ｆに連なる側面４ｅを備えている。
また、図４に示すように、ダイパッド２には、複数の吊りリードＴＬが接続（連結）されている。複数の吊りリードＴＬは、それぞれ一方の端部が、平面視において四角形を成すダイパッド２の角部（角）に接続されている。また複数の吊りリードＴＬはそれぞれ他方の端部が封止体６の角部６ｋに向かって延び、角部６ｋにおいて封止体６から露出している。吊りリードＴＬを封止体６の角部６ｋに向かって、延ばすことにより、封止体６の各辺（各主辺）に沿って配置される複数のリード４の配列を阻害することなく配置できるので、リード４の数、すなわち、半導体装置１の端子数を増加させることができる。また、図６に示すように、吊りリードＴＬの一部（封止部ＴＬ１）には、下面側からハーフエッチング加工が施され、下面側が封止体６により封止されている。これにより、吊りリードＴＬと封止体６をしっかりと固定することができるので、吊りリードＴＬが封止体６から抜け落ちることを防止することができる。
＜半導体装置の実装方法＞
次に、図１〜図６を用いて説明した半導体装置の実装方法について説明する。図７は図５に示す半導体装置を実装する実装基板の実装面に接合材を塗布した状態を示す拡大断面図である。また、図８は、図７に示す実装基板の実装面側を示す拡大平面図である。また、図９は、図７に示す実装基板上に図５に示す半導体装置を配置した状態を示す拡大断面図、図１０は、図９に示す接合材を加熱処理してリードとランドを接合した状態を示す拡大断面図である。また、図１１は、図１のＢ−Ｂ線に沿った断面における半導体装置と実装基板の接合状態を示す拡大断面図である。また、図１２は、図８に示す実装基板上に半導体装置を搭載し、接合した状態を示す拡大平面図である。
本実施の形態では、まず、図７および図８に示す実装基板２０を準備する（基板準備工程）。実装基板（マザーボード、配線基板）２０は、電子部品搭載面である上面（搭載面）２０ａを有し、図１〜図６を用いて説明した半導体装置１は、上面２０ａ上に搭載される。上面２０ａには、実装基板側の端子である複数のランド（端子）２１が配置される。図８に示す例では、実装基板２０は、複数のランド（リード接続用端子）２１ａ、ランド（ダイパッド接続用端子）２１ｂ、および複数のランド（吊りリード接続用端子）２１ｃを備える。上面２０ａは、絶縁膜（ソルダレジスト膜）２２に覆われるが、絶縁膜２２は、複数のランド２１と重なる位置に開口部が形成され、この開口部において、複数のランド２１は絶縁膜２２から露出している。
次に、図７に示すように、実装基板２０の上面２０ａに設けられた複数のランド２１上に、それぞれ接合材２３を配置（塗布）する（接合材配置工程）。図７に示す例では、接合材２３は、クリーム半田（あるいは、ペースト半田）と呼ばれる半田材である。クリーム半田には、導電性の接合材となる半田成分と、接合部の表面を活性化させるフラックス成分とが含まれ、常温でペースト状である。また、接合材の塗布方法は、例えばスクリーン印刷により、塗布することができる。本工程により、複数のランド２１上にそれぞれ接合材２３が配置される。図２に示す例では、半導体装置１は、複数のリード４、ダイパッド２、および複数の吊りリードＴＬのそれぞれが封止体６の下面６ｂにおいて露出しており、これらをそれぞれ実装基板２０のランド２１に接続する。このため、本工程では、図８に示す複数のランド２１ａ、ランド２１ｂ、および複数のランド２１ｃ上に、それぞれ接合材２３を塗布する。
次に、図９に示すように、半導体装置１を実装基板２０の上面２０ａ上に配置する（パッケージマウント工程）。本工程では、半導体装置１の端子の位置と実装基板２０上のランド２１の位置が重なるように位置合わせをして、実装基板２０の実装面である上面２０ａ上に半導体装置１を配置する。詳しくは、本工程では、半導体装置１のダイパッド２が実装基板２０のランド２１ｂ上に、複数のリード４が複数のランド２１ａ上に、複数の吊りリードＴＬ（図６参照）が複数のランド２１ｃ（図８参照）上に配置される。
次に、実装基板２０上に半導体装置１が配置された状態で加熱処理を施し、図１０に示すように、複数のリード４と複数のランド２１ａのそれぞれを、接合材２４を介して接合する（リフロー工程）。図１０に示す接合材２４は、図９に示す接合材２３に含まれる半田成分と、金属膜ＳＤの半田成分が一体化して形成された導電性部材（半田材）である。また、接合材２４の一方の面はリード４の下面４ｂに接合され、接合材２４の他方の面は、ランド２１ａの露出面に接合される。つまり、本工程では、複数のリード４と複数のランド２１ａのそれぞれが、接合材２４を介して電気的に接続される。
また、ダイパッド接続用端子であるランド２１ｂ上では、接合材２４の一方の面はダイパッド２の下面２ｂに接合され、接合材２４の他方の面は、ランド２１ｂの露出面に接合される。つまり、本工程では、ダイパッド２から実装基板２０に接続される放熱経路が形成される。また、ダイパッド２を例えば基準電位供給用などの端子として用いる場合には、本工程で、ダイパッド２とランド２１ｂが、接合材２４を介して電気的に接続される。
本工程では、図９に示す接合材２３が加熱されると、接合材２３に含まれるフラックス成分が流れ出て、金属膜ＳＤやランド２１の露出面を活性化させる。これにより、接合材２３に含まれる半田成分と金属膜ＳＤ、ランド２１が濡れ易い状態になる。さらに加熱すると、半田成分の融点に到達し、半田成分が溶融する。この時、金属膜ＳＤおよびランド２１は半田と濡れ易い状態（半田濡れ性が高い状態）になっているので、半田成分はランド２１の露出面および金属膜ＳＤの形成面に濡れ広がる。これにより、図１０に示すように、接合材２４はランド２１の露出面全体に濡れ広がる。また、接合材２４はダイパッド２の露出面である下面２ｂ全体に濡れ広がる。また、接合材２４は、リード４の露出面のうち、下面４ｂおよび段差部１０に濡れ広がる。一方、図９に示すように、側面４ｃには金属膜ＳＤが形成されていないため、側面４ｃには、図１０に示す接合材２４は濡れ広がり難い。特に、接合材２４を鉛フリー半田で構成する場合には、所謂、鉛半田と比較して濡れ性が低下する傾向があるので、金属膜ＳＤが形成されない側面４ｃには接合材２４が濡れ上がり難い。
ここで、半導体装置１の実装強度について説明する。半導体装置１は、実装基板２０に実装された後、使用環境において温度サイクル負荷が印加される。温度サイクル負荷とは、実装基板２０上に半導体装置１が実装された実装構造体の環境温度が繰り返し変化することにより生じる負荷である。温度サイクル負荷としては、例えば、実装構造体を構成する各部材の線膨張係数の違いに起因して発生する応力がある。この応力は、半導体装置１の実装面の周縁部に集中し易い。このため、温度サイクル寿命（温度サイクル負荷により接続部が損傷するまでの温度サイクル回数）を延ばすためには、実装面の周縁部に配置されるリード４とランド２１の接続部の強度を向上させることが好ましい。
そこで、本実施の形態の半導体装置１は、リード４の周縁部側に側面４ｃに連なる段差部１０を設けている。これにより、温度サイクルにより発生する応力が最も集中しやすい側面４ｃの直下において、接合材２４の厚さを厚くすることができる。このため、リード４とランド２１ａの接合部の強度を向上させて半導体装置１の接続信頼性を向上させることができる。また、半導体装置１は、リード４の下面４ｂと段差面４ｆに連なる側面４ｅを備えている。これにより、互いに交差する複数の面で接合材２４と接合されることとなるので、接合材２４とリード４の接合強度を向上させることができる。また、リード４の下面４ｂ側に段差部１０を設けることにより、接合材２４とリード４の接触面積が増すので、リード４と接合材２４の接合強度を向上させることができる。
特に、半導体装置１を小型化する場合、各リード４の寸法が小さくなるので、実装面である下面４ｂの面積が小さくなる。本実施の形態によれば、リード４の下面４ｂの面積が小型化により、小さくなった場合でも、段差部１０を設けることで、実装強度の低下を抑制できる。言い換えれば、リード４の実装強度を向上させることにより、リード４の下面４ｂの面積は小さくすることができるので、半導体装置１を小型化することができる。
また、図１１に示す例では、吊りリードＴＬの一部（露出部ＴＬ２）が、接合材２４を介して実装基板２０のランド２１ｃと接続されている。本実施の形態では、吊りリードＴＬはダイパッド２と一体に形成されているので、吊りリードＴＬとランド２１ｃを電気的に接続する必要はない。しかし、吊りリードＴＬとランド２１ｃを、接合材２４を介して固定することにより、半導体装置１と実装基板２０の接続強度を向上させることができる。例えば、図１０に示すリード４とランド２１ａを接続する接合材２４に集中する応力を、図１１に示す吊りリードＴＬとランド２１ａを接続する接合材２４に分散させることで、応力集中を緩和することができる。なお、吊りリードＴＬの露出部ＴＬ２に接合材２４を濡れ上がらせるためには、露出部ＴＬ２に金属膜ＳＤ（図６参照）を形成しておく他、リフロー工程において、金属膜ＳＤと接合材２３を接触させる必要がある。また、図１１に示すように、吊りリードＴＬの露出部ＴＬ２では、吊りリードＴＬの下面のみが露出している。言い換えると、図１０に示すリード４は、段差面４ｆと下面４ｂを連結する側面４ｅが存在するので、接合材２４が段差面４ｆまで濡れ上がるきっかけになる。一方、図１１に示すように吊りリードＴＬは、封止体６の下面６ｂよりも高い位置に配置される露出部ＴＬ２の下面（図１０の段差面４ｆに対応する面）段差面が露出し、図１０に示す側面４ｅのように、封止体６の下面６ｂの高さから露出部ＴＬ２の下面に至る側面が存在しない。このため、接合材配置工程では、図８に示す吊りリード接続用のランド２１ｃには、リード接続用のランド２１ａよりも多くの接合材２３を塗布し、露出部ＴＬ２の下面と接合材２３を接触させることが好ましい。
なお、本工程の後、図９に示す接合材２３に含まれていたフラックス成分の残渣が残る場合には、必要に応じて洗浄工程を施し、この残渣を取り除く。
次に、実装基板２０上に搭載された半導体装置１の外観を検査する（検査工程）。本工程では、特に、半導体装置１と実装基板２０の接続部、すなわち、接合材２４による接合状態を検査する。本工程では、例えば半導体装置１の上面側（図１２に示す封止体６の上面６ａ側）から目視により接続状態の外観を検査することもできるが、検査を効率的に行う観点から画像処理を利用して検査することが好ましい。
例えば、図１３に模式的に示す検査装置（外観検査装置）３０を用いて検査することができる。図１３は、図１０〜図１２に示す実装構造体の外観検査工程の構成を模式的に示す説明図である。また、図４２は、図１３の他の半導体装置の構成において、外観検査工程を行う場合の説明図である。検査装置３０は、被検査対象部分に光を照射する光照射部３１、被検査対象部で反射される光を検出して撮像する撮像部３２、および撮像部３２と電気的に接続される制御部３３を備えている。制御部３３には、例えば、撮像部３２で得られたデータに処理（画像処理）を施す画像処理部、および画像処理後のデータを評価し、良否判定を行う判定部などが含まれる。上記したように、本工程では、特に、接合材２４による接合状態を検査するので、光照射部３１は、半導体装置１の上面側（封止体６の上面６ａ側）に配置され、接合材２４に向かって光が照射される。また、撮像部３２も、半導体装置１の上面側（封止体６の上面６ａ側）に配置され、接合材２４で反射された光を検知し、撮像する。
ここで、図４２に示す半導体装置Ｈ１のように、リード４の側面４ｃと下面４ｂが連なっている場合、言い換えれば、図１３に示す段差部１０が形成されていない場合、接合材２４の量の調整が難しい。つまり、半導体装置Ｈ１の周縁部において、リード４の下面とランド２１の間の距離が短いので、接合材２４の量が多ければ、リード４の外側において、接合材２４の一部が上方に盛り上がった形状になり易い。しかし、この場合、以下の問題が生じる。
すなわち、上記したように、検査工程では、リード４の外側の接合材２４を撮影し、得られた画像データを利用して良否判定を行う。ところが、半導体装置Ｈ１のように、リード４の外側で、接合材２４が上方に盛り上がっている場合、盛り上がった部分の形状によって、光の反射方向が不安定になる。このため、撮像部３２に到達する反射光の量が減少し、誤判定の原因となる。
一方、本実施の形態の半導体装置１の場合、図１３に示すように、段差部１０が設けられているため、段差部１０とランド２１の間の領域の離間距離が、下面４ｂとランド２１の間の領域の離間距離よりも大きい。言い換えれば、段差部１０とランド２１の間に配置される接合材２４の厚さは、下面４ｂとランド２１の間に配置される接合材２４の厚さよりも大きい。半導体装置１のように、周縁部に段差部１０を設け、段差面４ｆとランド２１の離間距離を大きくすれば、図４２に示す半導体装置Ｈ１よりも接合材２４の量の調整が容易になる。つまり、接合材２４の量が多い場合でも、図４２に示すような接合材２４の一部が上方に盛り上がった形状にはなり難く、例えば図１３に示すように露出面が平坦または、若干窪んだ、フィレット形状になり易い。
図１３に示すように、接合材２４の露出面が、平坦または、若干窪んだ、フィレット形状となっている場合、接合材２４に照射された光の反射方向が安定する。このため、図４２に示す例と比較して、撮像部３２に到達する反射光の量が増加し、正確な判定処理を行うことが可能となる。
このように、本実施の形態によれば、接合材２４による接合部の接合強度を向上させることにより、半導体装置１の温度サイクル寿命を延ばすことができる。つまり、半導体装置１の信頼性を向上させることができる。また、図１１に示すように吊りリードＴＬの一部を露出させ、この吊りリードＴＬの露出部ＴＬ２をランド２１ｃと接合可能とすることで、半導体装置１の実装強度をさらに向上させることができる。また、図１３に示すように、本実施の形態によれば、接合材２４の露出面が、平坦または、若干窪んだ、フィレット形状になるので、実装時の不具合を容易に検出することができる、この結果、半導体装置１の実装信頼性を向上させることができる。
＜半導体装置の製造工程＞
次に、図１〜図１３に示す半導体装置１の製造工程について、説明する。本実施の形態における半導体装置１は、図１４に示す組立てフローに沿って製造される。図１４は、図１〜図１３に示す半導体装置の組み立てフローを示す説明図である。
１．リードフレーム準備工程；
まず、図１４に示すリードフレーム準備工程として、図１５に示すようなリードフレーム（基材）４０を準備する。図１５は、リードフレーム準備工程で準備するリードフレームの全体構造を示す平面図、図１６は、図１５に示す複数のデバイス領域のうち、２つのデバイス領域周辺の拡大平面図である。また、図１７は、図１６のＡ−Ａ線に沿った拡大断面図、図１８は、図１６のＢ−Ｂ線に沿った拡大断面図である。
本工程で準備するリードフレーム４０は、外枠４０ｂの内側に複数のデバイス領域（製品形成領域）４０ａを備えている。図１５に示す例では、リードフレーム４０は、行方向に１６個、列方向に４個のデバイス領域４０ａが、マトリクス状に配置され、合計６４個のデバイス領域４０ａを備えている。リードフレーム４０は、金属から成り、本実施の形態では、例えば銅（Ｃｕ）、または銅（Ｃｕ）からなる基材の表面に例えばニッケル（Ｎｉ）からなる金属膜（図示は省略）が形成された積層金属膜から成る。
また、各デバイス領域４０ａの間には、各デバイス領域４０ａの周囲をそれぞれ囲むダイシング領域４０ｃが配置されている。このダイシング領域４０ｃは、後述する個片化工程（図１４参照）において、切断される領域である。また、図１６に示すようにダイシング領域４０ｃは、複数のリード４の周囲を囲むように形成される。また、ダイシング領域４０ｃには、デバイス領域４０ａの周囲を囲むようにタイバー４０ｔｂが配置される。タイバー４０ｔｂは複数のリード４、および図１５に示す外枠（枠体）４０ｂと一体に形成されている。
図１６に示すように、各デバイス領域４０ａの中央部には、平面視において四角形を成すダイパッド２が形成されている。ダイパッド２の４つの角部には、それぞれ吊りリードＴＬが接続され、デバイス領域４０ａの角部に向かって延びるように配置されている。また、ダイパッド２の周囲には、複数の吊りリードＴＬの間に、それぞれ複数のリード４が形成されている。また、複数のリード４は、ダイパッド２に対して、複数のリード４よりも外側に配置されるタイバー４０ｔｂにそれぞれ接続されている。
言い換えれば、リードフレーム４０は、タイバー４０ｔｂ、平面視においてタイバー４０ｔｂの内側に配置されたダイパッド２、ダイパッド２とタイバー４０ｔｂを連結する複数の吊りリードＴＬ、およびダイパッド２とタイバー４０ｔｂの間に配置される複数のリード４、を備える。
さらに言い換えれば、図１６に示すようにリードフレーム４０は、互いに隣り合うデバイス領域４０ａを有し、各デバイス領域４０ａには、それぞれ複数のリード４が設けられている。また、一方のデバイス領域４０ａと他方のデバイス領域４０ａの間には、タイバー４０ｔｂが設けられ、タイバー４０ｔｂには、複数のリード４がそれぞれ繋がる。
また、リードフレーム４０の一部の領域では、板厚が薄くなるように、予め加工されている。言い換えれば、図１６にハッチングを付して示すように、リードフレーム４０は、他の領域よりも板厚が薄い、薄肉部（ハーフエッチング部）４０ｈｆを有する。図１６〜図１７に示す例では、リード４の下面４ｂ側から厚さ方向に途中までエッチング処理を施す、ハーフエッチング処理により、薄肉部４０ｈｆを形成している。詳しくは、タイバー４０ｔｂおよびタイバー４０ｔｂに隣接するリード４の一部の厚さが、リード４の他部の厚さよりも薄くなっている。
図１７に示すように、隣り合うデバイス領域４０ａの間のダイシング領域４０ｃ内に配置される、タイバー４０ｔｂおよびリード４の一部は薄肉部４０ｈｆとなっている。言い換えれば、タイバー４０ｔｂ、およびリード４の一部は、リードフレームの下面側の一部が取り除かれ、リード４の他部よりも厚さが薄くなっている。さらに言い換えれば、タイバー４０ｔｂ、およびリード４の一部には、予めハーフエッチング処理が施されている。このように、ダイシング領域４０ｃ内を薄肉部４０ｈｆとすることで、図１４に示す個片化工程において、切削される金属部材の量を低減することができる。このため、切削加工時に生じる金属バリなどを低減し、半導体装置の信頼性を向上させることができる。
また、図１８に示すように、吊りリードＴＬは、薄肉部４０ｈｆとなっている。このように吊りリードＴＬを薄肉部４０ｈｆとすることで、図１４に示す封止工程において、吊りリードＴＬの下面側を封止することができるので、ダイパッド２が封止体から脱落することを抑制できる。
２．半導体チップ搭載；
次に、図１４に示す半導体チップ搭載工程として、図１９および図２０に示すように半導体チップ３を、ダイパッド２上にダイボンド材ＤＢを介して搭載する。図１９は、図１６に示すダイパッド上に、ボンディング材を介して半導体チップを搭載した状態を示す拡大平面図、図２０は、図１９のＡ−Ａ線に沿った拡大断面図である。
図２０に示す例では、半導体チップ３の裏面３ｂ（複数のパッドＰＤが形成された表面３ａの反対側の面）をダイパッド２の上面２ａと対向させた状態で搭載する、所謂フェイスアップ実装方式で搭載する。また、図１９に示すように、半導体チップ３はダイパッド２の中央部に、表面３ａの各辺が、ダイパッド２の各辺に沿って配置されるように搭載する。
本工程では、例えば、エポキシ系の熱硬化性樹脂であるダイボンド材ＤＢを介して半導体チップ３を搭載するが、ダイボンド材ＤＢは、硬化（熱硬化）させる前には流動性を有するペースト材である。このようにペースト材をダイボンド材ＤＢとして用いる場合には、まず、ダイパッド２上に、ダイボンド材ＤＢを塗布し、その後、半導体チップ３の裏面３ｂをダイパッド２の上面２ａに接着する。そして、接着後に、ダイボンド材ＤＢを硬化させる（例えば熱処理を施す）と、図２０に示すように、半導体チップ３はダイボンド材ＤＢを介してダイパッド２上に固定される。
また、本工程では、複数のデバイス領域４０ａにそれぞれ設けられたダイパッド２上にダイボンド材ＤＢおよび半導体チップ３をそれぞれ配置する。そして各デバイス領域４０ａにそれぞれ半導体チップ３を搭載する。
なお、本実施の形態では、ダイボンド材ＤＢに、熱硬化性樹脂からなるペースト材を用いる実施態様について説明したが、種々の変形例を適用することができる。例えば、ペースト材ではなく、両面に接着層を備えるテープ材（フィルム材）である接着材を、予め半導体チップ３の裏面３ｂに貼り付けておき、テープ材を介して半導体チップ３をダイパッド２上に搭載しても良い。
３．ワイヤボンディング工程；
次に、図１４に示すワイヤボンディング工程として、図２１および図２２に示すように、半導体チップ３の複数のパッドＰＤと複数のリード４とを、複数のワイヤ（導電性部材）５を介して、それぞれ電気的に接続する。図２１は、図１９に示す半導体チップと複数のリードを、ワイヤを介して電気的に接続した状態を示す拡大平面図、図２２は、図２１のＡ−Ａ線に沿った拡大断面図である。
本工程では、例えば、各デバイス領域４０ａのダイパッド２上に半導体チップ３が搭載されたリードフレーム４０を、図示しないヒートステージ（リードフレーム加熱台）上に配置する。そして、半導体チップ３のパッドＰＤとリード４とを、ワイヤ５を介して電気的に接続する。本実施の形態では、例えば図示しないキャピラリを介してワイヤ５を供給し、超音波と熱圧着を併用してワイヤ５を接合する、所謂、ネイルヘッドボンディング方式によりワイヤ５を接続する。
リード４の一部（インナリード部の先端に配置されたボンディング領域）には、例えば、銀（Ａｇ）、あるいは金（Ａｕ）から成るめっき膜が形成されており、ワイヤ５の一部は、このめっき膜を介してリード４と電気的に接続されている。また、ワイヤ５は金属からなり、本実施の形態では、例えば金（Ａｕ）からなる。
また、本実施の形態では、半導体チップ３のパッドＰＤにワイヤの一部（端部）を接続した後、ワイヤ５の他部をリード４におけるボンディング領域（リード４の上面の一部）に接続する、所謂、正ボンディング方式によりワイヤを接続している。また、ボンディング領域は、下面４ｂの反対側に位置する。つまり、リード４のうち、板厚の厚い部分にワイヤ５を接合することになるので、ワイヤ５をリード４に接合する際に十分な荷重を付与することができるので、接合強度を向上させることができる。
また、本工程では、複数のデバイス領域４０ａにそれぞれ設けられた複数のリード４にワイヤ５を接合する。これにより各デバイス領域４０ａにおいて、半導体チップ３とリー複数のリード４が複数のワイヤ５を介して電気的に接続される。
４．封止工程；
次に、図１４に示す封止工程として、図２３および図２４に示すように、封止体（封止体）６を形成し、半導体チップ３（図２４参照）、複数のワイヤ５（図２４参照）、および複数のリード４（図２４参照）のそれぞれ一部を封止する。図２３は、図２１に示すリードフレームのデバイス領域に、封止体を形成した状態を示す平面図、図２４は図２３のＡ−Ａ線に沿った拡大断面図である。また、図２５は封止工程において、成形金型内にリードフレームを配置した状態を示す断面図である。なお、図２４では、図２５に示す成形金型５０の一部を図示している。
本工程では、図２４に示すように、各デバイス領域４０ａに設けられた複数のリード４の下面４ｂがそれぞれ露出するように、封止体６を形成する。また、本実施の形態では、図２４に示すように、各デバイス領域４０ａに設けられたダイパッド２の下面２ｂがそれぞれ露出するように、封止体６を形成する。本工程では、例えば、図２５に示す成形金型５０でリードフレーム４０を挟んだ状態で、成形金型５０内に軟化した樹脂を圧入した後、硬化させる、所謂トランスファモールド方式により図２３に示す封止体６を形成する。
成形金型５０は、リードフレーム４０の上側に配置する上型（金型）５１と、リードフレーム４０の下側に配置する下型（金型）５２とを備える。上型５１は、リードフレーム４０を押さえるクランプ面（金型面、押し付け面、面）５１ａと、クランプ面５１ａの内側に形成されたキャビティ（窪み部）５１ｂを備える。また、下型５２は、クランプ面５１ａと対向するように配置されてリードフレーム４０を押さえるクランプ面（金型面、押し付け面、面）５２ａを備える。なお、本実施の形態では、ＱＦＮ型のパッケージを製造するので、下型５２のクランプ面５２ａの内側にはキャビティは形成されていない。
封止工程では、キャビティ５１ｂに封止用の樹脂を圧入し、半導体チップ３（図２４参照）、複数のワイヤ５（図２４参照）、および複数のリード４（図２４参照）のそれぞれ一部を封止する。そして、キャビティ５１ｂに供給した樹脂を熱硬化させることで、図２３に示す封止体６を形成する。
また、図２４および図２５に示す例では、リードフレーム４０と下型５２の間には、樹脂フィルム（フィルム材）５３が配置される。リードフレーム４０の下面側（裏面側、実装面側）には、樹脂フィルム５３を介して下型５２のクランプ面５２ａからの押圧力が付与される。このため、図２４に示すように、リード４の下面４ｂおよびダイパッド２の下面２ｂは、樹脂フィルム５３に密着し易い。そして樹脂フィルム５３を密着させることにより、リード４の下面４ｂおよびダイパッド２の下面２ｂに封止用の樹脂が回り込むことを抑制できる。つまり、リード４の下面４ｂおよびダイパッド２の下面２ｂを露出させることができる。
また、本実施の形態では、複数のデバイス領域４０ａを一括して封止するように封止体６を形成する。言い換えれば、図２５に示すように、封止工程では、リードフレーム４０の複数のデバイス領域４０ａが一つのキャビティ５１ｂ内に収まるように、リードフレーム４０を成形金型５０内に配置する。このように行列状（アレイ状）に配置された複数のデバイス領域４０ａを一括して覆うように封止体６を形成した半導体パッケージを、ＭＡＰ（Multi Array Package）型の半導体装置と呼ぶ。また、複数のデバイス領域４０ａを一括して封止する封止方式を、一括封止（Block Molding）方式と呼ぶ。ＭＡＰ型の半導体装置は、各デバイス領域４０ａの間隔を小さくすることができるので、１枚のリードフレーム４０における有効面積が大きくなる。つまり、１枚のリードフレーム４０から取得できる製品個数が増加する。このように、１枚のリードフレーム４０における有効面積を大きくすることで、製造工程を効率化することができる。特に、１枚のリードフレーム４０から数十個の製品を取得するような場合には、有効面積が大きくなることによる製造効率向上の効果が大きい。
ここで、本工程では、図２４に示すように、成形金型５０または樹脂フィルム５３に密着していない領域では、封止用の樹脂が回り込んで付着する。このため、ハーフエッチング処理により、形成された薄肉部４０ｈｆには、封止体６が形成される。言い換えれば、本工程では、薄肉部４０ｈｆが樹脂により封止される。本願発明者は、図２に示す段差部１０に対応する窪みをハーフエッチング処理により、予めリードフレーム４０に形成する方法を検討した。しかし、リードフレームに予め窪みを設けた状態で封止工程を実施すると、図２４に示す薄肉部４０ｈｆのように予め設けた窪みに樹脂が埋め込まれてしまい、めっき工程において、窪みに金属膜を形成することができないことが判った。そこで、本実施の形態では、図１４に示すように、封止工程の後、かつ、めっき工程の前にハーフダイシング工程を実施する。これにより、薄肉部４０ｈｆに埋め込まれた樹脂を取り除き、薄肉部４０ｈｆの下面側（裏面側、実装面側）を露出させる。
５．ハーフダイシング工程（第１カット工程）；
次に、図１４に示すハーフダイシング工程として、図２６に示すように薄肉部４０ｈｆの下面側（裏面側、実装面側）に埋め込まれた樹脂（図２４に示す封止体６）を取り除き、タイバー４０ｔｂおよびタイバー４０ｔｂの下面側（裏面側、実装面側）を露出させる。図２６は、図２４に示すリードフレームに切削加工を施し、タイバーの下面側を露出させた状態を示す拡大断面図である。また、図２７は図２６に示すダイシング領域周辺をさらに拡大して示す拡大断面図である。また、図２８は図２３に示すリードフレームをダイシングテープで固定した状態を示す平面図である。また、図２９は、図２８に示すリードフレームの下面側の一部を拡大して示す拡大平面図である。
本工程では、図２６に示すようにブレード（回転刃）ＢＤ１を用いて切削加工を施し、薄肉部４０ｈｆの下面側に埋め込まれた樹脂を取り除く。ブレードＢＤ１は、環状（リング状）または円盤状の切削加工治具であって、円の周縁に配置される切削加工部に複数の砥粒が固着されている。そして複数の砥粒が固着されたブレードＢＤ１の切削加工部を被加工物に押し当てることで、被加工部を切削除去することができる。
また、本工程では、図５を用いて説明した、リード４の段差面（下面、中間面）４ｆを露出させる。したがって、図２７に示すように、本工程で用いるブレードＢＤ１の幅Ｗ１、すなわち、本ハーフダイシング工程での切削加工幅は、タイバー４０ｔｂの幅Ｗ２よりも太い（大きい）。これにより、タイバー４０ｔｂの両隣に接続されるリード４のそれぞれにおいて、段差面４ｆを露出させることができる。言い換えれば、本工程では、ブレードＢＤ１による切削加工によりダイシング領域４０ｃに沿って溝を形成することで、複数のリード４のそれぞれに段差部１０を形成する。
また、薄肉部４０ｈｆの下面側に付着した樹脂を確実に除去する観点から、タイバー４０ｔｂの一部およびタイバー４０ｔｂに隣接するリード４の一部を切削加工して取り除くことが好ましい。したがって、図２７に示すブレードＢＤ１の幅Ｗ１は、図１７に示す薄肉部４０ｈｆの幅（溝幅）Ｗ４よりも太い（大きい）ことが好ましい。
また、本工程では、複数のリード４をタイバー４０ｔｂから切り離さない。言い換えれば、本工程では、リード４およびタイバー４０ｔｂそれぞれの上面側の一部を残すように、下面側（裏面側、実装面側）の他部を除去する。リード４をタイバー４０ｔｂと連結しておくことにより、後述するめっき工程において、電解めっき法を用いて、容易に金属膜を形成することができる。
次に、本工程の詳細フローを説明する。本工程では、まず、図２８に示すように、封止体６（図２３参照）が形成されたリードフレーム４０をテープ（ダイシングテープ）５５を介してフレーム（リングフレーム）５６に固定する。この時、リードフレーム４０の下面側（裏面側、実装面側）から切削加工を施すので、図２４に示すように、封止体６の上面６ａをテープ５５と接着させ、リードフレーム４０の下面側（裏面側、実装面側）が上方を向くように固定する。
次に、図２６に示すブレードＢＤ１を回転させながら、リードフレーム４０のダイシング領域４０ｃに沿って走行させる。これにより、図２９に示すように、ダイシング領域４０ｃに沿ってリード４の周縁部に、それぞれ段差部１０が形成される。ここで、図１５に示すようにリードフレーム４０の外枠４０ｂには、ブレードＢＤ１（図２６参照）で切削加工する際のアライメントマークとなるマーク４０ｍが形成されている。図１５に示す例では、各ダイシングライン（ダイシング領域４０ｃ）毎に２つのマーク４０ｍが設けられている。２つのマーク４０ｍのうちの一方は、ダイシングライン（ダイシング領域４０ｃ）の延長線上に設けられ、他方は、ダイシングラインの延長線上とは重ならない位置に設けられている。ダイシングラインの延長線上にマーク４０ｍを設けると、位置合わせ精度が向上するので、図２９に示す段差部１０を高精度で形成することができる。しかし、ハーフダイシング工程では、リードフレーム４０の外枠４０ｂにも切削加工が施される。このため、ダイシングラインの延長線上に配置されたマーク４０ｍは本工程で削り取られてしまう。そこで、後述する個片化工程で用いるアライメントマークとして、ダイシングラインの延長線上とは重ならない位置にマーク４０ｍを設けている。
また、本工程で形成する溝の深さ、すなわち、図２７に示す段差部１０の深さは以下の態様が好ましい。すなわち、半導体装置１（図１参照）の実装強度を向上させる観点、あるいは、半導体装置１の実装時の不具合を容易に検出する観点からは段差部１０の深さは深い程良い。したがって、本工程では、リード４の全厚（下面４ｂから上面４ａまでの距離）に対して半分以上の深さで切削加工することが好ましい。ただし、少なくとも、次に説明するめっき工程が完了するまでの間は、複数のリード４は、タイバー４０ｔｂにそれぞれ接続されていることが好ましい。したがって、めっき工程が完了するまでの間にリード４とタイバー４０ｔｂの連結部が破断しないようにする観点からは、タイバー４０ｔｂの厚さは、厚い方が好ましい。これらを勘案すると、段差部１０の深さは、リード４の全厚（下面４ｂから上面４ａまでの距離）に対して半分程度とすることが特に好ましい。例えばリード４の全厚が０．２ｍｍ程度の場合は、段差部１０の深さは、０．１ｍｍ程度とすることが好ましい。
また、本工程では、ダイシング領域４０ｃに沿ってブレードＢＤ１を走行させるので、図２９に示すように吊りリードＴＬの一部（露出部ＴＬ２）の下面側（裏面側、実装面側）が本工程で露出する。このように、ハーフダイシング工程で吊りリードＴＬの一部（露出部ＴＬ２）を露出させることにより後述するめっき工程において、吊りリードＴＬの露出面に金属膜を形成することができる。この結果、図１１を用いて説明したように、吊りリードＴＬの一部（露出部ＴＬ２）を、接合材２４を介して実装基板２０のランド２１ｃと接続することができるので、半導体装置１の実装強度を向上させることができる。また、本実施の形態によれば、リード４に段差部１０を形成する工程と、吊りリードＴＬの一部を露出させる工程を一括して行うことができる。したがって、吊りリードＴＬを露出させることによる製造工程の増加を防止できる。
また、ハーフダイシング工程では、リードフレームの下面側を切削加工するので、本実施の形態に対する変形例として、図１７に示す薄肉部４０ｈｆを設けないリードフレームを用いて製造することができる。ただし、金属材料を切削加工する場合、切削される金属材料の量が増えれば、金属屑や金属バリが発生する可能性も増加する。したがって、金属屑や金属バリの発生量を抑制する観点からは、図１７に示すように、薄肉部４０ｈｆを予め設け、切削加工される金属材料の量を低減することが好ましい。
また、隣り合うデバイス領域４０ａの配置間隔が広い場合には、ハーフダイシング工程の別の変形例として、各デバイス領域４０ａの間にそれぞれダイシングブレードを２回ずつ走行させて、タイバー４０ｔｂを挟んで隣り合うリード４にそれぞれ段差部１０を形成する方法が考えられる。この場合、段差部１０の間には、タイバー４０ｔｂを覆う樹脂が残ることになる。
しかし、製造効率を向上させる観点からは、図２７に示す例のように、隣り合うデバイス領域４０ａの配置間隔を近づけて、タイバー４０ｔｂを挟んで隣り合うリード４に対して一括して段差部１０を形成することが好ましい。言い換えれば、ハーフダイシング工程では、タイバー４０ｔｂの下面を封止体６から露出させることが好ましい。これにより、ハーフダイシング工程での切削加工時間を短縮することができる。
６．めっき工程；
次に、図１４に示すめっき工程として、図３０に示すように、複数のリード４およびダイパッド２の露出面に金属膜ＳＤを形成する。図３０は、図２６に示すリードおよびダイパッドの露出面に金属膜を形成した状態を示す拡大断面図、図３１は、電解めっき法によるめっき工程の概要を示す説明図である。
まず、図３１に示すように、本工程では、図３１に示すように、被めっき加工物であるリードフレーム４０を、めっき液６１が入っためっき槽６０内に配置する。このとき、被加工物をめっき槽６０内の陰極６２に接続する。例えば、図３１に示す例ではリードフレーム４０の外枠４０ｂを陰極６２と電気的に接続する。そして、この陰極６２と、同じくめっき槽６０内に配置された陽極６３との間に例えば直流電圧をかけることによって、リードフレーム４０の外枠４０ｂと接続された金属部材の露出面に金属膜ＳＤ（図３０参照）を形成する。つまり、本実施の形態では所謂、電解めっき法により金属膜ＳＤを形成する。
本実施の形態の金属膜ＳＤは、上記したように、鉛（Ｐｂ）を実質的に含まない、所謂、鉛フリー半田からなり、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、または錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）などである。このため、本めっき工程で使用するめっき液６１は、例えばＳｎ2+、あるいはＢｉ3+などの金属塩が含まれる、電解めっき液である。なお、以下の説明では、鉛フリー半田めっきの例としてＳｎ−Ｂｉの合金化金属めっきについて説明するが、ＢｉをＣｕやＡｇなどの金属に置き換えることができる。
本実施の形態では、上記したように、複数のリード４がタイバー４０ｔｂを介して外枠４０ｂと電気的に接続された状態で、めっき工程を行う。また、ダイパッド２は、タイバー４０ｔｂおよび吊りリードＴＬ（図１６参照）を介して外枠４０ｂと電気的に接続されている。したがって、リードフレーム４０をめっき液６１に浸した状態で、図３１に示す陽極６３と陰極６２の間に電圧をかけると、両電極間（陽極６３と陰極６２の間）で通電する。上記したように、リードフレーム４０の外枠４０ｂは陰極６２と電気的に接続されているので、めっき液６１中のＳｎ2+、およびＢｉ3+が所定の割合で図３０に示すリード４およびダイパッド２の露出面に析出し、金属膜ＳＤが形成される。
また、図１４に示すように、本実施の形態では、めっき工程を行う前に、ハーフダイシング工程を行い、図３０に示すように各リード４にそれぞれ段差部１０を形成し、段差部１０を封止体６から露出させている。このため、本めっき工程において、段差部１０の露出面に確実に金属膜ＳＤを形成することができる。金属膜ＳＤの膜厚は、製品仕様に応じて変更することができるが、例えば、１０μｍ〜２０μｍ程度の膜を成膜する。
ところで、めっき法により金属膜を形成する方法として、電解めっき法の他、無電解めっき法がある。ただし、電解めっき法の場合、金属膜形成時の電流を制御することで金属膜ＳＤの膜質を容易に制御できる点で好ましい。また、電解めっき法は、金属膜ＳＤの形成時間が無電解めっき法よりも短くすることができる点で好ましい。
７．個片化工程（第２カット工程）；
次に、図１４に示す個片化工程として、図３２に示すように、ダイシング領域４０ｃに連結されているタイバー４０ｔｂ（図３４参照）を切断し、複数のデバイス領域４０ａを、それぞれ個片に分割する。図３２は、図２９に示すリードフレームに金属膜を形成した後、デバイス領域毎に個片化した状態を示す拡大平面図である。また、図３３は図３０に示すリードフレームをダイシングテープに固定し、個片化した状態を示す拡大断面図である。また、図３４は図３３のダイシング領域周辺をさらに拡大して示す拡大断面図である。なお、リードフレーム４０をテープ５５に固定した状態の全体図は、図２８と同様なので図示は省略する。
本工程では、まず、図２８に示すように、封止体６（図３３参照）が形成されたリードフレーム４０をテープ（ダイシングテープ）５５を介してフレーム（リングフレーム）５６に固定する。この時、リードフレーム４０の下面側（裏面側、実装面側）から切削加工を施すので、図３３に示すように、封止体６の上面６ａをテープ５５と接着させ、リードフレーム４０の下面側（裏面側、実装面側）が上方を向くように固定する。
次に、図３３および図３４に示すブレード（回転刃）ＢＤ２を回転させながら、リードフレーム４０のダイシング領域４０ｃに沿って走行させる。詳細に説明すると、ハーフダイシング工程（第１カット工程）により形成された溝内に、回転するブレード（回転刃）ＢＤ２を挿入し、このブレードＢＤ２をリードフレーム４０のダイシング領域４０ｃに沿って走行させる。これにより、タイバー４０ｔｂと、このタイバー４０ｔｂの直上に形成された封止体の一部（タイバー４０ｔｂと重なる部分）は除去（切断）され、互いに隣り合うデバイス領域４０ａを分離する。なお、ブレードＢＤ２は、切削加工幅以外は、図２７に示すブレードＢＤ１と同様である。すなわち、ブレードＢＤ２は、環状（リング状）または円盤状の側面形状を有する切削加工治具であって、円の周縁に配置される切削加工部に複数の砥粒が固着されている。そして複数の砥粒が固着されたブレードＢＤ２の切削加工部を被加工物に押し当てることで、被加工部を切削除去することができる。
また、図３４に示すように、ブレードＢＤ２の幅Ｗ３、すなわち、本個片化工程での切削加工幅は、タイバー４０ｔｂの幅Ｗ２よりも太く（大きく）、かつ、図２７に示すブレードＢＤ１の幅Ｗ１よりも細い（小さい）。言い換えれば、幅Ｗ３は、タイバー４０ｔｂの幅Ｗ２よりも太く（大きく）、かつ、上記ハーフダイシング工程で形成された溝（段差部１０）の溝幅（図２７に示す幅Ｗ２）よりも細い（小さい）。具体的な寸法の一例を挙げれば、タイバー４０ｔｂの幅Ｗ２は例えば０．１６ｍｍ、ブレードＢＤ１の幅Ｗ１は例えば０．９０ｍｍ、ブレードＢＤ２の幅Ｗ３は例えば０．３０ｍｍとする。上記のように幅Ｗ２よりも太く、かつ、幅Ｗ１よりも細い、幅Ｗ３を備えるブレードＢＤ２を用いてタイバー４０ｔｂを切削することにより、タイバー４０ｔｂを確実に取り除き、かつ、段差部１０を残すことができる。
本工程で、リード４の下面４ｂ側から切削加工を施すと、図３４に示すように金属膜ＳＤに覆われていない（金属膜ＳＤから露出する）側面４ｃが露出する。しかし、本実施の形態によれば、段差部１０を構成する側面４ｅが金属膜ＳＤに覆われているため、得られた半導体装置１（図１参照）の実装強度を向上させることができる。
また、上記したように、本実施の形態のリードフレーム４０は、図１５に示すようにダイシングライン（ダイシング領域４０ｃ）毎に２つのマーク４０ｍが設けられている。このため、上記したハーフダイシング工程で、２つのマーク４０ｍのうちの一方が削り取られるが、本工程では、ダイシングラインの延長線上とは重ならない位置に設けたマーク４０ｍをアライメントマークとして使用することができる。
本工程の後、外観検査、電気的試験など、必要な検査、試験を行い、合格したものが、図１〜図１１に示す完成品の半導体装置１となる。そして、半導体装置１は出荷され、あるいは図示しない実装基板に実装される。
＜変形例＞
以上、本願発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、上記実施の形態では、四辺形を成す封止体６の各辺に沿って、それぞれ複数のリード４が配置され、封止体６の下面においてリード４の下面が露出する、所謂ＱＦＮ型の半導体装置に適用した実施態様について説明した。しかし、適用可能なパッケージ形態はＱＦＮには限定されない。例えば、平面視において長方形を成す封止体の互いに対向する長辺に沿って、複数のリード４が配置される、ＳＯＮ型の半導体装置に適用することができる。
また例えば、上記実施の形態では、ＱＦＮ型の半導体装置を取り上げて説明したので、複数のデバイス領域４０ａのそれぞれに複数のリード４が設けられた例について説明した。しかし、変形例として、図３５に示すように、タイバー４０ｔｂを挟んで、それぞれ一つずつのリード４が隣り合って連結されている構成に適用することができる。図３５は、図１６に対する変形例を示す拡大平面図である。
また、上記実施の形態で説明したハーフダイシング工程で用いるダイシングブレードの変形例として、切削加工部の先端形状がＶ字形状、あるいは台形形状となっているものを用いることができる。図３６は図２６および図２７に示すダイシングブレードの切削加工部の形状を説明するための拡大断面図である。また、図３７および図３８は、図３６に対する変形例を示す拡大断面図である。
上記実施の形態では、ハーフダイシング工程で使用するブレードＢＤ１として、周縁に設けられた切削加工部が、所謂、ストレートブレードと呼ばれる形状となっている場合を例として説明した。すなわち、図３６に示すように、ブレードＢＤ１の周縁に設けられた切削加工部は、上記したハーフダイシング工程で、リードフレーム４０の被切削加工部に最初に接触する先端面ＢＤｔ１を有する。また、ブレードＢＤ１の切削加工部は、先端面ＢＤｔ１と直交する側面ＢＤｓ１、および側面ＢＤｓ１の反対側に位置し先端面ＢＤｔ１と直交する側面ＢＤｓ２を有する。そして、先端面ＢＤｔ１と側面ＢＤｓ１の間、および先端面ＢＤｔ１と側面ＢＤｓ２の間には、テーパ面が形成されない。
一方、図３６に示す変形例である図３７に示すブレード（ダイシングブレード）ＢＤ３および図３８に示すブレード（ダイシングブレード）ＢＤ４は、円の周縁に配置される切削加工部の断面形状がブレードＢＤ１とは相違する。すなわち、ブレードＢＤ３は、周縁に設けられた切削加工部が、Ｖ字形状になっている。言い換えれば、ブレードＢＤ３は、ブレードＢＤ１のような先端面ＢＤｔ１を有さず、ブレードＢＤ３の先端部では２つのテーパ面（傾斜面）ＢＤｋが交差し、尖った尖頭形状を成す。また図３８に示すブレードＢＤ４は、先端面ＢＤｔ１と側面ＢＤｓ１の間、および先端面ＢＤｔ１と側面ＢＤｓ２の間に、それぞれテーパ面（傾斜面）ＢＤｋが形成されている点で、ブレードＢＤ１とは相違する。なお、ここでいうテーパ面ＢＤｋとは、先端面ＢＤｔ１と側面ＢＤｓ１、ＢＤｓ２の間に積極的に形成された傾斜面を指し、切削加工時の摩耗により、先端面ＢＤｔ１と側面ＢＤｓ１、ＢＤｓ２の間に形成された曲面は除外される。
ブレードＢＤ１のようにテーパ面ＢＤｋ（図３７、図３８参照）が形成されないストレートブレードでハーフダイシング工程を行った場合、切削深さによらず、切削加工幅を一定にすることができるので、ブレードＢＤ３、ＢＤ４を使用する場合と比較して幅Ｗ１を細くすることができる点で、より好ましい。また、幅Ｗ１を細くすることで、切削加工精度を向上させることができる。
また、上記実施の形態では、図４に示すように、複数の吊りリードＴＬのそれぞれが、途中で分岐せずに角部６ｋまで延びる、所謂、Ｉ吊りタイプの吊りリードＴＬについて説明した。しかし、変形例として、図３９に示す半導体装置７０のように、複数の吊りリードＴＬのそれぞれが、封止体６の角部６ｋにおいて、この角部６ｋに隣接する２つの辺に向かって分岐された、所謂、Ｙ吊りタイプの吊りリードを採用してもよい。Ｉ吊りタイプの場合は、例えば図２９に示すように、行列状に配置されたデバイス領域４０ａの間において、４本の吊りリードＴＬが交差する形状となる。このため、ハーフダイシング工程や個片化工程では、吊りリードＴＬの交点を、ブレードがそれぞれ２回（Ｘ方向およびＹ方向）ずつ通過する。このため、吊りリードＴＬの切断面に異物（バリ）が形成される場合がある。一方、図３９に示すようにＹ吊りタイプの場合には、４本の吊りリードが交差する地点は生じない。このため、ハーフダイシング工程や個片化工程での異物の発生を抑制するには、ブレードが通過する回数が１回で済むＹ吊りタイブを採用することが好ましい。
さらに、上記実施の形態では、半導体チップ３のパッド（電極、ボンディングパッド）ＰＤとリード（端子、外部端子）４とを、導電性部材として、ワイヤ５を介して電気的に接続することについて説明した。しかし、変形例として、図４０および図４１に示す半導体装置７１のように、バンプ電極ＢＭを介して半導体チップ３のパッドＰＤとリード４を電気的に接続してもよい。半導体装置７１は、半導体チップ３のパッドＰＤの形成面である表面３ａが複数のリード４の上面４ａと対向するように、所謂、フリップチップ接続方式により搭載されている。なお、図４１に示す例では、半導体チップ３は複数のリード４に支持されるので、ダイパッド２は設けない構成となっているが、更なる変形例として、例えば放熱特性の向上を目的として、図５に示すダイパッド２のような金属部材（ヒートスプレッダ）を設けることもできる。
その他、上記実施の形態に記載された内容の一部を以下に記載する。
〔付記１〕
半導体装置は、
半導体チップと、
前記半導体チップが搭載されるダイパッドと、
前記ダイパッドの隣に配置され、導電性部材を介して前記半導体チップと電気的に接続されるリードと、
前記ダイパッドに連結される吊りリードと、
第１面、前記第１面の反対側に位置する第２面を有し、前記ダイパッドおよび前記リードの一部が露出するように、前記半導体チップ、前記導電性部材、前記ダイパッド、前記リード、および前記吊りリードを封止する封止体と、
を有し、
前記封止体の前記第２面の周縁部には、前記第２面の周囲を囲むように段差部が設けられ、
前記段差部において、前記リードおよび前記吊りリードのそれぞれ一部が露出している。
１、７０、７１、Ｈ１ 半導体装置
２ ダイパッド（チップ搭載部、タブ）
２ａ 上面（チップ搭載面）
２ｂ 下面（実装面）
３ 半導体チップ
３ａ 表面（主面）
３ｂ 裏面（主面）
３ｃ 側面
４ リード（端子、外部端子）
４ａ 上面（面、ワイヤボンディング面）
４ｂ 下面（面、実装面）
４ｃ 側面
４ｅ 側面
４ｆ 段差面
５ ワイヤ（導電性部材）
６ 封止体（樹脂体）
６ａ 上面（面）
６ｂ 下面（面、裏面、実装面）
６ｃ 側面
６ｅ 側面
６ｆ 段差面
６ｋ 角部
１０ 段差部
２０ 実装基板（マザーボード、配線基板）
２０ａ 上面（搭載面）
２１ ランド（端子）
２１ａ ランド（リード接続用端子）
２１ｂ ランド（ダイパッド接続用端子）
２１ｃ ランド（吊りリード接続用端子）
２２ 絶縁膜（ソルダレジスト膜）
２３、２４ 接合材
３０ 検査装置（外観検査装置）
３１ 光照射部
３２ 撮像部
３３ 制御部
４０ リードフレーム（基材）
４０ａ デバイス領域（製品形成領域）
４０ｂ 外枠
４０ｃ ダイシング領域（ダイシングライン）
４０ｈｆ 薄肉部（ハーフエッチング部）
４０ｍ マーク
４０ｔｂ タイバー
５０ 成形金型
５１ 上型（金型）
５１ａ クランプ面（金型面、押し付け面、面）
５１ｂ キャビティ（窪み部）
５２ 下型（金型）
５２ａ クランプ面（金型面、押し付け面、面）
５３ 樹脂フィルム（フィルム材）
５５ テープ（ダイシングテープ）
５６ フレーム（リングフレーム）
６０ めっき槽
６１ めっき液
６２ 陰極
６３ 陽極
ＢＤ１、ＢＤ２、ＢＤ３、ＢＤ４ ブレード、
ＢＤｋ テーパ面（傾斜面）
ＢＤｓ１ 側面
ＢＤｓ２ 側面
ＢＤｔ１ 先端面
ＤＢ ダイボンド材（接着材）
ＢＭ バンプ電極（導電性部材）
ＰＤ パッド（電極、ボンディングパッド）
ＳＤ 金属膜（外装めっき膜、半田膜）
ＴＬ 吊りリード
ＴＬ１ 封止部
ＴＬ２ 露出部
Ｗ１、Ｗ２、Ｗ３ 幅

Claims (7)

  1. 以下の工程を含む半導体装置の製造方法：
    （ａ）第１リードを有する第１デバイス領域と、第２リードを有し、かつ、前記第１デバイス領域の隣に設けられた第２デバイス領域と、前記第１デバイス領域と前記第２デバイス領域の間に設けられ、かつ、前記第１リードおよび前記第２リードのそれぞれが繋がるタイバーと、を備えたリードフレームを準備する工程；
    （ｂ）前記（ａ）工程の後、前記第１デバイス領域に第１半導体チップを搭載し、前記第２デバイス領域に第２半導体チップを搭載する工程；
    （ｃ）前記（ｂ）工程の後、前記第１リードと前記第１半導体チップを、第１導電性部材を介して電気的に接続し、前記第２リードと前記第２半導体チップを、第２導電性部材を介して電気的に接続する工程；
    （ｄ）前記（ｃ）工程の後、前記第１リードおよび前記第２リードの下面が露出するように、前記第１リード、前記第２リード、前記タイバー、前記第１半導体チップ、前記第２半導体チップ、前記第１導電性部材、および前記第２導電性部材を一括して封止する封止体を形成する工程；
    （ｅ）前記（ｄ）工程の後、前記タイバーの幅よりも太い第１の幅から成る第１ブレードを用いて、前記第１リード、前記第２リードおよび前記タイバーのそれぞれの一部を除去する工程；
    （ｆ）前記（ｅ）工程の後、前記リードフレームのうち、前記（ｄ）工程により形成された前記封止体から露出する露出面にめっき法により金属膜を形成する工程；
    （ｇ）前記（ｆ）工程の後、前記タイバーの幅よりも太く、かつ、前記第１の幅よりも細い第２の幅から成る第２ブレードを用いて、前記タイバーおよび前記封止体の一部を取り除き、前記第１デバイス領域と前記第２デバイス領域を分離する工程。
  2. 請求項１において、
    前記（ｆ）工程では、電解めっき法により前記金属膜を形成する半導体装置の製造方法。
  3. 請求項１において、
    前記（ａ）工程で準備する前記リードフレームは、前記タイバーの厚さが前記第１および第２リードの厚さよりも薄い半導体装置の製造方法。
  4. 請求項１において、
    前記（ｅ）工程では、前記タイバーの下面側を露出させる半導体装置の製造方法。
  5. 請求項１において、
    前記第１ブレードの周縁に設けられた切削加工部は、
    前記（ｅ）工程で、前記リードフレームの被切削加工部に最初に接触する先端面、前記先端面と直交する第１側面、および前記第１側面の反対側に位置し前記先端面と直交する第２側面を有し、
    前記先端面と前記第１側面の間、および前記先端面と前記第２側面の間には、テーパ面が形成されない半導体装置の製造方法。
  6. 請求項１において、
    前記第１ブレードの周縁に設けられた切削加工部は、
    前記（ｅ）工程で、前記リードフレームの被切削加工部に最初に接触する先端面、前記先端面と直交する第１側面、および前記第１側面の反対側に位置し前記先端面と直交する第２側面を有し、
    前記先端面と前記第１側面の間、および前記先端面と前記第２側面の間には、それぞれ前記被切削加工部と対向するように設けられたテーパ面が形成されている半導体装置の製造方法。
  7. 請求項１において、
    前記第１デバイス領域には第１ダイパッド、および前記第１ダイパッドと前記タイバーを連結する第１吊りリードが設けられ、
    前記第２デバイス領域には第２ダイパッド、および前記第２ダイパッドと前記タイバーを連結する第２吊りリードが設けられ、
    前記（ｅ）工程では、前記第１および第２吊りリードの一部を露出させる半導体装置の製造方法。
JP2012142025A 2012-06-25 2012-06-25 半導体装置の製造方法 Pending JP2014007287A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012142025A JP2014007287A (ja) 2012-06-25 2012-06-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012142025A JP2014007287A (ja) 2012-06-25 2012-06-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014007287A true JP2014007287A (ja) 2014-01-16

Family

ID=50104763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012142025A Pending JP2014007287A (ja) 2012-06-25 2012-06-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2014007287A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104685615A (zh) * 2014-03-27 2015-06-03 瑞萨电子株式会社 半导体器件的制造方法及半导体器件
JP2016167532A (ja) * 2015-03-10 2016-09-15 新日本無線株式会社 リードフレームおよびそれを用いた半導体装置の製造方法
CN106169443A (zh) * 2015-05-18 2016-11-30 东和株式会社 半导体装置及其制造方法
JP2018163908A (ja) * 2017-03-24 2018-10-18 旭化成エレクトロニクス株式会社 半導体装置
WO2020166512A1 (ja) * 2019-02-15 2020-08-20 Ａｓｅジャパン株式会社 半導体装置、および、半導体装置の製造方法
WO2023037682A1 (ja) * 2021-09-08 2023-03-16 Ｔｏｗａ株式会社 半導体装置の製造方法およびリードフレーム

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645528B (zh) * 2014-03-27 2018-12-21 瑞薩電子股份有限公司 半導體裝置之製造方法及半導體裝置
WO2015145651A1 (ja) * 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
KR20160136208A (ko) * 2014-03-27 2016-11-29 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치
CN104685615A (zh) * 2014-03-27 2015-06-03 瑞萨电子株式会社 半导体器件的制造方法及半导体器件
US9601415B2 (en) 2014-03-27 2017-03-21 Renesas Electronics Corporation Method of manufacturing semiconductor device and semiconductor device
JPWO2015145651A1 (ja) * 2014-03-27 2017-04-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
EP3128539A4 (en) * 2014-03-27 2017-12-27 Renesas Electronics Corporation Semiconductor device manufacturing method and semiconductor device
KR102178587B1 (ko) 2014-03-27 2020-11-13 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치
JP2016167532A (ja) * 2015-03-10 2016-09-15 新日本無線株式会社 リードフレームおよびそれを用いた半導体装置の製造方法
CN106169443A (zh) * 2015-05-18 2016-11-30 东和株式会社 半导体装置及其制造方法
KR101803183B1 (ko) * 2015-05-18 2017-12-28 토와 가부시기가이샤 반도체 장치 및 그 제조 방법
JP2018163908A (ja) * 2017-03-24 2018-10-18 旭化成エレクトロニクス株式会社 半導体装置
WO2020166512A1 (ja) * 2019-02-15 2020-08-20 Ａｓｅジャパン株式会社 半導体装置、および、半導体装置の製造方法
JPWO2020166512A1 (ja) * 2019-02-15 2021-12-16 Ａｓｅジャパン株式会社 半導体装置、および、半導体装置の製造方法
JP7382354B2 (ja) 2019-02-15 2023-11-16 Ａｓｅジャパン株式会社 半導体装置、および、半導体装置の製造方法
WO2023037682A1 (ja) * 2021-09-08 2023-03-16 Ｔｏｗａ株式会社 半導体装置の製造方法およびリードフレーム
JP7614985B2 (ja) 2021-09-08 2025-01-16 Ｔｏｗａ株式会社 半導体装置の製造方法およびリードフレーム

Similar Documents

Publication Publication Date Title
KR102178587B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP5959386B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP5868043B2 (ja) 半導体装置
JP5271949B2 (ja) 半導体装置
US8076181B1 (en) Lead plating technique for singulated IC packages
JP6129315B2 (ja) 半導体装置
TWI668826B (zh) Lead frame, semiconductor device
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
WO2017002268A1 (ja) 半導体装置の製造方法および半導体装置
JP2014007287A (ja) 半導体装置の製造方法
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
JP5946511B2 (ja) 半導体装置の製造方法
JP2006165411A (ja) 半導体装置およびその製造方法
JP2014082385A (ja) 半導体装置の製造方法および半導体装置
JP2012109435A (ja) 半導体装置の製造方法
JP2014187308A (ja) 半導体装置の製造方法
JP2013143445A (ja) 半導体装置の製造方法および半導体装置
JP2013219296A (ja) 半導体装置の製造方法および半導体装置
JP2019145625A (ja) 半導体装置
JP2017108191A (ja) 半導体装置
JP2002164496A (ja) 半導体装置およびその製造方法
JP2008042100A (ja) 半導体装置及びリードフレーム組立体の製法
JP2016076730A (ja) 半導体装置
JP2006140329A (ja) 半導体装置の製造方法