[go: up one dir, main page]

JP6274640B2 - 半導体デバイスパッケージおよび製造方法 - Google Patents

半導体デバイスパッケージおよび製造方法 Download PDF

Info

Publication number
JP6274640B2
JP6274640B2 JP2013128002A JP2013128002A JP6274640B2 JP 6274640 B2 JP6274640 B2 JP 6274640B2 JP 2013128002 A JP2013128002 A JP 2013128002A JP 2013128002 A JP2013128002 A JP 2013128002A JP 6274640 B2 JP6274640 B2 JP 6274640B2
Authority
JP
Japan
Prior art keywords
recess
strip
package
lead
singulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013128002A
Other languages
English (en)
Other versions
JP2014011457A (ja
Inventor
エル.ダニエルズ ドワイト
エル.ダニエルズ ドワイト
アール.フーパー スティーブン
アール.フーパー スティーブン
ジェイ.マグナス アラン
ジェイ.マグナス アラン
イー.ポーチ ジャスティン
イー.ポーチ ジャスティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2014011457A publication Critical patent/JP2014011457A/ja
Application granted granted Critical
Publication of JP6274640B2 publication Critical patent/JP6274640B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49537Plurality of lead frames mounted in one device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49558Insulating layers on lead frames, e.g. bridging members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586Insulating layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49121Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、一般に半導体デバイスパッケージに関し、より詳細には、フラットパック−リードなし半導体デバイスパッケージのリードに関する。
半導体デバイスはリードフレームにマウントされ、半導体デバイスパッケージ(以下「パッケージ」)中に封止され得る。パッケージはリードを利用して外部との間で信号及び電力の授受を行う。パッケージの1つのタイプがフラットパック−リードなしパッケージ(flat−pack no−lead package)であり、リードはパッケージの底部や側面において露出される。
特許文献1には、端部のめっきされたリードについて開示されている。
リードフレームストリップ(以下「ストリップ」)には、複数のリードフレームが存在する。ストリップ中の封止成形コンパウンドおよびリードは、個々のパッケージを作成するべく、ストリップの個片化中に切断される。
フラットパック−リードなしパッケージのリードの濡れ性の側面(flank)の1つのタイプは、そのリードの端部のキャビティ(すなわち、リセス)を含み、はんだがリセスを濡らすように、マット錫、ニッケル−パラジウム−金又はパラジウムなどでめっきされている。濡れ性の側面を備えたフラットパック−リードなしパッケージは、より優れたはんだフィレット構造を有し、プリント回路板(以下「PCB」)上にパッケージを表面実装した後におけるハンダ接合部のより容易な外観検査が可能となる。個片化後、濡れ性の側面のリセスでは、リードの底の中央領域、外の角から相当な量の金属が失われるように見える。リセスは、成形コンパウンドがリセスを充填するのを防ぐように、リードより狭い。濡れ性の側面は、パッケージの底より高い濡れ性の表面を生じさせる。この濡れ性の側面は、フィレットの形成を容易にする。表面張力によって、濡れ性の側面のリセスがはんだで濡らされ、また有利には、はんだはフィレットを形成することができる。フィレットは、視覚検査可能なパッケージの側面のはんだ接合部の伸張部である。
典型的には、2つのリセスがストリップの凹部から形成される。凹部を形成するプロセスは、ストリップのリードフレームを形成するプロセスの一部であり、典型的にはリードフレーム製造者によって行われる。この凹部はリードフレームの製造中に、部分エッチング(すなわち、ハーフエッチング)プロセスによって形成可能である。1つの既知の凹部は、1つのリードフレームのリードの底面上、および隣接するリードフレームのリードの底面上に、また隣接したリードフレーム同士の間のストリップの中間の部分の底面上に、長尺状のスロットとして形成される。
ソーによる個片化では、リードフレーム同士の間のストリップの部分を通じて切断が行われる。この切断プロセスでは、削り屑(swarf)として、凹部の中央部分を含むリードの中間部分の多くが除去される。凹部の残る端部は、個片化の後に濡れ性の側面のリセスとなる。大抵のリードは銅である。ソー個片化中、不都合なことに、銅は、銅が有する展性のため、(個片化後に)濡れ性の側面のリセスとなる、凹部の一部を充填することがある。銅は、ソーの刃が凹部の端に到達すると剥がれたり、凹部の端部に付着したりすることがある。その結果、銅の残骸によって、リセスの寸法が少なくとも1つの方向において減少することがある。そのような少なくとも1つの方向におけるリセスの縮小は、開始時にリセスが小さいときに最も顕著である。リードフレームの金属が凹部で支持されないので、その結果、ストリップがソーで個片化されると、バリまたは切削屑が形成され、その凹部に、成形コンパウンドからのエポキシ樹脂など、ソー残骸も捕らえられる。濡れ性の側面のリセスにそのような銅およびソー残骸の存在によって、パッケージが視認によって不合格とされたり、PCBへのパッケージの表面実装中に形成されるはんだ接合部における欠陥の危険が増加したりといった可能性がある。残骸は、はんだ接合部の形成に不利な影響を与える場合もある。これに加えて、残骸がリセスからPCB上に落下することもある。
濡れ性の側面のリセスにおける残骸を回避する1つの既知の方法は、ソー個片化中にリセスに生ずる銅の残骸のためにピッチが1mm未満である場合には、ソーによる個片化に代えて、打ち抜き(パンチ)によってフラットパック−リードなしパッケージを個片化することである。しかしながら、パンチによる個片化では、ストリップがパンチにより個片化される場合に1つのストリップ上に存在する個別のユニットの数はストリップがソーにより個片化される場合ほど多くないので、不利である。
別の既知の方法は、ソーの速度を減少させるか、リセスの残骸を減少させることを試みて特別な刃を使用するか、またはその両方である。しかしながら、そのような既知の方法では、リセスの残骸の蓄積して残ることは避けられない。
別の既知の方法では、リードにスルーホール開口部を有する構造が用いられ、その後、個片化に先立ってはんだによってスルーホール開口部が充填される。
米国特許第6,608,366号明細書
パッケージのアセンブリ中におけるリセスの残骸の蓄積を防止する半導体デバイスパッケージおよびその製造方法を提供する。
上記問題点を解決するために、請求項1に記載の発明は、複数のリードフレームを備え厚さを有するリードフレームストリップを提供する提供工程であって、前記リードフレームストリップは該リードフレームストリップの厚さを通じて部分的にのみ延びている少なくとも1つの凹部を有し、該凹部はリードフレームストリップを個々のリードフレームへと個片化した後、リードフレームのリードの端部の角の少なくとも1つのリセスとなる、前記提供工程と、前記少なくとも1つの凹部を材料によって少なくとも部分的に充填する充填工程と、前記少なくとも1つの凹部が材料によって少なくとも部分的に充填されているとき、前記リードフレームストリップを個々のリードフレームへと個片化する個片化工程と、を備えることを要旨とする。
請求項2に記載の発明は、請求項1に記載の方法において、前記材料は、はんだ濡れ性材料であり、該はんだ濡れ性材料は、前記個片化工程の後に除去されない、ことを要旨とする。
請求項3に記載の発明は、請求項2に記載の方法において、前記ストリップは、前記はんだ濡れ性材料をリフローするように加熱され、前記ストリップは、前記個片化工程に先立って前記はんだ濡れ性材料が固体となるのに十分に冷却される、ことを要旨とする。
請求項4に記載の発明は、請求項1に記載の方法において、前記充填工程に先立って、前記ストリップを成形コンパウンドによって封止する工程をさらに備える、ことを要旨とする。
請求項5に記載の発明は、請求項1に記載の方法において、前記充填工程の後に、前記ストリップを成形コンパウンドによって封止する工程をさらに備える、ことを要旨とする。
請求項6に記載の発明は、請求項2に記載の方法において、個片化工程の後に、個々のリードフレームを含む半導体デバイスパッケージを製造する工程と、半導体デバイスパッケージを支持部へ取り付ける工程であって、半導体デバイスパッケージが支持部に取り付けられるまで、前記はんだ濡れ性材料がリセスに残る前記工程と、をさらに備える、ことを要旨とする。
請求項7に記載の発明は、請求項1に記載の方法において、前記材料は、はんだ濡れ性材料とは異なる除去可能な材料である、ことを要旨とする。
請求項8に記載の発明は、請求項7に記載の方法において、前記材料はポリマー材料である、ことを要旨とする。
請求項9に記載の発明は、請求項8に記載の方法において、前記材料はポリビニルピロリドンポリマーであり、該ポリビニルピロリドンポリマーは、該ポリビニルピロリドンポリマーを超紫外線に暴露することによって剛直又は少なくとも半剛直となる、ことを要旨とする。
請求項10に記載の発明は、請求項7に記載の方法において、前記材料は熱水可溶性の材料である、ことを要旨とする。
請求項11に記載の発明は、請求項10に記載の方法において、前記材料は、熱水可溶性の接着剤、熱水可溶性の熱可塑性材料、および熱水可溶性の熱硬化性ポリマー材料からなる群から選択される材料である、ことを要旨とする。
請求項12に記載の発明は、請求項7に記載の方法において、前記材料はポリイミドであり、該ポリイミドは個片化の後にアセトンを用いて除去される、ことを要旨とする。
請求項13に記載の発明は、請求項7に記載の方法において、前記材料は充填工程中に流動性を有し、前記材料は個片化工程中に剛直又は少なくとも半剛直となる、ことを要旨とする。
請求項14に記載の発明は、請求項13に記載の方法において、前記材料は、室温より高い温度まで加熱されることによって流動性を有する、ことを要旨とする。
請求項15に記載の発明は、請求項13に記載の方法において、前記材料は、室温まで冷却されることによって剛直又は少なくとも半剛直となる、ことを要旨とする。
請求項16に記載の発明は、請求項7に記載の方法において、前記材料は個片化工程の後に個々のリードフレームから除去される、ことを要旨とする。
請求項17に記載の発明は、半導体デバイスパッケージにおいて、複数のリードを有するパッケージ本体に封止された半導体デバイスであって、各リードはパッケージ外に露出した部分を有する半導体デバイスと、各リードの角のリセスであって、各リセスは、ほぼ凹面の構造を有し、濡れ性の材料によって少なくとも部分的に充填される、リセスと、を備えることを要旨とする。
請求項18に記載の発明は、請求項17に記載の半導体デバイスパッケージにおいて、前記半導体デバイスパッケージはQFNスタイルパッケージである、ことを要旨とする。
請求項19に記載の発明は、リードフレームストリップであって、複数のリードフレームを備え、該複数のリードフレームは各々、 中央開口部を形成する外側フレーム構造と、 該中央開口部内に配置されたダイパッドと、 該外側フレームに付けられ、互いに対し離間して配置されたダイパッドに向かって内側に延びている複数のリードと、を備え、1つのリードフレームの各リードはそのダイパッドから外側に延びており、隣接したリードフレームのダイパッドから外側に延びるリードと一体となっており、前記リードの各々は、中央部分と2つの端部とを有する長尺状の部分的にエッチングされた凹部を備え、該2つの端部の各々は、リードフレームストリップを個々のリードフレームへと個片化した後、リードの端部の角のリセスとなり、前記長尺状の部分的にエッチングされた凹部は、個片化に先立って材料によって少なくとも部分的に充填されることを要旨とする。
請求項20に記載の発明は、請求項19に記載のリードフレームストリップにおいて、前記材料は、はんだである、ことを要旨とする。
リードフレームにおける凹部を示す2つのリードフレームの一部を含むストリップの一部の底面図。 図1の2−2線に沿った断面図。 図1の3−3線に沿った断面図。 本発明の様々な実施形態による材料が凹部に配置された後の図1のストリップの一部の底面図。 凹部に材料を有する凹部の断面を示す図4の5−5線に沿った断面図。 凹部に材料を有する凹部の断面を示す図4の6−6線に沿った断面図。 本発明の様々な実施形態による、個片化中に凹部に存在して個片化後に各リードの外の角のリセスに残る材料が濡れ性の材料である場合における、図1のストリップと同様のストリップから製造されるパッケージの上面の概略図。各リードの外の角のリセスにおける濡れ性の材料を示す。 図7の半導体パッケージの底面図。 いくつかのリセスを示し、リセスにおける濡れ性の材料を示す、図8に示す包囲部分の拡大透視図。 1つのリセスを示し、リセスにおける濡れ性の材料を示す、図9に示す包囲部分の拡大透視図。 図7−10のパッケージがPCBにマウントされる方法を示し、フィレットを示す部分側面図。 本発明の様々な実施形態による、個片化中に凹部に存在して個片化後に除去される材料が除去可能な材料である場合における、図1のストリップと同様のストリップから製造されるパッケージの上面の概略図。除去可能な材料の除去後に各リードの外の角における残骸のないリセスを示す。 図12のパッケージの底面図。 本発明によるいくつかの残骸なしのリセスを示す、図13に示す包囲部分の拡大透視図。 本発明による1つの残骸なしのリセスを示す、図14に示す包囲部分の拡大透視図。 先行技術のリセスにおける残骸を示す、先行技術のリセスの拡大透視図。 図16の先行技術のリセスを備える先行技術のパッケージがPCBに取り付けられる方法を示す、部分側面図。先行技術のリセスにおける残骸によってフィレットの形成にどのような不利な影響が生じるかを示す。 本発明の一実施形態によるフラットパック−リードなしパッケージを組み立てる方法のフローチャート。 本発明の別の実施形態によるフラットパック−リードなしパッケージを組み立てる方法のフローチャート。 本発明の様々な実施形態によりパッケージを組み立てる1つ以上の方法において使用され得る、例として与えられるストリップの平面図。
図1は、デュアルフラットパック−リードなしタイプのストリップ110の一部の底面図である。このストリップ110は2つの隣接したリードフレーム112の部分を含む。各リードフレーム112に凹部130を示す。ソー個片化に先立って各リードフレームの凹部130を適切な材料によって充填することによって、ストリップ110から製造される各フラットパック−リードなしパッケージのリードの濡れ性の側面におけるリセス内に残骸が形成され蓄積されることが防止される。それによって、ソー個片化が容易となるか、ソー個片化用のプロセス・ウィンドウがより広くなるか、またはその両方となる。本発明による方法は、QFNスタイルのパッケージのアセンブリ中におけるリセスの残骸の蓄積を防止する。材料が凹部130に存在する場合にソー個片化を行うことによって、リセスに銅のバリが形成されることを防止する。
図2は、ストリップ110の2−2線に沿った断面図である。各リード120は、底面128および上面226を有する。
図3は、ストリップ110の3−3線に沿った断面図である。
図4は、材料400が凹部130に配置されたストリップ110の一部の底面図である。
図5は、ストリップ110の5−5切断線に沿った断面図であり、凹部に材料400を有する凹部130の断面を示す。
図6は、ストリップ110の6−6切断線に沿った断面図であり、凹部に材料400を有する凹部130の断面を示す。材料400は、図4、図5、図6において、凹部130に斜めのハッチングによって表されている。以下においてより詳細に説明されるように、材料400は、はんだに濡れ性の材料(以下「濡れ性材料」)200および除去可能な材料300のうちの1つである。
ストリップ110の各リードフレーム112は、外側フレーム構造114を備える。外側フレーム構造114は、中央に配置されている開口部116を囲んでおり、開口部116の中には封止中に成形コンパウンド(対角線状のハッチングで示す)が進入する。リードフレーム112は、開口部116内に配置されたダイパッド118を備えてもよい。ストリップ110の連続するリードフレーム112同士は、リードフレームの行列を与える、二次元マトリックスに延びてもよい。各リードフレーム112は、間隔をおいて各リードフレーム112のそれぞれの側に沿って並べて配置され、隣接したリードフレームからギャップGだけ離れた複数のリード120からなるリード120のセットを備えてもよい。
封止前、半導体ダイ(図示せず)は、それぞれのリードフレーム112にマウントされ、付けられている。ダイ上のボンディングパッド(図示せず)と各リード120との間にワイヤを用いて電気接続が形成される。次いで、リードフレーム112は、ストリップ110に、または全ストリップに成形コンパウンドを適用することによって、または個々のパッケージ用に個々のモールドを形成することによって封止される。
個片化前、図1および図4に示したように、リード120は、外側フレーム構造114に対し一体に接続されて支持され、ダイパッド118の周辺縁部に向かって開口部116の中へ延びている。各ストリップ110では、外側フレーム構造114は、隣接したリードフレーム112同士で共通である、中間の共通の棒132を備える。この共通の棒132を含む外側フレーム構造114が、個片化中に切り取られ、廃棄される。
図1および図4に示したように、同じ列あるいは行において隣接したリードフレーム112同士のリード120の凹部130は、セミエッチングまたは部分エッチングによって形成されてもよく、これによって、ストリップ110の材料はその厚さを通じて途中までエッチングされる。この部分エッチングによって、隣接したリードフレーム同士に共通の外側フレーム構造114の共通の棒132を横切って延びる部分的にエッチングされた長尺状の凹部130が形成されるので、凹部130の対向端部分が、後に(個片化後に)隣接したリードフレーム同士の並列なリード120の端部にリセス134を形成する。
ストリップ110のソーストリートSは、共通の棒132に沿って延びる。各ソーストリートSに沿ってソーブレードが通過することによって、隣接したリードフレーム112同士が互いから分離される。直角の行および列のソーストリートSは、二次元のストリップ110内に延びる。ソー個片化プロセスにおいて用いられる刃の幅は、ソーストリートSが各凹部130の対向端部分を含まないような幅である。
典型的には、ソーブレードはソーストリートSの各々と同じ幅であり、ソー切断中、外側フレーム構造114の共通の棒132を跨いでいる。したがって、ソー個片化プロセス中、ソーブレードは、各ソーストリートSに沿って長手方向に切断し、各外側フレーム構造114の共通の棒132の中を棒132に沿って切断する。それによって、共通の棒132の金属材料すべてが削り屑(廃棄される)となることが低減され、さらに、成形コンパウンドの切断に加え、リード120の各々の一部が除去されるか切断され、パッケージ140の周辺縁部表面において、それらの外側端部が形成される。このソー個片化プロセスでは、さらに凹部130の中央部分が切り取られる。
図7は、部分的にエッチングされた凹部130における材料400が濡れ性の材料200(個片化中に部分的にエッチングされた凹部に存在した)である場合における、完成したクアッドフラットパック−リードなしパッケージ140の上面概略図である。図7に示したパッケージ140は、本発明の一実施形態による第1の方法(図18を参照)を利用して製造されたか、または組み立て(アセンブリ)られた。図7は、パッケージ140の各リード120の外の角のリセスにおける濡れ性の材料200を示す。
図8は、パッケージ140の底面図である。濡れ性の材料200は、図7および図8の各リセスにおける小さな暗い中実の領域として表されている。
図9は、図8に示した包囲部分の拡大透視図であり、いくつかのリセス134を示すとともに、リセスにおける濡れ性の材料200を斜めのハッチングとして示す。
図10は、図9に示す包囲部分の拡大透視図であり、1つのリセス134を示し、リセスにおける濡れ性の材料200を斜めのハッチングとして示す。
パッケージ140は、ストリップ110などのストリップに適用される、電気絶縁性のプラスチック封止材料(または成形コンパウンド)の硬化によって形成されるパッケージ本体(以下「本体」)142を備える。各パッケージ140は、パッケージの底面146のそれぞれの側に沿って並んで配置され、対応する底面146の側に対し垂直に延びている、複数の分離した電気接続要素またはリード120からなるセットを備える。パッケージ140では、リード120のセットは底面146の4つの側すべてに配置され、支持部の電気接続にはんだ接合されるように、パッケージの底面146および側縁部150において露出される。デュアルリードなしパッケージ(図示せず)では、リード120のセットは、底面146の2つの対向する側にのみ配置される。図7−10に示すように、パッケージ140のリード120の端部は、個片化された完成したパッケージの側に対し、ほぼ面一である。
ソー個片化プロセスは、各パッケージ140の本体142の形成が完了するようにストリップ110の個々のリードフレーム112とプラスチック封止材料との両方を切断および分離することによって、パッケージ140同士を互いに分離する。完全に形成されたパッケージ140は、上面144および対向する底面146を形成し、それらはほぼ長方形である。側縁部150は、本体142の上面144および底面146まで側方に延びている。
リードは本体142の底面146内に露出される。リード120の外側端部は本体142の側縁部150内に露出される。リードは、各リードの底面128およびパッケージ140の各リード120の露出された外側端部によって形成された、各リード120の角に形成されるリセス134を有する。この角の付近の各リードの底面128は、各リードの電気接続部分として機能する。ソー個片化プロセスが完了すると、リセス134が各リード120内に形成される。各リセス134は、外側端部およびその底面128によって形成される対応するリード120の角領域に形成される。リセス134は、底面128および外側端部内に配置されるが、上面226またはいずれかの側面までは延びていない。各リセス134は、ほぼ凹面の構造を有する。パッケージ140をPCB 152(図11を参照)にはんだによってマウントする際、はんだがリセス134の中へとリフローされることが可能である。各リード120(本体142の外で露出される)の電気接続表面部分および外側端部(リセス134を含む)には、PCB152に対するはんだ接合を容易にするべく、めっき層が付与されてもよい。
本発明による方法によって、パッケージ140のソー個片化中にリセス134に集まるバリおよび残骸(デブリ)の問題が克服される。本発明による方法では、濡れ性の材料200か、除去可能な材料300かによって、凹部130を充填する。除去可能な材料300は、リード120またはリセス134の濡れ性を損なわない。除去可能な材料300は、個片化が行われるとき、剛直か、半剛直かのうちのいずれかの性質を有する。しかしながら、凹部130に配置されるとき、除去可能な材料は流動性を有してもよい。凹部130が個片化時に材料400によって少なくとも部分的に充填されることによって、個片化、特にソー個片化の結果としてリセス134に蓄積する残骸が除去(または少なくとも有効に除去)される。既知の個片化の方法の使用の結果としてリセス134に蓄積する多量の残骸によって、リセスには無期限に不利な影響が与えられ得る。本発明による方法では、パッケージのアセンブリ中にリセスの残骸の蓄積を防止することによって、精密なピッチのリード120を有するパッケージ140により残骸のないリセス134を製造する性能が向上する。本発明による方法では、PCB152上へのマウント後に検査可能なはんだ接合部を形成する可能性が増大する。本発明による方法では、個片化中および個片化の結果としてのバリ(または切削屑)の形成を防止するのに十分に固体である材料400によって、凹部130を充填する。
本発明による第1の方法では、個片化に先立って濡れ性の材料200によって凹部130を充填する。これによって、個片化中にバリおよび残骸の形成および蓄積が防止され、除去が不要となる。第1の方法では、凹部130は、はんだ(典型的には、スズと、銅、鉛、銀、またはビスマスとの合金)など濡れ性の材料200によって、少なくとも部分的に充填される。様々な実施形態では、濡れ性の材料200は、はんだ、はんだペースト、スズ、ビスマス、インジウム、金、銀、別の濡れ性の材料、またはそれらの組み合わせである。一実施形態では、はんだは、SAC305またはSAC405であり、ここで、S=スズ、A=銀、およびC=銅である。例えば、SAC305は、96.5%のスズ、3%の銀、および0.5%の銅である。凹部130は、いくつかの手法により濡れ性の材料200によって充填されてもよい。第1の方法では、スクイージー塗工、ステンシル印刷、またはスクリーン印刷により凹部130の中へはんだペーストを移動させて、濡れ性の材料200によって凹部130を充填し、次いで、パッケージ140の通常の組立を継続するのに先立って濡れ性の材料をリフローさせる。別の実施形態では、小さなノズルを通じてはんだペーストを流して凹部130を充填する、はんだジェットが使用される。別の実施形態では、アトマイズによってナノ粒子とされたはんだペーストを凹部130の中へ噴霧する。別の実施形態では、はんだボールが各凹部130に配置される。次いで、凹部130を充填するべく、はんだボールが溶融またはリフローされる。別の実施形態では、ストリップ110は凹部130だけが露出されるようにマスクされ、濡れ性の材料200はマスクの開口部に形成される。別の実施形態では、凹部130が充填されるまで、ストリップ110は濡れ性の材料200によってめっきされる。第1の方法のいくつかの実施形態では、凹部130に配置されている濡れ性の材料200が、次いで、濡れ性の材料をリフローさせるべく加熱される。第1の方法の各実施形態では、濡れ性の材料200が凹部130に配置された後、ストリップ110が個片化される。第1の方法の各実施形態では、濡れ性の材料200は、凹部130に配置された後、除去されない。個片化後に凹部130における濡れ性の材料200を維持することによって、個片化後にリセス134に残骸がさらに蓄積することが防止される。
本発明による別の方法では、個片化に先立って、除去可能な材料300によって凹部130を充填する。この除去可能な材料300は、バリおよび残骸がリセス134に集まることを防止するのに十分に硬化することが可能であり、水または他の半導体プロセスにおいて一般的な化学物質(フォトレジストなど)を用いて容易に除去可能である。一実施形態では、除去可能な材料300は、熱水可溶性の接着剤、熱水可溶性の熱可塑性材料、および熱水可溶性の熱硬化性ポリマー材料のうちの1つである。熱水可溶性材料は、その材料が液体の形態であるように、十分に高い温度(約100℃)で適用される。熱水可溶性材料は、硬化時には十分に固体であるが、硬化後は熱水によって完全に洗い流される。使用可能な熱水可溶性材料の一例は、AquaBond(登録商標)ABS−65である(AquaBondは、カマリロ(CA)のアクアボンドテクノロジーズ社(AquaBond Technologies, Inc.)の商標)。一実施形態では、ストリップ110は、熱水可溶性材料が液体の形態であるように、十分に高い温度(約100℃)の熱水可溶性材料の浴に入れられる。別の実施形態では、熱水可溶性材料は、その材料が液体の形態であるように、十分に高い温度(約100°C)まで加熱され、ステンシルを用いるスクリーン印刷によって、ストリップ110に塗工される。次いで、ストリップ110上の熱水可溶性の除去可能な材料300は室温まで戻され、熱水可溶性の除去可能な材料は硬化または凝固し、少なくとも半剛直となる。リセス134は、個片化中、熱水可溶性の除去可能な材料300によって充填されたままであり、それによってソー個片化プロセス中にリセス134に残骸が入ることが防止される。次に、リセス134から熱水可溶性の除去可能な材料300を取り除くべく、部分的に個片化されたストリップまたは個々のユニットが熱水浴に入れられる。露出した残骸なしのリセス134が生じる。一実施形態では、部分的に個片化されたストリップまたは個々のユニットは、熱水可溶性の除去可能な材料300が溶解するまで、熱水に浸漬されるか、または熱水(約80〜90℃)が噴霧される。
ストリップ110への熱水可溶性の除去可能な材料300の適用は、個片化に先立つ最後の工程である。部分的に個片化されたストリップまたは個々のユニットを熱水中に浸漬することか、または 部分的に個片化されたストリップまたは個々のユニットに熱水を噴霧することが、ソー個片化の後の第1の工程である。
別の実施形態では、除去可能な材料300はポリビニルピロリドンポリマーであり、紫外線(UV)光を用いて硬化される温水可溶性の熱硬化性ポリマー材料である。そのようなポリビニルピロリドンポリマーの一例は、Dymax(登録商標)UV Curable Water Soluble Masks 9−20553シリーズである(Dymaxは、トリントン(CT)のダイマックス社(Dymax Corporation)の商標である)。ポリビニルピロリドンポリマーが硬化された後、ストリップ110が個片化される。一実施形態では、ストリップ110は部分的にソー切断され、それによって、部分的に個片化されたストリップが製造される。別の実施形態では、ストリップ110は完全にソー切断され、それによって、個々のユニットへとストリップが個片化される。個片化の後、部分的に個片化されたストリップまたは個々のユニットは、ポリビニルピロリドンポリマーが溶解するまで、熱水に浸漬されるか、または熱水(約120〜150℃)を噴霧され、それによって、リセス134からポリビニルピロリドンポリマーが除去されて、残骸のないリセスが現れる。
本発明による別の方法では、除去可能な材料300はポリイミドであり、ポリイミドは、個片化の後、アセトンを用いて除去され、残骸のないリセス134が現れる。
様々な他の実施形態では、除去可能な材料300は、別のタイプのポリマー、ポリマー接着剤、またはフォトレジスト材料であり、次いで、個片化の後に除去され、残骸のないリセス134が現れる。
一実施形態では、部分的ソー手順は、ストリップがまだストリップの形態である間に除去可能な材料300を除去するべく、除去可能な材料300の配置後にストリップ110上で行われる。そのような一実施形態では、ストリップ110は部分的にソー切断され、これは除去可能な材料300を通じることを含めて金属リードフレーム112を通じる完全なソー切断であるが成形コンパウンド116を通じてはソー切断されないことを意味しており、それによって、部分的に個片化されたストリップが製造される。そのような一実施形態では、除去可能な材料300は、部分的に個片化されたストリップの凹部130から残骸なしで取り除かれてリセス134を残す(金属リードフレーム112が既に切断されており、また残骸の主原因は金属リードフレームの切断によるので)。部分ソー手順では、除去可能な材料300の除去後に完全な個片化が完了するときに金属リード120が偶然に「切り取られない」ことを保証するべく、完全な切断に使用される刃よりわずかに広い刃を使用してもよい。別の実施形態では、ストリップ110は完全にソー切断され、それによって、ストリップは完全に個片化された個々のユニットへと個片化される。
第2の方法の各実施形態では、除去可能な材料300が凹部130に置かれた後、および除去可能な材料が凹部に位置するときにのみ、ストリップ110が個片化または部分的に個片化される。第2の方法の各実施形態では、ストリップ110が個片化または部分的に個片化された後、除去可能な材料300が除去される。
図11は、本発明の様々な実施形態のうちの1つにより組み立てられたパッケージ140がどのようにしてPCB 152に取り付けられるかを示す部分側面図であり、はんだフィレット1100を示している。本発明の様々な実施形態による方法(図18および19を参照)およびそれによって製造されるパッケージ140は、容易に視覚検査可能な良好な形状のはんだフィレットの形成を補助する。
図12は、本発明による第2の方法(図19を参照)を利用して製造または組み立てられた(ストリップ110と同様のストリップが個片化され、除去可能な材料300が凹部130に配置された)クアッドフラットパック−リードなしパッケージ140の上部斜視図である。除去可能な材料300は、個片化の後に除去されており、図12に示すように、各リード120の外の角に残骸のないリセス134が存在する。
図13はパッケージ140の底面図である。
図14は、本発明によるいくつかの残骸なしのリセス134を示す、図13に示す包囲部分の拡大透視図である。
図15は、本発明による1つの残骸なしのリセス134を示す、図14に示す包囲部分の拡大透視図である。第2の方法(図19を参照)およびそれによって製造されたパッケージ140によって、図15に示される残骸なしのリセス134が得られる。
図16は、先行技術のリセスにおける残骸1635を示す、先行技術のリセス1634の拡大透視図である。
図17は、先行技術の半導体パッケージ(先行技術のリード1620における先行技術の本体1742および先行技術のリセス1634を含む)がPCB1752に取り付けられる方法を示す部分側面図であり、先行技術のリセスにおける残骸1635によって先行技術のはんだフィレット1700の形成にどのような不利な影響が生じるかを示す。
図18は、濡れ性の材料200を利用する発明の一実施形態によるパッケージ140を組み立てる第1の方法のフローチャートである。第1の方法は、リードフレーム112に標準的な凹部130を有する標準的なストリップ110で開始する。凹部は個片化の後にリセス134を形成するために使用される。第1の方法では、ストリップ110を成形コンパウンドで封止する1つの工程を含む該工程までの標準的なパッケージアセンブリを行う。次に、凹部130が濡れ性の材料200で充填される。次に、濡れ性の材料200がリフローするようにストリップ110が加熱され、次いで、室温までストリップが冷却される。次に、ストリップ110が個片化される。有利なことに、ストリップ110は、凹部130に濡れ性の材料200が存在していても、ソーの標準的な刃および技術を用いる標準的な方法によって個片化される。次に、通常のアセンブリが再開される。第1の方法が完了すると、完成したパッケージ140のリセス134にはんだを備える完全なパッケージアセンブリが得られる。
図19は、除去可能な材料300を利用する発明の一実施形態によるパッケージ140を組み立てる第2の方法のフローチャートである。第2の方法は、リードフレーム112に標準的な凹部130を有する標準的なストリップ110で開始する。凹部は個片化の後にリセス134を形成するために使用される。第2の方法では、ストリップ110を成形コンパウンドで封止する1つの工程を含む該工程までの標準的なパッケージアセンブリを行う。次に、凹部130は、除去可能な材料のタンクまたは貯蔵部にストリップ110を浸漬することによって、除去可能な材料でストリップをカーテンコーティングするによって、またはステンシル印刷によって、除去可能な材料300で充填される。次に、除去可能な材料300は、その除去可能な材料のメーカの推奨条件で硬化させて、除去可能な材料を硬化させるおよび/または剛直とする。次に、ストリップ110は標準的な個片化技術を用いて個片化されるか、部分的なソー個片化がストリップに対し行われる。有利なことに、ストリップ110は、凹部130に硬化された除去可能な材料300が存在していても、ソーの標準的な刃および技術を用いる標準的な方法によって個片化される。次に、除去可能な材料300は、個片化されたリードフレーム112から洗浄され、取り除かれる。次に、通常のアセンブリが再開される。
第2の方法が完了すると、残骸なしのリセス134を有する完成したパッケージ140が得られる。
いくつかの実施形態では、ストリップ110がモールドされた後(この段階では、ストリップがモールドされた後、他の部分を汚染する可能性がほぼないので)、凹部130が材料400で充填される。ストリップ110がモールドされた後に凹部130の中への濡れ性の材料200を移動させることにより、リードフレーム112の内部に濡れ性の材料が流れ込んでワイヤボンド、ダイ表面、またはダイ取り付け領域(それらはモールドのプロセスによって既に保護されているので)を汚染する可能性がほとんど存在しない。他の実施形態では、凹部130は個片化に先立つアセンブリの任意の段階で充填される。
刃のロードを適正に管理することによって、凹部130内に配置された材料400を溶融させることなく、リードフレーム112をソーによって清浄に個片化可能であることが実験によって確かめられた。
図20には、本発明の様々な実施形態によってパッケージ140を組み立てる1つ以上の方法において用いられ得る、ストリップ110などのストリップの一例を示す。図20に示すストリップは、複数のリードフレームを含む3つのリードフレームのアレイを備える。各アレイは、リードフレーム112のような25個のリードフレームを含んでいる(合計75のリードフレーム)。
一実施形態では、パッケージ140は、クアッドフラットパック−リードなし(QFN)パッケージ(以下「QFNスタイルパッケージ」))である。QFNスタイルパッケージの例には、以下がある:パワー・クアッド・フラットパック・リードなし(PQFN; power quad flat−pack no−lead )パッケージ、極薄クアッド・フラットパック・リードなし(XQFN; extremely−thin quad flat−pack no−lead)パッケージ、占有低減極薄クアッド・フラットパック・リードなし(DQFN; depopulated very−thin quad flat−pack no−lead)パッケージ、ヒートシンク極薄クアッド・フラットパック・リードなし(HVQFN; heatsink very−thin quad flat−pack no−lead)パッケージ。QFNスタイルパッケージは、さらに他のタイプのフラットパック−リードなしパッケージを含んでもよい。別の実施形態では、パッケージ140は、デュアルフラットパック−リードなし(DFN; dual flat−pack no−lead)パッケージである。
図1および図4は、デュアル・フラットパック・リードなしタイプのパッケージを組み立てるのに使用されるストリップを示し、図7−9および図12−14は、クアッド・フラットパック・リードなしタイプのパッケージを示すと当業者には認められるであろうが、記載を簡単にするために、それらは同じ製品を示すように扱われる。本発明による方法は、クアッドおよびデュアル・フラットパック・リードなしタイプのパッケージの両方に等しく適用可能であるためである。

Claims (9)

  1. 複数のリードフレームを備え厚さを有するリードフレームストリップを提供する提供工程であって、前記リードフレームストリップは該リードフレームストリップの厚さを通じて部分的にのみ延びている少なくとも1つの凹部を有し、該凹部はリードフレームストリップを個々のリードフレームへと個片化した後、リードフレームのリードの端部の角の少なくとも1つのリセスとなる、前記提供工程と、
    前記少なくとも1つの凹部を材料によって少なくとも部分的に充填する充填工程と、
    前記少なくとも1つの凹部が前記材料によって少なくとも部分的に充填されているとき、前記リードフレームストリップを個々のリードフレームへと個片化する個片化工程と、を備える方法であって、
    前記材料は、はんだ濡れ性材料とは異なる除去可能な材料であって、温水または熱水に可溶性であるポリマーである、方法。
  2. 前記充填工程に先立って、前記ストリップを成形コンパウンドによって封止する工程をさらに備える、請求項1に記載の方法。
  3. 前記充填工程の後に、前記ストリップを成形コンパウンドによって封止する工程をさらに備える、請求項1に記載の方法。
  4. 前記材料は、紫外線に暴露することによって剛直又は少なくとも半剛直となるポリマー材料である、請求項1に記載の方法。
  5. 前記材料はポリビニルピロリドンポリマーであり、該ポリビニルピロリドンポリマーは、該ポリビニルピロリドンポリマーを紫外線に暴露することによって剛直又は少なくとも半剛直となる、請求項4に記載の方法。
  6. 前記材料は熱水可溶性の材料である、請求項1に記載の方法。
  7. 前記材料は、熱水可溶性の接着剤、熱水可溶性の熱可塑性材料、および熱水可溶性の熱硬化性ポリマー材料からなる群から選択される材料である、請求項6に記載の方法。
  8. 前記材料はフォトレジストである、請求項1に記載の方法。
  9. 前記材料は個片化工程の後に個々のリードフレームから除去される、請求項1に記載の方法。
JP2013128002A 2012-06-29 2013-06-18 半導体デバイスパッケージおよび製造方法 Active JP6274640B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/537,392 US8841758B2 (en) 2012-06-29 2012-06-29 Semiconductor device package and method of manufacture
US13/537,392 2012-06-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016252846A Division JP6366205B2 (ja) 2012-06-29 2016-12-27 半導体デバイスパッケージおよび製造方法

Publications (2)

Publication Number Publication Date
JP2014011457A JP2014011457A (ja) 2014-01-20
JP6274640B2 true JP6274640B2 (ja) 2018-02-07

Family

ID=48747335

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013128002A Active JP6274640B2 (ja) 2012-06-29 2013-06-18 半導体デバイスパッケージおよび製造方法
JP2016252846A Active JP6366205B2 (ja) 2012-06-29 2016-12-27 半導体デバイスパッケージおよび製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016252846A Active JP6366205B2 (ja) 2012-06-29 2016-12-27 半導体デバイスパッケージおよび製造方法

Country Status (4)

Country Link
US (3) US8841758B2 (ja)
EP (2) EP2953160B1 (ja)
JP (2) JP6274640B2 (ja)
CN (2) CN103531493A (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8841758B2 (en) * 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
US20140357022A1 (en) * 2013-06-04 2014-12-04 Cambridge Silicon Radio Limited A qfn with wettable flank
CN104685615B (zh) * 2014-03-27 2018-12-21 瑞萨电子株式会社 半导体器件的制造方法及半导体器件
US20160148876A1 (en) * 2014-11-20 2016-05-26 Microchip Technology Incorporated Flat no-leads package with improved contact pins
CN104659010B (zh) * 2015-02-11 2018-03-16 江苏长电科技股份有限公司 一种四方扁平无引脚型态封装的引线框结构与封装体结构
US10264664B1 (en) * 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
JP7148220B2 (ja) * 2015-08-10 2022-10-05 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及びその製造方法
US9443782B1 (en) 2015-08-11 2016-09-13 Freescale Semiconductor, Inc. Method of bond pad protection during wafer processing
US9646853B1 (en) 2015-10-15 2017-05-09 Freescale Semiconductor, Inc. IC device having patterned, non-conductive substrate
US10796986B2 (en) * 2016-03-21 2020-10-06 Infineon Technologies Ag Leadframe leads having fully plated end faces
US10128171B1 (en) * 2016-03-25 2018-11-13 Marvell International Ltd. Leadframe with improved half-etch layout to reduce defects caused during singulation
CN110637364B (zh) * 2016-04-22 2022-10-28 德州仪器公司 改进的引线框系统
CN105932006A (zh) * 2016-06-23 2016-09-07 江阴芯智联电子科技有限公司 预包封侧边可浸润引线框架结构及其制造方法
US9847283B1 (en) * 2016-11-06 2017-12-19 Nexperia B.V. Semiconductor device with wettable corner leads
US10535554B2 (en) 2016-12-14 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor die having edge with multiple gradients and method for forming the same
TWM539698U (zh) * 2016-12-29 2017-04-11 Chang Wah Technology Co Ltd 具改良式引腳的導線架預成形體
US10121742B2 (en) * 2017-03-15 2018-11-06 Amkor Technology, Inc. Method of forming a packaged semiconductor device using ganged conductive connective assembly and structure
JP6841550B2 (ja) * 2017-05-29 2021-03-10 大口マテリアル株式会社 リードフレーム及びその製造方法
US10636729B2 (en) * 2017-06-19 2020-04-28 Texas Instruments Incorporated Integrated circuit package with pre-wetted contact sidewall surfaces
JP6417466B1 (ja) * 2017-11-28 2018-11-07 アオイ電子株式会社 半導体装置およびその製造方法
KR20190071111A (ko) * 2017-12-14 2019-06-24 삼성전자주식회사 엑스선 검사 장비 및 이를 이용하는 반도체 장치 제조 방법
US10896869B2 (en) * 2018-01-12 2021-01-19 Amkor Technology Singapore Holding Pte. Ltd. Method of manufacturing a semiconductor device
JP7210868B2 (ja) 2018-09-05 2023-01-24 ローム株式会社 半導体装置
JP7004259B2 (ja) * 2018-09-21 2022-02-04 大口マテリアル株式会社 リードフレーム及びその製造方法
US11545418B2 (en) * 2018-10-24 2023-01-03 Texas Instruments Incorporated Thermal capacity control for relative temperature-based thermal shutdown
SG10201810052WA (en) 2018-11-12 2020-06-29 Delta Electronics Int’L Singapore Pte Ltd Packaging process and packaging structure
US11073572B2 (en) * 2019-01-17 2021-07-27 Infineon Technologies Ag Current sensor device with a routable molded lead frame
EP3736857A1 (en) * 2019-05-07 2020-11-11 Nexperia B.V. Through hole side wettable flank
US11562948B2 (en) * 2019-11-04 2023-01-24 Mediatek Inc. Semiconductor package having step cut sawn into molding compound along perimeter of the semiconductor package
JP7391694B2 (ja) 2020-02-06 2023-12-05 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
CN111298853B (zh) * 2020-02-27 2021-08-10 西人马联合测控(泉州)科技有限公司 芯片的切割成型方法以及晶圆
TWI723932B (zh) * 2020-08-06 2021-04-01 強茂股份有限公司 側面可潤濕封裝元件及其製法
US11611170B2 (en) 2021-03-23 2023-03-21 Amkor Technology Singapore Holding Pte. Ltd Semiconductor devices having exposed clip top sides and methods of manufacturing semiconductor devices
KR102514564B1 (ko) * 2021-06-28 2023-03-29 해성디에스 주식회사 홈이 형성된 리드를 포함하는 리드 프레임
JP7614985B2 (ja) * 2021-09-08 2025-01-16 Towa株式会社 半導体装置の製造方法およびリードフレーム
EP4462467A1 (en) 2023-04-27 2024-11-13 STMicroelectronics International N.V. Method of manufacturing semiconductor devices

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629639A (ja) 1985-07-05 1987-01-17 Nec Yamagata Ltd 半導体装置の製造方法
KR960006710B1 (ko) 1987-02-25 1996-05-22 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
US5391439A (en) 1990-09-27 1995-02-21 Dai Nippon Printing Co., Ltd. Leadframe adapted to support semiconductor elements
JP2934357B2 (ja) 1992-10-20 1999-08-16 富士通株式会社 半導体装置
US5444293A (en) 1993-09-22 1995-08-22 Opl Limited Structure and method for providing a lead frame with enhanced solder wetting leads
JPH08306853A (ja) 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JPH09312375A (ja) * 1996-03-18 1997-12-02 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
US5804880A (en) 1996-11-04 1998-09-08 National Semiconductor Corporation Solder isolating lead frame
US6201292B1 (en) 1997-04-02 2001-03-13 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member used therefor
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
US8330270B1 (en) * 1998-06-10 2012-12-11 Utac Hong Kong Limited Integrated circuit package having a plurality of spaced apart pad portions
JP2000223643A (ja) * 1999-02-02 2000-08-11 Oita Nippon Denki Kk リードフレームおよびリードフレームの形成方法
US6420779B1 (en) 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
US6333252B1 (en) 2000-01-05 2001-12-25 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6261864B1 (en) 2000-01-28 2001-07-17 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6342730B1 (en) 2000-01-28 2002-01-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6306685B1 (en) 2000-02-01 2001-10-23 Advanced Semiconductor Engineering, Inc. Method of molding a bump chip carrier and structure made thereby
US6238952B1 (en) 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6452255B1 (en) * 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
JP2001320007A (ja) 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
US6400004B1 (en) 2000-08-17 2002-06-04 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US7423337B1 (en) 2002-08-19 2008-09-09 National Semiconductor Corporation Integrated circuit device package having a support coating for improved reliability during temperature cycling
US7105383B2 (en) 2002-08-29 2006-09-12 Freescale Semiconductor, Inc. Packaged semiconductor with coated leads and method therefore
JP3866178B2 (ja) 2002-10-08 2007-01-10 株式会社ルネサステクノロジ Icカード
US6723585B1 (en) 2002-10-31 2004-04-20 National Semiconductor Corporation Leadless package
JP3736516B2 (ja) 2002-11-01 2006-01-18 松下電器産業株式会社 リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
US6872599B1 (en) 2002-12-10 2005-03-29 National Semiconductor Corporation Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)
US6867481B2 (en) 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
JP4645071B2 (ja) 2003-06-20 2011-03-09 日亜化学工業株式会社 パッケージ成型体およびそれを用いた半導体装置
CN100490140C (zh) 2003-07-15 2009-05-20 飞思卡尔半导体公司 双规引线框
US7030469B2 (en) 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
TWI338358B (en) 2003-11-19 2011-03-01 Rohm Co Ltd Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
JP2005191240A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
US7005325B2 (en) 2004-02-05 2006-02-28 St Assembly Test Services Ltd. Semiconductor package with passive device integration
JP2006179760A (ja) 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
JP4207004B2 (ja) 2005-01-12 2009-01-14 セイコーエプソン株式会社 半導体装置の製造方法
JP4408082B2 (ja) 2005-01-14 2010-02-03 シャープ株式会社 集積回路パッケージの設計方法および製造方法
JP4207934B2 (ja) 2005-08-09 2009-01-14 三菱電機株式会社 4方向リードフラットパッケージic実装プリント配線基板、4方向リードフラットパッケージicの半田付方法、空気調和機。
US7256481B2 (en) 2005-11-30 2007-08-14 Texas Instruments Incorporated Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices
US7943431B2 (en) * 2005-12-02 2011-05-17 Unisem (Mauritius) Holdings Limited Leadless semiconductor package and method of manufacture
JP2007214185A (ja) 2006-02-07 2007-08-23 Denso Corp リードフレーム
US7405106B2 (en) 2006-05-23 2008-07-29 International Business Machines Corporation Quad flat no-lead chip carrier with stand-off
US7402459B2 (en) 2006-07-10 2008-07-22 Shanghai Kaihong Technology Co., Ltd. Quad flat no-lead (QFN) chip package assembly apparatus and method
JP5259978B2 (ja) * 2006-10-04 2013-08-07 ローム株式会社 半導体装置の製造方法
US7489026B2 (en) 2006-10-31 2009-02-10 Freescale Semiconductor, Inc. Methods and apparatus for a Quad Flat No-Lead (QFN) package
JP5122835B2 (ja) * 2007-02-27 2013-01-16 ローム株式会社 半導体装置、リードフレームおよび半導体装置の製造方法
CN101540289B (zh) 2008-03-19 2012-12-19 飞思卡尔半导体公司 半导体集成电路封装及封装半导体集成电路的方法和模具
WO2009125250A1 (en) 2008-04-11 2009-10-15 Freescale Semiconductor, Inc. Integrated circuit package, method of manufacturing an integrated circuit package and printed circuit board
US20100133693A1 (en) * 2008-12-03 2010-06-03 Texas Instruments Incorporated Semiconductor Package Leads Having Grooved Contact Areas
JP2011077278A (ja) * 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US8501539B2 (en) * 2009-11-12 2013-08-06 Freescale Semiconductor, Inc. Semiconductor device package
US8329509B2 (en) * 2010-04-01 2012-12-11 Freescale Semiconductor, Inc. Packaging process to create wettable lead flank during board assembly
CN102237280A (zh) 2010-04-23 2011-11-09 飞思卡尔半导体公司 包括锯切分割的组装半导体器件的方法
US8017447B1 (en) * 2010-08-03 2011-09-13 Linear Technology Corporation Laser process for side plating of terminals
CN102969291A (zh) 2011-08-30 2013-03-13 飞思卡尔半导体公司 Qfn器件及其引线框
US8841758B2 (en) * 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture

Also Published As

Publication number Publication date
US9455216B2 (en) 2016-09-27
EP2953160B1 (en) 2019-09-11
JP2017085141A (ja) 2017-05-18
JP6366205B2 (ja) 2018-08-01
US20140001616A1 (en) 2014-01-02
EP2680307B1 (en) 2020-03-04
EP2680307A3 (en) 2014-12-17
US20150228560A1 (en) 2015-08-13
US20140338956A1 (en) 2014-11-20
EP2680307A2 (en) 2014-01-01
CN109599344A (zh) 2019-04-09
US8841758B2 (en) 2014-09-23
CN103531493A (zh) 2014-01-22
US9093436B2 (en) 2015-07-28
JP2014011457A (ja) 2014-01-20
EP2953160A3 (en) 2016-03-02
EP2953160A2 (en) 2015-12-09

Similar Documents

Publication Publication Date Title
JP6366205B2 (ja) 半導体デバイスパッケージおよび製造方法
KR101216509B1 (ko) 단자의 측부 도금 레이저 처리
KR102178587B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP5689462B2 (ja) 半導体装置およびその製造方法
KR102082941B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
KR100720607B1 (ko) 반도체장치
JP3862410B2 (ja) 半導体装置の製造方法及びその構造
US20080246132A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20150076675A1 (en) Leadframe package with wettable sides and method of manufacturing same
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
US20140151865A1 (en) Semiconductor device packages providing enhanced exposed toe fillets
JP2003209216A (ja) リードフレーム、樹脂封止金型およびそれらを用いた半導体装置の製造方法
US20110165729A1 (en) Method of packaging semiconductor device
JP5507344B2 (ja) 半導体装置の製造方法
KR20230074423A (ko) 측면 납땜 가능 리드리스 패키지
CN110943064A (zh) 引线框架及其制造方法
JP2004087883A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
KR101020832B1 (ko) 반도체 패키지 쏘잉 방법
JP4421199B2 (ja) 半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法
JP2005347769A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170301

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180105

R150 Certificate of patent or registration of utility model

Ref document number: 6274640

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250