[go: up one dir, main page]

CN102646581B - 半导体器件和制造半导体器件的方法 - Google Patents

半导体器件和制造半导体器件的方法 Download PDF

Info

Publication number
CN102646581B
CN102646581B CN201210003495.4A CN201210003495A CN102646581B CN 102646581 B CN102646581 B CN 102646581B CN 201210003495 A CN201210003495 A CN 201210003495A CN 102646581 B CN102646581 B CN 102646581B
Authority
CN
China
Prior art keywords
semiconductor layer
insulating film
semiconductor
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210003495.4A
Other languages
English (en)
Other versions
CN102646581A (zh
Inventor
山田敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102646581A publication Critical patent/CN102646581A/zh
Application granted granted Critical
Publication of CN102646581B publication Critical patent/CN102646581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种半导体器件包括：在衬底上设置的半导体层；通过氧化半导体层的一部分形成的绝缘膜；和在绝缘膜上设置的电极，其中所述绝缘膜包括氧化镓、或氧化镓和氧化铟。

Description

半导体器件和制造半导体器件的方法
技术领域
本文所述实施方案涉及半导体器件和制造所述半导体器件的方法。
背景技术
在氮化物半导体中所包括的包括GaN、AlN、InN的材料和这些材料的混合晶体具有宽的带隙并用于高输出电子器件、短波长发光器件等。场效应晶体管(FET)，例如高电子迁移率晶体管(HEMT)用于高输出高效率的放大器或高功率的开关器件等。在包括具有AlGaN的电子供给层和具有GaN的电子传输层的HEMT中，由于AlGaN和GaN之间晶格常数的差异，所以在AlGaN中可产生应变并且可产生压电极化。由于通过压电极化产生高浓度二维电子气，所以可提供高输出器件。
在用于高输出高效率的放大器、高功率开关器件等中的HEMT中，可对其施加常闭，HEMT可具有高的击穿电压。为了实现常闭运行，将位于栅电极下的半导体层的一部分移除以形成栅极凹陷。在栅极凹陷结构中，阈值电压变为正的而没有增加电极之间的电阻。为了获得高的漏极击穿电压和高的栅极击穿电压，在具有横向结构的FET或HEMT中，使用包括栅极绝缘膜的金属绝缘体半导体(MIS)结构。栅极凹陷结构和MIS结构可应用于包括GaN基半导体材料的HEMT中。
例如，日本专利公开号2002-359256、2007-19309和2009-76845公开了相关内容。
在具有栅极凹陷结构和MIS结构的半导体器件中，通过例如蚀刻移除通过外延生长等形成的半导体层的一部分，并且在该经蚀刻的部分上可形成绝缘膜。因此，蚀刻可使半导体器件受损。此外，制造工艺可变得复杂，所以制造的半导体的成本可增加。
发明内容
根据实施方案的一个方面，一种半导体器件包括：在衬底上设置的半导体层；通过氧化半导体层的一部分形成的绝缘膜；和在绝缘膜上设置的电极，其中所述绝缘膜包括氧化镓、或氧化镓和氧化铟。
上述半导体器件的制造工艺得到简化，使得以低的成本提供半导体器件。
本发明的附加优势和新的特征将在后续的描述中得到部分地阐述，并且本领域技术人员在研究了下述内容或在通过实施本发明来获悉时将部分地变得更加明了。
附图说明
图1示出一个示例性的半导体器件；
图2A至2I示出一种制造半导体器件的示例性的方法；
图3示出示例性的超临界水的特性；
图4示出一个示例性的半导体器件；
图5示出示例性的分立封装的半导体器件；
图6示出一个示例性的电源装置；和
图7示出一个示例性的高频放大器。
具体实施方式
在实施方案中，利用相同的附图标记指定基本相同的构件等，并且可省略或减少对那些构件的描述。
图1示出一个示例性的半导体器件。图1示出的半导体器件可包括称作HEMT的晶体管。该半导体器件包括：包括电子传输层21、间隔物层22、电子供给层23和盖层24的半导体层，所述半导体层设置在缓冲层20上，缓冲层20形成在与半导体等对应的衬底10上。所述半导体层通过外延生长例如金属有机气相外延(MOVPE)形成。提供与电子供给层23相连的源电极42和漏电极43。在电子传输层21的其中形成栅电极41的区域上提供相当于栅极绝缘膜的绝缘膜30。在绝缘膜30上提供栅电极41。源电极42和漏电极43可与电子传输层21相连。可提供包括绝缘体的保护膜以覆盖盖层24。
衬底10可为Si衬底、SiC衬底、蓝宝石(Al2O3)衬底等中的任一种。例如，当Si衬底用作衬底10时，可提供缓冲层20。当使用除了硅之外的材料作为衬底10时，可不提供缓冲层20。电子传输层21可由i-GaN构成。间隔物层22可为i-AlGaN。电子供给层23可由n-AlGaN构成。盖层24可为n-GaN。在电子传输层21的电子供给层23侧上产生二维电子气(2DEG)21a。
栅电极41、源电极42和漏电极43可包括金属材料。相当于栅极绝缘膜的绝缘膜30通过氧化间隔物层22、电子供给层23和盖层24形成。例如，通过氧化对应于间隔物层22的i-AlGaN、对应于电子供给层23的n-AlGaN和对应于盖层24的n-GaN，形成Ga2O3和Al2O3。Ga2O3和Al2O3可对应于绝缘膜30。或者，可氧化电子供给层23和盖层24。或者，可仅仅氧化盖层24。
半导体层可包括GaN和AlGaN。或者，半导体层可包括氮化物半导体例如InAlN或InGaAlN。相当于栅极绝缘膜的绝缘膜30可为通过氧化InAlN和InGaAlN形成的Ga2O3、In2O3、Al2O3等。
图2A至2I示出一种制造半导体器件的示例性的方法。
如图2A所示，在衬底10上形成缓冲层20。通过外延生长例如MOVPE在缓冲层20上形成包括例如电子传输层21、间隔物层22、电子供给层23和盖层24的半导体层。在盖层24上形成用于形成掩模的氮化硅(SiN)膜61。衬底10可为由Si、SiC、蓝宝石(Al2O3)等构成的衬底。在衬底10上形成用于外延生长电子传输层21和其它层的缓冲层20。缓冲层20可为例如厚度为0.1μm的未掺杂的i-AlN层。电子传输层21可为厚度为3μm的未掺杂的i-GaN层。间隔物层22可为厚度为5nm的未掺杂的i-AlGaN层。电子供给层23可为厚度为30nm的n-Al0.25Ga0.75N层。电子供给层23掺杂有浓度为5×1018cm-3的用作杂质元素的Si。盖层24可为厚度为10nm的n-GaN层。盖层24掺杂有浓度为5×1018cm-3的用作杂质元素的Si。通过等离子体增强化学气相沉积(PECVD)，在盖层24上沉积厚度为200nm的氮化硅(SiN)膜61。
如图2B所示，在氮化硅膜61上形成光刻胶图案62。例如，在氮化硅膜61上施加光刻胶。通过曝光设备使光刻胶曝光并然后显影以形成光刻胶图案62。光刻胶图案62在其中将形成相当于栅极绝缘膜的绝缘膜的区域中可具有开口。
如图2C所示，通过干蚀刻例如反应性离子蚀刻(RIE)移除其中不形成光刻胶图案62的区域中的氮化硅膜61。也可移除光刻胶图案62。形成掩模64，其包括具有开口63的氮化硅膜61。使用氮化硅膜61作为掩模64的材料。或者，可使用不易于氧化的其它材料。
如图2D所示，将在掩模64的开口63中暴露出的间隔物层22、电子供给层23和盖层24氧化，以形成相当于栅极绝缘膜的绝缘膜30。例如，绝缘膜30可通过使用超临界水氧化间隔物层22、电子供给层23和盖层24形成。例如，将具有开口63的氮化硅膜61置于填充有纯水的室中的预定位置。将室的内部设定为高温、高压状态，室中的纯水变为超临界水。由于超临界水具有强氧化能力，所以通过使用超临界水使得在高温下氧化的材料在较低温度下得到氧化。例如，GaN和AlGaN在1000℃或更高的温度下被热氧化。然而，外延生长的半导体层的晶体结构可因在这种高温下被加热而损害。在利用超临界水氧化中，使用在700℃或更低的温度下例如约380℃的超临界水，并因此在与超临界水接触的预定区域中的半导体层得到氧化。氮化物半导体被氧化而没有导致半导体层的晶体结构无序。相当于栅极绝缘膜的绝缘膜30通过氧化包括氮化物半导体的半导体层的一部分形成而没有使半导体器件的特性劣化。
图3示出示例性的超临界水的特性。术语“超临界水”指的是在温度为374℃或更高以及压力为218个大气压或更高的状态下的水，并且指的是例如其中气体和液体彼此无法区分的状态的水。超临界水的性能与常规的水的性能不同。超临界水的性能可加速化学反应。通过使用超临界水，在相对低温下使得在高温下氧化的GaN和AlGaN氧化。例如，通过氧化对应于i-AlGaN的间隔物层22、对应于n-AlGaN的电子供给层23或对应于n-GaN的盖层24，形成对应于Ga2O3和Al2O3的绝缘膜30。通过使用在700℃或更低例如550℃或更低的温度下的超临界水氧化间隔物层22、电子供给层23和盖层24，以形成绝缘膜30。处于稍微低于临界点的温度和压力的状态的亚临界水也具有强的氧化能力。在接近于亚临界水的状态的水的氧化能力也是相对强的。因此，通过使用在高于100℃的温度下处于液态的水，如在超临界水的情况下一样，可在低温下氧化GaN和AlGaN。例如，可在等于或低于使源电极42和漏电极43彼此欧姆接触的温度的温度下，氧化包括氮化物半导体的半导体层。
在通过氧化间隔物层22、电子供给层23和盖层24形成的氧化区域中形成凹陷，并且此外，在凹陷中形成绝缘膜。同时进行形成凹陷的工艺和形成绝缘膜的工艺，因此可使得制造工艺简化。
类似地，在包括除了GaN和AlGaN之外的氮化物半导体的半导体器件中，可形成相当于绝缘膜的氧化膜。例如，也在其中氮化物半导体例如InAlN或InGaAlN用作半导体层的半导体器件中，可通过使用超临界水等的氧化形成包括In2O3、Ga2O3和Al2O3的绝缘膜。
如图2E所示，移除氮化硅膜61。例如，通过使用热磷酸的湿蚀刻移除氮化硅膜61。
如图2F所示，形成光刻胶图案65。例如，在盖层24的表面上施加光刻胶。通过曝光设备使光刻胶曝光并然后显影以形成光刻胶图案65。光刻胶图案65在其中待形成源电极42和漏电极43的区域中具有开口。在光刻胶图案65形成之前，可形成元件隔离区(未示出)。形成在元件隔离区中具有开口的光刻胶图案(未示出)。在开口中进行使用氯基气体的干蚀刻或离子注入以形成元件隔离区。将用于形成元件隔离区的光刻胶图案(未示出)移除。
如图2G所示，使用氯基气体进行干蚀刻例如RIE，以移除在光刻胶图案65的开口中的盖层24。光刻胶图案65也通过有机溶剂等移除。因此，将其中待形成源电极42和漏电极43的区域中的盖层24移除。
如图2H所示，形成源电极42和漏电极43。例如，形成在其中待形成源电极42和漏电极43的区域中具有开口的光刻胶图案(未示出)。在其上形成有盖层24的表面上施加光刻胶。通过曝光设备使光刻胶曝光并然后显影以形成光刻胶图案。通过真空沉积等，在整个表面上形成金属膜，例如厚度为约20nm的Ta膜或厚度为约200nm的Al膜。然后使用有机溶剂通过剥离将光刻胶图案上沉积的金属膜移除。在其中不形成光刻胶图案的区域中的金属膜用作设置在电子供给层23上并且包括Ta/Al的源电极42和漏电极43。在400℃至700℃例如550℃的温度下，在氮气氛中，热处理包括Ta并且与盖层24接触的金属膜，由此在源电极42和漏电极43之间产生欧姆接触。在其中无需热处理即可产生欧姆接触的情况下，可不进行热处理。
如图2I所示，形成栅电极41。例如，形成在其中待形成栅电极41的区域中具有开口的光刻胶图案(未示出)。在其上形成有盖层24的表面上施加光刻胶。通过曝光设备使光刻胶曝光并然后显影以形成光刻胶图案。通过真空沉积，在整个表面上形成金属膜，例如厚度为约40nm的Ni膜或厚度为约400nm的Au膜。然后使用有机溶剂通过剥离将光刻胶图案上沉积的金属膜移除。在其中不形成光刻胶图案的区域中的金属膜用作设置在绝缘膜30上并且包括Ni/Au的栅电极41。根据需要，可然后进行热处理等。
图4示出一个示例性的半导体器件。如图4所示，可在其中暴露出盖层24的区域中形成保护膜50。例如，保护膜50可包括绝缘体。例如，保护膜50可经由等离子体原子层沉积(ALD)等通过沉积氧化铝膜或氮化硅膜形成。
图5示出示例性的分立封装的半导体器件。可将图1或4中示出的半导体器件进行分立封装。图5示意性地示出分立封装的半导体器件的内部。因此，图5中示出的电极的布置等可与图1或4示出的结构不同。
例如，通过划片等切割图1或4中示出的半导体器件，以形成包括GaN基半导体材料的HEMT的半导体芯片410。利用晶粒粘合剂430例如钎料，将半导体芯片410固定于引线框420上。
利用接合线431，将栅电极441与栅极引线421相连。利用接合线432将源电极442与源极引线422相连。利用接合线433将漏电极443与漏极引线423相连。接合线431、432和433可包括金属材料例如Al。栅电极441可为栅电极垫，并且与例如栅电极41相连。源电极442可为源电极垫，并且与例如源电极42相连。漏电极443可为漏电极垫，并且与例如漏电极43相连。
使用模制树脂440通过传递模塑方法进行树脂密封，由此制造其中将包括GaN基半导体材料的HEMT分立封装的半导体器件。
图6示出一个示例性的电源装置。图6示出的电源装置460包括：高压一次侧电路461、低压二次侧电路462、以及设置于一次侧电路461和二次侧电路462之间的变压器463。一次侧电路461包括AC电源464，例如桥式整流电路465，以及多个开关元件，例如四个开关元件466和一个开关元件467等。二次侧电路462包括多个开关元件，例如三个开关元件468。图1或4中示出的半导体器件可用作一次侧电路461的开关元件466和467。一次侧电路461的开关元件466和467可各自为常闭半导体器件。二次侧电路462的开关元件468可各自为包含硅的金属绝缘体半导体场效应晶体管(MISFET)。
图7示出一个示例性的高频放大器。图7中示出的高频放大器470可应用于用于移动式电话的基站的功率放大器。高频放大器470包括数字预失真电路471、混频器472、功率放大器473和定向耦合器474。数字预失真电路471补偿输入信号中的非线性失真。混频器472中之一将其中非线性失真得到补偿的输入信号与交流电信号混合。功率放大器473将与交流电信号混合的输入信号放大。图7中示出的功率放大器473可包括图1或4示出的半导体器件。定向耦合器474进行例如输入信号和输出信号的监控。例如，基于开关的转换，输出信号混频器472可将输出信号与交流电信号混合，并将混合的信号传输至数字预失真电路471。由于在功率放大器473中使用图1或4示出的半导体器件，所以可以以低成本提供电源装置和放大器。
现在根据上述优势已经描述了本发明的示例实施方案。应理解这些示例仅仅用于本发明的说明。许多变化和改变对于本领域技术人员将是明显的。

Claims (20)

1.一种半导体器件，包括：
在衬底上设置的第一半导体层；
在所述第一半导体层上设置的第三半导体层；
在所述第一半导体层上设置的第二半导体层；
通过同时氧化所述第三半导体层的一部分和所述第二半导体层的一部分形成的绝缘膜，使得所述绝缘膜的侧壁接触所述第二半导体层；和
在所述绝缘膜上设置的并且与所述绝缘膜接触的栅电极，
其中所述绝缘膜包括氧化镓、或者氧化镓和氧化铟。
2.根据权利要求1所述的半导体器件，其中所述绝缘膜还包括氧化铝。
3.根据权利要求1所述的半导体器件，其中所述第一半导体层和所述第二半导体层包括氮化物半导体。
4.根据权利要求3所述的半导体器件，其中所述第一半导体层和所述第二半导体层包括选自Ga、Al和In中的至少一种元素的氮化物。
5.根据权利要求1所述的半导体器件，还包括：
使所述第二半导体层的一部分与超临界水或者在高于100℃且700℃以下的温度下的水接触，以形成所述绝缘膜。
6.根据权利要求1所述的半导体器件，还包括：设置为与所述第一半导体层和所述第二半导体层中的至少之一接触的源电极和漏电极。
7.根据权利要求6所述的半导体器件，其中所述第一半导体层包括GaN。
8.根据权利要求6所述的半导体器件，其中所述第二半导体层包括AlGaN。
9.根据权利要求1所述的半导体器件，其中所述绝缘膜与所述第一半导体层的上表面接触。
10.根据权利要求1所述的半导体器件，还包括：
包括绝缘体并设置于所述第二半导体层上的保护膜。
11.一种电子设备，包括：
输入电路；
输出电路；和
设置于所述输入电路和所述输出电路之间的半导体器件，所述半导体器件包括：
在衬底上设置的第一半导体层；
在所述第一半导体层上设置的第三半导体层；
在所述第一半导体层上设置的第二半导体层；
通过同时氧化所述第三半导体层的一部分和所述第二半导体层的一部分形成的绝缘膜，使得所述绝缘膜的侧壁接触所述第二半导体层；和
在所述绝缘膜上设置的并且与所述绝缘膜接触的栅电极，
其中所述绝缘膜包括氧化镓、或者氧化镓和氧化铟。
12.根据权利要求11所述的电子设备，其中所述电子设备包括电源装置和放大器中的一种。
13.一种制造半导体器件的方法，包括：
在衬底上形成第一半导体层；
在所述第一半导体层上形成第三半导体层；
在所述第一半导体层上形成第二半导体层；
在所述第二半导体层上形成掩模，所述掩模在待形成绝缘膜的区域中具有开口；
通过同时氧化所述第三半导体层的在所述开口中的部分和所述第二半导体层的在所述开口中的部分形成所述绝缘膜，使得所述绝缘膜的侧壁接触所述第二半导体层；和
在所述绝缘膜上形成栅电极以与所述绝缘膜接触，
其中所述第一半导体层和所述第二半导体层包括氮化物半导体。
14.根据权利要求13所述的方法，其中所述第一半导体层和所述第二半导体层包括选自Ga、Al和In中的至少一种元素的氮化物。
15.根据权利要求13所述的方法，还包括：
使在所述掩模的所述开口中暴露出的所述第二半导体层与超临界水或在高于100℃的温度下的水接触。
16.根据权利要求13所述的方法，其中所述绝缘膜在700℃以下的温度下形成。
17.根据权利要求13所述的方法，还包括：
在所述第二半导体层上形成氮化硅膜；和
在所述氮化硅膜中形成开口。
18.根据权利要求13所述的方法，还包括：
形成源电极和漏电极，以与所述第一半导体层和所述第二半导体层中的至少之一接触。
19.根据权利要求18所述的方法，其中所述源电极和所述漏电极在形成所述绝缘膜之后形成。
20.根据权利要求18所述的方法，还包括：
热处理所述源电极和所述漏电极以产生欧姆接触，
形成所述绝缘膜时的温度低于热处理所述源电极和所述漏电极时的温度。
CN201210003495.4A 2011-02-21 2012-01-06 半导体器件和制造半导体器件的方法 Active CN102646581B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011035117A JP5913816B2 (ja) 2011-02-21 2011-02-21 半導体装置の製造方法
JP2011-035117 2011-02-21

Publications (2)

Publication Number Publication Date
CN102646581A CN102646581A (zh) 2012-08-22
CN102646581B true CN102646581B (zh) 2015-05-06

Family

ID=46652017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210003495.4A Active CN102646581B (zh) 2011-02-21 2012-01-06 半导体器件和制造半导体器件的方法

Country Status (4)

Country Link
US (2) US8957425B2 (zh)
JP (1) JP5913816B2 (zh)
CN (1) CN102646581B (zh)
TW (1) TWI451500B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2014072225A (ja) * 2012-09-27 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6161246B2 (ja) * 2012-09-28 2017-07-12 トランスフォーム・ジャパン株式会社 半導体装置及び半導体装置の製造方法
WO2014057906A1 (ja) 2012-10-11 2014-04-17 ローム株式会社 窒化物半導体装置およびその製造方法
JP6171435B2 (ja) 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2014220463A (ja) * 2013-05-10 2014-11-20 住友電工デバイス・イノベーション株式会社 半導体装置
US9412830B2 (en) * 2014-04-17 2016-08-09 Fujitsu Limited Semiconductor device and method of manufacturing semiconductor device
JP2016162889A (ja) * 2015-03-02 2016-09-05 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6237433B2 (ja) * 2014-04-17 2017-11-29 富士通株式会社 半導体装置及び半導体装置の製造方法
CN104393039B (zh) * 2014-10-23 2017-02-15 西安电子科技大学 InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法
KR102366953B1 (ko) 2016-01-06 2022-02-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JP6852283B2 (ja) 2016-05-25 2021-03-31 富士通株式会社 半導体装置の製造方法
JP6859646B2 (ja) * 2016-09-29 2021-04-14 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器
JP6736513B2 (ja) * 2017-04-24 2020-08-05 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
CN111199873A (zh) * 2020-01-09 2020-05-26 西安交通大学 一种基于超临界的高质量宽禁带半导体氧化工艺及制备的氮化镓和应用
JP2023017513A (ja) * 2021-07-26 2023-02-07 株式会社リコー アクチュエータ、液体吐出ヘッド、液体吐出ユニット、液体を吐出する装置
CN113725297B (zh) * 2021-08-24 2024-10-01 厦门大学 一种具有盖帽层的常开型氧化镓基hfet器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264159A (zh) * 1999-01-27 2000-08-23 松下电器产业株式会社 异物除去法、膜形成方法、半导体器件及膜形成装置
CN1280982C (zh) * 2001-08-23 2006-10-18 皇家飞利浦电子股份有限公司 高频功率放大器电路
CN1989601A (zh) * 2004-07-23 2007-06-27 克里公司 制造具有盖层和凹进栅极的氮化物基晶体管的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI313059B (zh) 2000-12-08 2009-08-01 Sony Corporatio
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
JP4134575B2 (ja) * 2002-02-28 2008-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP3986887B2 (ja) * 2002-05-17 2007-10-03 松下電器産業株式会社 半導体装置
JP4588340B2 (ja) * 2003-03-20 2010-12-01 パナソニック株式会社 Ｉｉｉ族窒化物基板の製造方法
US7176115B2 (en) 2003-03-20 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride substrate and semiconductor device
JP2004311869A (ja) * 2003-04-10 2004-11-04 Mitsubishi Electric Corp 窒化物半導体系電界効果トランジスタとその製造方法
US20050106895A1 (en) 2003-11-17 2005-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Supercritical water application for oxide formation
US7507629B2 (en) * 2004-09-10 2009-03-24 Gerald Lucovsky Semiconductor devices having an interfacial dielectric layer and related methods
JP4712459B2 (ja) 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
JP4895189B2 (ja) * 2006-08-28 2012-03-14 国立大学法人大阪大学 酸化物の形成方法
JP5487550B2 (ja) 2007-08-29 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
US8309987B2 (en) * 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
US8431973B2 (en) 2008-12-10 2013-04-30 Kabushiki Kaisha Toshiba High frequency semiconductor device
US8637873B2 (en) * 2010-11-18 2014-01-28 Kabushiki Kaisha Toshiba Package and high frequency terminal structure for the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264159A (zh) * 1999-01-27 2000-08-23 松下电器产业株式会社 异物除去法、膜形成方法、半导体器件及膜形成装置
CN1280982C (zh) * 2001-08-23 2006-10-18 皇家飞利浦电子股份有限公司 高频功率放大器电路
CN1989601A (zh) * 2004-07-23 2007-06-27 克里公司 制造具有盖层和凹进栅极的氮化物基晶体管的方法

Also Published As

Publication number Publication date
US20120211761A1 (en) 2012-08-23
US8957425B2 (en) 2015-02-17
US20140206158A1 (en) 2014-07-24
CN102646581A (zh) 2012-08-22
TW201236083A (en) 2012-09-01
JP2012174875A (ja) 2012-09-10
JP5913816B2 (ja) 2016-04-27
TWI451500B (zh) 2014-09-01
US9231095B2 (en) 2016-01-05

Similar Documents

Publication Publication Date Title
CN102646581B (zh) 半导体器件和制造半导体器件的方法
CN104377239B (zh) 半导体器件及其制造方法
CN103715244B (zh) 半导体器件以及半导体器件的制造方法
KR101394206B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
TWI500148B (zh) 半導體裝置
CN103715241B (zh) 半导体器件和半导体器件的制造方法
CN104064592A (zh) 半导体器件
JP6575304B2 (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
CN103715084A (zh) 制造半导体器件的方法和半导体器件
JP2013074069A (ja) 半導体装置及び半導体装置の製造方法
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP6252122B2 (ja) 半導体装置及び半導体装置の製造方法
JP2013197315A (ja) 半導体装置及び半導体装置の製造方法
JP2017195299A (ja) 半導体装置及び半導体装置の製造方法
JP2017085057A (ja) 半導体装置及び半導体装置の製造方法
US20120211762A1 (en) Semiconductor device, method of manufacturing semiconductor device and electronic circuit
US10084059B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2014146646A (ja) 半導体装置
JP2021027151A (ja) 半導体装置、半導体装置の製造方法及び増幅器
JP2020113625A (ja) 半導体装置、半導体装置の製造方法及び増幅器
JP7102796B2 (ja) 半導体装置及び半導体装置の製造方法
JP7103145B2 (ja) 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP2018041784A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant