[go: up one dir, main page]

JP2014146646A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014146646A
JP2014146646A JP2013013144A JP2013013144A JP2014146646A JP 2014146646 A JP2014146646 A JP 2014146646A JP 2013013144 A JP2013013144 A JP 2013013144A JP 2013013144 A JP2013013144 A JP 2013013144A JP 2014146646 A JP2014146646 A JP 2014146646A
Authority
JP
Japan
Prior art keywords
buffer layer
layer
semiconductor device
semiconductor
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2013013144A
Other languages
English (en)
Inventor
Yoichi Kamata
陽一 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013013144A priority Critical patent/JP2014146646A/ja
Priority to US14/069,801 priority patent/US20140209975A1/en
Priority to EP13192432.6A priority patent/EP2760051A3/en
Publication of JP2014146646A publication Critical patent/JP2014146646A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/125—Shapes of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H10D30/4735—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material having delta-doped or planar-doped donor layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Drying Of Semiconductors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】ピンチオフリークが少なく、オン抵抗が増加等することなくトランジスタ特性を低下させることのない半導体装置を提供する。
【解決手段】基板の上に形成された第１のバッファ層と、前記第１のバッファ層の上の一部に形成された第２のバッファ層と、前記第１のバッファ層及び前記第２のバッファ層の上に形成された第３のバッファ層と、前記第３のバッファ層の上に形成された第１の半導体層と、前記第１の半導体層の上に形成された第２の半導体層と、前記第２の半導体層の上に形成されたゲート電極、ソース電極、ドレイン電極と、を有し、前記第２のバッファ層は、前記第１の半導体層よりも高抵抗な材料により形成されており、前記第２のバッファ層は、前記ゲート電極と前記ドレイン電極との間の直下の領域に形成されていることを特徴とする半導体装置により上記課題を解決する。
【選択図】 図３

Description

本発明は、半導体装置に関するものである。
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮ等または、これらの混晶である材料は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。このうち、高出力デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field-Effect Transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている（例えば、特許文献１）。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。
このような窒化物半導体を用いたＨＥＭＴにおいては、高周波動作させた際においても、安定動作するものが求められている。例えば、図１に示される構造のＨＥＭＴでは、基板９１１の上に、バッファ層９１２、電子走行層９２１、電子供給層９２２が順次積層して形成されており、電子供給層９２２の上に、ゲート電極９４１、ソース電極９４２、ドレイン電極９４３が形成されている。尚、バッファ層９１２は、ＡｌＮ層やＡｌＧａＮ層により形成されており、電子走行層９２１はＧａＮにより形成されており、電子供給層９２２はＡｌＧａＮにより形成されている。この構造のＨＥＭＴでは、電子走行層９２１における電子走行層９２１と電子供給層９２２との界面近傍において、２ＤＥＧ（Two-Dimensional Electron Gas：２次元電子ガス）が生成される。
特開２００２−３５９２５６号公報
しかしながら、図１に示される構造のＨＥＭＴにおいては、バッファ層９１２において電子９１２ａがトラップされるため、オフ時においても電流が流れやすくなり、ピンチオフリークが多くなってしまう。このため、図２に示されるように、バッファ層９１２と電子走行層９２１との間に、ＧａＮにＦｅをドープした高抵抗半導体層９１３を設けた構造のＨＥＭＴが検討されている。このように、ＨＥＭＴにおいて、高抵抗半導体層９１３を設けることにより、ピンチオフリークを抑制することができる。しかしながら、高抵抗半導体層９１３においても電子９１３ａがトラップされ、２ＤＥＧ９２１ａが減少するため、オン抵抗が増加等し、特性が低下してしまう。
よって、半導体材料としてＧａＮ等の窒化物半導体を用いた電界効果トランジスタ等の半導体装置において、ピンチオフリークが少なく、オン抵抗が増加等することのない、良好な特性の半導体装置が求められている。
本実施の形態の一観点によれば、基板の上に形成された第１のバッファ層と、前記第１のバッファ層の上の一部に形成された第２のバッファ層と、前記第１のバッファ層及び前記第２のバッファ層の上に形成された第３のバッファ層と、前記第３のバッファ層の上に形成された第１の半導体層と、前記第１の半導体層の上に形成された第２の半導体層と、前記第２の半導体層の上に形成されたゲート電極、ソース電極、ドレイン電極と、を有し、前記第２のバッファ層は、前記第１の半導体層よりも高抵抗な材料により形成されており、前記第２のバッファ層は、前記ゲート電極と前記ドレイン電極との間の直下の領域に形成されていることを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上に形成された第１のバッファ層と、前記第１のバッファ層の上の一部に形成された第２のバッファ層と、前記第２のバッファ層を覆うように形成された第３のバッファ層と、前記第１のバッファ層及び前記第３のバッファ層の上に形成された第１の半導体層と、前記第１の半導体層の上に形成された第２の半導体層と、前記第２の半導体層の上に形成されたゲート電極、ソース電極、ドレイン電極と、を有し、前記第２のバッファ層は、前記第１の半導体層よりも高抵抗な材料により形成されており、前記第２のバッファ層は、前記ゲート電極と前記ドレイン電極との間の直下の領域に形成されていることを特徴とする。
開示の半導体装置によれば、半導体材料としてＧａＮ等の窒化物半導体を用いた電界効果トランジスタ等の半導体装置において、ピンチオフリークが少なく、オン抵抗が増加等することがないため、良好な特性を得ることができる。
バッファ層が形成されたＨＥＭＴの構造図 高抵抗層が形成されたＨＥＭＴの構造図 第１の実施の形態における半導体装置の構造図 第１の実施の形態における半導体装置により得られる効果の説明図 第１の実施の形態における半導体装置の製造方法の工程図（１） 第１の実施の形態における半導体装置の製造方法の工程図（２） 第１の実施の形態における半導体装置の製造方法の工程図（３） 第２の実施の形態における半導体装置の構造図 第２の実施の形態における他の半導体装置の構造図 第２の実施の形態における半導体装置の製造方法の工程図（１） 第２の実施の形態における半導体装置の製造方法の工程図（２） 第２の実施の形態における半導体装置の製造方法の工程図（３） 第３の実施の形態における半導体装置の構造図 第３の実施の形態における半導体装置の製造方法の工程図（１） 第３の実施の形態における半導体装置の製造方法の工程図（２） 第３の実施の形態における半導体装置の製造方法の工程図（３） 第３の実施の形態における半導体装置の製造方法の工程図（４） 第４の実施の形態における半導体装置の構造図 第４の実施の形態における他の半導体装置の構造図 第４の実施の形態における半導体装置の製造方法の工程図（１） 第４の実施の形態における半導体装置の製造方法の工程図（２） 第４の実施の形態における半導体装置の製造方法の工程図（３） 第４の実施の形態における半導体装置の製造方法の工程図（４） 第５の実施の形態における半導体装置の構造図 第５の実施の形態における半導体装置の製造方法の工程図（１） 第５の実施の形態における半導体装置の製造方法の工程図（２） 第５の実施の形態における半導体装置の製造方法の工程図（３） 第５の実施の形態における半導体装置の製造方法の工程図（４） 第６の実施の形態における半導体装置の構造図 第６の実施の形態における半導体装置の製造方法の工程図（１） 第６の実施の形態における半導体装置の製造方法の工程図（２） 第６の実施の形態における半導体装置の製造方法の工程図（３） 第６の実施の形態における半導体装置の製造方法の工程図（４） 第７の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図 第７の実施の形態における電源装置の回路図 第７の実施の形態における高出力増幅器の構造図
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
（半導体装置）
第１の実施の形態における半導体装置について、図３に基づき説明する。
本実施の形態における半導体装置は、基板１１の上に、例えば、膜厚が約１６０ｎｍのＡｌＮ層１２ａが形成されており、ＡｌＮ層１２ａの上に、例えば、膜厚が約６００ｎｍのＡｌＧａＮ層１２ｂが形成されている。基板１１は、ＳｉＣ等の材料により形成されており、ＡｌＮ層１２ａ及びＡｌＧａＮ層１２ｂは、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）により形成されている。ＡｌＮ層１２ａの膜厚は、１ｎｍから３００ｎｍの範囲であればよく、また、ＡｌＧａＮ層１２ｂの膜厚は、１ｎｍから１０００ｎｍの範囲であればよい。本実施の形態においては、ＡｌＮ層１２ａとＡｌＧａＮ層１２ｂとにより形成される層を第１のバッファ層１２と記載する場合がある。尚、第１のバッファ層１２は、上記以外の構造のものであってもよい。
第１のバッファ層１２の上において、ゲート電極４１とドレイン電極４３との間の直下の領域には、第２のバッファ層１３が形成されている。尚、ゲート電極４１とソース電極４２との間の直下の領域には、第２のバッファ層１３は形成されてはいない。また、ゲート電極４１とソース電極４２との間の直下の領域における第１のバッファ層１２の上、ゲート電極４１とドレイン電極４３との間の直下の領域における第２のバッファ層１３の上、第２のバッファ層１３の側面には、第３のバッファ層１４が形成されている。第３のバッファ層１４は、例えば、ＡｌＮにより形成されている。
ＡｌＮにより形成される第３のバッファ層１４は、第２のバッファ層１３がＧａＮにＦｅをドープした材料により形成されているため、電子走行層２１等に第２のバッファ層１３に含まれているＦｅが拡散することを防ぐために形成されている。このため、第３のバッファ層１４は、第２のバッファ層１３を覆うように形成されている。また、ＡｌＮにより第３のバッファ層１４を形成することにより、２ＤＥＧ２１ａが減少するため、耐圧をより向上させることができる。
第３のバッファ層１４の上には、第１の半導体層であるｉ−ＧａＮにより形成された電子走行層２１、第２の半導体層であるｎ−ＡｌＧａＮ等により形成された電子供給層２２が積層して形成されている。また、電子供給層２２の上には、ゲート電極４１、ソース電極４２及びドレイン電極４３が形成されている。
本実施の形態においては、電子走行層２１と電子供給層２２との界面近傍における電子走行層２１には、２ＤＥＧ２１ａが生成される。しかしながら、ゲート電極４１とドレイン電極４３との間の直下には、第２のバッファ層１３が形成されているため、ゲート電極４１にオフとなるような電圧を印加した場合、ゲート電極４１とドレイン電極４３との間の２ＤＥＧ２１ａが減少している。これにより、ピンチオフリークを減少させることができる。
また、ゲート電極４１とソース電極４２との間には、第２のバッファ層１３は形成されていないため、ゲート電極４１とソース電極４２との間の直下における２ＤＥＧ２１ａは減少してはいない。よって、オン抵抗の増加を抑制すること等ができ、特性の低下を抑制することができる。
次に、本実施の形態における半導体装置の特性について説明する。図４（ａ）は、本実施の形態における半導体装置において、パルス測定と非パルス測定とにより測定されたＶｄｓ−Ｉｄｓ特性を示す。図４（ａ）に示されるように、本実施の形態における半導体装置においては、いわゆるパルス測定と非パルス測定により得られるＶｄｓ−Ｉｄｓ特性の差は小さい。よって、本実施の形態における半導体装置においては、トラップされる電子を減少させることができるため、オン抵抗が高くなること等の特性の低下を抑制することができる。また、図４（ｂ）は、図２に示される構造のＨＥＭＴにおけるＶｄ−Ｉｄ特性４Ａと、本実施の形態における半導体装置におけるＶｄ−Ｉｄ特性４Ｂを示している。図４（ｂ）に示されるように、Ｖｄ−Ｉｄ特性４ＡとＶｄ−Ｉｄ特性４Ｂとは、略同様の特性を示しており、本実施の形態における半導体装置は、図２に示される構造のＨＥＭＴと同様に、ピンチオフリークを抑制することができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図５から図７に基づき説明する。
最初に、図５（ａ）に示されるように、ＳｉＣにより形成された基板１１を準備する。基板１１は、ＳｉＣ以外にもＳｉ等であってもよい。
次に、図５（ｂ）に示されるように、基板１１の上に、ＭＯＶＰＥにより、ＡｌＮ層１２ａ、ＡｌＧａＮ層１２ｂを順次積層して形成する。このように形成されたＡｌＮ層１２ａとＡｌＧａＮ層１２ｂとにより、第１のバッファ層１２が形成される。ＡｌＮ層１２ａは、膜厚が１ｎｍから３００ｎｍ、例えば、約１６０ｎｍとなるように形成されており、ＡｌＧａＮ層１２ｂは、膜厚が１ｎｍから１０００ｎｍ、例えば、約６００ｎｍとなるように形成されている。尚、ＭＯＶＰＥによりＡｌＮ層１２ａを形成する際には、トリメチルアルミニウム（ＴＭＡｌ）ガスとアンモニア（ＮＨ３）ガス等が用いられる。また、ＡｌＧａＮ層１２ｂを形成する際には、トリメチルアルミニウム（ＴＭＡｌ）ガスとトリメチルガリウム（ＴＭＧａ）ガスとアンモニア（ＮＨ３）ガス等が用いられる。
次に、図５（ｃ）に示されるように、第１のバッファ層１２の上に、ＭＯＶＰＥにより、ＦｅのドープされたＧａＮにより高抵抗膜１３ａを形成する。高抵抗膜１３ａは、ＧａＮにＦｅが約１×１０１８ｃｍ−３の濃度となるようにドープされており、膜厚が約１００ｎｍとなるように形成されている。ＭＯＶＰＥにより高抵抗膜１３ａを形成する際には、トリメチルガリウム（ＴＭＧａ）ガスとアンモニア（ＮＨ３）ガスと塩化鉄（ＦｅＣｌ２）ガス等が用いられる。尚、本実施の形態においては、高抵抗膜１３ａを所望の抵抗を有する膜にするためには、Ｆｅが１×１０１７ｃｍ−３以上の濃度となるようにドープされていることが好ましく、また、膜厚は３０ｎｍ以上、８００ｎｍ以下となるように形成されていることが好ましい。このように形成される高抵抗膜１３ａは、電子走行層２１よりも抵抗の高い膜である。
次に、図６（ａ）に示されるように、高抵抗膜１３ａの上において、第２のバッファ層１３が形成される領域にレジストパターン６１を形成する。具体的には、高抵抗膜１３ａの上に、フォトレジストを塗布し、露光装置により、露光、現像を行うことにより、第２のバッファ層１３が形成される領域にレジストパターン６１を形成する。尚、本実施の形態においては、第２のバッファ層１３は、ゲート電極４１とドレイン電極４３の間の直下となる領域に形成される。
次に、図６（ｂ）に示されるように、ＲＩＥ（Reactive Ion Etching）等のドライエッチングにより、レジストパターン６１が形成されていない領域、即ち、ゲート電極４１とソース電極４２の間の直下の領域の高抵抗膜１３ａを除去する。これにより、残存する高抵抗膜１３ａにより、ＦｅがドープされたＧａＮからなる第２のバッファ層１３が形成される。この後、レジストパターン６１は有機溶剤等により除去する。
次に、図６（ｃ）に示されるように、露出している第１のバッファ層１２及び第２のバッファ層１３の上に、ＭＯＶＰＥにより膜厚が１ｎｍから５００ｎｍ、例えば、約３０ｎｍのＡｌＮにより第３のバッファ層１４を形成する。これにより、第１のバッファ層１２の表面、第２のバッファ層１３の表面及び側面は、第３のバッファ層１４により覆われる。ＭＯＶＰＥにより第３のバッファ層１４を形成する際には、トリメチルアルミニウム（ＴＭＡｌ）ガスとアンモニア（ＮＨ３）ガス等が用いられる。
次に、図７（ａ）に示されるように、第３のバッファ層１４の上に、ＭＯＶＰＥにより、第１の半導体層であるｉ−ＧａＮにより形成された電子走行層２１、第２の半導体層であるｎ−ＡｌＧａＮ等により形成された電子供給層２２を順次積層して形成する。電子走行層２１は、厚さが約３μｍとなるように形成されており、ＭＯＶＰＥにより形成する際には、トリメチルガリウム（ＴＭＧａ）ガスとアンモニア（ＮＨ３）ガス等が用いられる。また、電子供給層２２は、厚さが約３０ｎｍとなるように形成されており、ｎ型となる不純物元素としてＳｉが約５×１０１８ｃｍ−３の濃度となるようにドープされている。尚、図示されてはいないが、電子走行層２１と電子供給層２２との間には、ｉ−ＡｌＧａＮ等によりスペーサ層を形成してもよい。この際形成されるスペーサ層の厚さは、例えば、約５ｎｍとなるように形成されている。また、第２のバッファ層１３が形成されている領域においては、第２のバッファ層１３の厚さの分、電子供給層２２が盛り上がって形成される場合があるが、図においては省略されている。また、このような場合には、電子供給層２２において、盛り上がっている領域の電子供給層２２を研磨等により除去し、電子供給層２２の表面を平坦にしてもよい。
次に、図７（ｂ）に示されるように、電子供給層２２の上に、ゲート電極４１、ソース電極４２及びドレイン電極４３を形成する。具体的には、電子供給層２２の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着等によりＡｌを含有する金属膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上に形成された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、残存する金属膜によりソース電極４２及びドレイン電極４３が形成される。この後、窒素雰囲気中において、４００℃から１０００℃の温度、例えば、約５５０℃の温度で熱処理を行うことにより、ソース電極４２及びドレイン電極４３をオーミックコンタクトさせる。次に、再び、電子供給層２２の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極４１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着等によりＮｉ／Ａｕからなる積層された金属膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上に形成された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、残存する金属膜によりゲート電極４１が形成される。
以上の製造方法により、本実施の形態における半導体装置を作製することができる。
〔第２の実施の形態〕
（半導体装置）
次に、第２の実施の形態における半導体装置について、図８に基づき説明する。本実施の形態は、ゲート電極４１の直下、または、または、ゲート電極４１の直下の近傍における第２のバッファ層の端部をテーパー状または階段状に形成した構造のものである。
本実施の形態における半導体装置は、基板１１の上に、例えば、膜厚が約１６０ｎｍのＡｌＮ層１２ａ、ＡｌＮ層１２ａの上に、例えば、膜厚が約６００ｎｍのＡｌＧａＮ層１２ｂが形成されている。基板１１は、ＳｉＣ等の材料により形成されており、ＡｌＮ層１２ａ及びＡｌＧａＮ層１２ｂは、ＭＯＶＰＥにより形成されている。本実施の形態においては、ＡｌＮ層１２ａとＡｌＧａＮ層１２ｂとにより形成される層を第１のバッファ層１２と記載する場合がある。
第１のバッファ層１２の上において、ゲート電極４１とドレイン電極４３との間の直下の領域には、第２のバッファ層１１３が形成されている。尚、ゲート電極４１とソース電極４２との間の直下の領域には、第２のバッファ層１１３は形成されてはいない。また、ゲート電極４１とソース電極４２との間の直下の領域における第１のバッファ層１２の上、及び、ゲート電極４１とドレイン電極４３との間の直下の領域における第２のバッファ層１１３の上には、ＡｌＮにより第３のバッファ層１４が形成されている。
本実施の形態においては、ゲート電極４１の直下、または、ゲート電極４１の直下の近傍における第２のバッファ層１１３の端部１３３は、テーパー状の斜面を有するように形成されている。これにより、第２のバッファ層の端部に起因して生じる電子走行層２１における転位の発生を抑制することができる。即ち、第２のバッファ層の端部が、基板１１面に対し垂直に切り立っていると、電子走行層２１において転位が発生しやすくなる。しかしながら、本実施の形態における半導体装置においては、第２のバッファ層１１３の端部１３３が、テーパー状に形成されているため、電子走行層２１における転位の発生を抑制することができる。これにより、本実施の形態においては、電子走行層２１における転位の発生が抑制されるため、特性の低下をより一層抑制することができる。
第３のバッファ層１４の上には、第１の半導体層であるｉ−ＧａＮにより形成された電子走行層２１、第２の半導体層であるｎ−ＡｌＧａＮ等により形成された電子供給層２２が積層して形成されている。また、電子供給層２２の上には、ゲート電極４１、ソース電極４２及びドレイン電極４３が形成されている。
また、本実施の形態における半導体装置は、図９に示されるように、第２のバッファ層１１３の端部１３３ａが階段状に形成されていてもよい。このように、第２のバッファ層１１３の端部１３３ａを階段状に形成した場合においても、テーパー状に形成した場合と同様に、電子走行層２１における転位の発生を抑制することができる。
本実施の形態における半導体装置は、電子走行層２１における転位の発生を抑制することができるため、より一層特性の低下を抑制することができ、特性を向上させることができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１０から図１２に基づき説明する。
最初に、図１０（ａ）に示されるように、ＳｉＣにより形成された基板１１を準備する。基板１１は、ＳｉＣ以外にもＳｉ等であってもよい。
次に、図１０（ｂ）に示されるように、基板１１の上に、ＭＯＶＰＥにより、ＡｌＮ層１２ａ、ＡｌＧａＮ層１２ｂを順次積層して形成する。このように形成されたＡｌＮ層１２ａとＡｌＧａＮ層１２ｂとにより、第１のバッファ層１２が形成される。ＡｌＮ層１２ａは、膜厚が１ｎｍから３００ｎｍ、例えば、約１６０ｎｍとなるように形成されており、ＡｌＧａＮ層１２ｂは、膜厚が１ｎｍから１０００ｎｍ、例えば、約６００ｎｍとなるように形成されている。
次に、図１０（ｃ）に示されるように、第１のバッファ層１２の上に、ＭＯＶＰＥにより、ＦｅのドープされたＧａＮにより高抵抗膜１１３ａを形成する。高抵抗膜１１３ａは、ＧａＮにＦｅが約１×１０１８ｃｍ−３の濃度となるようにドープされており、膜厚が約１００ｎｍとなるように形成されている。
次に、図１１（ａ）に示されるように、高抵抗膜１１３ａの上において、第２のバッファ層１１３が形成される領域にレジストパターン６１を形成する。具体的には、高抵抗膜１３ａの上に、フォトレジストを塗布し、露光装置により、露光、現像を行うことにより、第２のバッファ層１３が形成される領域にレジストパターン６１を形成する。本実施の形態においては、第２のバッファ層１１３は、ゲート電極４１とドレイン電極４３の間の直下となる領域に形成される。
次に、図１１（ｂ）に示されるように、ＲＩＥ等のドライエッチングにより、レジストパターン６１が形成されていない領域、即ち、ゲート電極４１とソース電極４２の間の直下の領域の高抵抗膜１１３ａを除去する。この際、エッチングガスとして、ＢＣｌ３、ＣＣｌ４、Ｃｌ２、ＣＨＦ３、Ｃ２Ｈ６、ＳＦ６、ＣＦ４のうちから選ばれる１または２以上のガスが用いられる。このようなエッチングガスを用いてドライエッチングを行うことにより、ゲート電極４１の直下、または、ゲート電極４１の直下の近傍における第２のバッファ層１１３の端部１３３をテーパー状に形成することができる。尚、上記エッチングガスに加えて、Ａｒ、Ｏ２、Ｈ２、ＨＢｒのうちから選ばれる１または２以上のガスを加えても同様に第２のバッファ層１１３の端部１３３をテーパー状に形成することができる。これにより、残存する高抵抗膜１１３ａにより、第２のバッファ層１１３が形成される。この後、レジストパターン６１は有機溶剤等により除去する。
次に、図１１（ｃ）に示されるように、露出している第１のバッファ層１２及び第２のバッファ層１１３の上に、ＭＯＶＰＥにより膜厚が１ｎｍから５００ｎｍ、例えば、約３０ｎｍのＡｌＮにより形成される第３のバッファ層１４を形成する。これにより、第１のバッファ層１２及び第２のバッファ層１１３の表面は、第３のバッファ層１４により覆われる。
次に、図１２（ａ）に示されるように、第３のバッファ層１４の上に、ＭＯＶＰＥにより、第１の半導体層であるｉ−ＧａＮにより形成された電子走行層２１、第２の半導体層であるｎ−ＡｌＧａＮ等により形成された電子供給層２２を順次積層して形成する。
次に、図１２（ｂ）に示されるように、電子供給層２２の上に、ゲート電極４１、ソース電極４２及びドレイン電極４３を形成する。
以上の製造方法により、本実施の形態における半導体装置を作製することができる。尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
（半導体装置）
次に、第３の実施の形態における半導体装置について、図１３に基づき説明する。本実施の形態は、第１の実施の形態における半導体装置において、第１のバッファ層１２の表面が覆われることなく、第２のバッファ層１３のみを覆うように第３のバッファ層１１４が形成されている構造のものである。
本実施の形態における半導体装置は、基板１１の上に、例えば、膜厚が約１６０ｎｍのＡｌＮ層１２ａ、ＡｌＮ層１２ａの上に、例えば、膜厚が約６００ｎｍのＡｌＧａＮ層１２ｂが形成されている。基板１１は、ＳｉＣ等の材料により形成されており、ＡｌＮ層１２ａ及びＡｌＧａＮ層１２ｂは、ＭＯＶＰＥにより形成されている。本実施の形態においては、ＡｌＮ層１２ａとＡｌＧａＮ層１２ｂとにより形成される層を第１のバッファ層１２と記載する場合がある。
第１のバッファ層１２の上において、ゲート電極４１とドレイン電極４３との間の直下の領域には、第２のバッファ層１３が形成されている。尚、ゲート電極４１とソース電極４２との間の直下の領域には、第２のバッファ層１３は形成されてはいない。また、ゲート電極４１とドレイン電極４３との間の直下の領域における第２のバッファ層１３の上には、ＡｌＮにより第３のバッファ層１１４が形成されている。第３のバッファ層１１４は、第２のバッファ層１３を覆うように形成されており、ゲート電極４１とソース電極４２との間の直下の領域における第１のバッファ層１２の上には、第３のバッファ層１１４は形成されていない。
第１のバッファ層１２及び第３のバッファ層１１４の上には、第１の半導体層であるｉ−ＧａＮにより形成された電子走行層２１、第２の半導体層であるｎ−ＡｌＧａＮ等により形成された電子供給層２２が積層して形成されている。また、電子供給層２２の上には、ゲート電極４１、ソース電極４２及びドレイン電極４３が形成されている。
本実施の形態における半導体装置においては、第１の実施の形態と同様の効果を得ることができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１４から図１７に基づき説明する。
最初に、図１４（ａ）に示されるように、ＳｉＣにより形成された基板１１を準備する。基板１１は、ＳｉＣ以外にもＳｉ等であってもよい。
次に、図１４（ｂ）に示されるように、基板１１の上に、ＭＯＶＰＥにより、ＡｌＮ層１２ａ、ＡｌＧａＮ層１２ｂを順次積層して形成する。このように形成されたＡｌＮ層１２ａとＡｌＧａＮ層１２ｂとにより、第１のバッファ層１２が形成される。ＡｌＮ層１２ａは、膜厚が１ｎｍから３００ｎｍ、例えば、約１６０ｎｍとなるように形成されており、ＡｌＧａＮ層１２ｂは、膜厚が１ｎｍから１０００ｎｍ、例えば、約６００ｎｍとなるように形成されている。
次に、図１４（ｃ）に示されるように、第１のバッファ層１２の上に、ＭＯＶＰＥにより、ＦｅのドープされたＧａＮにより高抵抗膜１３ａを形成する。高抵抗膜１３ａは、ＧａＮにＦｅが約１×１０１８ｃｍ−３の濃度となるようにドープされており、膜厚が約１００ｎｍとなるように形成されている。
次に、図１５（ａ）に示されるように、高抵抗膜１３ａの上において、第２のバッファ層１３が形成される領域にレジストパターン６１を形成する。具体的には、高抵抗膜１３ａの上に、フォトレジストを塗布し、露光装置により、露光、現像を行うことにより、第２のバッファ層１３が形成される領域にレジストパターン６１を形成する。本実施の形態においては、第２のバッファ層１３は、ゲート電極４１とドレイン電極４３の間の直下となる領域に形成される。
次に、図１５（ｂ）に示されるように、ＲＩＥ等のドライエッチングにより、レジストパターン６１が形成されていない領域、即ち、ゲート電極４１とソース電極４２の間の直下の領域の高抵抗膜１３ａを除去する。これにより、残存する高抵抗膜１３ａにより、第２のバッファ層１３が形成される。この後、レジストパターン６１は有機溶剤等により除去する。
次に、図１５（ｃ）に示されるように、露出している第１のバッファ層１２及び第２のバッファ層１３の上に、ＭＯＶＰＥにより膜厚が１ｎｍから５００ｎｍ、例えば、約３０ｎｍのＡｌＮ膜１１４ａを形成する。これにより、第１のバッファ層１２の表面、第２のバッファ層１３の表面及び側面は、ＡｌＮ膜１１４ａにより覆われる。
次に、図１６（ａ）に示されるように、第２のバッファ層１３が形成されている領域のＡｌＮ膜１１４ａの上にレジストパターン１６１を形成する。具体的には、ＡｌＮ膜１１４ａの上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、第２のバッファ層１３が形成されている領域のＡｌＮ膜１１４ａの上にレジストパターン１６１を形成する。
次に、図１６（ｂ）に示されるように、ＲＩＥ等のドライエッチングにより、レジストパターン１６１が形成されていない領域、即ち、ゲート電極４１とソース電極４２の間の直下の領域のＡｌＮ膜１１４ａを除去する。これにより、残存するＡｌＮ膜１１４ａにより、第２のバッファ層１３の表面及び側面を覆う第３のバッファ層１１４が形成される。この後、レジストパターン１６１は有機溶剤等により除去する。
次に、図１６（ｃ）に示されるように、露出している第１のバッファ層１２及び第３のバッファ層１１４の上に、ＭＯＶＰＥにより、ｉ−ＧａＮにより形成された電子走行層２１、ｎ−ＡｌＧａＮ等により形成された電子供給層２２を順次積層して形成する。
次に、図１７に示されるように、電子供給層２２の上に、ゲート電極４１、ソース電極４２及びドレイン電極４３を形成する。
以上の製造方法により、本実施の形態における半導体装置を作製することができる。尚、上記以外の内容については、第１の実施の形態と同様である。
〔第４の実施の形態〕
（半導体装置）
次に、第４の実施の形態における半導体装置について、図１８に基づき説明する。本実施の形態は、第３の実施の形態において、ゲート電極４１の直下、または、または、ゲート電極４１の直下の近傍における第２のバッファ層の端部をテーパー状または階段状に形成した構造のものである。
本実施の形態における半導体装置は、基板１１の上に、例えば、膜厚が約１６０ｎｍのＡｌＮ層１２ａ、ＡｌＮ層１２ａの上に、例えば、膜厚が約６００ｎｍのＡｌＧａＮ層１２ｂが形成されている。基板１１は、ＳｉＣ等の材料により形成されており、ＡｌＮ層１２ａ及びＡｌＧａＮ層１２ｂは、ＭＯＶＰＥにより形成されている。本実施の形態においては、ＡｌＮ層１２ａとＡｌＧａＮ層１２ｂとにより形成される層を第１のバッファ層１２と記載する場合がある。
第１のバッファ層１２の上において、ゲート電極４１とドレイン電極４３との間の直下の領域には、第２のバッファ層１１３が形成されている。尚、ゲート電極４１とソース電極４２との間の直下の領域には、第２のバッファ層１１３は形成されてはいない。また、ゲート電極４１とドレイン電極４３との間の直下の領域における第２のバッファ層１１３の上には、ＡｌＮにより第３のバッファ層１１４が形成されている。第３のバッファ層１１４は、第２のバッファ層１１３を覆うように形成されており、ゲート電極４１とソース電極４２との間の直下の領域における第１のバッファ層１２の上には、第３のバッファ層１１４は形成されていない。
本実施の形態においては、ゲート電極４１の直下、または、ゲート電極４１の直下の近傍における第２のバッファ層１１３の端部１３３は、テーパー状の斜面を有するように形成されている。これにより、第２のバッファ層１１３を形成したことに起因する電子走行層２１における転位の発生を抑制することができる。
第１のバッファ層１２及び第３のバッファ層１１４の上には、第１の半導体層であるｉ−ＧａＮにより形成された電子走行層２１、第２の半導体層であるｎ−ＡｌＧａＮ等により形成された電子供給層２２が積層して形成されている。また、電子供給層２２の上には、ゲート電極４１、ソース電極４２及びドレイン電極４３が形成されている。
また、本実施の形態における半導体装置は、図１９に示されるように、第２のバッファ層１１３の端部１３３ａが階段状に形成されていてもよい。このように第２のバッファ層１１３の端部１３３ａを階段状に形成した場合においても、テーパー状に形成した場合と同様に、電子走行層２１において第２のバッファ層１１３を形成したことに起因する転位の発生を抑制することができる。
本実施の形態における半導体装置においては、第１の実施の形態と同様の効果を得ることができる。また、本実施の形態における半導体装置は、電子走行層２１における転位の発生を抑制することができるため、より一層特性を向上させることができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図２０から図２３に基づき説明する。
最初に、図２０（ａ）に示されるように、ＳｉＣにより形成された基板１１を準備する。基板１１は、ＳｉＣ以外にもＳｉ等であってもよい。
次に、図２０（ｂ）に示されるように、基板１１の上に、ＭＯＶＰＥにより、ＡｌＮ層１２ａ、ＡｌＧａＮ層１２ｂを順次積層して形成する。このように形成されたＡｌＮ層１２ａとＡｌＧａＮ層１２ｂとにより、第１のバッファ層１２が形成される。ＡｌＮ層１２ａは、膜厚が１ｎｍから３００ｎｍ、例えば、約１６０ｎｍとなるように形成されており、ＡｌＧａＮ層１２ｂは、膜厚が１ｎｍから１０００ｎｍ、例えば、約６００ｎｍとなるように形成されている。
次に、図２０（ｃ）に示されるように、第１のバッファ層１２の上に、ＭＯＶＰＥにより、ＦｅのドープされたＧａＮにより高抵抗膜１１３ａを形成する。高抵抗膜１１３ａは、ＧａＮにＦｅが約１×１０１８ｃｍ−３の濃度となるようにドープされており、膜厚が約１００ｎｍとなるように形成されている。
次に、図２１（ａ）に示されるように、高抵抗膜１１３ａの上において、第２のバッファ層１１３が形成される領域にレジストパターン６１を形成する。具体的には、高抵抗膜１３ａの上に、フォトレジストを塗布し、露光装置により、露光、現像を行うことにより、第２のバッファ層１３が形成される領域にレジストパターン６１を形成する。本実施の形態においては、第２のバッファ層１１３は、ゲート電極４１とドレイン電極４３の間の直下となる領域に形成される。
次に、図２１（ｂ）に示されるように、ＲＩＥ等のドライエッチングにより、レジストパターン６１が形成されていない領域、即ち、ゲート電極４１とソース電極４２の間の直下の領域の高抵抗膜１１３ａを除去する。この際、エッチングガスとして、ＢＣｌ３、ＣＣｌ４、Ｃｌ２、ＣＨＦ３、Ｃ２Ｈ６、ＳＦ６、ＣＦ４のうちから選ばれる１または２以上のガスが用いられる。このようなエッチングガスを用いてドライエッチングを行うことにより、ゲート電極４１の直下、または、ゲート電極４１の直下の近傍における第２のバッファ層１１３の端部１３３をテーパー状に形成することができる。尚、上記エッチングガスに加えて、Ａｒ、Ｏ２、Ｈ２、ＨＢｒのうちから選ばれる１または２以上のガスを加えても同様に第２のバッファ層１１３の端部１３３をテーパー状に形成することができる。これにより、残存する高抵抗膜１１３ａにより、第２のバッファ層１１３が形成される。この後、レジストパターン６１は有機溶剤等により除去する。
次に、図２１（ｃ）に示されるように、露出している第１のバッファ層１２及び第２のバッファ層１１３の上に、ＭＯＶＰＥにより膜厚が１ｎｍから５００ｎｍ、例えば、約３０ｎｍのＡｌＮ膜１１４ａを形成する。これにより、第１のバッファ層１２及び第２のバッファ層１１３の表面は、ＡｌＮ膜１１４ａにより覆われる。
次に、図２２（ａ）に示されるように、第２のバッファ層１１３が形成されている領域のＡｌＮ膜１１４ａの上にレジストパターン１６２を形成する。具体的には、ＡｌＮ膜１１４ａの上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、第２のバッファ層１１３が形成されている領域のＡｌＮ膜１１４ａの上にレジストパターン１６２を形成する。
次に、図２２（ｂ）に示されるように、ＲＩＥ等のドライエッチングにより、レジストパターン１６２が形成されていない領域、即ち、ゲート電極４１とソース電極４２の間の直下の領域のＡｌＮ膜１１４ａを除去する。これにより、残存するＡｌＮ膜１１４ａにより、第２のバッファ層１１３を覆うように、第３のバッファ層１１４が形成される。この後、レジストパターン１６２は有機溶剤等により除去する。
次に、図２２（ｃ）に示されるように、露出している第１のバッファ層１２及び第３のバッファ層１１４の上に、ＭＯＶＰＥにより、ｉ−ＧａＮにより形成された電子走行層２１、ｎ−ＡｌＧａＮ等により形成された電子供給層２２を順次積層して形成する。
次に、図２３に示されるように、電子供給層２２の上に、ゲート電極４１、ソース電極４２及びドレイン電極４３を形成する。
以上の製造方法により、本実施の形態における半導体装置を作製することができる。尚、上記以外の内容については、第２の実施の形態、または、第３の実施の形態と同様である。
〔第５の実施の形態〕
（半導体装置）
次に、第５の実施の形態における半導体装置について、図２４に基づき説明する。本実施の形態は、ゲート電極４１とドレイン電極４３の間の直下の領域の一部に、第２のバッファ層２１３が形成されており、第２のバッファ層２１３のみを覆うように第３のバッファ層２１４が形成されている構造のものである。
本実施の形態における半導体装置は、基板１１の上に、例えば、膜厚が約１６０ｎｍのＡｌＮ層１２ａ、ＡｌＮ層１２ａの上に、例えば、膜厚が約６００ｎｍのＡｌＧａＮ層１２ｂが形成されている。基板１１は、ＳｉＣ等の材料により形成されており、ＡｌＮ層１２ａ及びＡｌＧａＮ層１２ｂは、ＭＯＶＰＥにより形成されている。本実施の形態においては、ＡｌＮ層１２ａとＡｌＧａＮ層１２ｂとにより形成される層を第１のバッファ層１２と記載する場合がある。
第１のバッファ層１２の上において、ゲート電極４１とドレイン電極４３との間の直下の領域の一部には、第２のバッファ層２１３が形成されている。尚、ゲート電極４１とソース電極４２との間の直下の領域には、第２のバッファ層２１３は形成されてはいない。また、第２のバッファ層２１３の上には、ＡｌＮにより、第２のバッファ層２１３を覆うように、第３のバッファ層２１４が形成されており、ゲート電極４１とソース電極４２との間の直下の領域における第１のバッファ層１２の上には形成されていない。
第１のバッファ層１２及び第３のバッファ層２１４の上には、第１の半導体層であるｉ−ＧａＮにより形成された電子走行層２１、第２の半導体層であるｎ−ＡｌＧａＮ等により形成された電子供給層２２が積層して形成されている。また、電子供給層２２の上には、ゲート電極４１、ソース電極４２及びドレイン電極４３が形成されている。
本実施の形態における半導体装置においては、第１の実施の形態と同様の効果を得ることができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図２５から図２８に基づき説明する。
最初に、図２５（ａ）に示されるように、ＳｉＣにより形成された基板１１を準備する。基板１１は、ＳｉＣ以外にもＳｉ等であってもよい。
次に、図２５（ｂ）に示されるように、基板１１の上に、ＭＯＶＰＥにより、ＡｌＮ層１２ａ、ＡｌＧａＮ層１２ｂを順次積層して形成する。このように形成されたＡｌＮ層１２ａとＡｌＧａＮ層１２ｂとにより、第１のバッファ層１２が形成される。ＡｌＮ層１２ａは、膜厚が１ｎｍから３００ｎｍ、例えば、約１６０ｎｍとなるように形成されており、ＡｌＧａＮ層１２ｂは、膜厚が１ｎｍから１０００ｎｍ、例えば、約６００ｎｍとなるように形成されている。
次に、図２５（ｃ）に示されるように、第１のバッファ層１２の上に、ＭＯＶＰＥにより、ＦｅのドープされたＧａＮにより高抵抗膜２１３ａを形成する。高抵抗膜２１３ａは、ＧａＮにＦｅが約１×１０１８ｃｍ−３の濃度となるようにドープされており、膜厚が約１００ｎｍとなるように形成されている。
次に、図２６（ａ）に示されるように、高抵抗膜２１３ａの上において、第２のバッファ層２１３が形成される領域にレジストパターン２６１を形成する。具体的には、高抵抗膜１３ａの上に、フォトレジストを塗布し、露光装置により、露光、現像を行うことにより、第２のバッファ層１３が形成される領域にレジストパターン２６１を形成する。本実施の形態においては、第２のバッファ層２１３は、ゲート電極４１とドレイン電極４３との間の直下の領域の一部に形成される。
次に、図２６（ｂ）に示されるように、ＲＩＥ等のドライエッチングにより、レジストパターン２６１が形成されていない領域の高抵抗膜２１３ａを除去する。これにより、残存する高抵抗膜２１３ａにより、第２のバッファ層２１３が形成される。この後、レジストパターン２６１は有機溶剤等により除去する。
次に、図２６（ｃ）に示されるように、露出している第１のバッファ層１２及び第２のバッファ層２１３の上に、ＭＯＶＰＥにより膜厚が１ｎｍから５００ｎｍ、例えば、約３０ｎｍのＡｌＮ膜２１４ａを形成する。これにより、第１のバッファ層１２の表面、第２のバッファ層２１３の表面及び側面は、ＡｌＮ膜２１４ａにより覆われる。
次に、図２７（ａ）に示されるように、第２のバッファ層２１３が形成されている領域のＡｌＮ膜２１４ａの上にレジストパターン２６２を形成する。具体的には、ＡｌＮ膜２１４ａの上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、第２のバッファ層２１３が形成されている領域のＡｌＮ膜２１４ａの上にレジストパターン２６２を形成する。
次に、図２７（ｂ）に示されるように、ＲＩＥ等のドライエッチングにより、レジストパターン２６２が形成されていない領域のＡｌＮ膜２１４ａを除去する。これにより、残存するＡｌＮ膜２１４ａにより、第２のバッファ層２１３の表面及び側面を覆う第３のバッファ層２１４が形成される。この後、レジストパターン２６２は有機溶剤等により除去する。
次に、図２７（ｃ）に示されるように、露出している第１のバッファ層１２及び第３のバッファ層２１４の上に、ＭＯＶＰＥにより、ｉ−ＧａＮにより形成された電子走行層２１、ｎ−ＡｌＧａＮ等により形成された電子供給層２２を順次積層して形成する。
次に、図２８に示されるように、電子供給層２２の上に、ゲート電極４１、ソース電極４２及びドレイン電極４３を形成する。
以上の製造方法により、本実施の形態における半導体装置を作製することができる。尚、上記以外の内容については、第３の実施の形態と同様である。
〔第６の実施の形態〕
（半導体装置）
次に、第６の実施の形態における半導体装置について、図２９に基づき説明する。本実施の形態は、ゲート電極４１とドレイン電極４３との間の直下の領域の一部に、第２のバッファ層が形成されており、第２のバッファ層の端部をテーパー状に形成した構造のものである。
本実施の形態における半導体装置は、基板１１の上に、例えば、膜厚が約１６０ｎｍのＡｌＮ層１２ａ、ＡｌＮ層１２ａの上に、例えば、膜厚が約６００ｎｍのＡｌＧａＮ層１２ｂが形成されている。基板１１は、ＳｉＣ等の材料により形成されており、ＡｌＮ層１２ａ及びＡｌＧａＮ層１２ｂは、ＭＯＶＰＥにより形成されている。本実施の形態においては、ＡｌＮ層１２ａとＡｌＧａＮ層１２ｂとにより形成される層を第１のバッファ層１２と記載する場合がある。
第１のバッファ層１２の上において、ゲート電極４１とドレイン電極４３との間の直下の領域の一部には、第２のバッファ層３１３が形成されている。尚、ゲート電極４１とソース電極４２との間の直下の領域には、第２のバッファ層３１３は形成されてはいない。また、ゲート電極４１とドレイン電極４３との間の直下の領域における第２のバッファ層３１３の上には、ＡｌＮにより第３のバッファ層３１４が形成されている。第３のバッファ層３１４は、第２のバッファ層３１３を覆うように形成されており、ゲート電極４１とソース電極４２との間の直下の領域における第１のバッファ層１２の上には形成されていない。
本実施の形態においては、第２のバッファ層３１３の端部３３３ａ及び３３３ｂは、テーパー状の斜面を有するように形成されている。これにより、電子走行層２１における転位の発生を抑制することができる。
第１のバッファ層１２及び第３のバッファ層３１４の上には、第１の半導体層であるｉ−ＧａＮにより形成された電子走行層２１、第２の半導体層であるｎ−ＡｌＧａＮ等により形成された電子供給層２２が積層して形成されている。また、電子供給層２２の上には、ゲート電極４１、ソース電極４２及びドレイン電極４３が形成されている。
また、本実施の形態における半導体装置は、第２のバッファ層３１３の端部３３３ａ及び３３３ｂは、階段状に形成してもよい。
本実施の形態における半導体装置は、電子走行層２１における転位の発生を抑制することができるため、トランジスタ特性を向上させることができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図３０から図３３に基づき説明する。
最初に、図３０（ａ）に示されるように、ＳｉＣにより形成された基板１１を準備する。基板１１は、ＳｉＣ以外にもＳｉ等であってもよい。
次に、図３０（ｂ）に示されるように、基板１１の上に、ＭＯＶＰＥにより、ＡｌＮ層１２ａ、ＡｌＧａＮ層１２ｂを順次積層して形成する。このように形成されたＡｌＮ層１２ａとＡｌＧａＮ層１２ｂとにより、第１のバッファ層１２が形成される。ＡｌＮ層１２ａは、膜厚が１ｎｍから３００ｎｍ、例えば、約１６０ｎｍとなるように形成されており、ＡｌＧａＮ層１２ｂは、膜厚が１ｎｍから１０００ｎｍ、例えば、約６００ｎｍとなるように形成されている。
次に、図３０（ｃ）に示されるように、第１のバッファ層１２の上に、ＭＯＶＰＥにより、ＦｅのドープされたＧａＮにより高抵抗膜３１３ａを形成する。高抵抗膜３１３ａは、ＧａＮにＦｅが約１×１０１８ｃｍ−３の濃度となるようにドープされており、膜厚が約１００ｎｍとなるように形成されている。
次に、図３１（ａ）に示されるように、高抵抗膜３１３ａの上において、第２のバッファ層３１３が形成される領域にレジストパターン２６１を形成する。具体的には、高抵抗膜１３ａの上に、フォトレジストを塗布し、露光装置により、露光、現像を行うことにより、第２のバッファ層１３が形成される領域にレジストパターン２６１を形成する。本実施の形態においては、第２のバッファ層３１３は、ゲート電極４１とドレイン電極４３の間の直下となる領域の一部に形成される。
次に、図３１（ｂ）に示されるように、ＲＩＥ等のドライエッチングにより、レジストパターン２６１が形成されていない領域の高抵抗膜３１３ａを除去する。この際、エッチングガスとして、ＢＣｌ３、ＣＣｌ４、Ｃｌ２、ＣＨＦ３、Ｃ２Ｈ６、ＳＦ６、ＣＦ４のうちから選ばれる１または２以上のガスが用いられる。このようなエッチングガスを用いてドライエッチングを行うことにより、第２のバッファ層３１３の端部３３３ａ及び３３３ｂをテーパー状に形成することができる。尚、上記エッチングガスに加えて、Ａｒ、Ｏ２、Ｈ２、ＨＢｒのうちから選ばれる１または２以上のガスを加えても同様に第２のバッファ層３１３の端部３３３ａ及び３３３ｂをテーパー状に形成することができる。これにより、残存する高抵抗膜３１３ａにより、第２のバッファ層３１３が形成される。この後、レジストパターン２６１は有機溶剤等により除去する。
次に、図３１（ｃ）に示されるように、露出している第１のバッファ層１２及び第２のバッファ層３１３の上に、ＭＯＶＰＥにより膜厚が１ｎｍから５００ｎｍ、例えば、約３０ｎｍのＡｌＮ膜３１４ａを形成する。これにより、第１のバッファ層１２及び第２のバッファ層３１３の表面はＡｌＮ膜３１４ａにより覆われる。
次に、図３２（ａ）に示されるように、第２のバッファ層３１３が形成されている領域のＡｌＮ膜３１４ａの上にレジストパターン３６２を形成する。具体的には、ＡｌＮ膜３１４ａの上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、第２のバッファ層３１３が形成されている領域のＡｌＮ膜３１４ａの上にレジストパターン３６２を形成する。
次に、図３２（ｂ）に示されるように、ＲＩＥ等のドライエッチングにより、レジストパターン３６２が形成されていない領域のＡｌＮ膜３１４ａを除去する。これにより、残存するＡｌＮ膜３１４ａにより、第２のバッファ層３１３を覆う第３のバッファ層３１４が形成される。この後、レジストパターン３６２は有機溶剤等により除去する。
次に、図３２（ｃ）に示されるように、露出している第１のバッファ層１２及び第３のバッファ層３１４の上に、ＭＯＶＰＥにより、ｉ−ＧａＮにより形成された電子走行層２１、ｎ−ＡｌＧａＮ等により形成された電子供給層２２を順次積層して形成する。
次に、図３３に示されるように、電子供給層２２の上に、ゲート電極４１、ソース電極４２及びドレイン電極４３を形成する。
以上の製造方法により、本実施の形態における半導体装置を作製することができる。尚、上記以外の内容については、第２の実施の形態、または、第５の実施の形態と同様である。
〔第７の実施の形態〕
次に、第７の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
本実施の形態における半導体デバイスは、第１から第６の実施の形態における半導体装置のいずれかをディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図３４に基づき説明する。尚、図３４は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第６の実施の形態に示されているものとは、異なっている。
最初に、第１から第６の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１から第６の実施の形態における半導体装置に相当するものである。
次に、ゲート電極４４１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４４２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４４３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４４１はゲート電極パッドであり、第１から第６の実施の形態における半導体装置のゲート電極４１と接続されている。また、ソース電極４４２はソース電極パッドであり、第１から第６の実施の形態における半導体装置のソース電極４２と接続されている。また、ドレイン電極４４３はドレイン電極パッドであり、第１から第６の実施の形態における半導体装置のドレイン電極４３と接続されている。
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１から第６の実施の形態における半導体装置のいずれかを用いた電源装置及び高周波増幅器である。
最初に、図３５に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図３５に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図３５に示す例では３つ）４６８を備えている。図３５に示す例では、第１から第６の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いることができる。尚、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
次に、図３６に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図３６に示す例では、パワーアンプ４７３は、第１から第６の実施の形態における半導体装置のいずれかを有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図３６に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に形成された第１のバッファ層と、
前記第１のバッファ層の上の一部に形成された第２のバッファ層と、
前記第１のバッファ層及び前記第２のバッファ層の上に形成された第３のバッファ層と、
前記第３のバッファ層の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層の上に形成されたゲート電極、ソース電極、ドレイン電極と、
を有し、
前記第２のバッファ層は、前記第１の半導体層よりも高抵抗な材料により形成されており、
前記第２のバッファ層は、前記ゲート電極と前記ドレイン電極との間の直下の領域に形成されていることを特徴とする半導体装置。
（付記２）
基板の上に形成された第１のバッファ層と、
前記第１のバッファ層の上の一部に形成された第２のバッファ層と、
前記第２のバッファ層を覆うように形成された第３のバッファ層と、
前記第１のバッファ層及び前記第３のバッファ層の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層の上に形成されたゲート電極、ソース電極、ドレイン電極と、
を有し、
前記第２のバッファ層は、前記第１の半導体層よりも高抵抗な材料により形成されており、
前記第２のバッファ層は、前記ゲート電極と前記ドレイン電極との間の直下の領域に形成されていることを特徴とする半導体装置。
（付記３）
前記第２のバッファ層は、前記ゲート電極と前記ドレイン電極との間の直下の領域の一部に形成されたものであることを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記第２のバッファ層の端部の一部または全部は、テーパー状に形成されていることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
前記第２のバッファ層の端部の一部または全部は、階段状に形成されていることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記６）
前記第２の半導体層は、前記ゲート電極と前記ソース電極との間の直下の領域には、形成されていないことを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記第１の半導体層及び前記第２の半導体層は、窒化物半導体により形成されていることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記第１のバッファ層、前記第２のバッファ層及び前記第３のバッファ層は、窒化物を含む材料により形成されていることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
前記第２のバッファ層は、ＧａＮを含む材料にＦｅがドープされているものにより形成されていることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
前記第２のバッファ層にドープされているＦｅの濃度は、１×１０１７ｃｍ−３以上であることを特徴とする付記９に記載の半導体装置。
（付記１１）
前記第２のバッファ層は、膜厚が３０ｎｍ以上、８００ｎｍ以下であることを特徴とする付記１から１０のいずれかに記載の半導体装置。
（付記１２）
前記第３のバッファ層は、ＡｌＮを含む材料により形成されていることを特徴とする付記１から１１のいずれかに記載の半導体装置。
（付記１３）
前記第１のバッファ層は、ＡｌＮまたはＡｌＧａＮを含む材料により形成されていることを特徴とする付記１から１２のいずれかに記載の半導体装置。
（付記１４）
前記第１の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする付記１から１３のいずれかに記載の半導体装置。
（付記１５）
前記第２の半導体層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする付記１から１４のいずれかに記載の半導体装置。
（付記１６）
付記１から１５のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記１７）
付記１から１５のいずれかに記載の半導体装置を有することを特徴とする増幅器。
１１ 基板
１２ 第１のバッファ層
１２ａ ＡｌＮ層
１２ｂ ＡｌＧａＮ層
１３ 第２のバッファ層
１４ 第３のバッファ層
２１ 電子走行層（第１の半導体層）
２１ａ ２ＤＥＧ
２２ 電子供給層（第２の半導体層）
４１ ゲート電極
４２ ソース電極
４３ ドレイン電極

Claims (10)

  1. 基板の上に形成された第１のバッファ層と、
    前記第１のバッファ層の上の一部に形成された第２のバッファ層と、
    前記第１のバッファ層及び前記第２のバッファ層の上に形成された第３のバッファ層と、
    前記第３のバッファ層の上に形成された第１の半導体層と、
    前記第１の半導体層の上に形成された第２の半導体層と、
    前記第２の半導体層の上に形成されたゲート電極、ソース電極、ドレイン電極と、
    を有し、
    前記第２のバッファ層は、前記第１の半導体層よりも高抵抗な材料により形成されており、
    前記第２のバッファ層は、前記ゲート電極と前記ドレイン電極との間の直下の領域に形成されていることを特徴とする半導体装置。
  2. 基板の上に形成された第１のバッファ層と、
    前記第１のバッファ層の上の一部に形成された第２のバッファ層と、
    前記第２のバッファ層を覆うように形成された第３のバッファ層と、
    前記第１のバッファ層及び前記第３のバッファ層の上に形成された第１の半導体層と、
    前記第１の半導体層の上に形成された第２の半導体層と、
    前記第２の半導体層の上に形成されたゲート電極、ソース電極、ドレイン電極と、
    を有し、
    前記第２のバッファ層は、前記第１の半導体層よりも高抵抗な材料により形成されており、
    前記第２のバッファ層は、前記ゲート電極と前記ドレイン電極との間の直下の領域に形成されていることを特徴とする半導体装置。
  3. 前記第２のバッファ層は、前記ゲート電極と前記ドレイン電極との間の直下の領域の一部に形成されたものであることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第２のバッファ層の端部の一部または全部は、テーパー状に形成されていることを特徴とする請求項１から３のいずれかに記載の半導体装置。
  5. 前記第２のバッファ層の端部の一部または全部は、階段状に形成されていることを特徴とする請求項１から３のいずれかに記載の半導体装置。
  6. 前記第２の半導体層は、前記ゲート電極と前記ソース電極との間の直下の領域には、形成されていないことを特徴とする請求項１から５のいずれかに記載の半導体装置。
  7. 前記第１の半導体層及び前記第２の半導体層は、窒化物半導体により形成されていることを特徴とする請求項１から６のいずれかに記載の半導体装置。
  8. 前記第２のバッファ層は、ＧａＮを含む材料にＦｅがドープされているものにより形成されていることを特徴とする請求項１から７のいずれかに記載の半導体装置。
  9. 前記第２のバッファ層にドープされているＦｅの濃度は、１×１０１７ｃｍ−３以上であることを特徴とする請求項８に記載の半導体装置。
  10. 前記第３のバッファ層は、ＡｌＮを含む材料により形成されていることを特徴とする請求項１から９のいずれかに記載の半導体装置。
JP2013013144A 2013-01-28 2013-01-28 半導体装置 Ceased JP2014146646A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013013144A JP2014146646A (ja) 2013-01-28 2013-01-28 半導体装置
US14/069,801 US20140209975A1 (en) 2013-01-28 2013-11-01 Semiconductor device
EP13192432.6A EP2760051A3 (en) 2013-01-28 2013-11-12 High Electron Mobility Transistor (HEMT)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013013144A JP2014146646A (ja) 2013-01-28 2013-01-28 半導体装置

Publications (1)

Publication Number Publication Date
JP2014146646A true JP2014146646A (ja) 2014-08-14

Family

ID=49552260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013013144A Ceased JP2014146646A (ja) 2013-01-28 2013-01-28 半導体装置

Country Status (3)

Country Link
US (1) US20140209975A1 (ja)
EP (1) EP2760051A3 (ja)
JP (1) JP2014146646A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019054196A (ja) * 2017-09-19 2019-04-04 株式会社東芝 半導体装置及びその製造方法
US10896975B2 (en) 2019-01-04 2021-01-19 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101869045B1 (ko) * 2012-01-11 2018-06-19 삼성전자 주식회사 고전자이동도 트랜지스터 및 그 제조방법
CN114695506A (zh) * 2020-12-29 2022-07-01 苏州能讯高能半导体有限公司 一种半导体器件的外延结构及其制备方法、半导体器件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103451A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 半導体装置及びその製造方法
JP2008098603A (ja) * 2006-09-15 2008-04-24 Sumitomo Chemical Co Ltd 半導体エピタキシャル結晶基板の製造方法
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
JP2010199597A (ja) * 2010-04-09 2010-09-09 Fujitsu Ltd 化合物半導体装置の製造方法
JP2010199409A (ja) * 2009-02-26 2010-09-09 Panasonic Corp 電界効果トランジスタ
JP2012033679A (ja) * 2010-07-30 2012-02-16 Panasonic Corp 電界効果トランジスタ
JP2012156320A (ja) * 2011-01-26 2012-08-16 Toshiba Corp 半導体素子
JP2012230991A (ja) * 2011-04-26 2012-11-22 Advanced Power Device Research Association 半導体装置
US20130069074A1 (en) * 2011-09-21 2013-03-21 Samsung Electronics Co., Ltd. Power device and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
KR101167651B1 (ko) * 2008-10-29 2012-07-20 후지쯔 가부시끼가이샤 화합물 반도체 장치 및 그 제조 방법
JP5487631B2 (ja) * 2009-02-04 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP2010238752A (ja) * 2009-03-30 2010-10-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
US9214538B2 (en) * 2011-05-16 2015-12-15 Eta Semiconductor Inc. High performance multigate transistor

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103451A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 半導体装置及びその製造方法
JP2008098603A (ja) * 2006-09-15 2008-04-24 Sumitomo Chemical Co Ltd 半導体エピタキシャル結晶基板の製造方法
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
JP2010199409A (ja) * 2009-02-26 2010-09-09 Panasonic Corp 電界効果トランジスタ
JP2010199597A (ja) * 2010-04-09 2010-09-09 Fujitsu Ltd 化合物半導体装置の製造方法
JP2012033679A (ja) * 2010-07-30 2012-02-16 Panasonic Corp 電界効果トランジスタ
JP2012156320A (ja) * 2011-01-26 2012-08-16 Toshiba Corp 半導体素子
JP2012230991A (ja) * 2011-04-26 2012-11-22 Advanced Power Device Research Association 半導体装置
US20130069074A1 (en) * 2011-09-21 2013-03-21 Samsung Electronics Co., Ltd. Power device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019054196A (ja) * 2017-09-19 2019-04-04 株式会社東芝 半導体装置及びその製造方法
US10896975B2 (en) 2019-01-04 2021-01-19 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
EP2760051A2 (en) 2014-07-30
EP2760051A3 (en) 2014-08-27
US20140209975A1 (en) 2014-07-31

Similar Documents

Publication Publication Date Title
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
JP6179266B2 (ja) 半導体装置及び半導体装置の製造方法
JP6161246B2 (ja) 半導体装置及び半導体装置の製造方法
JP5913816B2 (ja) 半導体装置の製造方法
JP6017248B2 (ja) 半導体装置の製造方法及び半導体装置
JP5751074B2 (ja) 半導体装置及び半導体装置の製造方法
US9269782B2 (en) Semiconductor device
JP6575304B2 (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP2014183125A (ja) 半導体装置
JP2013074068A (ja) 半導体装置及び半導体装置の製造方法
JP2013074070A (ja) 半導体装置及び半導体装置の製造方法
JP6540461B2 (ja) 半導体装置及び半導体装置の製造方法
US10964805B2 (en) Compound semiconductor device
JP6252122B2 (ja) 半導体装置及び半導体装置の製造方法
JP2012174996A (ja) 半導体装置及び半導体装置の製造方法
JP2014146646A (ja) 半導体装置
JP6090361B2 (ja) 半導体基板、半導体装置、半導体基板の製造方法及び半導体装置の製造方法
JP2017228685A (ja) 半導体装置及び半導体装置の製造方法
JP2020113625A (ja) 半導体装置、半導体装置の製造方法及び増幅器
JP2021027151A (ja) 半導体装置、半導体装置の製造方法及び増幅器
US10312344B2 (en) Semiconductor device, manufacturing method of semiconductor device, power unit, and amplifier
JP2017183513A (ja) 半導体装置及び半導体装置の製造方法
JP6680169B2 (ja) 半導体装置及び増幅器
JP2020088104A (ja) 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP7103145B2 (ja) 半導体装置、半導体装置の製造方法、電源装置及び増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20170926