[go: up one dir, main page]

JP6736513B2 - 半導体装置、電源回路、及び、コンピュータ - Google Patents

半導体装置、電源回路、及び、コンピュータ Download PDF

Info

Publication number
JP6736513B2
JP6736513B2 JP2017085423A JP2017085423A JP6736513B2 JP 6736513 B2 JP6736513 B2 JP 6736513B2 JP 2017085423 A JP2017085423 A JP 2017085423A JP 2017085423 A JP2017085423 A JP 2017085423A JP 6736513 B2 JP6736513 B2 JP 6736513B2
Authority
JP
Japan
Prior art keywords
gallium
semiconductor device
electrode
region
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017085423A
Other languages
English (en)
Other versions
JP2018186127A (ja
Inventor
清水　達雄
達雄 清水
尚史 齋藤
尚史 齋藤
浩志 大野
浩志 大野
健矢 米原
健矢 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017085423A priority Critical patent/JP6736513B2/ja
Priority to US15/889,431 priority patent/US10347734B2/en
Priority to CN201810177242.6A priority patent/CN108735811B/zh
Publication of JP2018186127A publication Critical patent/JP2018186127A/ja
Application granted granted Critical
Publication of JP6736513B2 publication Critical patent/JP6736513B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/477—Vertical HEMTs or vertical HHMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)

Description

本発明の実施形態は、半導体装置、電源回路、及び、コンピュータに関する。
スイッチング電源やインバータなどの回路には、トランジスタやダイオードなどの半導体素子が用いられる。これらの半導体素子には高耐圧・低オン抵抗が求められる。そして、耐圧とオン抵抗の関係は、素子材料で決まるトレードオフ関係がある。
これまでの技術開発の進歩により、半導体素子は、主な素子材料であるシリコンの限界近くまで低オン抵抗が実現されている。耐圧を更に向上させたり、オン抵抗を更に低減させたりするには、素子材料の変更が必要である。
窒化ガリウムや窒化アルミニウムガリウムなどの窒化物半導体は、シリコンよりもバンドギャップが大きい。窒化物半導体を素子材料として用いることで、材料で決まるトレードオフ関係を改善でき、飛躍的な高耐圧化や低オン抵抗化が可能である。
窒化物半導体を用いたトランジスタでは、電圧ストレスの印加などにより閾値電圧の変動が生ずる場合がある。閾値電圧の変動が抑制された信頼性の高いトランジスタの実現が期待される。
特許第５９２６２１６号公報
本発明が解決しようとする課題は、閾値電圧の変動が抑制された信頼性の高い半導体装置を提供することにある。
本発明の一態様の半導体装置は、ガリウム（Ｇａ）を含む窒化物半導体層と、ゲート電極と、前記窒化物半導体層の上に位置する第１の電極と、前記窒化物半導体層の上に位置し、前記第１の電極との間に前記ゲート電極が位置する第２の電極と、前記窒化物半導体層と前記ゲート電極との間に位置し、アルミニウム（Ａｌ）及びボロン（Ｂ）の少なくともいずれか一方の元素、ガリウム（Ｇａ）、及び、シリコン（Ｓｉ）を含む第１の酸化物領域を有するゲート絶縁層と、を備え、前記第１の酸化物領域の前記窒化物半導体層の側の端部を第１の端部、前記第１の酸化物領域の前記ゲート電極の側の端部を第２の端部、前記第１の端部と前記第２の端部との間の距離をｄ１、前記第１の端部から前記第２の端部の方向にｄ１／１０だけ離間した位置を第１の位置とした場合に、前記第１の位置におけるガリウムの原子濃度が前記少なくともいずれか一方の元素の原子濃度の８０％以上１２０％以下である。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態のゲート構造の説明図。 第１の実施形態のゲート構造の説明図。 第１の実施形態のゲート構造の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の変形例のゲート構造の説明図。 第１の実施形態の変形例のゲート構造の説明図。 第２の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式断面図。 第３の実施形態のゲートフィールドプレート構造の説明図。 第３の実施形態のゲートフィールドプレート構造の説明図。 第３の実施形態のゲートフィールドプレート構造の説明図。 第４の実施形態の半導体装置の模式断面図。 第５の実施形態の半導体装置の模式断面図。 第６の実施形態の半導体装置の模式断面図。 第７の実施形態の半導体装置の模式断面図。 第８の実施形態の半導体装置の模式断面図。 第９の実施形態のコンピュータの模式図。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、「アンドープ」とは、不純物濃度が１×１０１５ｃｍ−３以下であることを意味する。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（第１の実施形態）
本実施形態の半導体装置は、ガリウム（Ｇａ）を含み、第１の窒化物半導体領域と、第１の窒化物半導体領域よりもバンドギャップの大きい第２の窒化物半導体領域を有する窒化物半導体層と、ゲート電極と、窒化物半導体層の上に位置する第１の電極と、窒化物半導体層の上に位置し、第１の電極との間にゲート電極が位置する第２の電極と、窒化物半導体層とゲート電極との間に位置し、アルミニウム（Ａｌ）及びボロン（Ｂ）の少なくともいずれか一方の元素、ガリウム（Ｇａ）、及び、シリコン（Ｓｉ）を含む第１の酸化物領域を有するゲート絶縁層と、を備える。そして、第１の酸化物領域の窒化物半導体層の側の端部を第１の端部、第１の酸化物領域のゲート電極の側の端部を第２の端部、第１の端部と第２の端部との間の距離をｄ１、第１の端部から第２の端部の方向にｄ１／１０だけ離間した位置を第１の位置とした場合に、第１の位置におけるガリウムの原子濃度が少なくともいずれか一方の元素の原子濃度の８０％以上１２０％以下である。
図１は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＩＩＩ−Ｖ族半導体を用いたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）１００である。
図１に示すように、ＨＥＭＴ１００（半導体装置）は、基板１０、バッファ層１２、窒化物半導体層１５、ソース電極１８（第１の電極）、ドレイン電極２０（第２の電極）、ゲート絶縁層２２、ゲート電極２８を備える。窒化物半導体層１５は、チャネル層１５ａ（第１の窒化物半導体領域）、バリア層１５ｂ（第２の窒化物半導体領域）を備える。
基板１０は、例えば、表面の面方位が（１１１）のシリコンである。シリコン以外にも、例えば、サファイアや炭化珪素を適用することも可能である。
バッファ層１２は、基板１０上に設けられる。バッファ層１２は、基板１０とチャネル層１５ａとの間の格子不整合を緩和する機能を備える。バッファ層１２は、例えば、窒化アルミニウム、及び、窒化アルミニウムガリウムで形成される。
窒化物半導体層１５は、ガリウム（Ｇａ）を含む窒化物半導体である。
チャネル層１５ａは、バッファ層１２上に設けられる。チャネル層１５ａは電子走行層とも称される。
チャネル層１５ａは、例えば、アンドープのＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）である。より具体的には、例えば、アンドープの窒化ガリウム（ＧａＮ）である。チャネル層１５ａの膜厚は、例えば、０．１μｍ以上１０μｍ以下である。
バリア層１５ｂは、チャネル層１５ａ上に設けられる。バリア層１５ｂは電子供給層とも称される。バリア層１５ｂのバンドギャップは、チャネル層１５ａのバンドギャップよりも大きい。
バンドギャップの大きいバリア層１５ｂは、チャネル層１５ａと格子定数が異なる。このため、歪みが生じピエゾ効果により分極する。この分極による内部電界により、チャネル層１５ａのバンドが押し下げられ、反転層として２ＤＥＧ（Ｔｗｏ Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）が形成される。
バリア層１５ｂは、例えば、アンドープ又はｎ型のＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）である。バリア層１５ｂは、例えば、アンドープの窒化アルミニウムガリウムである。より具体的には、例えば、アンドープのＡｌ０．２Ｇａ０．８Ｎである。バリア層１５ｂの膜厚は、例えば、１ｎｍ以上５０ｎｍ以下である。
チャネル層１５ａとバリア層１５ｂとの間は、ヘテロ接合界面となる。チャネル層１５ａには、ヘテロ接合界面の分極電荷によって、２ＤＥＧが形成される。２ＤＥＧは高い電子移動度を有し、デバイス動作中の低オン抵抗と高速スイッチングを可能にする。
ゲート絶縁層２２は、バリア層１５ｂ上に設けられる。ゲート絶縁層２２は、シリコン（Ｓｉ）を含む酸化物を有する。ゲート絶縁層２２は、窒化物半導体層１５とゲート電極２８との間のリーク電流を抑制する機能を備える。ゲート絶縁層２２は、単層構造であっても、異種の層の積層構造であっても構わない。
ゲート電極２８は、ゲート絶縁層２２の上に設けられる。ゲート電極２８は、ソース電極１８とドレイン電極２０との間に設けられる。
ゲート電極２８は、例えば、金属電極である。ゲート電極２８は、例えば、窒化チタンである。
ソース電極１８は、バリア層１５ｂ上に設けられる。ソース電極１８は、例えば、金属電極である。ソース電極１８は、例えば、チタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）の積層構造である。
ドレイン電極２０は、バリア層１５ｂ上に設けられる。ドレイン電極２０は、例えば、金属電極である。ドレイン電極２０は、例えば、チタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）の積層構造である。
ソース電極１８とドレイン電極２０との距離は、例えば、３μｍ以上８０μｍ以下である。
ゲート電極２８及び窒化物半導体層１５の上には、例えば、図示しない層間絶縁層が形成される。層間絶縁層は、例えば、窒化シリコン層である。層間絶縁層上には、例えば、ゲート電極２８、ソース電極１８、又は、ドレイン電極２０に接続される配線層が形成される。
また、ＨＥＭＴ１００と隣接する素子との間のチャネル層１５ａ中に、例えば、アルゴンのイオン注入で形成された素子分離領域が設けられても構わない。
図２、図３は、本実施形態のゲート構造の説明図である。図２はゲート構造の拡大模式断面図である。図３はゲート構造の深さ方向の酸素の原子濃度プロファイルである。深さ方向とはゲート電極２８から窒化物半導体層１５に向かう方向である。
ゲート絶縁層２２は、窒化シリコン領域２２ａ（第１の窒化物領域）と酸化シリコン領域２２ｂ（第２の酸化物領域）を有する。窒化シリコン領域２２ａの厚さは、例えば、５ｎｍ以下である。酸化シリコン領域２２ｂの厚さは、例えば、２０ｎｍ以上５０ｎｍ以下である。窒化シリコン領域２２ａは、窒化物半導体層１５の表面の特性を制御する観点からは存在することが好ましいが、存在が必須ではない。
窒化シリコン領域２２ａは、酸化シリコン領域２２ｂと窒化物半導体層１５との間に位置する。窒化シリコン領域２２ａは、窒化シリコンを含む。窒化シリコン領域２２ａは、第１の窒化物領域の一例である。第１の窒化物領域は、例えば、窒化アルミニウムを含む領域であっても構わない。窒化シリコン領域２２ａは、窒化物半導体層１５の表面の酸化を抑制する機能を備える。ただし、極めて薄い窒化シリコン膜を形成した後に酸化膜を形成した場合、最終構造では、窒化シリコン膜としては残らない可能性もある。
酸化シリコン領域２２ｂは、アルミニウム（Ａｌ）及びボロン（Ｂ）の少なくともいずれか一方の元素、ガリウム（Ｇａ）、及び、シリコン（Ｓｉ）を含む。以下、アルミニウム（Ａｌ）及びボロン（Ｂ）の少なくともいずれか一方の元素がアルミニウムである場合を例に説明する。
酸化シリコン領域２２ｂは、酸化シリコンを含む。酸化シリコン領域２２ｂは、第１の酸化物領域の一例である。第１の酸化物領域は、例えば、酸化シリコン、窒素添加酸化シリコン、ハフニウムシリケート、窒素添加ハフニウムシリケート、ジルコニウムシリケート、及び、窒素添加ジルコニウムシリケートから成る群から選ばれる少なくとも一つの材料を含む。酸化シリコン領域２２ｂは、窒化物半導体層１５とゲート電極２８との間のリーク電流を抑制する機能を備える。
図３に示すように、酸化シリコン領域２２ｂの、窒化物半導体層１５の側の端部を第１の端部（図３中のＥ１）、酸化シリコン領域２２ｂのゲート電極２８の側の端部を第２の端部（図３中のＥ２）、第１の端部と第２の端部との間の距離をｄ１、第１の端部から第２の端部の方向にｄ１／１０だけ離間した位置を第１の位置（図３中のＰ１）、第１の端部から第２の端部の方向に９×ｄ１／１０だけ離間した位置を第２の位置（図３中のＰ２）と定義する。
第１の端部と第２の端部は、ゲート絶縁層２２中の酸素及びシリコンの原子濃度で定義する。第１の端部は、ゲート絶縁層２２中の酸素の原子濃度が窒化物半導体層１５に向かって減少し１×１０１９ｃｍ−３になる位置と、ゲート絶縁層２２中のシリコンの原子濃度が窒化物半導体層１５に向かって減少し１×１０１９ｃｍ−３になる位置との内、窒化物半導体層１５から遠い方の位置と定義する。また、第２の端部は、ゲート絶縁層２２中の酸素の原子濃度がゲート電極２８に向かって減少し１×１０１９ｃｍ−３になる位置と、ゲート絶縁層２２中のシリコンの原子濃度がゲート電極２８に向かって減少し１×１０１９ｃｍ−３になる位置との内、ゲート電極２８から遠い方の位置と定義する。言い換えれば、酸化シリコン領域２２ｂは、ゲート絶縁層２２中で酸素及びシリコンの原子濃度が１×１０１９ｃｍ−３以上となる領域と定義する。
図４は、本実施形態のゲート構造の説明図である。図４はゲート構造の深さ方向のガリウム及びアルミニウムの濃度プロファイルである。
図４では、ガリウムの原子濃度分布を点線、アルミニウムの原子濃度分布を実線で示す。図４中のアルミニウムの原子濃度分布に設けたエラーバーは、±２０％の範囲を示す。酸化シリコン領域２２ｂの第１の位置におけるガリウムの原子濃度は、アルミニウムの原子濃度の８０％以上１２０％以下である。また、第１の位置と第２の位置との間の任意の位置におけるガリウムの原子濃度はアルミニウムの原子濃度の８０％以上１２０％以下である。
例えば、酸化シリコン領域２２ｂと窒化シリコン領域２２ａとの界面や酸化シリコン領域２２ｂとゲート電極２８との界面では、ＳＩＭＳ等による原子濃度分析の際に、測定誤差が大きくなりやすい。例えば、ＳＩＭＳの場合、界面のマトリックス効果により界面近傍では測定精度が低下する。したがって、本実施形態では、ガリウム及びアルミニウムの原子濃度を規定する際、第１の端部及び第２の端部から所定の距離離間した第１の位置及び第２の位置を用いることにする。第１の位置と第１の端部の間の領域や、第２の位置と第２の端部の間の領域において、上記原子濃度の関係が成立することを排除するものではない。
酸化シリコン領域２２ｂの第１の位置におけるガリウムの原子濃度は、例えば、アルミニウムの原子濃度の９０％以上１１０％以下である。また、第１の位置と第２の位置との間の任意の位置におけるガリウムの原子濃度は、例えば、アルミニウムの原子濃度の９０％以上１１０％以下である。
酸化シリコン領域２２ｂのガリウムの原子濃度分布とアルミニウムの原子濃度分布とは、例えば、実質的に一致している。
酸化シリコン領域２２ｂは、４個の酸素と結合する４配位のアルミニウムを含む。言い換えれば、酸化シリコン領域２２ｂは、酸化シリコンのシリコンサイトを置換したアルミニウムを有する。
また、酸化シリコン領域２２ｂは、アルミニウムとガリウムの複合体を含む。アルミニウムとガリウムの複合体は、アルミニウムとガリウムが近接し、電子のやりとりを行うアルミニウムとガリウムのペア構造（複合体）である。複合体を形成するアルミニウムとガリウムの間には相互作用が生じている。例えば、酸化シリコン領域２２ｂの全域にわたってアルミニウムとガリウムの複合体が形成される。
酸化シリコン領域２２ｂの中のアルミニウムの原子濃度は、例えば、１×１０１７ｃｍ−３以上２×１０２０ｃｍ−３以下である。酸化シリコン領域２２ｂの中のガリウムの原子濃度は１×１０１７ｃｍ−３以上２×１０２０ｃｍ−３以下である。
ゲート絶縁層２２中の各領域の元素の原子濃度や、厚さは、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、ゲート絶縁層２２中の各領域の厚さは、例えば、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で測定することが可能である。また、酸化シリコン領域２２ｂ中に、４個の酸素と結合するアルミニウムが存在するか否かは、例えば、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により検知することが可能である。また、アルミニウムとガリウムが複合体を形成しているか否かは、例えば、ＸＰＳ又はＦＴＩＲ（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により検知することが可能である。
以下、本実施形態の作用及び効果について説明する。ゲート絶縁層を有する窒化物半導体を用いたＨＥＭＴでは、電圧ストレスの印加などにより閾時電圧に変動が生じ、ＨＥＭＴの信頼性が低下するという問題がある。この閾時電圧の変動は、ゲート絶縁層の中の電子トラップとなる準位の存在や、ゲート絶縁層の中のアルミニウムやガリウムなどの不純物の移動に起因すると考えられる。本実施形態では、ゲート絶縁層の中のアルミニウムとガリウムとのペア構造を形成することで、ゲート絶縁層の中の準位を低減し、かつ、不純物の移動を抑制する。以下、詳述する。
図５は、本実施形態の半導体装置の作用及び効果の説明図である。図５（ａ）は酸化シリコン（ＳｉＯ２）中にアルミニウムが入った場合のバンド図である。図５（ｂ）は酸化シリコン中にガリウムが入った場合のバンド図である。
発明者による第一原理計算の結果、アルミニウム及びボロンは、酸化シリコン中では、酸化シリコンのシリコンサイトに入ることが、エネルギー的に最も安定であることが明らかになった。すなわち、酸化シリコンの酸素サイトに入る場合や、酸化シリコンの格子間に存在するよりも、酸化シリコンのシリコンサイトに入ることが安定である。
酸化シリコンのシリコンサイトに入るため、アルミニウムは４個の酸素と結合する。図５（ａ）に示すように、シリコンサイトに入ったアルミニウムは、酸化シリコンの価電子帯上端近傍に、準位を形成する。形成された準位に電子がトラップされて負電荷が生じ、ＨＥＭＴの閾値電圧が変動するおそれがある。負電荷は、正の閾値電圧のシフトを引き起こす。酸化シリコン中のボロンもアルミニウムと同様の挙動を示す。
一方、発明者による第一原理計算の結果、ガリウムは、酸化シリコン中では、酸化シリコンの格子間に存在することが、エネルギー的に最も安定であることが明らかになった。すなわち、酸化シリコンの酸素サイトに入る場合や、酸化シリコンのシリコンサイトに入るよりも、酸化シリコンの格子間に存在することが安定である。
図５（ｂ）に示すように、酸化シリコンの格子間に存在するガリウムは、酸化シリコンの伝導帯下端近傍に、準位を形成する。ガリウムは電子を放出して正電荷となり、ＨＥＭＴの閾値電圧が変動するおそれがある。正電荷は、負の閾値電圧シフトを引き起こす。
ガリウムは格子間に存在することがエネルギー的に安定であることから、酸化シリコン中を移動しやすい。ガリウムは電子を放出することで半径が小さくなるため、より拡散が生じやすくなる。よって、ガリウムは正に荷電した可動性イオンとなる可能性がある。イオンの移動によっても閾値が変化するため、可動性を無くしたい。
例えば、アルミニウムやガリウムを含む窒化物半導体層がアルミニウムやガリウムの供給源となり、ＨＥＭＴの製造中にゲート絶縁層中に、アルミニウムやガリウムが拡散する。ゲート絶縁層中のアルミニウムやガリウムが、ＨＥＭＴの動作中に負電荷や正電荷が生じる原因となり閾値電圧が変動し、ＨＥＭＴの信頼性が低下する。
図６は、本実施形態の半導体装置の作用及び効果の説明図である。図６は、アルミニウムとガリウムのペア構造の説明図である。図６（ａ）はバンド図、図６（ｂ）は原子の結合状態を示す図である。
発明者による第一原理計算の結果、酸化シリコン中のアルミニウム及びボロンは、ガリウムとペア構造を形成することで、安定化することが明らかになった。ペア構造を形成することで、それぞれが単独に存在するよりもアルミニウムの場合で５．３ｅＶ、ボロンの場合で５．２ｅＶのエネルギー利得がある。
図６（ａ）に示すように、酸化シリコンの格子間に存在するガリウムから電子が、アルミニウム又はボロンにより形成された準位に移送（トランスファー）される。これにより、電荷補償が生じ電気的に中性となる。また、ゲート絶縁層中から電子をトラップする準位も消滅する。言い換えれば、酸化シリコン中のアルミニウム、ボロン、ガリウムは無害化する。
アルミニウムとガリウムとのペア構造は、図６（ｂ）に示すように、アルミニウムとガリウムが近接しており、アルミニウムは酸化シリコンのシリコンサイトに位置し、ガリウムは格子間に位置する。アルミニウムに代えてボロンとした場合も同様である。
一度、アルミニウムとガリウムとのペア構造が形成されるとエネルギー的に安定となる。このため、その後の電圧ストレスの印加によっても、ペア構造が保たれる。つまり、ペア構造が出来る前は、可動性イオンであったガリウムが、固定されることになる。
アルミニウムとガリウムとのペア構造を形成することで、閾値電圧の変動が抑制され、信頼性の高いＨＥＭＴ１００が実現する。
ＨＥＭＴ１００のアルミニウムとガリウムとのペア構造は、例えば、以下の方法により形成することが可能である。
ゲート絶縁層２２中のアルミニウムとガリウムの分布以外は、公知の製造方法でＨＥＭＴ１００を製造する。その後、例えば、ゲート電極２８とソース電極１８との間に電圧の極性を交互に変化させる電圧ストレスを印加する。電圧ストレスの印加により、イオン化して正電荷を有する格子間のガリウムが、ゲート絶縁層２２中を、向きを変えて拡散する。ゲート絶縁層２２中を移動するガリウムは、ゲート絶縁層２２中のアルミニウムとペア構造を形成し安定化する。ペア構造を形成することで、ゲート絶縁層２２中のアルミニウムとガリウムは無害化する。
本実施形態は、ガリウムが酸化シリコン中を動きやすいことを利用して、ガリウムとアルミニウムのペア構造を形成する。
例えば、ゲート絶縁層２２中のガリウムがアルミニウムより余剰となるように、ＨＥＭＴの構造及び製造プロセスを設計する。すると、ゲート絶縁層２２中のアルミニウムがすべてガリウムとペア構造を形成すること可能となる。余剰のガリウムは、例えば、電圧の印加、或いは、熱拡散によりゲート絶縁層２２中から除外することが可能である。
電圧ストレスの電圧条件、極性の変化回数は、閾値電圧の変動が要求されるスペック内に収まるよう適宜選択すれば良い。電圧ストレスは、ガリウムの拡散を促進させる観点から、例えば、１００℃以上２００℃以下の高温で印加することが好ましい。
本実施形態のＨＥＭＴ１００の、酸化シリコン領域２２ｂの第１の位置におけるガリウムの原子濃度は、アルミニウムの原子濃度の８０％以上１２０％以下であり、９０％以上１１０％以下であることが好ましい。酸化シリコン領域２２ｂの、特に、窒化物半導体層１５に近い部分にアルミニウムやガリウムに起因する準位が存在すると、ＨＥＭＴ１００の特性変動に大きな影響を与える。したがって、少なくとも窒化物半導体層１５に近い部分にペア構造が形成されていることが好ましい。酸化シリコン領域２２ｂの、特に窒化物半導体層１５に近い部分でペア構造が形成されてアルミニウムやガリウムが無害化される。よって、閾値電圧の変動が抑制される。
第１の位置と第２の位置との間の任意の位置におけるガリウムの原子濃度はアルミニウムの原子濃度の８０％以上１２０％以下であることが好ましく、９０％以上１１０％以下であることがより好ましい。上記範囲に濃度分布が収まることで、酸化シリコン領域２２ｂ中のアルミニウムとガリウムの大部分がペア構造を形成して無害化される。したがって、閾値電圧の変動が抑制される。閾値電圧の変動を抑制する観点からは、ガリウムの原子濃度とアルミニウムの原子濃度が実質的に一致していることが更に好ましい。上記のように、電圧印加によるガリウムの拡散を繰り返すことで実現が可能である。
（第１の実施形態の変形例）
本変形例の半導体装置は、窒化シリコン領域と酸化シリコン領域に加え、酸化アルミニウム領域を備える点で、第１の実施形態と異なっている。
図７、図８は、本変形例のゲート構造の説明図である。図７はゲート構造の拡大模式断面図である。図８はゲート構造の深さ方向の酸素の原子濃度プロファイルである。深さ方向とはゲート電極２８から窒化物半導体層１５に向かう方向である。
図７に示すように、ゲート絶縁層２２は、窒化シリコン領域２２ａ（第１の窒化物領域）、酸化シリコン領域２２ｂ（第２の酸化物領域）、及び、酸化アルミニウム領域２２ｃを有する。
ゲート絶縁層２２が、酸化アルミニウム領域２２ｃを備えることで、例えば、ゲート絶縁層２２の耐圧が向上する。また、例えば、高誘電率のゲート絶縁層２２が実現できる。
図８に示すように、酸化シリコン領域２２ｂの、窒化物半導体層１５の側の端部を第１の端部（図８中のＥ１）、酸化シリコン領域２２ｂのゲート電極２８の側の端部を第２の端部（図８中のＥ２）と定義する。すなわち、酸化シリコン領域２２ｂの酸化アルミニウム領域２２ｃの側の端部を第２の端部（図８中のＥ２）と定義する。
上述のように、第１の端部と第２の端部は、ゲート絶縁層２２中の酸素及びシリコンの原子濃度で定義する。本変形例の場合、第１の端部は、ゲート絶縁層２２中の酸素の原子濃度が窒化物半導体層１５に向かって減少し１×１０１９ｃｍ−３になる位置と、ゲート絶縁層２２中のシリコンの原子濃度が窒化物半導体層１５に向かって減少し１×１０１９ｃｍ−３になる位置との内、窒化物半導体層１５から遠い方の位置と定義する。また、第２の端部は、ゲート絶縁層２２中の酸素の原子濃度がゲート電極２８に向かって減少し１×１０１９ｃｍ−３になる位置と、ゲート絶縁層２２中のシリコンの原子濃度が酸化アルミニウム領域２２ｃに向かって減少し１×１０１９ｃｍ−３になる位置との内、ゲート電極２８から遠い方の位置と定義する。言い換えれば、酸化シリコン領域２２ｂは、ゲート絶縁層２２中で酸素及びシリコンの原子濃度が１×１０１９ｃｍ−３以上となる領域と定義する。
なお、酸化アルミニウムに代えて、例えば、窒素添加酸化アルミニウム、酸化ハフニウム、窒素添加酸化ハフニウム、酸化ジルコニウム、窒素添加酸化ジルコニウムなどを適用することも可能である。
本実施形態及び変形例によれば、アルミニウム及びボロンの少なくとも一方の元素とガリウムのペア構造をゲート絶縁層中に形成することで、閾値電圧の変動が抑制される。したがって、信頼性の高い半導体装置が実現する。
（第２の実施形態）
本実施形態の半導体装置は、ゲート電極が、ガリウムを含む多結晶シリコン、又は、ガリウムを含む多結晶炭化珪素を有する以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図９は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＩＩＩ−Ｖ族半導体を用いたＨＥＭＴ２００である。
図９に示すように、ＨＥＭＴ２００（半導体装置）は、基板１０、バッファ層１２、窒化物半導体層１５、ソース電極１８（第１の電極）、ドレイン電極２０（第２の電極）、ゲート絶縁層２２、ゲート電極２９を備える。窒化物半導体層１５は、チャネル層１５ａ（第１の窒化物半導体領域）、バリア層１５ｂ（第２の窒化物半導体領域）を備える。
本実施形態のＨＥＭＴ２００のゲート電極２９は、ガリウムを含む多結晶シリコン、又は、ガリウムを含む多結晶炭化珪素を有する。本実施形態の、ゲート電極２９は、例えば、ガリウムを含む多結晶シリコン、又は、ガリウムを含む多結晶炭化珪素である。
ガリウムは、酸化シリコンよりも、多結晶シリコン及び多結晶炭化珪素に偏析しやすい。
本実施形態のＨＥＭＴ２００によれば、例えば、ペア構造を形成する電圧ストレスを印加する際、酸化シリコン領域２２ｂ中の余剰なガリウムをゲート電極２９中に吸収することが可能である。例えば、ペア構造を形成する電圧ストレスを印加した後、ゲート電極２９側を負電圧とする電圧を長時間印加し、正電荷であるイオン化したガリウムをゲート電極２９に吸収する。吸収後、必要に応じて、８００℃以上１０５０℃以下程度で窒素雰囲気中やアルゴン雰囲気中にてアニールすることで、ガリウムを活性化することも可能である。
余剰なガリウムをゲート電極２９中に吸収することで、酸化シリコン領域２２ｂ中にペア構造を形成しないガリウムの量が低減される。よって、ＨＥＭＴ２００の信頼性が向上する。
ゲート電極２９に多結晶炭化珪素を有する場合、多結晶炭化珪素は３Ｃ−ＳｉＣであることが好ましい。３Ｃ−ＳｉＣは、４Ｈ−ＳｉＣや６Ｈ−ＳｉＣと比較して、低温で形成が可能である。したがって、ＨＥＭＴ２００への適用が容易になる。
ゲート電極２９は、ガリウム及びボロンを含むｐ型の多結晶シリコン、又は、ガリウム及びボロン若しくはガリウム及びアルミニウムを含むｐ型の多結晶炭化珪素であることが好ましい。例えば、ＨＥＭＴ２００の製造中に、ゲート電極２９中から酸化シリコン領域２２ｂ中にボロンが拡散する。拡散したボロンは、酸化シリコン領域２２ｂ中のガリウムとペア構造を形成し酸化シリコン領域２２ｂ中のガリウムを無害化する。したがって、閾値電圧の変動が抑制される。
また、ゲート電極２９をｐ型の多結晶シリコン、又は、ｐ型の多結晶炭化珪素であることが好ましい。ｐ型の多結晶シリコン、又は、ｐ型の多結晶炭化珪素を用いることで、チャネル層１５ａのバンドを持ち上げ、ＨＥＭＴ２００の閾値を上昇させる。したがって、ノーマリー・オフのＨＥＭＴ２００の実現が容易となる。
本実施形態によれば、第１の実施形態よりも、更に閾値電圧の変動が抑制される。したがって、更に信頼性の高い半導体装置が実現する。また、ノーマリー・オフの半導体装置の実現が容易となる。
（第３の実施形態）
本実施形態の半導体装置は、窒化物半導体層の上のゲート電極と第２の電極との間に位置し、アルミニウム（Ａｌ）及びボロン（Ｂ）の少なくともいずれか一方の元素、ガリウム（Ｇａ）、及び、シリコン（Ｓｉ）を含む第２の酸化物領域を有する絶縁層と、窒化物半導体層との間に上記絶縁層が位置し、ゲート電極に電気的に接続された第３の電極を、更に備える。そして、第２の酸化物領域の窒化物半導体層の側の端部を第３の端部、第２の酸化物領域の第３の電極の側の端部を第４の端部、第３の端部と第４の端部との間の距離をｄ２、第３の端部から第４の端部の方向にｄ２／１０だけ離間した位置を第３の位置とした場合に、第３の位置におけるガリウムの原子濃度が上記少なくともいずれか一方の元素の原子濃度の８０％以上１２０％以下である。上記絶縁層と上記第３の電極を有する以外は、第２の実施形態と同様である。したがって、第２の実施形態と重複する内容につては記述を省略する。
図１０は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＩＩＩ−Ｖ族半導体を用いたＨＥＭＴ３００である。
図１０に示すように、ＨＥＭＴ３００（半導体装置）は、基板１０、バッファ層１２、窒化物半導体層１５、ソース電極１８（第１の電極）、ドレイン電極２０（第２の電極）、ゲート絶縁層２２、ゲート電極２９、保護絶縁層３２（絶縁層）、ゲートフィールドプレート電極３４（第３の電極）を備える。窒化物半導体層１５は、チャネル層１５ａ（第１の窒化物半導体領域）、バリア層１５ｂ（第２の窒化物半導体領域）を備える。
図１１、図１２は、本実施形態のゲートフィールドプレート構造の説明図である。図１１はゲートフィールドプレート構造の拡大模式断面図である。図１２はゲートフィールドプレート構造の深さ方向の酸素の原子濃度プロファイルである。深さ方向とはゲートフィールドプレート電極３４から窒化物半導体層１５に向かう方向である。
保護絶縁層３２は、窒化シリコン領域３２ａ（第２の窒化物領域）と酸化シリコン領域３２ｂ（第２の酸化物領域）を有する。窒化シリコン領域３２ａの厚さは、例えば、５ｎｍ以下である。酸化シリコン領域３２ｂの厚さは、例えば、２０ｎｍ以上３００ｎｍ以下である。窒化シリコン領域２２ａは、窒化物半導体層１５の表面の特性を制御する観点からは存在することが好ましいが、存在が必須ではない。
窒化シリコン領域３２ａは、酸化シリコン領域３２ｂと窒化物半導体層１５との間に位置する。窒化シリコン領域３２ａは、窒化シリコンを含む。窒化シリコン領域３２ａは、第２の窒化物領域の一例である。第２の窒化物領域は、例えば、窒化アルミニウムを含む領域であっても構わない。窒化シリコン領域３２ａは、窒化物半導体層１５の表面の酸化を抑制する機能を備える。ただし、極めて薄い窒化シリコン膜を形成した後に酸化膜を形成した場合、最終構造では、窒化シリコン膜としては残らない可能性もある。
酸化シリコン領域３２ｂは、アルミニウム（Ａｌ）及びボロン（Ｂ）の少なくともいずれか一方の元素、ガリウム（Ｇａ）、及び、シリコン（Ｓｉ）を含む。以下、アルミニウム（Ａｌ）及びボロン（Ｂ）の少なくともいずれか一方の元素がアルミニウムである場合を例に説明する。
酸化シリコン領域３２ｂは、酸化シリコンを含む。酸化シリコン領域３２ｂは、第２の酸化物領域の一例である。第２の酸化物領域は、例えば、酸化シリコン、窒素添加酸化シリコン、ハフニウムシリケート、窒素添加ハフニウムシリケート、ジルコニウムシリケート、及び、窒素添加ジルコニウムシリケートから成る群から選ばれる少なくとも一つの材料を含む。酸化シリコン領域３２ｂは、窒化物半導体層１５を保護する機能を備える。
図１２に示すように、酸化シリコン領域３２ｂの、窒化物半導体層１５の側の端部を第３の端部（図１２中のＥ３）、酸化シリコン領域３２ｂのゲート電極２８の側の端部を第４の端部（図１２中のＥ４）、第３の端部と第４の端部との間の距離をｄ２、第３の端部から第４の端部の方向にｄ２／１０だけ離間した位置を第３の位置（図１２中のＰ３）、第３の端部から第４の端部の方向に９×ｄ２／１０だけ離間した位置を第４の位置（図１２中のＰ４）と定義する。
第３の端部と第４の端部は、保護絶縁層３２中の酸素の原子濃度が、１×１０１９ｃｍ−３になる位置と定義する。言い換えれば、酸化シリコン領域２２ｂは、保護絶縁層３２中で酸素の原子濃度が１×１０１９ｃｍ−３以上となる領域と定義する。
図１３は、本実施形態のゲートフィールドプレート構造の説明図である。図１３はゲートフィールドプレート構造の深さ方向のガリウム及びアルミニウムの濃度プロファイルである。
図１３では、ガリウムの原子濃度分布を点線、アルミニウムの原子濃度分布を実線で示す。図１３中のアルミニウムの原子濃度分布に設けたエラーバーは、±２０％の範囲を示す。酸化シリコン領域３２ｂの第３の位置におけるガリウムの原子濃度は、アルミニウムの原子濃度の８０％以上１２０％以下である。また、第３の位置と第４の位置との間の任意の位置におけるガリウムの原子濃度はアルミニウムの原子濃度の８０％以上１２０％以下である。
酸化シリコン領域３２ｂの第３の位置におけるガリウムの原子濃度は、例えば、アルミニウムの原子濃度の９０％以上１１０％以下である。また、第３の位置と第４の位置との間の任意の位置におけるガリウムの原子濃度は、アルミニウムの原子濃度の９０％以上１１０％以下である。
酸化シリコン領域３２ｂのガリウムの原子濃度分布とアルミニウムの原子濃度分布とは、例えば、実質的に一致している。
酸化シリコン領域３２ｂは、４個の酸素と結合する４配位のアルミニウムを含む。言い換えれば、酸化シリコン領域３２ｂは、酸化シリコンのシリコンサイトを置換したアルミニウムを有する。
また、酸化シリコン領域３２ｂは、アルミニウムとガリウムの複合体を含む。アルミニウムとガリウムの複合体は、アルミニウムとガリウムが近接し、電子のやりとりを行うアルミニウムとガリウムのペア構造である。
酸化シリコン領域３２ｂの中のアルミニウムの原子濃度は、例えば、１×１０１７ｃｍ−３以上２×１０２０ｃｍ−３以下である。酸化シリコン領域３２ｂの中のガリウムの原子濃度は１×１０１７ｃｍ−３以上２×１０２０ｃｍ−３以下である。
保護絶縁層３２中の各領域の元素の原子濃度や、厚さは、例えば、ＳＩＭＳにより測定することが可能である。また、保護絶縁層３２中の各領域の厚さは、例えば、ＴＥＭで測定することが可能である。また、酸化シリコン領域３２ｂ中に、４個の酸素と結合するアルミニウムが存在するか否かは、例えば、ＸＰＳにより検知することが可能である。また、アルミニウムとガリウムが複合体を形成しているか否かは、例えば、ＸＰＳ又はＦＴＩＲにより検知することが可能である。
以下、本実施形態の作用及び効果について説明する。窒化物半導体のＨＥＭＴでは、高いドレイン電圧を印加した際に、オン抵抗が増大する「電流コラプス」という問題がある。「電流コラプス」は、主にゲート電極とドレイン電極間の保護絶縁層中に電子がトラップされることで生じると考えられる。電子は、２ＤＥＧとドレイン電極間の電界により加速され保護絶縁層中にトラップされる。
保護絶縁層に電子がトラップされることでヘテロ接合界面のポテンシャルが変動し、２ＤＥＧ密度が低下することでオン抵抗が増大すると考えられる。
本実施形態のＨＥＭＴ３００では、保護絶縁層３２中のアルミニウムとガリウムが、第１の実施形態のゲート絶縁層２２の中と同様、ペア構造を形成して無害化される。したがって、保護絶縁層３２中の電子をトラップする準位が低減する。よって、保護絶縁層３２中への電子のトラップが抑制され、電流コラプスが抑制される。
保護絶縁層３２中のアルミニウムとガリウムのペア構造は、例えば、ゲートフィールドプレート構造の形成後に、ゲートフィールドプレート電極３４とソース電極１８との間に電圧の極性を交互に変化させる電圧ストレスを印加することで形成できる。
ゲートフィールドプレート電極３４は、ガリウム及びリン（Ｐ）を含むｎ型の多結晶シリコン、又は、ガリウム及びリン（Ｐ）若しくはガリウム及びヒ素（Ａｓ）を含むｎ型の多結晶炭化珪素であることが好ましい。ｐ型不純物のガリウムに対し、ｎ型不純物のリンを過剰にすることで、ゲートフィールドプレート電極３４をｎ型にすることが可能である。
ゲートフィールドプレート電極３４をｎ型の多結晶シリコン、又は、ｎ型の多結晶炭化珪素であることが好ましい。ｎ型の多結晶シリコン、又は、ｎ型の多結晶炭化珪素を用いることで、チャネル層１５ａのバンドを引き下げ、２ＤＥＧ濃度を上昇させる。したがって、電流コラプスによるオン抵抗の上昇が生じにくくなる。
本実施形態のＨＥＭＴ３００では、閾値を上昇させる観点からゲート電極２９がｐ型の多結晶シリコン、又は、ｐ型の多結晶炭化珪素であり、電流コラプスを抑制する観点からゲートフィールドプレート電極３４がｎ型の多結晶シリコン、又は、ｎ型の多結晶炭化珪素であることが好ましい。
本実施形態によれば、第１及び第２の実施形態同様、閾値電圧の変動が抑制される。更に、電流コラプスによるオン抵抗の増大が抑制される。よって、更に信頼性の高い半導体装置が実現する。
（第４の実施形態）
本実施形態の半導体装置は、ゲート電極とゲート絶縁層との間にｐ型の窒化物半導体層を、更に備える以外は第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１４は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＩＩＩ−Ｖ族半導体を用いたＨＥＭＴ４００である。
図１４に示すように、ＨＥＭＴ４００（半導体装置）は、基板１０、バッファ層１２、窒化物半導体層１５、ソース電極１８（第１の電極）、ドレイン電極２０（第２の電極）、ゲート絶縁層２２、ｐ型窒化ガリウム層２４、ゲート電極２８を備える。窒化物半導体層１５は、チャネル層１５ａ（第１の窒化物半導体領域）、バリア層１５ｂ（第２の窒化物半導体領域）を備える。
本実施形態のＨＥＭＴ４００は、ｐ型窒化ガリウム層２４を有する。ｐ型窒化ガリウム層２４は、ｐ型の窒化物半導体層の一例である。ｐ型窒化ガリウム層２４は、ゲート電極２８とゲート絶縁層２２との間に設けられる。
ｐ型窒化ガリウム層２４は、チャネル層１５ａのバンドを持ち上げ、ＨＥＭＴ４００の閾値を上昇させる。したがって、ノーマリー・オフのＨＥＭＴ４００の実現が容易となる。
本実施形態によれば、第１の実施形態同様、閾値電圧の変動が抑制される。したがって、信頼性の高い半導体装置が実現する。また、ノーマリー・オフの半導体装置の実現が容易となる。
（第５の実施形態）
本実施形態の半導体装置は、ゲートリセス構造を備える以外は第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１５は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＩＩＩ−Ｖ族半導体を用いたＨＥＭＴ５００である。
図１５に示すように、ＨＥＭＴ５００（半導体装置）は、基板１０、バッファ層１２、窒化物半導体層１５、ソース電極１８（第１の電極）、ドレイン電極２０（第２の電極）、ゲート絶縁層２２、ゲート電極２８、溝（リセス）３０を備える。窒化物半導体層１５は、チャネル層１５ａ（第１の窒化物半導体領域）、バリア層１５ｂ（第２の窒化物半導体領域）を備える。
本実施形態のＨＥＭＴ５００は、ソース電極１８とドレイン電極２０の間のバリア層１５ｂ及びチャネル層１５ａに設けられた溝（リセス）３０の内面に、ゲート絶縁層２２が形成される。また、溝３０内にゲート電極２８が設けられる。
溝３０の底部はチャネル層１５ａ内に位置する。ゲート絶縁層２２は、チャネル層１５ａ及びゲート電極２８に接する。本実施形態のＨＥＭＴ５００のゲート構造は、いわゆるＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型である。
ＨＥＭＴ５００は、ＭＯＳ型のゲート構造を備えることで、ノーマリー・オフの実現が容易となる。
本実施形態によれば、第１の実施形態同様、閾値電圧の変動が抑制される。したがって、信頼性の高い半導体装置が実現する。また、ノーマリー・オフの半導体装置の実現が容易となる。
（第６の実施形態）
本実施形態の半導体装置は、ｐ型窒化ガリウム層２４を備える以外は第５の実施形態と同様である。したがって、第５の実施形態と重複する内容については記述を省略する。
図１６は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＩＩＩ−Ｖ族半導体を用いたＨＥＭＴ６００である。
図１６に示すように、ＨＥＭＴ６００（半導体装置）は、基板１０、バッファ層１２、窒化物半導体層１５、ソース電極１８（第１の電極）、ドレイン電極２０（第２の電極）、ゲート絶縁層２２、ｐ型窒化ガリウム層２４、ゲート電極２８、溝（リセス）３０を備える。窒化物半導体層１５は、チャネル層１５ａ（第１の窒化物半導体領域）、バリア層１５ｂ（第２の窒化物半導体領域）を備える。
ｐ型窒化ガリウム層２４は、チャネル層１５ａのバンドを持ち上げ、ＨＥＭＴ６００の閾値を上昇させる。したがって、ノーマリー・オフの実現が更に容易となる。
本実施形態によれば、第５の実施形態同様、閾値電圧の変動が抑制される。したがって、信頼性の高い半導体装置が実現する。また、ノーマリー・オフの半導体装置の実現が更に容易となる。
（第７の実施形態）
本実施形態の半導体装置は、溝（リセス）３０の底部がバリア層１５ｂに位置する以外は、第６の実施形態と同様である。したがって、第６の実施形態と重複する内容については記述を省略する。
図１７は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＩＩＩ−Ｖ族半導体を用いたＨＥＭＴ７００である。
図１７に示すように、ＨＥＭＴ７００（半導体装置）は、基板１０、バッファ層１２、窒化物半導体層１５、ソース電極１８（第１の電極）、ドレイン電極２０（第２の電極）、ゲート絶縁層２２、ｐ型窒化ガリウム層２４、ゲート電極２８、溝（リセス）３０を備える。窒化物半導体層１５は、チャネル層１５ａ（第１の窒化物半導体領域）、バリア層１５ｂ（第２の窒化物半導体領域）を備える。
溝（リセス）３０の底部がバリア層１５ｂに位置する。したがって、ゲート電極２８の下方に２ＤＥＧが形成される。ｐ型窒化ガリウム層２４は、チャネル層１５ａのバンドを持ち上げ、ＨＥＭＴ７００の閾値を上昇させる。したがって、ノーマリー・オフの実現が容易となる。
本実施形態によれば、第６の実施形態同様、閾値電圧の変動が抑制される。したがって、信頼性の高い半導体装置が実現する。また、ノーマリー・オフの半導体装置の実現が容易となる。
（第８の実施形態）
本実施形態の半導体装置は、縦型のデバイスである点で、第１の実施形態と異なっている。第１の実施形態と重複する内容については記述を省略する。
図１８は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＩＩＩ−Ｖ族半導体を用いたＨＥＭＴ８００である。本実施形態の半導体装置は、基板の裏面側にドレイン電極を備える縦型のＨＥＭＴである。
本実施形態のＨＥＭＴは、図１８に示すように、基板１０、チャネル層１５ａ、バリア層１５ｂ、ｐ型ブロッキング領域１５ｃ、ソース領域１７、ｐ型コンタクト領域２１、ソース電極１８、ドレイン電極２０、ｐ型窒化ガリウム層２４、ゲート電極２８、ゲート絶縁層２２を備える。
基板１０は、例えば、ｎ型のＧａＮである。チャネル層１５ａは、例えば、基板１０より低濃度のｎ型のＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）である。バリア層１５ｂは、例えば、アンドープのＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）である。ｐ型ブロッキング領域１５ｃは、例えば、ｐ型のＧａＮである。ソース領域１７は、例えば、ｎ型のＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）である。ｐ型コンタクト領域２１は、例えば、ｐ型のＡｌＺＧａ１−ＺＮ（０≦Ｚ＜１）である。
本実施形態のＨＥＭＴは、ソース電極１８からドレイン電極２０に流れる電流のオン状態とオフ状態を、ゲート電極２８に印加するゲート電圧により制御する。
ｐ型ブロッキング領域１５ｃは、オフ状態において２つのｐ型ブロッキング領域１５ｃの間を空乏化することにより、電流を遮断する機能を備える。ｐ型ブロッキング領域１５ｃは、例えば、エピタキシャル成長により形成したｐ型のＧａＮの一部をエッチングで除去することにより形成できる。
ｐ型コンタクト領域２１は、ソース電極１８とｐ型ブロッキング領域１５ｃとを電気的に導通させる機能を有する。ｐ型コンタクト領域２１は、例えば、マグネシウム（Ｍｇ）と水素（Ｈ）をイオン注入することで形成できる。
例えば、図示しないソースフィールドプレートを、バリア層１５ｂ、ソース領域１７の上に設けても構わない。また、図示しないゲートフィールドプレートを、ソース領域１７の上に設けても構わない。また、ソース領域１７はゲート電極２８にオーバーラップしても構わない。
本実施形態のＨＥＭＴ８００は、縦型の構造にすることにより、例えば集積度が向上する。
本実施形態によれば、第１の実施形態同様、閾値電圧の変動が抑制される。したがって、信頼性の高い半導体装置が実現する。また、集積度の向上した半導体装置が実現される。
（第９の実施形態）
本実施形態の電源回路及びコンピュータは、ＨＥＭＴを有する。
図１９は、本実施形態のコンピュータの模式図である。本実施形態のコンピュータは、サーバ９００である。
サーバ９００は筐体４０内に電源回路４２を有する。サーバ９００は、サーバソフトウェアを稼働させるコンピュータである。
電源回路４２は、第１の実施形態のＨＥＭＴ１００を有する。ＨＥＭＴ１００に代えて、第２乃至第６の実施形態のＨＥＭＴ２００、ＨＥＭＴ３００、ＨＥＭＴ４００、ＨＥＭＴ５００、ＨＥＭＴ６００、ＨＥＭＴ７００、ＨＥＭＴ８００を適用しても構わない。電源回路４２は、例えば、車載用の電源回路である。
電源回路４２は、閾値電圧の変動が抑制されたＨＥＭＴ１００を有することにより、高い信頼性を備える。また、サーバ９００は、電源回路４２を有することにより、高い信頼性を備える。
本実施形態によれば、高い信頼性を備える電源回路及びコンピュータが実現できる。
実施形態では、トランジスタとしてＨＥＭＴを例に説明したが、ＨＥＭＴ以外の構造のトランジスタにも本発明を適用することは可能である。
実施形態では、窒化物半導体層の材料として窒化ガリウムや窒化アルミニウムガリウムを例に説明したが、例えば、インジウム（Ｉｎ）を含有する窒化インジウムガリウム、窒化インジウムアルミニウム、窒化インジウムアルミニウムガリウムを適用することも可能である。また、窒化物半導体層の材料として窒化アルミニウムを適用することも可能である。
また、実施形態では、バリア層１５ｂとして、アンドープの窒化アルミニウムガリウムを例に説明したが、ｎ型の窒化アルミニウムガリウムを適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 基板
１２ バッファ層
１５ 窒化物半導体層
１５ａ チャネル層（第１の窒化物半導体領域）
１５ｂ バリア層（第２の窒化物半導体領域）
１８ ソース電極（第１の電極）
２０ ドレイン電極（第２の電極）
２２ ゲート絶縁層
２２ａ 窒化シリコン領域（第１の窒化物領域）
２２ｂ 酸化シリコン領域（第１の酸化物領域）
２８ ゲート電極
３２ 保護絶縁層（絶縁層）
３２ａ 窒化シリコン領域（第２の窒化物領域）
３２ｂ 酸化シリコン領域（第２の酸化物領域）
３４ ゲートフィールドプレート電極（第３の電極）
４２ 電源回路
１００ ＨＥＭＴ（半導体装置）
２００ ＨＥＭＴ（半導体装置）
３００ ＨＥＭＴ（半導体装置）
４００ ＨＥＭＴ（半導体装置）
５００ ＨＥＭＴ（半導体装置）
６００ ＨＥＭＴ（半導体装置）
７００ サーバ（コンピュータ）

Claims (20)

  1. ガリウム（Ｇａ）を含む窒化物半導体層と、
    ゲート電極と、
    前記窒化物半導体層の上に位置する第１の電極と、
    前記窒化物半導体層の上に位置し、前記第１の電極との間に前記ゲート電極が位置する第２の電極と、
    前記窒化物半導体層と前記ゲート電極との間に位置し、アルミニウム（Ａｌ）及びボロン（Ｂ）の少なくともいずれか一方の元素、ガリウム（Ｇａ）、及び、シリコン（Ｓｉ）を含む第１の酸化物領域を有するゲート絶縁層と、を備え、
    前記第１の酸化物領域の前記窒化物半導体層の側の端部を第１の端部、前記第１の酸化物領域の前記ゲート電極の側の端部を第２の端部、前記第１の端部と前記第２の端部との間の距離をｄ１、前記第１の端部から前記第２の端部の方向にｄ１／１０だけ離間した位置を第１の位置とした場合に、前記第１の位置におけるガリウムの原子濃度が前記少なくともいずれか一方の元素の原子濃度の８０％以上１２０％以下である半導体装置。
  2. 前記第１の端部から前記第２の端部の方向に９×ｄ１／１０だけ離間した位置を第２の位置とした場合に、前記第１の位置と前記第２の位置との間の任意の位置におけるガリウムの原子濃度が前記少なくともいずれか一方の元素の原子濃度の８０％以上１２０％以下である請求項１記載の半導体装置。
  3. 前記第１の酸化物領域は、４個の酸素と結合する前記少なくともいずれか一方の元素を含む請求項１又は請求項２記載の半導体装置。
  4. 前記第１の酸化物領域は、前記少なくともいずれか一方の元素とガリウムとの複合体を含む請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記第１の酸化物領域の中の前記少なくともいずれか一方の元素の原子濃度は１×１０１７ｃｍ−３以上２×１０２０ｃｍ−３以下であり、前記第１の酸化物領域の中のガリウムの原子濃度は１×１０１７ｃｍ−３以上２×１０２０ｃｍ−３以下である請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記第１の酸化物領域の厚さは２０ｎｍ以上５０ｎｍ以下である請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 前記第１の酸化物領域は、酸化シリコン、窒素添加酸化シリコン、ハフニウムシリケート、窒素添加ハフニウムシリケート、ジルコニウムシリケート、及び、窒素添加ジルコニウムシリケートから成る群から選ばれる少なくとも一つの材料を含む請求項１ないし請求項６いずれか一項記載の半導体装置。
  8. 前記ゲート絶縁層は、前記第１の酸化物領域と前記窒化物半導体層との間に位置する第１の窒化物領域を有する請求項１ないし請求項７いずれか一項記載の半導体装置。
  9. 前記ゲート電極は、ガリウムを含む多結晶シリコン、又は、ガリウムを含む多結晶炭化珪素を有する請求項１ないし請求項８いずれか一項記載の半導体装置。
  10. 前記ゲート電極は、ガリウム及びボロンを含むｐ型の多結晶シリコン、又は、ガリウム及びボロン若しくはガリウム及びアルミニウムを含むｐ型の多結晶炭化珪素を有する請求項１ないし請求項８いずれか一項記載の半導体装置。
  11. 前記窒化物半導体層の上の前記ゲート電極と前記第２の電極との間に位置し、アルミニウム（Ａｌ）及びボロン（Ｂ）の少なくともいずれか一方の元素、ガリウム（Ｇａ）、及び、シリコン（Ｓｉ）を含む第２の酸化物領域を有する絶縁層と、
    前記窒化物半導体層との間に前記絶縁層が位置し、前記ゲート電極に電気的に接続された第３の電極を、更に備え、
    前記第２の酸化物領域の前記窒化物半導体層の側の端部を第３の端部、前記第２の酸化物領域の前記第３の電極の側の端部を第４の端部、前記第３の端部と前記第４の端部との間の距離をｄ２、前記第３の端部から前記第４の端部の方向にｄ２／１０だけ離間した位置を第３の位置とした場合に、前記第３の位置におけるガリウムの原子濃度が前記少なくともいずれか一方の元素の原子濃度の８０％以上１２０％以下である請求項１ないし請求項１０いずれか一項記載の半導体装置。
  12. 前記第３の端部から前記第４の端部の方向に９×ｄ２／１０だけ離間した位置を第４の位置とした場合に、前記第３の位置と前記第４の位置との間の任意の位置におけるガリウムの原子濃度が前記少なくともいずれか一方の元素の原子濃度の８０％以上１２０％以下である請求項１１記載の半導体装置。
  13. 前記第３の電極は、ガリウム及びリン（Ｐ）を含むｎ型の多結晶シリコン、又は、ガリウム及びリン（Ｐ）若しくはガリウム及びヒ素（Ａｓ）を含むｎ型の多結晶炭化珪素を有する請求項１１又は請求項１２記載の半導体装置。
  14. ガリウム（Ｇａ）を含む窒化物半導体層と、
    ゲート電極と、
    前記窒化物半導体層と前記ゲート電極との間に位置し、アルミニウム（Ａｌ）及びボロン（Ｂ）の少なくともいずれか一方の元素、ガリウム（Ｇａ）、及び、シリコン（Ｓｉ）を含む第１の酸化物領域を有するゲート絶縁層と、を備え、
    前記第１の酸化物領域の前記窒化物半導体層の側の端部を第１の端部、前記第１の酸化物領域の前記ゲート電極の側の端部を第２の端部、前記第１の端部と前記第２の端部との間の距離をｄ１、前記第１の端部から前記第２の端部の方向にｄ１／１０だけ離間した位置を第１の位置とした場合に、前記第１の位置におけるガリウムの原子濃度が前記少なくともいずれか一方の元素の原子濃度の８０％以上１２０％以下である半導体装置。
  15. 前記第１の端部から前記第２の端部の方向に９×ｄ１／１０だけ離間した位置を第２の位置とした場合に、前記第１の位置と前記第２の位置との間の任意の位置におけるガリウムの原子濃度が前記少なくともいずれか一方の元素の原子濃度の８０％以上１２０％以下である請求項１４記載の半導体装置。
  16. 前記第１の酸化物領域は、４個の酸素と結合する前記少なくともいずれか一方の元素を含む請求項１４又は請求項１５記載の半導体装置。
  17. 前記第１の酸化物領域は、前記少なくともいずれか一方の元素とガリウムとの複合体を含む請求項１４ないし請求項１６いずれか一項記載の半導体装置。
  18. 前記ゲート電極は、ガリウム及びボロンを含むｐ型の多結晶シリコン、又は、ガリウム及びボロンを若しくはガリウム及びアルミニウムを含むｐ型の多結晶炭化珪素を有する請求項１４ないし請求項１７いずれか一項記載の半導体装置。
  19. 請求項１乃至請求項１８いずれか一項記載の半導体装置を備える電源回路。
  20. 請求項１乃至請求項１８いずれか一項記載の半導体装置を備えるコンピュータ。
JP2017085423A 2017-04-24 2017-04-24 半導体装置、電源回路、及び、コンピュータ Active JP6736513B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017085423A JP6736513B2 (ja) 2017-04-24 2017-04-24 半導体装置、電源回路、及び、コンピュータ
US15/889,431 US10347734B2 (en) 2017-04-24 2018-02-06 Semiconductor device, power supply circuit, and computer
CN201810177242.6A CN108735811B (zh) 2017-04-24 2018-03-05 半导体装置、电源电路以及计算机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017085423A JP6736513B2 (ja) 2017-04-24 2017-04-24 半導体装置、電源回路、及び、コンピュータ

Publications (2)

Publication Number Publication Date
JP2018186127A JP2018186127A (ja) 2018-11-22
JP6736513B2 true JP6736513B2 (ja) 2020-08-05

Family

ID=63854155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017085423A Active JP6736513B2 (ja) 2017-04-24 2017-04-24 半導体装置、電源回路、及び、コンピュータ

Country Status (3)

Country Link
US (1) US10347734B2 (ja)
JP (1) JP6736513B2 (ja)
CN (1) CN108735811B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6732821B2 (ja) * 2018-02-22 2020-07-29 株式会社東芝 半導体装置の製造方法
US10680094B2 (en) * 2018-08-01 2020-06-09 Semiconductor Components Industries, Llc Electronic device including a high electron mobility transistor including a gate electrode
JP7165328B2 (ja) * 2019-02-01 2022-11-04 国立大学法人東海国立大学機構 半導体装置および半導体装置の製造方法
CN111463263B (zh) * 2020-01-22 2022-07-01 上海晶丰明源半导体股份有限公司 具有场板结构的低栅电荷器件及其制造方法
JP7354029B2 (ja) 2020-03-13 2023-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5270562A (en) 1975-12-08 1977-06-11 Osaka Sanso Kougiyou Kk Process for treating dissolved ammonia nitrogen
JPS5926216A (ja) 1982-08-03 1984-02-10 Hitachi Zosen Corp 繊維強化樹脂製品の製造方法
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
KR101518091B1 (ko) * 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
JP5839804B2 (ja) * 2011-01-25 2016-01-06 国立大学法人東北大学 半導体装置の製造方法、および半導体装置
JP5913816B2 (ja) * 2011-02-21 2016-04-27 富士通株式会社 半導体装置の製造方法
JP5545269B2 (ja) * 2011-05-19 2014-07-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法
JP6308049B2 (ja) * 2014-06-26 2018-04-11 株式会社デンソー 半導体装置の製造方法
JP6591168B2 (ja) * 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
US9728608B2 (en) 2015-03-24 2017-08-08 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, and vehicle
JP6552951B2 (ja) 2015-03-24 2019-07-31 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両及び、昇降機
JP6523885B2 (ja) * 2015-09-11 2019-06-05 株式会社東芝 半導体装置
CN106549051A (zh) * 2017-01-18 2017-03-29 中国科学院微电子研究所 GaN基HEMT器件栅极结构

Also Published As

Publication number Publication date
CN108735811B (zh) 2021-02-12
CN108735811A (zh) 2018-11-02
US20180308950A1 (en) 2018-10-25
JP2018186127A (ja) 2018-11-22
US10347734B2 (en) 2019-07-09

Similar Documents

Publication Publication Date Title
US9837524B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6736513B2 (ja) 半導体装置、電源回路、及び、コンピュータ
JP6767411B2 (ja) 半導体装置、電源回路、及び、コンピュータ
JP6214978B2 (ja) 半導体装置
US10084052B2 (en) Semiconductor device and method for manufacturing the same
US8766276B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2017073506A (ja) 窒化物半導体装置およびその製造方法
US20160064538A1 (en) Semiconductor device and a method for manufacturing a semiconductor device
CN104009075A (zh) 半导体装置
CN108198855B (zh) 半导体元件、半导体基底及其形成方法
JP2014078537A (ja) 横型半導体装置
JP2018022870A (ja) 半導体装置、電源回路、及び、コンピュータ
JP2017228571A (ja) 半導体装置、電源回路、及び、コンピュータ
JP6762977B2 (ja) 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
JP2018014456A (ja) 半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法
JP7354029B2 (ja) 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
US10497572B2 (en) Method for manufacturing semiconductor device
US9865724B1 (en) Nitride semiconductor device
JP7204547B2 (ja) 半導体装置
JP2021009989A (ja) 窒化物半導体装置
JP6728123B2 (ja) 半導体装置、電源回路、及び、コンピュータ
JP6930010B2 (ja) 半導体装置、電源回路、及び、コンピュータ
JP7450229B2 (ja) 窒化物半導体装置
Egorkin et al. Normally-Off p-Gate Transistor Based on AlGaN/GaN Heterostructures
US9054171B2 (en) HEMT semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200715

R151 Written notification of patent or utility model registration

Ref document number: 6736513

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151