CN102084487B - 具有电流浪涌能力的结势垒肖特基二极管 - Google Patents

Abstract

一种电子器件包括具有第一导电类型的碳化硅漂移区，位于所述漂移区上的肖特基接触，以及相邻所述肖特基接触的所述漂移区的表面处的多个结势垒肖特基(JBS)区域。JBS区域具有与第一导电类型相反的第二导电类型以及具有所述JBS区域中的相邻JBS区域之间的第一间隙。所述器件进一步包括具有第二导电类型的多个浪涌保护子区域。每个浪涌保护子区域具有浪涌保护子区域的相邻浪涌保护子区域之间的小于所述第一间隔的第二间隔。

Description

具有电流浪涌能力的结势垒肖特基二极管

技术领域

本发明涉及半导体器件和半导体器件的制造，以及更具体地涉及结势垒肖特基(JBS)二极管和该二极管的制造。 

背景技术

高电压碳化硅(SiC)肖特基二极管可以具有例如约600V至约2.5kV之间的电压阻断额定值，期望高电压碳化硅(SiC)肖特基二极管与具有类似额定电压的硅PIN二极管竞争。取决于上述二极管的有源区的设计，上述二极管可以处理差不多约100安培或更高的正向电流。高电压肖特基二极管具有许多重要的应用，特别是在电源调节、调配和控制领域。 

在上述应用中，SiC肖特基二极管的一个重要特性是它的开关速度。基于硅的PIN器件通常表现出相对较差的开关速度。取决于其额定电压，硅PIN二极管可以具有大约20kHz的最大开关速度。相对的，基于碳化硅的肖特基器件理论上能够具有高得多的开关速度，例如，超过硅约100倍。此外，碳化硅器件能够处理比硅器件更高的电流密度。 

现有的SiC肖特基二极管结构具有N型SiC衬底，在该N型SiC衬底上形成有用作漂移区的n-外延层。该器件通常包括直接形成在所述n层上的肖特基接触。例如保护环和/或P型JTE(结终止延伸)区的结终止区通常被形成为包围肖特基结有源区。结终止区的目的在于减小或者防止位于肖特基结边缘的电场拥挤，以及减少或者防止耗尽区与器件表面的相互作用。表面效应可能导致耗尽区不均衡地伸展，其可能不利地影响器件的击穿电压。其他终止技术包括场板和浮动场环，其可能受到表面效应更强的影响。还可以通过注入N型掺杂剂来 形成沟道停止区，以避免耗尽区延伸到器件的边缘。 

与所使用的终止类型无关，如果将足够大的反向电压施加到结，则肖特基二极管通常将发生故障。上述故障一般是灾难性的，并且可能损伤或者毁坏器件。此外，即使在结发生故障之前，肖特基二极管也可能经受大的反向漏电流。为了减小上述漏电流，开发了结势垒肖特基(JBS)二极管。JBS二极管有时被称为混合PIN-肖特基(MPS)二极管。图1中示出了现有的JBS二极管10。如图所示，现有的JBS二极管包括N型衬底12，在该N型衬底12上形成了n漂移层14。通常通过离子注入在n漂移层14的表面中形成多个p+区域16。与n漂移层14和p+区域16均接触地在n漂移层14的表面上形成金属阳极接触18。阳极接触18与漂移层14的暴露部分形成肖特基结，并且可以与p+区域16形成欧姆接触。在衬底12上形成阴极接触20。例如，在美国专利No.6,104,043和6,524,900中描述了基于碳化硅的JBS二极管。 

在正向操作中，阳极接触18和漂移层14之间的结J1在p+区域16和漂移层14之间的结J2之前导通。由此，在低的正向电压下，所述器件表现出肖特基二极管特性。即，在低的正向电压下，器件中的电流传输由肖特基结J1两端注入的多数载流子(电子)支配。由于在通常的工作电压处在所述器件中可能没有少数载流子注入(并且由此没有少数载流子电荷储存)，因此JBS二极管具有肖特基二极管的开关速度快的特性。 

然而，在反向偏压的情况下，由p+区域16和漂移层14之间的PN结J2形成的耗尽区扩大为阻断通过器件10的反向电流，保护肖特基结J1并且限制器件10中的反向漏电流。由此，在反向偏压时，JBS二极管10表现为类似于PIN二极管。器件10的电压阻断能力通常是由漂移层14的厚度和掺杂以及边缘终止的设计所确定的。 

碳化硅JBS二极管通常遇到的一个问题是其处理电流浪涌的能力。碳化硅JBS肖特基二极管通常被设计用于功率开关应用，例如高压配电系统中的功率因数控制(PFC)。在上述应用中，在通电期间 和/或在线路周期丢失(line cycle dropouts)之后，可能会经受浪涌电流。当电流浪涌出现时，可能会在二极管中消耗相当大的功率，这可以导致器件由于热耗散而出现灾难性的故障。 

JBS肖特基二极管可以被设计为使得p+区域16和漂移层14之间的结J2在大电流的情况下导通，导致结J2两端的少数载流子(空穴)注入到漂移层14中。所述少数载流子注入调整漂移层14的导电性，减小了对于电流的抵抗，由此减小了器件由于电流浪涌故障的电位。然而，设计p+区域16由此使得结J2在大电流下导通可能不期望地增加了低电流下的器件的导通状态的电阻。 

发明内容

根据一些实施例的电子器件，包括：具有第一导电类型的碳化硅漂移区，位于所述漂移区上的肖特基接触，和位于邻近所述肖特基接触的漂移区表面处的多个结势垒肖特基JBS区域。所述JBS区域具有与所述第一导电类型相反的第二导电类型以及具有第一宽度和所述JBS区域中的相邻JBS区域之间的第一间隔。所述器件进一步包括位于邻近所述肖特基接触的漂移区表面处的浪涌保护区域。所述浪涌保护区域具有大于所述第一宽度的第二宽度，并且包括具有所述第二导电类型的多个浪涌保护子区域。每个浪涌保护子区域具有小于所述第一宽度的第三宽度以及具有所述浪涌保护子区域中的相邻浪涌保护子区域之间的第二间隔，所述第二间隔小于所述JBS区域中的相邻JBS区域之间的所述第一间隔。 

所述第一间隔为约4μm到约6μm，以及所述第二间隔为约1μm到约3μm。所述第一宽度为约1μm到约3μm，以及所述第三宽度为约1μm到约3μm。 

所述浪涌保护子区域从所述漂移层的表面延伸到所述漂移层中约0.3μm到约0.5μm的深度。所述漂移区的掺杂水平为约5x10¹⁴cm^-3到约1x10¹⁶cm^-3。 

所述第一间隔、所述第二间隔和所述第三宽度被配置为，使得从所述漂移层表面到所述浪涌保护子区域中的一个与所述漂移区之间的结的中心的电压降可以足以使得所述结在高于所述肖特基二极管的额定电流的正向电流下变为正向偏置，从而提供所述肖特基二极管中的电流浪涌处理能力。

所述肖特基接触和所述浪涌保护子区域之间的分界面可以是欧姆接触。 

所述漂移层可以包括4H-SiC。所述漂移层可以具有约5x10¹⁵cm^-3到1x10¹⁶cm^-3的掺杂水平，以及所述电流浪涌保护子区域具有大于5x10¹⁸cm^-3的掺杂水平。 

响应于施加到所述肖特基接触的正向电压，位于所述浪涌保护区域之下的漂移区部分的电势可以高于所述JBS区域之下的漂移区部分的电势。 

所述器件可以进一步包括所述漂移层中邻近所述肖特基接触的多个电流浪涌保护区域。 

所述第一导电类型可以包括N型以及所述第二导电类型可以包括P型。 

所述浪涌保护子区域包括所述漂移区中的多个沟槽以及在所述漂移层中在所述多个沟槽中的相应沟槽之下延伸的多个掺杂区域。 

所述浪涌保护子区域在所述浪涌保护子区域中的各个浪涌保护子区域之间限定了所述漂移区中的垂直电流路径，所述浪涌保护区域的深度可以由所述沟槽的深度和所述掺杂区域的深度限定。 

根据一些实施例的形成肖特基二极管的方法，包括：在具有第一导电类型的碳化硅漂移区的表面处形成多个结势垒肖特基JBS区域，所述多个JBS区域具有与所述第一导电类型相反的第二导电类型以及具有所述JBS区域中的相邻JBS区域之间的第一间隔。所述方法进一步包括在邻近所述肖特基接触的漂移区表面处形成浪涌保护区域，所述浪涌保护区域包括具有所述第二导电类型的多个浪涌保护子区域，各个浪涌保护子区域具有所述浪涌保护子区域中的相邻浪涌保护子区域之间的第二间隔，所述第二间隔可以小于所述JBS区域中的相邻 JBS区域之间的所述第一间隔。在所述漂移区上形成肖特基接触。 

所述第一间隔为约4μm到约6μm以及所述第二间隔为约1μm到约3μm。 

形成所述多个JBS区域和形成所述浪涌保护区域可以包括：选择性地将所述第二导电性的掺杂剂离子注入到所述漂移层中，以及以大于1700℃的温度退火所述注入离子。 

所述方法可以进一步包括在包括所述注入离子的所述漂移层上形成石墨涂层，退火所述注入离子包括退火所述石墨涂层。 

所述方法可以进一步包括在注入离子之前在所述漂移层中蚀刻多个沟槽，注入离子包括将离子注入到所述多个沟槽中。 

在所述漂移区上形成所述肖特基接触可以包括：利用一种金属形成到所述漂移区的所述肖特基接触和到所述浪涌保护子区域的欧姆接触。 

根据其他实施例的一种电子器件，包括：具有第一导电类型的碳化硅漂移区；位于所述漂移区上的肖特基接触；位于邻近所述肖特基接触的漂移区表面处的多个结势垒肖特基JBS区域。所述多个JBS区域具有与所述第一导电类型相反的第二导电类型以及具有所述JBS区域中的相邻JBS区域之间的第一间隔。所述器件进一步包括具有所述第二导电类型的多个浪涌保护子区域。每个浪涌保护子区域具有所述浪涌保护子区域中的相邻浪涌保护子区域之间的第二间隔，所述第二间隔小于所述第一间隔。 

附图说明

附图被包括用于提供对于本发明的进一步的理解并且被并入且构成本申请的一部分，附图示出了本发明的某些特定的实施例(多个)。 

附图中： 

图1示出了现有的JBS二极管的剖视图。 

图2示出了包括浪涌保护区域的JBS二极管的顶视图。 

图3示出了包括浪涌保护区域的JBS二极管的剖视图。 

图4示出了根据一些实施例的JBS二极管的剖视图。 

图5示出了图4的JBS二极管的其他方面的详图。 

图6示出了根据一些实施例的在JBS二极管的制造期间形成的中间结构的剖视图。 

图7A示出了根据其他实施例的在JBS二极管的制造期间形成的中间结构的剖视图。 

图7B示出了根据其他实施例的JBS二极管的剖视图。 

图8A示出了根据一些实施例的器件的仿真器件结构和仿真结果。 

图8B示出了对于比较器件的仿真器件结构和仿真结果。 

图9示出了根据一些实施例的器件的仿真的电流和电压特性。 

图10示出了根据一些实施例的器件的仿真空穴浓度特性。 

图11示出了根据一些实施例的器件的仿真电压电位特性。 

图12示出了根据一些实施例可以使用的注入掩模图案。 

具体实施方式

现在将参照附图在下文中更加全面地描述本发明，在附图中示出了本发明的实施例。然而，本发明可以被实施为许多不同的形式并且不应被解释为限于这里阐述的实施例。相反，这些实施例被提供以使本公开内容是详尽的和完整的，并且将向本领域的技术人员全面地传达本发明的范围。通篇相同的附图标记表示相同的元件。 

将理解，尽管术语“第一”、“第二”等在这里可以用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于使一个元件区别于另一元件。例如，在不偏离本发明的范围的情况下，第一元件可以被称为第二元件，类似的，第二元件也可以被称为第一元件。如这里使用的，术语“和/或”包括一个或更多个关联的列出项的任何和所有组合。 

此处使用的术语仅仅是为了描述具体实施例，而并不意图限制本发明。如此处使用的，除非上下文清楚地另作说明，否则单数形式″ 一个″、″一种″和″所述″意图是也包括复数形式。将进一步理解，当在本说明书中使用时，术语″包括″和/或″包含″表明所说明的特征、整体、步骤、操作、部件和/或组件的存在，但不是排除一个或多个其他特征、整体、步骤、操作、部件、组件及其组合的存在或者加入。 

除非另外限定，否则此处使用的所有术语(包括技术和科学术语)的含义与本发明所属领域的普通技术人员通常理解的含义相同。将进一步理解，此处使用的术语应被解释为具有与其在本说明书的上下文和相关领域中的含义一致的含义，并且除非此处明确表达，否则不应在理想化或过度形式化的意义上进行解释。 

将理解，当诸如层、区域或衬底的元件被称为在另一元件“上”或者延伸到另一元件“上”时，其可以直接位于该另一元件上或者直接延伸到该另一元件上，或者也可以存在中间的元件。相反地，当元件被称为“直接”位于另一元件“上”或者“直接”延伸到另一元件“上”时，不存在中间的元件。还将理解，当元件被称为“连接”或“耦合”到另一元件时，其可以直接连接或耦合到另一元件或者可以存在中间的元件。相反地，当元件被称为“直接连接”或“直接耦合”到另一元件时，不存在中间的元件。 

诸如“下方”或“上方”或者“上面”或“下面”或者“水平”或“横向”或“垂直”的关系性术语在此处可用于描述如图中所示的一个元件、层或区域与另一元件、层或区域的关系。将理解，这些术语意在涵盖除了图中示出的取向之外的设备的不同取向。 

这里，参考横截面图描述本发明的实施例，所述横截面图是本发明的理想化实施例(以及中间结构)的示意图。为了清晰，在所述图中的层和区域的厚度可能被放大了。此外，作为例如制造技术和/或容许误差的结果的与附图形状的偏差是可以预见的。由此，本发明的实施例不应该被理解为局限于此处所示的区域的特定形状，而是包括例如由于制造而导致的形状上的差异。例如，被示出为矩形的注入区域通常在其边缘处将具有圆形或者弯曲的特征和/或具有注入浓度的梯度，而不是从注入区域到非注入区域的离散变化。同样地，通过注入 形成的埋置区域可能导致埋置区域和注入发生的表面之间的区域中的一些注入。由此，图中所示的区域本质上是示意性的，其形状不意图表示器件区域的实际形状，也并非意图限制本发明的保护范围。 

参考半导体层和/或区域描述了本发明的一些实施例，这些半导体层和/或区域的特征在于具有例如N型或者P型的导电类型，其是指所述层和/或区域中的多数载流子浓度。由此，N型材料具有负充电电子的多数平衡浓度，而P型材料具有正充电空穴的多数平衡浓度。一些材料可能被标明具有″+″或者″-″(如n+，n-，p+，p-，n++，n--，p++，p--等等)，用于表明与另一层或者区域相比的多数载流子的相对较大(″+″)或者较小(″-″)的浓度。然而，上述符号并不暗示在层或者区域中存在特定浓度的多数载流子或者少数载流子。 

图2示出了肖特基二极管结构100的顶视图，其中通过调整p+区域的大小以及掺杂所述p+区域，由此使得p+区域将在大电流密度下导通并且将少数载流子注入到漂移层14中，由此来处理电流浪涌。在题为“Semiconductor Devices Including Schottky Diodes WithControlled Breakdown And Methods Of Fabricating Same”的美国公开No.2008/0029838中公开了类似的二极管，其被转让给本发明的受让人，该公开的内容通过引用并入本文。 

参考图2，二极管100包括漂移层114，其具有上表面，在所述上表面中，导电类型与漂移层114相反的多个JBS区域130被形成为漂移层114中的条形区域。例如，可以通过以约1x10¹⁷至约1x10¹⁸cm^-3的浓度离子注入P型掺杂剂(例如硼和/或铝)到漂移层114中，由此来形成JBS区域130，以及JBS区域130可以延伸到漂移层114表面之下约0.3至约0.5μm的深度。 

还在漂移层114中配置一个或更多个浪涌保护区域116。例如，可以通过以约1x10¹⁸至约1x10¹⁹cm^-3的浓度离子注入P型掺杂剂(例如硼和/或铝)到漂移层114中，由此来形成浪涌保护区域116，以及浪涌保护区域116可以延伸到漂移层114表面之下约0.3至约0.5μm的深度。 

JBS区域130暴露了漂移层114表面的部分114A，并且延伸横穿漂移层114的有源区110(除漂移层的暴露部分114A和重掺杂区域116之外)。金属肖特基接触118(图3)覆盖漂移层114，并且与漂移层114的暴露部分114A以及JBS区域130和浪涌保护区域116接触。如此处使用的，术语″有源区″是指器件中的肖特基金属接触漂移层并且包括漂移层114的暴露部分114A、JBS区域130和浪涌保护区域116的二维区域。因此，有源区包括肖特基结区域但是不包括例如边缘终止区域。 

图3示出了大体上沿着图2的线A-A`得到的二极管100的截面图。如图3所示，二极管100包括衬底112，在衬底112上形成了漂移层114。浪涌保护区域116可以被形成为漂移层114内的注入区域。类似地，JBS区域130可以被形成为漂移层114中的注入区域。由于浪涌保护区域116和JBS区域130具有与漂移层114相反的导电类型，因此JBS区域130与漂移层114形成p-n结J3，而重掺杂区域116与漂移层114形成p-n结J5。 

漂移层114表面上的阳极接触118与相邻的轻掺杂区域130之间的漂移层114的暴露部分114A形成肖特基结J4，和/或与JBS区域130和浪涌保护区域116之间的漂移层114的暴露部分114A形成肖特基结J4。阳极接触118可以包括例如铝、钛和/或镍的金属，其可以与浪涌保护区域116形成欧姆接触，同时与漂移层114形成肖特基接触。如图3所示的，阳极接触118可以包括形成浪涌保护区域116上的欧姆接触的第一部分118A和形成与漂移层114的肖特基接触的第二部分118B。具体来说，第二部分118B可以被形成为覆盖阳极接触118的第一部分118A。第一部分118A可以包括例如铝、钛和/或镍，而第二部分118B可以包括例如铝、钛和/或镍。 

在衬底112与漂移层114相反的一侧上形成阴极接触120。阴极接触120可以包括例如镍的金属，其能够形成至N型碳化硅的欧姆接触。 

在正向操作时，阳极接触118和漂移层114的暴露部分114A之 间的结J4在浪涌保护区域116和漂移层114之间的结J5之前导通。由此，在低正向电压时，所述器件表现出肖特基二极管特性。即，在低正向电压时，二极管100的操作由跨过肖特基结J4的多数载流子的注入所支配。由于在正常工作状态下缺少少数载流子注入，因此二极管100可以具有高速开关能力，这通常是肖特基二极管的特性。 

浪涌保护区域116可以被设计为以高于肖特基结J4的导通电压的正向电压开始导电。由此，在电流浪涌使得二极管100的正向电压增加的情况下，p-n结J5将开始导电。一旦p-n结J5开始导电，则二极管100的操作变为由跨过p-n结J5的少数载流子的注入和复合支配。在该情况下，二极管的通态电阻可以减小，对于给定电流水平，其可以减小二极管100消耗的功率量。由此，二极管100的正向电压增加时的p-n结J5的导通可以减小和/或防止二极管100中的正向电流失控(runaway)。 

在正向操作时，在JBS区域130和浪涌保护区域116附近，正向电流If垂直向下流动。电流还水平地流动跨过浪涌保护区域116的表面。当从漂移区的表面114A到浪涌保护区域116的中部的电压降ΔV超过p-n结J5的固有电压时，发生p-n结J5的导通。由此，对于漂移区114中的给定掺杂水平，浪涌保护区域116可以被设计为至少具有最小横向宽度(或者最小范围)，以使得p-n结J5以期望的导通水平的正向电流If导通。 

本发明的一些实施例是实现如下方案的结果，即，可以利用除了简单地增加浪涌保护区域116的横向宽度之外的方法获得期望的电压降，其中简单地增加浪涌保护区域116的横向宽度可能会不期望地增加器件100的通态电阻。 

例如，图4示出了其中利用具有定义的深度、宽度、间隔和掺杂以提供反向偏压保护以及浪涌电流保护两者的多个子区域226，来形成浪涌保护区域216的实施例。 

具体来说，图4示出了根据本发明的一些实施例的二极管200的剖视图。二极管200包括具有上表面的漂移层214，在所述上表面中， 形成了具有与漂移层214相反的导电类型的多个JBS区域230。 

例如，取决于对于二极管200的电压阻断和导通电阻的设计要求，可以利用具有掺杂剂浓度为约5x10¹⁴到约1x10¹⁶cm^-3的2H、4H、6H、3C和/或15R多型的N型碳化硅来形成漂移层214。可以使用其他类型的半导体材料，例如GaN、GaAs、硅或者锗。在具体实施例中，漂移层214包括利用N型掺杂剂以约5x10¹⁵cm^-3的浓度掺杂的4H-SiC。例如，可以通过以约1x10¹⁸cm^-3至约1x10¹⁹cm^-3的浓度离子注入P型掺杂剂(例如硼和/或铝)到漂移层214中，由此来形成JBS区域230，以及JBS区域230可以延伸到漂移层214表面之下约0.3至约0.5μm的深度。在具体实施例中，可以利用P型掺杂剂以约5x10¹⁸cm^-3的浓度掺杂JBS区域230。 

浪涌保护区域216包括漂移层214中的多个子区域226。例如，可以通过以约1x10¹⁸至约1x10¹⁹cm^-3的浓度离子注入P型掺杂剂(例如硼和/或铝)到漂移层214中，由此来形成子区域226，以及子区域226可以延伸到漂移层114表面之下约0.3至约0.5μm的深度。在具体实施例中，可以以约5x10¹⁸cm^-3的掺杂剂浓度掺杂子区域116，以及子区域116可以延伸到漂移层214表面之下约0.5μm的深度。各子区域226与漂移区214形成p-n结J6。在一些实施例中，子区域226可以与JBS区域230同时被注入。因此，子区域226可以具有与JBS区域230相同的深度和掺杂分布。然而，在其他实施例中，可以以与JBS区域230不同的方法形成子区域226，并且子区域226可以具有与JBS区域230不同的深度和/或掺杂分布。 

可以通过以足够的高温对包括衬底212、漂移层214和注入区域的结构进行退火，来执行JBS区域230和子区域226中的注入掺杂剂的激活。在一些实施例中，可以在注入激活之前在漂移区214的表面上形成石墨涂层。可以在退火注入离子之后去除石墨涂层。可以在退火注入离子之前使石墨涂层结晶。 

可以以大于1700℃的温度对注入离子进行退火，在一些实施例中，该温度可以大于1800℃。 

例如，参考图6，在过压和/或被例如石墨膜的封装层覆盖的硅的情况下，可以通过在约1600℃的温度下退火该结构来激活JBS区域230和子区域226中的注入掺杂剂。在一些实施例中，可以通过利用石墨涂层以大于约1700℃的温度进行退火来激活注入物。 

高温激活退火(例如1700℃或以上)可以改善阈值调整离子的激活以及改善沟道区40中对缺陷的退火。然而，上述高温退火可能损伤碳化硅漂移层16的表面。 

为了减小可能由高温退火导致的损伤，可以在对其形成金属接触之前在结构表面上形成石墨涂层250。即，在退火所述结构以激活注入离子之前，可以将石墨涂层250施加到漂移层214的顶侧/正面侧，以便在退火期间保护所述结构的表面。可以通过现有的抗蚀剂涂覆方法来施加石墨涂层250，石墨涂层250可以具有足以在高温退火期间保护下层SiC层的厚度。石墨涂层250可以具有约1μm的厚度。在退火之前，石墨涂层250可以被加热以在漂移层214上形成晶体覆层。例如，可以通过在约1700℃或更高的温度下在惰性气体中执行热退火来激活注入离子。具体来说，可以在氩气中在约1850℃的温度下执行热退火5分钟。石墨涂层250可以有助于在高温退火期间保护漂移层214的表面。 

例如，可以随后通过灰化和热氧化来去除石墨涂层250。 

除了激活注入离子之外，利用石墨涂层的高温退火可以促进形成对于子区域216的欧姆接触。即，不希望被任何特定工作原理所束缚，当前认为，在浪涌保护子区域226中的例如Al离子的P型掺杂剂在高温退火期间在子区域226的表面处累积。当例如钛的金属沉积到漂移层214上作为阳极接触218时，该金属可以期望地形成与下层子区域226的欧姆接触。通过使得对于p-n结J6更加容易以期望水平的正向电流导通，形成阳极金属218和子区域226之间的欧姆接触可以提高浪涌保护区域216提供的过电流保护。此外，在一些实施例中，可以仅仅使用一种金属用于阳极接触，该阳极接触形成了对于漂移区214的肖特基接触以及对于子区域226的欧姆接触，其可以减小制造 时间和/或费用。 

图4的实施例所示的JBS区域230可以被提供为间隔开的条形区域，其暴露漂移层214的部分表面214A并且延伸跨过漂移层214的有源区(除子区域226和漂移层的暴露部分214A之外)。金属肖特基接触218覆盖漂移层214并且与漂移层214的暴露部分214A、JBS区域230和子区域226接触。 

二极管200可以包括包围二极管100的有源区110的边缘终止区域(未示出)。边缘终止区域可以包括结终止延伸(JTE)区域、场环、场板、保护环和/或上述或者其他终止的组合。 

在衬底212的与漂移层214相反的一侧上形成阴极接触220。阴极接触220可以包括例如镍的金属，其能够形成至N型碳化硅的欧姆接触。 

在正向操作时，在JBS区域230和子区域226附近，正向电流If垂直向下流动。电流还水平地流动跨过浪涌保护区域226的表面。当从漂移区的表面214A到子区域226的中部的电压降ΔV超过p-n结J6的固有电压时，发生子区域226和漂移层214之间的p-n结J6的导通。然而，电压降ΔV的一部分可能出现在相邻子区域226之间的垂直电流路径226A中。垂直电流路径226A的电阻是垂直电流路径226A的长度和宽度以及漂移区214的表面掺杂的函数。因此，一些实施例控制垂直电流路径226A的长度和宽度以及控制漂移区214的表面掺杂，由此使得以期望水平的正向电流跨过结J6在子区域226和漂移区214之间双极导通。 

图5示出了二极管200的一些其他方面，其示出了部分二极管200的截面详图。具体来说，如图5所示，子区域226可以具有宽度W、间隔S和深度L。JBS区域230可以具有宽度W_JBS和间隔S_JBS。JBS区域230可以与浪涌保护区域216分离JBS间隔S_JBS。相邻的子区域226之间的垂直电流路径226A的电阻可以表示为： 

$R=\mathrm{\ρ}\frac{L}{S}---\left(1\right)$

即，垂直电流路径的电阻与子区域226的深度L成正比并且与相 邻的子区域226之间的间隔S成反比。因此，可以通过使得子区域226更深和/或间隔更小来获得期望的电压降ΔV。由于离子注入技术的限制，使得子区域226更深可能会面对挑战。具体来说，单独利用离子注入，可能难以形成具有超过0.5μm的深度L的子区域226。该限制在如下详细描述的进一步的实施例中得以解决。 

然而，可以通过光刻法减小相邻子区域226之间的间隔S，由此使得垂直电流路径226A的电阻可以被增加到能够以期望水平的正向电流If开始导通p-n结J6的值。 

在一些实施例中，子区域226的深度L可以为0.3到0.5μm。子区域226的宽度W可以为从约1μm到约3μm。相邻子区域226之间的间隔S可以为从约1μm到约3μm。JBS区域230的宽度W_JBS可以为从约1μm到约3μm。相邻JBS区域230之间和/或JBS区域230和电流浪涌区域216之间的间隔S_JBS可以为从约4μm到约6μm，或者为相邻子区域226之间的间隔S的约2到4倍。浪涌保护区域216的宽度可以为约10μm或更多。 

图7A和7B示出了根据进一步实施例的结构/方法。如其中所示，可以通过将沟槽320蚀刻到漂移层214中来形成浪涌保护区域316的子区域326。例如，利用使用基于氟的化学作用(例如SF₆、CHF₃等等)的干蚀刻技术(例如等离子刻蚀、感应耦合等离子体(ICP)、电子回旋共振(ECR)等)来蚀刻子区域326。 

沟槽320可以被蚀刻到从约0.3μm到约1μm的深度d。在沟槽形成之后，例如P型离子(例如铝和/或硼)的离子310可以通过注入掩模315被注入到沟槽320中，从而形成子区域326。例如，可以以1x10¹⁵cm^-2的剂量和高达300keV的能量注入离子。可以以30度的倾斜角注入离子，由此使得对沟槽320的侧壁进行注入。此外，可以在25℃的温度下执行注入。将理解，相邻子区域326之间的垂直沟道326A的深度L由此是沟槽320的深度d与注入结深度之和。由此可以获得具有相应的更高电阻的更长的垂直沟道326A。 

此外，阳极接触218可以刺入沟槽320，由此以更大的表面面积 形成到子区域326的欧姆接触，并因此得到更低的电阻。图7B示出了得到的器件300，包括衬底212上的阳极接触220。 

图8A和8B分别示出了对于类似于图4和3所示的二极管的二极管的仿真结果。具体来说，图8A和8B图形地示出了在5.2V  向电压降处在浪涌电流情况下的器件中的空穴浓度。例如，图8A示出了包括漂移区214的结构200A。JBS区域230和多个浪涌保护子区域226形成在漂移区214的表面。在相邻的各浪涌保护子区域226之间定义了垂直电流路径226A。此外，图8A中绘制的线410表明了结构200A内的耗尽区边界的位置。图8B示出了包括漂移区114的结构100A。JBS区域130和一个浪涌保护区域116形成在漂移区114的表面。图8B中的线420表明结构100A中的耗尽区边界的位置。 

如图8A和8B所示，空穴可以从图8A的器件200A中的子区域226被注入以及可以从图8B的器件100A中的浪涌保护区域116被注入。然而，与图8B中器件100A中的浪涌保护区域116相比，可以从图8A中器件200A的中央子区域226′注入更高的空穴浓度。 

图9分别示出了图8A和8B所示的结构200A和100A的仿真的电流与电压。具体来说，图9表明在两个器件中电流以大约4.8V的电压开始。然而，如超过4.8V的电压处的I-V曲线的更高的斜率所示的，与器件100A相比，器件200A在浪涌电流情况期间表现出具有更低的电阻。将理解，在仿真中，电压是从阴极到阳极为参考方向的。由此，正向偏压和正向电流将被分配有负极性。 

图10分别示出了图8A和8B中所示的器件200A和100A中的仿真的空穴浓度与横向位置的曲线图。具体来说，曲线442示出了图8B的器件结构100A的仿真的空穴浓度与位置，而曲线444示出了图8A的器件结构200A的仿真的空穴浓度与位置。仿真对于图8A的器件结构200A预测了更高的空穴浓度。 

图11分别示出了图8A和8B中所示的器件200A和110A中的仿真的电位与横向位置的曲线图。具体来说，曲线452示出了图8B的器件结构100A的仿真的电位与位置，而曲线454示出了图8A的器 件结构200A的仿真的电位与位置。仿真预测了对于图8A的器件结构200A在相邻子区域226之间的垂直电流路径226A之上的电位的局部增加。此外，在器件结构200A中，响应于施加到肖特基接触的正向电压，位于浪涌保护子区域226之下的漂移区部分的电势高于JBS区域230之下的漂移区部分的电势。 

图12示出了用于P型注入的示例性掩模布局，其定义了用于图4所示的器件200的JBS区域230和子区域226。 

尽管已经参考特定的操作顺序描述了本发明的实施例，然而本领域技术人员将理解，在仍然受益于本发明的教导的同时，顺序中的某些操作可以重新排序。因此，本发明不应该被理解为局限于此处描述的操作的确切的操作顺序。 

在说明书和附图中，已经公开了本发明的典型的实施例，以及尽管使用特定的术语，但是其目的仅仅在于通常和描述性的含义而并非用于限制，本发明的保护范围由在下文中的权利要求书所阐述。 

Claims (19)

1.一种肖特基二极管，包括：

具有第一导电类型的碳化硅漂移区；

位于所述漂移区上的肖特基接触；

位于邻近所述肖特基接触的漂移区表面处的多个结势垒肖特基JBS区域，所述多个JBS区域具有与所述第一导电类型相反的第二导电类型以及第一宽度，并在所述JBS区域中的相邻JBS区域之间具有第一间隔；以及

位于邻近所述肖特基接触的漂移区表面处的浪涌保护区域，所述浪涌保护区域具有大于所述第一宽度的第二宽度，并且包括具有所述第二导电类型的多个浪涌保护子区域，以及每个浪涌保护子区域具有小于所述第一宽度的第三宽度以及在所述浪涌保护子区域中的相邻浪涌保护子区域之间具有第二间隔，所述第二间隔小于所述JBS区域中的相邻JBS区域之间的所述第一间隔。

2.如权利要求1所述的肖特基二极管，其中所述第一间隔为4μm到6μm，以及其中所述第二间隔为1μm到3μm。

3.如权利要求1所述的肖特基二极管，其中所述第一宽度为1μm到3μm，以及其中所述第三宽度为1μm到3μm。

4.如权利要求1所述的肖特基二极管，其中所述浪涌保护子区域从所述漂移层的表面延伸到所述漂移层中0.3μm到0.5μm的深度。

5.如权利要求1所述的肖特基二极管，其中所述漂移区的掺杂水平为5x10¹⁴cm^-3到1x10¹⁶cm^-3。

6.如权利要求5所述的肖特基二极管，其中所述第一间隔、所述第二间隔和所述第三宽度被配置为，使得从所述漂移层表面到所述浪涌保护子区域中的一个与所述漂移区之间的结的中心的电压降足以使得所述结在高于所述肖特基二极管的额定电流的正向电流下变为正向偏置，从而提供所述肖特基二极管中的电流浪涌处理能力。

7.如权利要求1所述的肖特基二极管，其中所述肖特基接触和所述浪涌保护子区域之间的分界面是欧姆接触。

8.如权利要求1所述的肖特基二极管，其中所述漂移层包括4H-SiC，其中所述漂移层具有5x10¹⁵cm^-3到1x10¹⁶cm^-3的掺杂水平，以及其中所述浪涌保护子区域具有大于5x10¹⁸cm^-3的掺杂水平。

9.如权利要求1所述的肖特基二极管，其中响应于施加到所述肖特基接触的正向电压，位于所述浪涌保护区域之下的漂移区部分的电势高于所述JBS区域之下的漂移区部分的电势。

10.如权利要求1所述的肖特基二极管，进一步包括所述漂移层中邻近所述肖特基接触的多个浪涌保护区域。

11.如权利要求1所述的肖特基二极管，其中所述第一导电类型包括N型以及所述第二导电类型包括P型。

12.如权利要求1所述的肖特基二极管，其中所述浪涌保护子区域包括所述漂移区中的多个沟槽以及在所述漂移层中在所述多个沟槽中的相应沟槽之下延伸的多个掺杂区域。

13.如权利要求12所述的肖特基二极管，其中所述浪涌保护子区域在所述浪涌保护子区域中的各个浪涌保护子区域之间限定了所述漂移区中的垂直电流路径，其中所述浪涌保护区域的深度由所述沟槽的深度和所述掺杂区域的深度限定。

14.一种形成肖特基二极管的方法，包括：

在具有第一导电类型的碳化硅漂移区的表面处形成多个结势垒肖特基JBS区域，所述多个JBS区域具有与所述第一导电类型相反的第二导电类型以及具有所述JBS区域中的相邻JBS区域之间的第一间隔；

在所述漂移区表面处形成浪涌保护区域，所述浪涌保护区域包括具有所述第二导电类型的多个浪涌保护子区域，每个浪涌保护子区域在所述浪涌保护子区域中的相邻浪涌保护子区域之间具有第二间隔，所述第二间隔小于所述JBS区域中的相邻JBS区域之间的所述第一间隔；以及

在所述碳化硅漂移区的表面上形成肖特基接触，其中所述肖特基接触与所述JBS区域和所述浪涌保护子区域形成金属-半导体结。

15.如权利要求14所述的方法，其中所述第一间隔为4μm到6μm以及其中所述第二间隔为1μm到3μm。

16.如权利要求14所述的方法，其中形成所述多个JBS区域和形成所述浪涌保护区域包括：

选择性地将所述第二导电性的掺杂剂离子注入到所述漂移层中；以及

以大于1700℃的温度退火所述注入离子。

17.如权利要求16所述的方法，进一步包括在包括所述注入离子的所述漂移层上形成石墨涂层，其中退火所述注入离子包括退火所述石墨涂层。

18.如权利要求16所述的方法，进一步包括在注入离子之前在所述漂移层中蚀刻多个沟槽，其中注入离子包括将离子注入到所述多个沟槽中。

19.如权利要求16所述的方法，其中在所述漂移区上形成所述肖特基接触包括：利用单个金属形成到所述漂移区的所述肖特基接触和到所述浪涌保护子区域的欧姆接触。

Images