JP3117831B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3117831B2 JP3117831B2 JP05027853A JP2785393A JP3117831B2 JP 3117831 B2 JP3117831 B2 JP 3117831B2 JP 05027853 A JP05027853 A JP 05027853A JP 2785393 A JP2785393 A JP 2785393A JP 3117831 B2 JP3117831 B2 JP 3117831B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- type
- base
- algaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/133—Emitter regions of BJTs
- H10D62/136—Emitter regions of BJTs of heterojunction BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
- H10D10/821—Vertical heterojunction BJTs
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関する。更
に詳しくは、ＧａＡｓ基板上に形成されたＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタ（ＨＢ
Ｔ）及びＡｌＧａＡｓ−ＩｎＧａＰ／ＧａＡｓヘテロ接
合バイポーラトランジスタ（ＨＢＴ）の素子構造に関す
るものである。
に詳しくは、ＧａＡｓ基板上に形成されたＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタ（ＨＢ
Ｔ）及びＡｌＧａＡｓ−ＩｎＧａＰ／ＧａＡｓヘテロ接
合バイポーラトランジスタ（ＨＢＴ）の素子構造に関す
るものである。
【０００２】
【従来の技術】従来ＨＢＴにはそのドーピングの組み合
わせによりｐｎｐＨＢＴとｎｐｎＨＢＴとがある。一般
に輸送特性の相違から、後者のｎｐｎＨＢＴの方が優れ
た遮断周波数ｆT を有しており、以下ではｎｐｎＨＢＴ
を対象として説明する。ＨＢＴの実用化に際しての重要
課題は信頼性と電流利得の確保である。ベース抵抗を低
減するため標準的なＨＢＴでは、ベース濃度を１×１０
19cm-3以上とするが、ＢｅドープＨＢＴでは動作中にＢ
ｅの異常拡散が起こり、エミッタ／ベース接合のオン電
圧の変動と電流利得の低下が起こることが知られてい
る。ベース不純物としてカーボンを用いたＨＢＴでは、
ベース不純物の異常拡散が見られず、ベース濃度の高濃
度化により、電流利得を損なわずに、ベース抵抗低減が
図られることから信頼性を含めた総合評価でＢｅドープ
ＨＢＴを凌駕することが確実視され、実用化に対する期
待は極めて大きい。
わせによりｐｎｐＨＢＴとｎｐｎＨＢＴとがある。一般
に輸送特性の相違から、後者のｎｐｎＨＢＴの方が優れ
た遮断周波数ｆT を有しており、以下ではｎｐｎＨＢＴ
を対象として説明する。ＨＢＴの実用化に際しての重要
課題は信頼性と電流利得の確保である。ベース抵抗を低
減するため標準的なＨＢＴでは、ベース濃度を１×１０
19cm-3以上とするが、ＢｅドープＨＢＴでは動作中にＢ
ｅの異常拡散が起こり、エミッタ／ベース接合のオン電
圧の変動と電流利得の低下が起こることが知られてい
る。ベース不純物としてカーボンを用いたＨＢＴでは、
ベース不純物の異常拡散が見られず、ベース濃度の高濃
度化により、電流利得を損なわずに、ベース抵抗低減が
図られることから信頼性を含めた総合評価でＢｅドープ
ＨＢＴを凌駕することが確実視され、実用化に対する期
待は極めて大きい。
【０００３】電流利得の確保に関しては、ＧａＡｓの表
面再結合が大きいことと、標準的な素子構造である、均
一組成ベースで、かつ傾斜組成（ｇｒａｄｅｄ）エミッ
タ構造の場合、フェルミレベル・ピンニングから生じる
表面チャネルにキャリア（電子）が流れ込み易いことが
原因となってベース電流の増大を招き、結果として電流
利得（＝（コレクタ電流）／（ベース電流）比）が小さ
くなることが問題となっていた（図３及び図４参照）。
この問題は、エミッタ層とベース層の接合周辺を被覆す
るように、ベース層よりもバンドギャップの大きなＡｌ
ＧａＡｓエミッタ層の一部を空乏層として残し、パッシ
ベーションとして用いた構造、いわゆる“ガードリング
構造”によって大幅に改善された。図５に標準的なガー
ドリング構造のＡｌＧａＡｓ／ＧａＡｓＨＢＴについて
示す。図５において１は半絶縁性ＧａＡｓ基板、２はｎ
型ＧａＡｓサブコレクタ層、３はｎ型ＧａＡｓコレクタ
層、４はｐ型ＧａＡｓベース層、５はｎ型ＡｌＧａＡｓ
傾斜組成（Ａｌ組成０→０．３）エミッタ層、６はｎ型
ＡｌＧａＡｓエミッタ層，７はｎ型ＡｌＧａＡｓ傾斜組
成（Ａｌ組成０．３→０）エミッタ層、８はｎ型ＧａＡ
ｓキャップ層、９はｎ型ＩｎＧａＡｓコンタクト層、１
０はガードリング構造のＡｌＧａＡｓパッシベーション
層、１１はベース電極、１２はエミッタ電極、１３はコ
レクタ電極を表す。また別の方法として、ベース層に傾
斜組成を採用することによりベース層中に、エミッタ側
からコレクタ側へ電子を移動させる電界を形成し、表面
再結合の影響を抑制することによって電流利得の改善を
図る方法も提案されている。最近、別の電流利得改善方
法としてＩｎＧａＰ層をエミッタとして採用したＨＢＴ
も報告されている。
面再結合が大きいことと、標準的な素子構造である、均
一組成ベースで、かつ傾斜組成（ｇｒａｄｅｄ）エミッ
タ構造の場合、フェルミレベル・ピンニングから生じる
表面チャネルにキャリア（電子）が流れ込み易いことが
原因となってベース電流の増大を招き、結果として電流
利得（＝（コレクタ電流）／（ベース電流）比）が小さ
くなることが問題となっていた（図３及び図４参照）。
この問題は、エミッタ層とベース層の接合周辺を被覆す
るように、ベース層よりもバンドギャップの大きなＡｌ
ＧａＡｓエミッタ層の一部を空乏層として残し、パッシ
ベーションとして用いた構造、いわゆる“ガードリング
構造”によって大幅に改善された。図５に標準的なガー
ドリング構造のＡｌＧａＡｓ／ＧａＡｓＨＢＴについて
示す。図５において１は半絶縁性ＧａＡｓ基板、２はｎ
型ＧａＡｓサブコレクタ層、３はｎ型ＧａＡｓコレクタ
層、４はｐ型ＧａＡｓベース層、５はｎ型ＡｌＧａＡｓ
傾斜組成（Ａｌ組成０→０．３）エミッタ層、６はｎ型
ＡｌＧａＡｓエミッタ層，７はｎ型ＡｌＧａＡｓ傾斜組
成（Ａｌ組成０．３→０）エミッタ層、８はｎ型ＧａＡ
ｓキャップ層、９はｎ型ＩｎＧａＡｓコンタクト層、１
０はガードリング構造のＡｌＧａＡｓパッシベーション
層、１１はベース電極、１２はエミッタ電極、１３はコ
レクタ電極を表す。また別の方法として、ベース層に傾
斜組成を採用することによりベース層中に、エミッタ側
からコレクタ側へ電子を移動させる電界を形成し、表面
再結合の影響を抑制することによって電流利得の改善を
図る方法も提案されている。最近、別の電流利得改善方
法としてＩｎＧａＰ層をエミッタとして採用したＨＢＴ
も報告されている。
【０００４】
【発明が解決しようとする課題】図５に示すようなＨＢ
Ｔは外部ベース層表面にガードリング構造のＡｌＧａＡ
ｓパッシベーション層１０があり、その表面空乏層によ
り少数キャリアがＡｌＧａＡｓパッシベーション層表面
へ流出するのを抑制することが可能となっており、従来
に比べて、表面再結合電流の低減を図ることができる構
造となっている。しかしながら、電流密度１×１０4 Ａ
cm-2以上の場合、ガードリング構造を採用した場合で
も、長期間の高温動作試験中にベース層の表面再結合電
流が除々に増大し、電流利得の劣化が起こることが知ら
れている。これはガードリング構造での表面再結合抑制
作用がＡｌＧａＡｓ層表面準位密度、ＡｌＧａＡｓ層厚
及びキャリア濃度の詳細なバランスで達成されており、
例えばＡｌＧａＡｓ層表面の酸化による表面準位の変化
や再結合電流による結晶欠陥の発生等に起因してこのバ
ランスが崩れると表面再結合電流の増大を招く原因にな
り易く、結果として電流利得の劣化をきたすことになっ
ている。この劣化は上述の第２の例、すなわちベース層
に傾斜組成を採用した場合でも、依然高温動作試験中に
ＧａＡｓ層あるいはＡｌＧａＡｓ層表面の酸化による表
面準位の変化や、再結合電流による結晶欠陥の発生等に
起因して表面再結合電流（図５中の矢印は表面再結合電
流の流れを示している。）の増大を招くことは第１と同
様であり結果として電流利得の劣化をきたすことになっ
ている。
Ｔは外部ベース層表面にガードリング構造のＡｌＧａＡ
ｓパッシベーション層１０があり、その表面空乏層によ
り少数キャリアがＡｌＧａＡｓパッシベーション層表面
へ流出するのを抑制することが可能となっており、従来
に比べて、表面再結合電流の低減を図ることができる構
造となっている。しかしながら、電流密度１×１０4 Ａ
cm-2以上の場合、ガードリング構造を採用した場合で
も、長期間の高温動作試験中にベース層の表面再結合電
流が除々に増大し、電流利得の劣化が起こることが知ら
れている。これはガードリング構造での表面再結合抑制
作用がＡｌＧａＡｓ層表面準位密度、ＡｌＧａＡｓ層厚
及びキャリア濃度の詳細なバランスで達成されており、
例えばＡｌＧａＡｓ層表面の酸化による表面準位の変化
や再結合電流による結晶欠陥の発生等に起因してこのバ
ランスが崩れると表面再結合電流の増大を招く原因にな
り易く、結果として電流利得の劣化をきたすことになっ
ている。この劣化は上述の第２の例、すなわちベース層
に傾斜組成を採用した場合でも、依然高温動作試験中に
ＧａＡｓ層あるいはＡｌＧａＡｓ層表面の酸化による表
面準位の変化や、再結合電流による結晶欠陥の発生等に
起因して表面再結合電流（図５中の矢印は表面再結合電
流の流れを示している。）の増大を招くことは第１と同
様であり結果として電流利得の劣化をきたすことになっ
ている。
【０００５】以上で述べたようにＡｌＧａＡｓ／ＧａＡ
ｓＨＢＴで、特に大きな電流密度を必要とする高速素子
あるいは大出力パワーアンプの応用においては、表面再
結合に関する信頼性確保が実用上の大きな問題となって
いる。さらにＡｌＧａＡｓパッシベーション層を用いた
ガードリング構造を量産レベルで実現するに際して、以
下で述べるような製造上の問題点が存在する。
ｓＨＢＴで、特に大きな電流密度を必要とする高速素子
あるいは大出力パワーアンプの応用においては、表面再
結合に関する信頼性確保が実用上の大きな問題となって
いる。さらにＡｌＧａＡｓパッシベーション層を用いた
ガードリング構造を量産レベルで実現するに際して、以
下で述べるような製造上の問題点が存在する。
【０００６】ＡｌＧａＡｓパッシベーション層を上述の
目的で形成するためには、例えば、エミッタ層キャリア
濃度を５×１０17cm-3とした場合、少なくとも±５０Å
以内のエミッタ層のエッチング制御が必要であると報告
されている（Solid State Electronics,Vol.35,No.7,p
p.891-895,1992)。ところが図５のＨＢＴのＩｎＧａＡ
ｓコンタクト層９の表面からエミッタ／ベース界面まで
の距離は、標準的には約３０００Å程度あり、カーボン
ドープＨＢＴのエピタキシャル成長法として、最も一般
的なＭＯＣＶＤ法の標準的な均一性の仕様は±５％であ
り、単純にはエピウエハに起因するものだけでも±１５
０Å程度のばらつきが存在し、さらにエッチング工程の
制御性数％が重畳されるため、目標とする±５０Å以内
をウエハ全面で確保するのは極めて困難であり、ＡｌＧ
ａＡｓパッシベーションによる信頼性を考慮したＨＢＴ
を、量産レベルで歩留まり良く得ることは、現状の製造
技術では不可能に近いと言わざるを得ない。
目的で形成するためには、例えば、エミッタ層キャリア
濃度を５×１０17cm-3とした場合、少なくとも±５０Å
以内のエミッタ層のエッチング制御が必要であると報告
されている（Solid State Electronics,Vol.35,No.7,p
p.891-895,1992)。ところが図５のＨＢＴのＩｎＧａＡ
ｓコンタクト層９の表面からエミッタ／ベース界面まで
の距離は、標準的には約３０００Å程度あり、カーボン
ドープＨＢＴのエピタキシャル成長法として、最も一般
的なＭＯＣＶＤ法の標準的な均一性の仕様は±５％であ
り、単純にはエピウエハに起因するものだけでも±１５
０Å程度のばらつきが存在し、さらにエッチング工程の
制御性数％が重畳されるため、目標とする±５０Å以内
をウエハ全面で確保するのは極めて困難であり、ＡｌＧ
ａＡｓパッシベーションによる信頼性を考慮したＨＢＴ
を、量産レベルで歩留まり良く得ることは、現状の製造
技術では不可能に近いと言わざるを得ない。
【０００７】薄層アンドープＩｎＧａＰ単層エミッタで
は選択エッチングが可能となるため上記ＡｌＧａＡｓパ
ッシベーション層形成に比べてガードリング構造の形成
は容易である（ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩ
ＣＥ ＬＥＴＴＥＲＳ，ＶＯＬ．１３，ＮＯ．４．ｐ
ｐ．２１４−２１６，ＡＰＲＩＬ １９９２）が、伝導
帯にアンドープＩｎＧａＰ層のノッチが存在するため
に、エミッタ抵抗の増大を招き大電流動作時の素子特性
を損ねることになる。以上、ＩｎＧａＰエミッタ構造も
従来の構造のままでは高性能ＨＢＴのエピタキシャル構
造としては採用が困難である。
は選択エッチングが可能となるため上記ＡｌＧａＡｓパ
ッシベーション層形成に比べてガードリング構造の形成
は容易である（ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩ
ＣＥ ＬＥＴＴＥＲＳ，ＶＯＬ．１３，ＮＯ．４．ｐ
ｐ．２１４−２１６，ＡＰＲＩＬ １９９２）が、伝導
帯にアンドープＩｎＧａＰ層のノッチが存在するため
に、エミッタ抵抗の増大を招き大電流動作時の素子特性
を損ねることになる。以上、ＩｎＧａＰエミッタ構造も
従来の構造のままでは高性能ＨＢＴのエピタキシャル構
造としては採用が困難である。
【０００８】
【課題を解決するための手段】本発明は以上のような問
題点を鑑みてなされたものであり、半絶縁性ＧａＡｓ基
板上に順次形成されたコレクタ層、ベース層、ベース層
のバンドギャップよりも大きなバンドギャップを有する
ＡｌＧａＡｓからなる半導体層を含む複数の層より構成
されたエミッタ層、及びこれらの各層上に形成されたオ
ーミック電極からなり、エミッタ・コレクタ電極間電流
をベース電圧で制御することを動作原理とするヘテロ接
合バイポーラトランジスタであって、少なくともエミッ
タ層側壁と外部ベース電極との間のベース層表面近傍に
リン化物層を持つことを特徴とする半導体装置が提供さ
れる。更に、本発明によれば、半絶縁性ＧａＡｓ基板上
に順次形成されたコレクタ層、ベース層、ベース層のバ
ンドギャップよりも大きなバンドギャップを有するＩｎ
ＧａＰ層及びＡｌＧａＡｓ層を少なくとも含む複数の層
より構成されたエミッタ層、及びこれらの各層上に形成
されたオーミック電極からなり、エミッタ ・ コレクタ電
極間電流をベース電圧で制御することを動作原理とする
ヘテロ接合バイポーラトランジスタであって、ＩｎＧａ
Ｐ層がエミッタ層側壁から外部ベース電極に向けて延在
することを特徴とする半導体装置が提供される。
題点を鑑みてなされたものであり、半絶縁性ＧａＡｓ基
板上に順次形成されたコレクタ層、ベース層、ベース層
のバンドギャップよりも大きなバンドギャップを有する
ＡｌＧａＡｓからなる半導体層を含む複数の層より構成
されたエミッタ層、及びこれらの各層上に形成されたオ
ーミック電極からなり、エミッタ・コレクタ電極間電流
をベース電圧で制御することを動作原理とするヘテロ接
合バイポーラトランジスタであって、少なくともエミッ
タ層側壁と外部ベース電極との間のベース層表面近傍に
リン化物層を持つことを特徴とする半導体装置が提供さ
れる。更に、本発明によれば、半絶縁性ＧａＡｓ基板上
に順次形成されたコレクタ層、ベース層、ベース層のバ
ンドギャップよりも大きなバンドギャップを有するＩｎ
ＧａＰ層及びＡｌＧａＡｓ層を少なくとも含む複数の層
より構成されたエミッタ層、及びこれらの各層上に形成
されたオーミック電極からなり、エミッタ ・ コレクタ電
極間電流をベース電圧で制御することを動作原理とする
ヘテロ接合バイポーラトランジスタであって、ＩｎＧａ
Ｐ層がエミッタ層側壁から外部ベース電極に向けて延在
することを特徴とする半導体装置が提供される。
【０００９】まず、本発明のＨＢＴには、ドーピングの
組み合わせによりｐｎｐ型のＨＢＴあるいはｎｐｎ型の
ＨＢＴを形成することが可能であるが、輸送特性の相違
からｎｐｎ型のＨＢＴの方が、優れた遮断周波数ｆT を
有しており好ましい。本発明で使用されるｎ型のドーピ
ング材料としては、Ｓｉ，Ｓｎ，Ｇｅ，Ｓ，Ｓｅ，Ｔｅ
等が挙げられる。またｐ型のドーピング材料としては、
カーボン，Ｂｅ，Ｚｎ等が挙げられるが、この内カーボ
ンを使用することが好ましい。
組み合わせによりｐｎｐ型のＨＢＴあるいはｎｐｎ型の
ＨＢＴを形成することが可能であるが、輸送特性の相違
からｎｐｎ型のＨＢＴの方が、優れた遮断周波数ｆT を
有しており好ましい。本発明で使用されるｎ型のドーピ
ング材料としては、Ｓｉ，Ｓｎ，Ｇｅ，Ｓ，Ｓｅ，Ｔｅ
等が挙げられる。またｐ型のドーピング材料としては、
カーボン，Ｂｅ，Ｚｎ等が挙げられるが、この内カーボ
ンを使用することが好ましい。
【００１０】本発明のＨＢＴは、半絶縁性ＧａＡｓ基板
上にコレクタ層、ベース層、及びエミッタ層をこの順で
積層した構造をしている。コレクタ層はサブコレクタ層
及びコレクタ層からなっている。サブコレクタ層には、
ｎ型のドーピング材料を１×１０18〜１×１０19cm-3の
濃度でドーピングした層厚１０００Å〜１μｍのｎ型Ｇ
ａＡｓ層が使用できる。コレクタ層には、ｎ型のドーピ
ング材料を５×１０15〜１×１０17cm-3の濃度でドーピ
ングした層厚１５００〜８０００Åのｎ型ＧａＡｓ層が
使用できる。
上にコレクタ層、ベース層、及びエミッタ層をこの順で
積層した構造をしている。コレクタ層はサブコレクタ層
及びコレクタ層からなっている。サブコレクタ層には、
ｎ型のドーピング材料を１×１０18〜１×１０19cm-3の
濃度でドーピングした層厚１０００Å〜１μｍのｎ型Ｇ
ａＡｓ層が使用できる。コレクタ層には、ｎ型のドーピ
ング材料を５×１０15〜１×１０17cm-3の濃度でドーピ
ングした層厚１５００〜８０００Åのｎ型ＧａＡｓ層が
使用できる。
【００１１】次にベース層は、ｐ型のドーピング材料を
５×１０18〜８×１０19cm-3の濃度でドーピングした層
厚３００〜２０００Åのｐ型ＧａＡｓ層あるいはｐ型Ａ
ｌＧａＡｓ層が使用できる。またこのベース層は傾斜組
成のベース層とすることもでき、例えばコレクタ層側か
らＩｎの組成が０．１→０になるように積層したＩｎＧ
ａＡｓ層あるいはＡｌの組成が０→０．１になるように
積層したＡｌＧａＡｓ層を使用することもできる。更に
ベース層とエミッタ層の間にＡｌの組成が０→０．１に
なるように積層した傾斜組成ＡｌＧａＡｓ層を介在させ
ることも可能である。
５×１０18〜８×１０19cm-3の濃度でドーピングした層
厚３００〜２０００Åのｐ型ＧａＡｓ層あるいはｐ型Ａ
ｌＧａＡｓ層が使用できる。またこのベース層は傾斜組
成のベース層とすることもでき、例えばコレクタ層側か
らＩｎの組成が０．１→０になるように積層したＩｎＧ
ａＡｓ層あるいはＡｌの組成が０→０．１になるように
積層したＡｌＧａＡｓ層を使用することもできる。更に
ベース層とエミッタ層の間にＡｌの組成が０→０．１に
なるように積層した傾斜組成ＡｌＧａＡｓ層を介在させ
ることも可能である。
【００１２】次にエミッタ層は、ｎ型のドーピング材料
を１×１０17〜１×１０18cm-3の濃度でドーピングし、
かつＡｌの組成がベース層側から０→０．３になるよう
に積層した層厚１００〜４００Åのｎ型傾斜組成ＡｌＧ
ａＡｓ層、ｎ型のドーピング材料を１×１０17〜１×１
０18cm-3の濃度でドーピングした層厚３００〜１５００
Åのｎ型ＡｌＧａＡｓ層及びｎ型のドーピング材料を１
×１０17〜１×１０18cm-3の濃度でドーピングし、かつ
Ａｌの組成が上記ｎ型ＡｌＧａＡｓ層側から０．３→０
になるように積層した層厚１００〜４００Åのｎ型傾斜
組成ＡｌＧａＡｓ層をこの順で積層したものが使用でき
る。ここで上記Ａｌの組成がベース層側から０→０．３
になるように積層したｎ型傾斜組成ＡｌＧａＡｓ層をｎ
型ＩｎＧａＰ層とすることも可能である。このｎ型Ｉｎ
ＧａＰ層は、ｎ型のドーピング材料が１×１０17〜１×
１０18cm-3の濃度でドーピングされている。また膜厚は
ＩｎＧａＰ表面空乏層とベース／エミッタ接合空乏層の
層厚の和以下の層厚に設定する必要がある。つまり、電
流密度の大きい、すなわちベース／エミッタ接合に１Ｖ
以上の順バイアスを印加した動作状態では、ベース／エ
ミッタ接合空乏層厚は、極めて小さい値となるためほと
んど無視できる。一方ＩｎＧａＰ表面空乏層厚は一般に
（２εＶbi／ｑＮD ）1/2 で計算される。式中εは誘電
率、Ｖbiは拡散電位、ｑは電荷素量及びＮD はドナー密
度を示している。ここでＶbiをＧａＡｓと同じ表面フェ
ルミレベルピンニングとすると、Ｖbi＝０．６Ｖとなり
（エミッタ層キャリア濃度が１×１０17cm-3の場合）、
表面空乏層厚は約９００Åと計算される。したがって、
ＩｎＧａＰ層厚の上限は約９００Åであり、その下限
は、８００℃、１０分間の熱処理での耐性確保の点から
３０Å以上に設定することが望ましい。
を１×１０17〜１×１０18cm-3の濃度でドーピングし、
かつＡｌの組成がベース層側から０→０．３になるよう
に積層した層厚１００〜４００Åのｎ型傾斜組成ＡｌＧ
ａＡｓ層、ｎ型のドーピング材料を１×１０17〜１×１
０18cm-3の濃度でドーピングした層厚３００〜１５００
Åのｎ型ＡｌＧａＡｓ層及びｎ型のドーピング材料を１
×１０17〜１×１０18cm-3の濃度でドーピングし、かつ
Ａｌの組成が上記ｎ型ＡｌＧａＡｓ層側から０．３→０
になるように積層した層厚１００〜４００Åのｎ型傾斜
組成ＡｌＧａＡｓ層をこの順で積層したものが使用でき
る。ここで上記Ａｌの組成がベース層側から０→０．３
になるように積層したｎ型傾斜組成ＡｌＧａＡｓ層をｎ
型ＩｎＧａＰ層とすることも可能である。このｎ型Ｉｎ
ＧａＰ層は、ｎ型のドーピング材料が１×１０17〜１×
１０18cm-3の濃度でドーピングされている。また膜厚は
ＩｎＧａＰ表面空乏層とベース／エミッタ接合空乏層の
層厚の和以下の層厚に設定する必要がある。つまり、電
流密度の大きい、すなわちベース／エミッタ接合に１Ｖ
以上の順バイアスを印加した動作状態では、ベース／エ
ミッタ接合空乏層厚は、極めて小さい値となるためほと
んど無視できる。一方ＩｎＧａＰ表面空乏層厚は一般に
（２εＶbi／ｑＮD ）1/2 で計算される。式中εは誘電
率、Ｖbiは拡散電位、ｑは電荷素量及びＮD はドナー密
度を示している。ここでＶbiをＧａＡｓと同じ表面フェ
ルミレベルピンニングとすると、Ｖbi＝０．６Ｖとなり
（エミッタ層キャリア濃度が１×１０17cm-3の場合）、
表面空乏層厚は約９００Åと計算される。したがって、
ＩｎＧａＰ層厚の上限は約９００Åであり、その下限
は、８００℃、１０分間の熱処理での耐性確保の点から
３０Å以上に設定することが望ましい。
【００１３】次に上記エミッタ層上に、キャップ層が形
成される。このキャップ層には、ｎ型のドーピング材料
を１×１０18〜１×１０19cm-3の濃度でドーピングした
層厚１０００〜３０００Åのｎ型ＧａＡｓ層が使用でき
る。次に上記キャップ層上に、コンタクト層が形成され
る。このコンタクト層には、ｎ型のドーピング材料を１
×１０19〜４×１０19cm-3の濃度でドーピングした層厚
５００〜２０００Åのｎ型ＩｎＧａＡｓ層が使用でき
る。
成される。このキャップ層には、ｎ型のドーピング材料
を１×１０18〜１×１０19cm-3の濃度でドーピングした
層厚１０００〜３０００Åのｎ型ＧａＡｓ層が使用でき
る。次に上記キャップ層上に、コンタクト層が形成され
る。このコンタクト層には、ｎ型のドーピング材料を１
×１０19〜４×１０19cm-3の濃度でドーピングした層厚
５００〜２０００Åのｎ型ＩｎＧａＡｓ層が使用でき
る。
【００１４】上記各層は公知の方法で積層することがで
き、例えば有機金属気相成長法（ＭＯＣＶＤ）あるいは
分子線エピタキシャル成長法（ＭＢＥ）によって積層す
ることができる。次にベース電極を形成するために、ベ
ース層及びベース層上の傾斜組成エミッタ層が階段状に
露出するようにエッチングする。このエッチングに使用
されるエッチング液は、傾斜組成エミッタ層がＡｌＧａ
Ａｓからなる場合は、リン酸系エッチング液でエッチン
グしたあと、ＨＦエッチング液でエッチングすることに
よって傾斜組成エミッタ層を露出させることができる。
ここでリン酸系エッチング液にかえて、硫酸系のエッチ
ング液を使用することもできる。また傾斜組成エミッタ
層がＩｎＧａＰからなる場合は、リン酸系エッチング液
を使用することによって、傾斜組成エミッタ層を露出さ
せることができる。
き、例えば有機金属気相成長法（ＭＯＣＶＤ）あるいは
分子線エピタキシャル成長法（ＭＢＥ）によって積層す
ることができる。次にベース電極を形成するために、ベ
ース層及びベース層上の傾斜組成エミッタ層が階段状に
露出するようにエッチングする。このエッチングに使用
されるエッチング液は、傾斜組成エミッタ層がＡｌＧａ
Ａｓからなる場合は、リン酸系エッチング液でエッチン
グしたあと、ＨＦエッチング液でエッチングすることに
よって傾斜組成エミッタ層を露出させることができる。
ここでリン酸系エッチング液にかえて、硫酸系のエッチ
ング液を使用することもできる。また傾斜組成エミッタ
層がＩｎＧａＰからなる場合は、リン酸系エッチング液
を使用することによって、傾斜組成エミッタ層を露出さ
せることができる。
【００１５】次に、傾斜組成エミッタ層がＡｌＧａＡｓ
からなる場合は、上記エッチング後の基板をプラズマＣ
ＶＤ装置内に設置する。この後プラズマＣＶＤ装置内
に、Ｈ 2 で１０％に希釈したＰＨ3 からなる混合気体を
流し、ラジオ波ないしはマイクロ波を印加することによ
って混合気体のグロー放電を起こし、エッチングで露出
させた部分を生成したプラズマで１０〜１２０分間処理
を行う。このときプラズマＣＶＤ装置内の圧力は数Ｔｏ
ｒｒ以下とし、プラズマパワー密度は０．１〜１Ｗ／cm
2 、基板温度は１５０〜３００℃とすることが望まし
い。この処理によって、ベース層の表面層、傾斜組成エ
ミッタ層の側面層及び表面層、エミッタ層、キャップ層
及びコンタクト層の側面層の数百Åの領域でＡｓ原子を
置換することが可能となり、リン化物層が形成される。
からなる場合は、上記エッチング後の基板をプラズマＣ
ＶＤ装置内に設置する。この後プラズマＣＶＤ装置内
に、Ｈ 2 で１０％に希釈したＰＨ3 からなる混合気体を
流し、ラジオ波ないしはマイクロ波を印加することによ
って混合気体のグロー放電を起こし、エッチングで露出
させた部分を生成したプラズマで１０〜１２０分間処理
を行う。このときプラズマＣＶＤ装置内の圧力は数Ｔｏ
ｒｒ以下とし、プラズマパワー密度は０．１〜１Ｗ／cm
2 、基板温度は１５０〜３００℃とすることが望まし
い。この処理によって、ベース層の表面層、傾斜組成エ
ミッタ層の側面層及び表面層、エミッタ層、キャップ層
及びコンタクト層の側面層の数百Åの領域でＡｓ原子を
置換することが可能となり、リン化物層が形成される。
【００１６】次にコレクタ電極を形成するために、リン
酸と過酸化水素からなるエッチング液を使用して、エッ
チングを行ってサブコレクタ層を露出させる。次に公知
のフォトプロセスを用いてエミッタ、ベース及びコレク
タの各オーミック電極を形成し、本発明の半導体装置が
得られる。電極に使用される材料としては、公知の物が
使用できるが、例えばＡｕ／Ｇｅ／Ｎｉ／Ａｕ，Ｔｉ／
Ｐｔ／Ａｕをスパッタリング法等で積層することによっ
て形成することができる。
酸と過酸化水素からなるエッチング液を使用して、エッ
チングを行ってサブコレクタ層を露出させる。次に公知
のフォトプロセスを用いてエミッタ、ベース及びコレク
タの各オーミック電極を形成し、本発明の半導体装置が
得られる。電極に使用される材料としては、公知の物が
使用できるが、例えばＡｕ／Ｇｅ／Ｎｉ／Ａｕ，Ｔｉ／
Ｐｔ／Ａｕをスパッタリング法等で積層することによっ
て形成することができる。
【００１７】以上ではｎｐｎ型の場合について述べた
が、ｐｎｐの場合も同様にして形成することができる。
が、ｐｎｐの場合も同様にして形成することができる。
【００１８】
【作用】本発明による半導体装置においては、少なくと
もエミッタ層側壁と外部ベース電極との間のベース層表
面近傍にリン化物層が形成されている。既に述べたよう
にベース層表面における再結合電流の増大に基づく電流
利得の劣化は、表面再結合速度が通常約５×１０6 cmｓ
-1と大きいＧａＡｓ、ＡｌＧａＡｓ系では、表面状態の
経時変化による再結合電流の変動は避けられないもので
ある。ところがヒ素に代えてリンをＶ族元素として含有
する化合物では一般に表面再結合速度が小さく例えば、
ＩｎＰで約１０ 3 cmｓ -1 、ＧａＰで約１０ 3 cmｓ -1 であ
ることが知られている。
もエミッタ層側壁と外部ベース電極との間のベース層表
面近傍にリン化物層が形成されている。既に述べたよう
にベース層表面における再結合電流の増大に基づく電流
利得の劣化は、表面再結合速度が通常約５×１０6 cmｓ
-1と大きいＧａＡｓ、ＡｌＧａＡｓ系では、表面状態の
経時変化による再結合電流の変動は避けられないもので
ある。ところがヒ素に代えてリンをＶ族元素として含有
する化合物では一般に表面再結合速度が小さく例えば、
ＩｎＰで約１０ 3 cmｓ -1 、ＧａＰで約１０ 3 cmｓ -1 であ
ることが知られている。
【００１９】本発明では表面再結合速度が大きなＧａＡ
ｓ，ＡｌＧａＡｓを表面に出さずに表面再結合速度が小
さく、化学的に安定なリン化物に代える方法でかつ、素
子を製造する場合に適した新規な構造を示すものであ
る。
ｓ，ＡｌＧａＡｓを表面に出さずに表面再結合速度が小
さく、化学的に安定なリン化物に代える方法でかつ、素
子を製造する場合に適した新規な構造を示すものであ
る。
【００２０】
【実施例】実施例１ 本発明の実施例として図１に示すようなＡｌＧａＡｓ／
ＧａＡｓＨＢＴの製造工程を詳細に説明する。まず、半
絶縁性ＧａＡｓ基板１上にＭＯＣＶＤ法にて２〜９の各
層を備えたエピウエハを成長する。ここで２はｎ型のＳ
ｉを濃度５×１０18cm-3でドーピングしたｎ型ＧａＡｓ
サブコレクタ層を層厚５０００Å、３はｎ型のＳｉを濃
度５×１０16cm-3でドーピングしたｎ型ＧａＡｓコレク
タ層を層厚５０００Å、４はｐ型のＣを濃度２×１０19
cm-3でドーピングしたｐ型ＧａＡｓベース層を層厚８０
０Å、５はｎ型のＳｉを５×１０17cm-3でドーピングし
たｎ型ＡｌＧａＡｓ傾斜組成（Ａｌ組成０→０．３）エ
ミッタ層を層厚３００Å、６はｎ型のＳｉを５×１０17
cm-3でドーピングしたｎ型ＡｌＧａＡｓエミッタ層を層
厚１０００Å、７はｎ型のＳｉを５×１０17cm-3でドー
ピングしたｎ型ＡｌＧａＡｓ傾斜組成（Ａｌ組成０．３
→０）エミッタ層を層厚３００Å、８はｎ型のＳｉを５
×１０18cm-3でドーピングしたｎ型ＧａＡｓキャップ層
を層厚１０００Å、９はｎ型のＳｉを２×１０19cm-3で
ドーピングしたｎ型ＩｎＧａＡｓコンタクト層を層厚１
０００Åとした。
ＧａＡｓＨＢＴの製造工程を詳細に説明する。まず、半
絶縁性ＧａＡｓ基板１上にＭＯＣＶＤ法にて２〜９の各
層を備えたエピウエハを成長する。ここで２はｎ型のＳ
ｉを濃度５×１０18cm-3でドーピングしたｎ型ＧａＡｓ
サブコレクタ層を層厚５０００Å、３はｎ型のＳｉを濃
度５×１０16cm-3でドーピングしたｎ型ＧａＡｓコレク
タ層を層厚５０００Å、４はｐ型のＣを濃度２×１０19
cm-3でドーピングしたｐ型ＧａＡｓベース層を層厚８０
０Å、５はｎ型のＳｉを５×１０17cm-3でドーピングし
たｎ型ＡｌＧａＡｓ傾斜組成（Ａｌ組成０→０．３）エ
ミッタ層を層厚３００Å、６はｎ型のＳｉを５×１０17
cm-3でドーピングしたｎ型ＡｌＧａＡｓエミッタ層を層
厚１０００Å、７はｎ型のＳｉを５×１０17cm-3でドー
ピングしたｎ型ＡｌＧａＡｓ傾斜組成（Ａｌ組成０．３
→０）エミッタ層を層厚３００Å、８はｎ型のＳｉを５
×１０18cm-3でドーピングしたｎ型ＧａＡｓキャップ層
を層厚１０００Å、９はｎ型のＳｉを２×１０19cm-3で
ドーピングしたｎ型ＩｎＧａＡｓコンタクト層を層厚１
０００Åとした。
【００２１】次に上記２〜９の各層を備えたエピウエハ
のエミッタ層を、リン酸系エッチング液（Ｈ3ＰＯ4：Ｈ
2Ｏ2：Ｈ2Ｏ＝３：１：５０）とＨＦエッチング液を順
に用いてメサエッチングを行い、ベース層の最表面が５
００Å以下のｎ型ＡｌＧａＡｓ層５が露出しているよう
な状態に加工したウエハを、プラズマＣＶＤ装置に搬入
する。その後、プラズマＣＶＤ装置内で１３．５６ＭＨ
ｚの高周波を用いて、ＰＨ3とＨ2 との混合気体のグロ
ー放電を起こし生成されたプラズマにこのウエハ表面を
露出させ、３０分間プラズマ処理を行う。このときリア
クター内の圧力は５×１０-3Ｔｏｒｒ，Ｈ2 で１０％に
希釈したＰＨ3を流量２０ｓｃｃｍで流し、プラズマパ
ワー密度は０．２Ｗ／cm2 、基板温度は２５０℃とす
る。このプラズマ処理によって大量のＰ原子がエミッタ
層５，６，７とキャップ層８，コンタクト層９の側壁及
びベース層表面の数百Åの領域でＡｓ原子を置換する。
このようにしてリン化物層１４が形成される。その後ベ
ース層及びコレクタ層にメサエッチングを行った後、公
知のフォトプロセス法でエミッタ、ベース、コレクタの
各オーミック電極を形成し図１に示すＨＢＴの素子分離
と実装を行う。
のエミッタ層を、リン酸系エッチング液（Ｈ3ＰＯ4：Ｈ
2Ｏ2：Ｈ2Ｏ＝３：１：５０）とＨＦエッチング液を順
に用いてメサエッチングを行い、ベース層の最表面が５
００Å以下のｎ型ＡｌＧａＡｓ層５が露出しているよう
な状態に加工したウエハを、プラズマＣＶＤ装置に搬入
する。その後、プラズマＣＶＤ装置内で１３．５６ＭＨ
ｚの高周波を用いて、ＰＨ3とＨ2 との混合気体のグロ
ー放電を起こし生成されたプラズマにこのウエハ表面を
露出させ、３０分間プラズマ処理を行う。このときリア
クター内の圧力は５×１０-3Ｔｏｒｒ，Ｈ2 で１０％に
希釈したＰＨ3を流量２０ｓｃｃｍで流し、プラズマパ
ワー密度は０．２Ｗ／cm2 、基板温度は２５０℃とす
る。このプラズマ処理によって大量のＰ原子がエミッタ
層５，６，７とキャップ層８，コンタクト層９の側壁及
びベース層表面の数百Åの領域でＡｓ原子を置換する。
このようにしてリン化物層１４が形成される。その後ベ
ース層及びコレクタ層にメサエッチングを行った後、公
知のフォトプロセス法でエミッタ、ベース、コレクタの
各オーミック電極を形成し図１に示すＨＢＴの素子分離
と実装を行う。
【００２２】なお比較試料としてＰＨ3プラズマ処理を
行わないこと以外は、実施例１と全く同じエピウエハで
素子作製プロセスも同じＨＢＴも作製した。２種のＨＢ
Ｔの初期特性の差は無かった。２種のＨＢＴの各１０素
子を温度２５０℃でコレクタ電流密度５×１０4 Ａcm-2
のバイアス条件で動作テストを実施したところ、ＰＨ 3
プラズマ処理を行わない比較試料群ではすべての素子が
５０〜１５０時間後に電流利得は１／２以下に劣化した
が、ＰＨ3プラズマ処理を行った本発明の試料群では１
０００時間後の電流利得の変動は全て１０％以下であっ
た。
行わないこと以外は、実施例１と全く同じエピウエハで
素子作製プロセスも同じＨＢＴも作製した。２種のＨＢ
Ｔの初期特性の差は無かった。２種のＨＢＴの各１０素
子を温度２５０℃でコレクタ電流密度５×１０4 Ａcm-2
のバイアス条件で動作テストを実施したところ、ＰＨ 3
プラズマ処理を行わない比較試料群ではすべての素子が
５０〜１５０時間後に電流利得は１／２以下に劣化した
が、ＰＨ3プラズマ処理を行った本発明の試料群では１
０００時間後の電流利得の変動は全て１０％以下であっ
た。
【００２３】このような図１に示したＨＢＴの場合、エ
ミッタ層のメサエッチ形成後、ＰＨ 3 のプラズマ処理に
よって大量のＰ原子がエミッタ層５，６，７とキャップ
層８、コンタクト層９の側壁及びベース層表面の数百Å
の領域でＡｓ原子と置換することを利用して、リン化物
層１４が形成されている。少なくともエミッタ層側壁お
よびエミッタ層側壁と外部ベース電極との間のベース層
表面近傍にリン化物層１４が形成されており、エミッタ
層側壁およびエミッタ層側壁と外部ベース電極との間の
ベース層表面近傍のＧａＡｓベース層４、ＡｌＧａＡｓ
パッシベーション層１０のいずれもが直接露出していな
い。このリン化物層１４がパッシベーション膜として働
き、ＡｌＧａＡｓ層表面の酸化による表面準位の変化や
再結合電流による結晶欠陥の発生の可能性がある不安定
な表面空乏層の形成を回避でき、従来、その製造工程が
非常に困難であった精密なエミッタ層のエッチングを必
要とするＡｌＧａＡｓパッシベーション構造を用いるこ
となく、またパッシベーション層を形成することによる
望ましくないエミッタ抵抗の増大を引き起こさず、高温
での高電流密度動作によっても表面層の劣化に起因した
リークを発生せず電流利得の大幅な安定化が可能とな
る。
ミッタ層のメサエッチ形成後、ＰＨ 3 のプラズマ処理に
よって大量のＰ原子がエミッタ層５，６，７とキャップ
層８、コンタクト層９の側壁及びベース層表面の数百Å
の領域でＡｓ原子と置換することを利用して、リン化物
層１４が形成されている。少なくともエミッタ層側壁お
よびエミッタ層側壁と外部ベース電極との間のベース層
表面近傍にリン化物層１４が形成されており、エミッタ
層側壁およびエミッタ層側壁と外部ベース電極との間の
ベース層表面近傍のＧａＡｓベース層４、ＡｌＧａＡｓ
パッシベーション層１０のいずれもが直接露出していな
い。このリン化物層１４がパッシベーション膜として働
き、ＡｌＧａＡｓ層表面の酸化による表面準位の変化や
再結合電流による結晶欠陥の発生の可能性がある不安定
な表面空乏層の形成を回避でき、従来、その製造工程が
非常に困難であった精密なエミッタ層のエッチングを必
要とするＡｌＧａＡｓパッシベーション構造を用いるこ
となく、またパッシベーション層を形成することによる
望ましくないエミッタ抵抗の増大を引き起こさず、高温
での高電流密度動作によっても表面層の劣化に起因した
リークを発生せず電流利得の大幅な安定化が可能とな
る。
【００２４】実施例２ 本発明の実施例としては図２に示すようなＡｌＧａＡｓ
−ＩｎＧａＰ／ＧａＡｓＨＢＴの製造工程を詳細に説明
する。まず、半絶縁性ＧａＡｓ基板２１上にＭＯＣＶＤ
法にて２２〜２９の各層を備えたエピウエハを成長す
る。ここで２２はｎ型のＳｉを濃度５×１０18cm-3でド
ーピングしたｎ型ＧａＡｓサブコレクタ層を層厚５００
０Å、２３はｎ型のＳｉを濃度５×１０16cm-3でドーピ
ングしたｎ型ＧａＡｓコレクタ層を層厚５０００Å、２
４はｐ型のＣを濃度２×１０19cm-3でドーピングしたｐ
型ＧａＡｓベース層を層厚８００Å、２５はｎ型のＳｉ
を５×１０17cm-3でドーピングしたｎ型Ｉｎ0.5 Ｇａ
0.5 Ｐエミッタ層を層厚２００Å、２６はｎ型のＳｉを
５×１０17cm -3でドーピングしたｎ型ＡｌＧａＡｓエミ
ッタ層を層厚１０００Å、２７はｎ型のＳｉを５×１０
17cm-3でドーピングしたｎ型ＡｌＧａＡｓ傾斜組成（Ａ
ｌ組成０．２７→０）エミッタ層を層厚３００Å、２８
はｎ型のＳｉを５×１０18cm-3でドーピングしたｎ型Ｇ
ａＡｓキャップ層を層厚１０００Å、２９はｎ型のＳｉ
を２×１０19cm-3でドーピングしたｎ型ＩｎＧａＡｓコ
ンタクト層を層厚１０００Åとした。
−ＩｎＧａＰ／ＧａＡｓＨＢＴの製造工程を詳細に説明
する。まず、半絶縁性ＧａＡｓ基板２１上にＭＯＣＶＤ
法にて２２〜２９の各層を備えたエピウエハを成長す
る。ここで２２はｎ型のＳｉを濃度５×１０18cm-3でド
ーピングしたｎ型ＧａＡｓサブコレクタ層を層厚５００
０Å、２３はｎ型のＳｉを濃度５×１０16cm-3でドーピ
ングしたｎ型ＧａＡｓコレクタ層を層厚５０００Å、２
４はｐ型のＣを濃度２×１０19cm-3でドーピングしたｐ
型ＧａＡｓベース層を層厚８００Å、２５はｎ型のＳｉ
を５×１０17cm-3でドーピングしたｎ型Ｉｎ0.5 Ｇａ
0.5 Ｐエミッタ層を層厚２００Å、２６はｎ型のＳｉを
５×１０17cm -3でドーピングしたｎ型ＡｌＧａＡｓエミ
ッタ層を層厚１０００Å、２７はｎ型のＳｉを５×１０
17cm-3でドーピングしたｎ型ＡｌＧａＡｓ傾斜組成（Ａ
ｌ組成０．２７→０）エミッタ層を層厚３００Å、２８
はｎ型のＳｉを５×１０18cm-3でドーピングしたｎ型Ｇ
ａＡｓキャップ層を層厚１０００Å、２９はｎ型のＳｉ
を２×１０19cm-3でドーピングしたｎ型ＩｎＧａＡｓコ
ンタクト層を層厚１０００Åとした。
【００２５】次に、エピウエハのエミッタ層をリン酸系
エッチング液、Ｈ3ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝３：１：５
０を用いてメサエッチングを行い、表面にｎ型Ｉｎ0.5
Ｇａ0.5 Ｐ層が露出しているような状態に加工しＩｎＧ
ａＰパッシベーション層とする。その後ベースメサエッ
チング及びコレクタメサエッチングを行った後、公知の
フォトプロセス法でエミッタ、ベース、コレクタの各オ
ーミック電極を形成し図１に示すＨＢＴの素子分離と実
装を行う。実施例１と同じく実施例２で作製したＨＢＴ
の１０素子を温度２５０℃でコレクタ電流密度５×１０
4Åcm-2のバイアス条件で動作テストを実施したとこ
ろ、１０００時間後の電流利得の変動は全て１０％以下
であった。
エッチング液、Ｈ3ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝３：１：５
０を用いてメサエッチングを行い、表面にｎ型Ｉｎ0.5
Ｇａ0.5 Ｐ層が露出しているような状態に加工しＩｎＧ
ａＰパッシベーション層とする。その後ベースメサエッ
チング及びコレクタメサエッチングを行った後、公知の
フォトプロセス法でエミッタ、ベース、コレクタの各オ
ーミック電極を形成し図１に示すＨＢＴの素子分離と実
装を行う。実施例１と同じく実施例２で作製したＨＢＴ
の１０素子を温度２５０℃でコレクタ電流密度５×１０
4Åcm-2のバイアス条件で動作テストを実施したとこ
ろ、１０００時間後の電流利得の変動は全て１０％以下
であった。
【００２６】このような図２に示したＨＢＴの場合、従
来のＩｎＧａＰ単層を用いたエピ構造を用いず、少なく
ともＡｌＧａＡｓとＩｎＧａＰの２種からなるエミッタ
層で構成することにより、選択エッチングが可能となり
精密なエミッタメサエッチングの制御なしに、容易にＩ
ｎＧａＰを表面パッシベーション層としたガードリング
構造を形成することができる。さらにエミッタコンタク
ト層からエミッタ層にかけて、ＡｌＧａＡｓ層の傾斜組
成構造（例えばＡｌ混晶比を０から０．２７に増大させ
た構造）を採用できるため、とくにＡｌ混晶比を０．２
０〜０．３５の値に選択し、ＩｎＧａＰとＧａＡｓの伝
導帯のバンド不連続値、０．２２ｅＶとほぼ一致させる
ことによりエミッタ層の伝導帯の不連続を無くすように
設定できるため、エミッタ抵抗の低減とオフセット電圧
の低減を図ることができる。ＡｌＧａＡｓとＧａＡｓの
伝導帯の不連続値は、（０．８１×ｘ）ｅＶ（ｘはＡｌ
混晶比）であることが知られているので、ＩｎＧａＰと
ＧａＡｓの伝導帯の不連続値０．２２ｅＶと一致するの
はｘ＝０．２７の場合であり、図６にそのエネルギーバ
ンド図を示した。室温（３００Ｋ）での熱エネルギーは
約３０ｍｅＶであり、ＨＢＴのバンド図から、この熱エ
ネルギーの２倍の６０ｍｅＶ程度の障壁（図７参照）で
あれば、エミッタ抵抗の増大につながらないためＡｌ混
晶比ｘを０．２０〜０．３５と選ぶことによりエミッタ
抵抗が増大することなく３層（ＡｌＧａＡｓ 傾斜組成
層，ＡｌＧａＡｓ層，ＩｎＧａＰ層）エミッタ構造（図
６）が構成でき、選択エッチングを利用したガードリン
グ構造のＨＢＴが実現できることになる。
来のＩｎＧａＰ単層を用いたエピ構造を用いず、少なく
ともＡｌＧａＡｓとＩｎＧａＰの２種からなるエミッタ
層で構成することにより、選択エッチングが可能となり
精密なエミッタメサエッチングの制御なしに、容易にＩ
ｎＧａＰを表面パッシベーション層としたガードリング
構造を形成することができる。さらにエミッタコンタク
ト層からエミッタ層にかけて、ＡｌＧａＡｓ層の傾斜組
成構造（例えばＡｌ混晶比を０から０．２７に増大させ
た構造）を採用できるため、とくにＡｌ混晶比を０．２
０〜０．３５の値に選択し、ＩｎＧａＰとＧａＡｓの伝
導帯のバンド不連続値、０．２２ｅＶとほぼ一致させる
ことによりエミッタ層の伝導帯の不連続を無くすように
設定できるため、エミッタ抵抗の低減とオフセット電圧
の低減を図ることができる。ＡｌＧａＡｓとＧａＡｓの
伝導帯の不連続値は、（０．８１×ｘ）ｅＶ（ｘはＡｌ
混晶比）であることが知られているので、ＩｎＧａＰと
ＧａＡｓの伝導帯の不連続値０．２２ｅＶと一致するの
はｘ＝０．２７の場合であり、図６にそのエネルギーバ
ンド図を示した。室温（３００Ｋ）での熱エネルギーは
約３０ｍｅＶであり、ＨＢＴのバンド図から、この熱エ
ネルギーの２倍の６０ｍｅＶ程度の障壁（図７参照）で
あれば、エミッタ抵抗の増大につながらないためＡｌ混
晶比ｘを０．２０〜０．３５と選ぶことによりエミッタ
抵抗が増大することなく３層（ＡｌＧａＡｓ 傾斜組成
層，ＡｌＧａＡｓ層，ＩｎＧａＰ層）エミッタ構造（図
６）が構成でき、選択エッチングを利用したガードリン
グ構造のＨＢＴが実現できることになる。
【００２７】
【発明の効果】本発明によるＡｌＧａＡｓ／ＧａＡｓＨ
ＢＴ、およびＡｌＧａＡｓ−ＩｎＧａＰ／ＧａＡｓＨＢ
Ｔは、表面再結合速度が大きなＧａＡｓ，ＡｌＧａＡｓ
を表面に出さずに、表面再結合速度が小さく、化学的に
安定なリン化物に代える方法を採用しており、素子を製
造する場合に適した新規な構造を示すものである。
ＢＴ、およびＡｌＧａＡｓ−ＩｎＧａＰ／ＧａＡｓＨＢ
Ｔは、表面再結合速度が大きなＧａＡｓ，ＡｌＧａＡｓ
を表面に出さずに、表面再結合速度が小さく、化学的に
安定なリン化物に代える方法を採用しており、素子を製
造する場合に適した新規な構造を示すものである。
【００２８】第１の実施例の図１に示すようなＨＢＴの
場合、エミッタ層のメサエッチ形成後、ＰＨ3のプラズ
マ処理によって、少なくともエミッタ層側壁およびエミ
ッタ層側壁と外部ベース電極との間のベース層表面近傍
にリン化物層１４が形成されており、エミッタ層側壁お
よびエミッタ層側壁と外部ベース電極との間のベース層
表面近傍のＧａＡｓベース層４，ＡｌＧａＡｓパッシベ
ーション層１０いずれもが直接露出していないため、Ａ
ｌＧａＡｓ層表面の酸化による表面準位の変化や、再結
合電流による結晶欠陥の発生の可能性がある不安定な表
面空乏層の形成を回避でき、従来、その製造工程が非常
に困難であった精密なエミッタ層のエッチングを必要と
するＡｌＧａＡｓパッシベーション構造を用いることな
く、またパッシベーション層を形成することによる望ま
しくないエミッタ抵抗の増大を引き起こさず、高温での
高電流密度動作によっても表面層の劣化に起因したリー
クを発生せず電流利得の大幅な安定化が可能となる。
場合、エミッタ層のメサエッチ形成後、ＰＨ3のプラズ
マ処理によって、少なくともエミッタ層側壁およびエミ
ッタ層側壁と外部ベース電極との間のベース層表面近傍
にリン化物層１４が形成されており、エミッタ層側壁お
よびエミッタ層側壁と外部ベース電極との間のベース層
表面近傍のＧａＡｓベース層４，ＡｌＧａＡｓパッシベ
ーション層１０いずれもが直接露出していないため、Ａ
ｌＧａＡｓ層表面の酸化による表面準位の変化や、再結
合電流による結晶欠陥の発生の可能性がある不安定な表
面空乏層の形成を回避でき、従来、その製造工程が非常
に困難であった精密なエミッタ層のエッチングを必要と
するＡｌＧａＡｓパッシベーション構造を用いることな
く、またパッシベーション層を形成することによる望ま
しくないエミッタ抵抗の増大を引き起こさず、高温での
高電流密度動作によっても表面層の劣化に起因したリー
クを発生せず電流利得の大幅な安定化が可能となる。
【００２９】第２の実施例である図２に示すようなＨＢ
Ｔの場合、従来のＩｎＧａＰ単層を用いたエピ構造を用
いず、少なくともＡｌＧａＡｓとＩｎＧａＰの２種から
なるエミッタ層で構成することにより、選択エッチング
が可能となり精密なエミッタメサエッチングの制御なし
に、容易にＩｎＧａＰを表面パッシベーション層とした
構造を形成することができる。さらにエミッタコンタク
ト層からエミッタ層にかけてＡｌＧａＡｓ層の傾斜組成
構造を採用できるため、エミッタ抵抗の低減とオフセッ
ト電圧の低減を図りつつ、高温での高電流密度動作時の
大幅な安定化が可能となる。
Ｔの場合、従来のＩｎＧａＰ単層を用いたエピ構造を用
いず、少なくともＡｌＧａＡｓとＩｎＧａＰの２種から
なるエミッタ層で構成することにより、選択エッチング
が可能となり精密なエミッタメサエッチングの制御なし
に、容易にＩｎＧａＰを表面パッシベーション層とした
構造を形成することができる。さらにエミッタコンタク
ト層からエミッタ層にかけてＡｌＧａＡｓ層の傾斜組成
構造を採用できるため、エミッタ抵抗の低減とオフセッ
ト電圧の低減を図りつつ、高温での高電流密度動作時の
大幅な安定化が可能となる。
【図１】本発明の半導体装置の構造断面図である。
【図２】本発明の半導体装置の構造断面図である。
【図３】均一組成ベースで傾斜組成エミッタ構造ＨＢＴ
の表面チャネルにキャリアが流れ込み易いことを示すた
めのエミッタ、ベース伝導帯ポテンシャルエネルギー模
式図である。
の表面チャネルにキャリアが流れ込み易いことを示すた
めのエミッタ、ベース伝導帯ポテンシャルエネルギー模
式図である。
【図４】図３の構造断面図である。
【図５】一般的なガードリング構造のＡｌＧａＡｓ／Ｇ
ａＡｓＨＢＴの構造断面図である。
ａＡｓＨＢＴの構造断面図である。
【図６】第２の実施例のバンド図である。
【図７】図６のバンド図のＡ部の拡大図である。
１ 半絶縁性ＧａＡｓ基板 ２ ｎ型ＧａＡｓサブコレクタ層 ３ ｎ型ＧａＡｓコレクタ層 ４ ｐ型ＧａＡｓベース層 ５ ｎ型ＡｌＧａＡｓ傾斜組成エミッタ層 ６ ｎ型ＡｌＧａＡｓエミッタ層 ７ ｎ型ＡｌＧａＡｓ傾斜組成エミッタ層 ８ ｎ型ＧａＡｓキャップ層 ９ ｎ型ＩｎＧａＡｓコンタクト層 １０ ガードリング構造ＡｌＧａＡｓパッシベーション
層 １１ ベース電極 １２ エミッタ電極 １３ コレクタ電極 １４ リン化物層 ２１ 半絶縁性ＧａＡｓ基板 ２２ ｎ型ＧａＡｓサブコレクタ層 ２３ ｎ型ＧａＡｓコレクタ層 ２４ ｐ型ＧａＡｓベース層 ２５ ｎ型Ｉｎ0.5 Ｇａ0.5 Ｐエミッタ層 ２６ ｎ型ＡｌＧａＡｓエミッタ層 ２７ ｎ型ＡｌＧａＡｓ傾斜組成エミッタ層 ２８ ｎ型ＧａＡｓキャップ層 ２９ ｎ型ＩｎＧａＡｓコンタクト層
層 １１ ベース電極 １２ エミッタ電極 １３ コレクタ電極 １４ リン化物層 ２１ 半絶縁性ＧａＡｓ基板 ２２ ｎ型ＧａＡｓサブコレクタ層 ２３ ｎ型ＧａＡｓコレクタ層 ２４ ｐ型ＧａＡｓベース層 ２５ ｎ型Ｉｎ0.5 Ｇａ0.5 Ｐエミッタ層 ２６ ｎ型ＡｌＧａＡｓエミッタ層 ２７ ｎ型ＡｌＧａＡｓ傾斜組成エミッタ層 ２８ ｎ型ＧａＡｓキャップ層 ２９ ｎ型ＩｎＧａＡｓコンタクト層
Claims (6)
- 【請求項１】 半絶縁性ＧａＡｓ基板上に順次形成され
たコレクタ層、ベース層、ベース層のバンドギャップよ
りも大きなバンドギャップを有するＡｌＧａＡｓからな
る半導体層を含む複数の層より構成されたエミッタ層、
及びこれらの各層上に形成されたオーミック電極からな
り、エミッタ・コレクタ電極間電流をベース電圧で制御
することを動作原理とするヘテロ接合バイポーラトラン
ジスタであって、少なくともエミッタ層側壁と外部ベー
ス電極との間のベース層表面近傍にリン化物層を持つこ
とを特徴とする半導体装置。 - 【請求項２】 少なくともエミッタ層側壁と外部ベース
電極との間のベース層表面近傍がＰＨ3のプラズマ処理
により形成されたリン化物層であることを特徴とする請
求項１記載の半導体装置。 - 【請求項３】 半絶縁性ＧａＡｓ基板上に順次形成され
たコレクタ層、ベース層、ベース層のバンドギャップよ
りも大きなバンドギャップを有するＩｎＧａＰ層及びＡ
ｌＧａＡｓ層を少なくとも含む複数の層より構成された
エミッタ層、及びこれらの各層上に形成されたオーミッ
ク電極からなり、エミッタ ・ コレクタ電極間電流をベー
ス電圧で制御することを動作原理とするヘテロ接合バイ
ポーラトランジスタであって、ＩｎＧａＰ層がエミッタ
層側壁から外部ベース電極に向けて延在することを特徴
とする半導体装置。 - 【請求項４】 コレクタ層、ベース層がそれぞれｎ型Ｇ
ａＡｓ、ｐ型ＧａＡｓ、ｐ型ＡｌＧａＡｓあるいはｐ型
ＩｎＧａＡｓからなり、エミッタ層がＧａＡｓよりバン
ドギャップの大きなｎ型Ｉｎ0.5Ｇａ0.5Ｐとｎ型ＡｌＧ
ａＡｓの少なくとも２種の半導体層を含んで構成されて
いることを特徴とする請求項３記載の半導体装置。 - 【請求項５】 ＩｎＧａＰ層が、Ｉｎ 0.5 Ｇａ 0.5 Ｐ層で
あり、エミッタ層側壁と外部ベース電極との間のベース
層表面近傍に延在することを特徴とする請求項３又は４
記載の半導体装置。 - 【請求項６】 エミッタ層が、Ａｌ混晶比が０．２０か
ら０．３５の範囲に設定されているｎ型ＡｌＧａＡｓを
含むことを特徴とする請求項１〜５のいずれか１つに記
載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05027853A JP3117831B2 (ja) | 1993-02-17 | 1993-02-17 | 半導体装置 |
| US08/605,539 US5767540A (en) | 1993-02-17 | 1996-02-22 | Hetero-junction bipolar transistor having AlGaAsP emitter layer underneath a base electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05027853A JP3117831B2 (ja) | 1993-02-17 | 1993-02-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244195A JPH06244195A (ja) | 1994-09-02 |
| JP3117831B2 true JP3117831B2 (ja) | 2000-12-18 |
Family
ID=12232481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05027853A Expired - Fee Related JP3117831B2 (ja) | 1993-02-17 | 1993-02-17 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5767540A (ja) |
| JP (1) | JP3117831B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3294461B2 (ja) * | 1995-03-14 | 2002-06-24 | シャープ株式会社 | ヘテロ接合バイポーラトランジスタとその製造方法 |
| US5939738A (en) * | 1995-10-25 | 1999-08-17 | Texas Instruments Incorporated | Low base-resistance bipolar transistor |
| JP3252805B2 (ja) * | 1998-08-20 | 2002-02-04 | 日本電気株式会社 | バイポーラトランジスタ |
| JP2000260784A (ja) * | 1999-03-12 | 2000-09-22 | Sharp Corp | へテロ接合バイポーラトランジスタおよびそれを用いた半導体装置、並びに、へテロ接合バイポーラトランジスタの製造方法 |
| JP3681942B2 (ja) * | 1999-12-28 | 2005-08-10 | 松下電器産業株式会社 | バイポーラトランジスタの製造方法 |
| JP3509682B2 (ja) | 2000-01-31 | 2004-03-22 | シャープ株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法、並びに、通信装置 |
| JP2001332565A (ja) * | 2000-05-25 | 2001-11-30 | Nec Corp | 負性微分抵抗素子およびその製造方法 |
| DE10214076A1 (de) * | 2002-01-25 | 2003-07-31 | Mergeoptics Gmbh | Hetero-Bipolar-Transistor |
| DE10225525A1 (de) * | 2002-06-10 | 2003-12-18 | United Monolithic Semiconduct | Verfahren zur Herstellung eines Hetero-Bipolar-Transistors und Hetero-Bipolar-Transistor |
| JP4977313B2 (ja) * | 2004-01-19 | 2012-07-18 | ルネサスエレクトロニクス株式会社 | ヘテロ接合バイポーラトランジスタ |
| JP4777699B2 (ja) | 2005-06-13 | 2011-09-21 | 本田技研工業株式会社 | バイポーラ型半導体装置およびその製造方法 |
| US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
| WO2010024240A1 (ja) * | 2008-08-26 | 2010-03-04 | 本田技研工業株式会社 | バイポーラ型炭化珪素半導体装置およびその製造方法 |
| WO2010047281A1 (ja) | 2008-10-21 | 2010-04-29 | 日本電気株式会社 | バイポーラトランジスタ |
| US8395237B2 (en) * | 2008-10-21 | 2013-03-12 | Nec Corporation | Group nitride bipolar transistor |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
| US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
| US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
| WO2015176002A1 (en) * | 2014-05-15 | 2015-11-19 | The Regents Of The University Of California | Doping in iii-nitride devices |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5132764A (en) * | 1991-03-21 | 1992-07-21 | Texas Instruments Incorporated | Multilayer base heterojunction bipolar transistor |
| JPH05243256A (ja) * | 1992-03-02 | 1993-09-21 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| FR2692721B1 (fr) * | 1992-06-17 | 1995-06-30 | France Telecom | Procede de realisation de transistor bipolaire a heterojonction et transistor obtenu. |
| US5298439A (en) * | 1992-07-13 | 1994-03-29 | Texas Instruments Incorporated | 1/f noise reduction in heterojunction bipolar transistors |
-
1993
- 1993-02-17 JP JP05027853A patent/JP3117831B2/ja not_active Expired - Fee Related
-
1996
- 1996-02-22 US US08/605,539 patent/US5767540A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06244195A (ja) | 1994-09-02 |
| US5767540A (en) | 1998-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3117831B2 (ja) | 半導体装置 | |
| US6756615B2 (en) | Heterojunction bipolar transistor and its manufacturing method | |
| JP3368452B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP3341740B2 (ja) | ヘテロバイポーラ型トランジスタ及びその製造方法 | |
| US6410945B1 (en) | Heterojunction bipolar transistor and its manufacturing process | |
| JP2009016867A (ja) | ｐｎ接合を有する薄膜結晶ウエハ及びその製造方法 | |
| JP2013021024A (ja) | トランジスタ素子 | |
| US6258685B1 (en) | Method of manufacturing hetero-junction bipolar transistor | |
| US5296389A (en) | Method of fabricating a heterojunction bipolar transistor | |
| US5814843A (en) | Heterojunction bipolar transistor having a graded-composition base region | |
| JP3843884B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| JP4883547B2 (ja) | 化合物半導体エピタキシャル基板 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP5324525B2 (ja) | 化合物半導体エピタキシャル基板 | |
| JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
| JP2000133654A (ja) | バイポーラトランジスタの製造方法 | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| EP1575096A1 (en) | Semiconductor material for electronic device and semiconductor element using same | |
| JPH11330087A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| KR950001149B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조방법 | |
| JP2004022835A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP2000223497A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP4725443B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2770586B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071006 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081006 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081006 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |