-
Die vorliegende Erfindung bezieht sich auf einen verbesserten Aufbau für
doppelt diffundierte MOS-Technologie-(DMOS)Vorrichtungen (wie DMOSFETs,
vertikale DMOSFETs oder "VDMOSFETs", IGBTs usw.) und auf ein
zugehöriges Herstellungsverfahren.
-
Ein Leistungs-VDMOSFET ist eine Vorrichtung mit auf dem gleichen
Halbleiterchip integrierten einigen hunderten oder sogar tausenden Elementarzellen,
die elementare VDMOSFETs darstellen, die parallel verbunden sind, so daß sie
zu einem gegebenen Anteil zu dem Gesamtstrom der Leistungsvorrichtung
beitragen.
-
In ihrer einfachsten Form weist jede Elementarzelle einen ersten Bereich eines
gegebenen Leitungstypes (P-Typ für eine N-Kanal-Vorrichtung) N-Typ für eine
P-Kanalvorrichtung) auf, der innerhalb einer leicht dotierten Halbleiterschicht
des entgegengesetzten Leitungstypes (N-Typ bzw. P-Typ) gebildet ist; die
leicht dotierte Schicht ist über einem stark dotierten Substrat des gleichen
Leitungstypes in dem Fall von VDMOSFETs oder den entgegengesetzten
Leitungstypes in dem Fall von IGBTs gebildet. Der erste Bereich weist einen stark
dotierten tiefen Körperbereich auf, der von einem flacheren und leichter
dotierten Körperbereich umgeben ist. Ein ringförmiger Sourcebereich ist innerhalb
des Körper- und tiefen Körperbereiches gebildet.
-
Ein Herstellungsverfahren für einen N-Kanal-VDMOSFET ist in "Power MOS-
FETs: Power for the 80s", D. Grant und A. Tregida, Solid State Technology,
Nov. 1985, beschrieben, das hierin durch Bezugnahme eingefügt wird. Das
Verfahren sieht vor: epitaxiales Aufwachsen einer leicht dotierten
N-Siliziumschicht über einem stark dotierten Siliziumsubstrat; Durchführen einer
Feldoxidation; Bilden der stark dotierten tiefen Körperbereiche; Definieren aktiver
Gebiete der Vorrichtung; Aufwachsen einer Gateoxidschicht über den aktiven
Gebieten; Abscheiden und Dotieren einer Polysiliziumschicht über der
Gateoxidschicht; Definieren von Gatebereichen durch selektives Ätzen der
Polysiliziumschicht; Bilden der Körperbereiche und der Sourcebereiche zum
Definieren des Kanales des VDMOSFET; Abscheiden einer Oxidschicht über
der gesamten Oberfläche des Chips; Definieren von Kontaktgebieten in der
Oxidschicht; Bilden von Metallschichten auf der oberen und der unteren
Oberfläche des Chips; Passivieren der oberen Oberfläche des Chips.
-
Weiter entwickelte VDMOSFET-Strukturen sind in den US-Patenten 5 382 538
und 4 774 198 beschrieben, die beide hierin durch Bezugnahme eingefügt
werden.
-
Zum Beispiel ist in dem US-Patent 5 382 538 eine Struktur beschrieben, bei
der die stark dotierten tiefen Körperbereiche innerhalb der leichter dotierten
Körperbereiche gebildet sind und selbst ausgerichtet mit dem Siliziumgate (und
somit mit den Kanalbereichen) sind. Ein Herstellungsverfahren, das geeignet ist
zum Erzielen dieser Struktur, unterscheidet sich von dem zuvor beschriebenen
Verfahren darin, daß sowohl die leicht dotierten Körperbereiche als auch die
stark dotierten tiefen Körperbereiche in einer selbst ausgerichteten Weise mit
den Siliziumgates gebildet werden und die leicht dotierten Körperbereiche
zuerst gebildet werden.
-
Ein wesentliches Problem von Leistungs-VDMOSFETs ist, das die leicht
dotierte Epitaxialschicht, die einen deutlichen spezifischen Widerstand
aufweist, bewirkt, daß die Leistungsvorrichtung einen hohen
EIN-Zustandswider
stand RDSon (der Widerstandswert zwischen dem Drain- und Sourceanschluß,
wenn die Vorrichtung in dem leitenden Zustand ist) aufweist. Hohe RDSon-
Werte resultieren in einer deutlichen Leistungsverteilung.
-
Weiter ist es bekannt, daß Leistungs-MOSFETs, die hohen
Drain-Source-Spannungen widerstehen müssen, hohe widerstandsfähige und dicke
Epitaxialschichten benötigen, und daß der RDSon-Wert rasch mit der Durchbruchsspannung
EV ansteigt.
-
In dem US-Patent 4 974 059 ist ein Hochleistungs-MOSFET-Aufbau offenbart,
der im wesentlichen gleich der Struktur ist, die in dem bereits erwähnten US-
Patent 5 382 538 beschrieben ist, aber bei dem die Bereiche zwischen den
Elementarzellen den gleichen Leitungstyp der Epitaxialschicht aber einen
niedrigeren spezifischen Widerstand aufweisen, wodurch der RDSon-Wert des
Leistungs-MOSFET verringert wird. All diese Bereiche sind kontinuierlich und
flacher als die Körperbereiche der MOSFET-Elementarzellen.
-
Die US 4 884 113 offenbart einen doppelt diffundierten Feldeffekttransistor
mit isoliertem Gate mit einer verbesserten EIN-Widerstandseigenschaft und
einer hohen Rückwärtsvorspannung. In Fig. 3 der US 4 884 113 ist ein Aufbau
offenbart mit einem Bereich 12 zum Verhindern einer Verarmungsschicht,
einem dotierten Bereich 11 und einer Gateelektrode 16. Die Bereiche 12 zum
Verhindern der Verarmungsschicht, in denen die Körperbereiche 11 enthalten
sind, sind nicht mit dem Polysiliziumgate 16 selbst ausgerichtet.
-
Die US 5 338 693 beschreibt ein Verfahren zum Erzeugen eines
strahlungsfesten Leistungs-MOSFET. Der Sourcebereich des MOSFET weist einen relativ
hohen Widerstand zum Wirken als Ballastwiderstand zum Verhindern des
Ausbrennens parallel verbundener Zellen auf. Das Gateoxid wird spät in dem
Herstellungsverfahren gebildet und wird nicht
Hochtemperaturverarbeitungsschritten unterworfen, die das Oxid empfindlicher gegen das Einfangen
positiver Ladungen machen würden. In der Beschreibung des
Herstellungsverfahrens werden die N-Hüllen 40, 41 gebildet, bevor das Polysiliziumgate 61
gebil
det wird, in dem eine eigene Maske S zum Einführen des Dotiermittels benutzt
wird.
-
Die US 4 975 751 bezieht sich auf Hochspannungskomponenten mit einem
niedrigen Reihenwiderstand, wobei ein Verfahren vorgesehen wird, das es
Komponenten kleinerer Fläche ermöglicht, einen gegebenen Widerstand bei
einer gegebenen Durchbruchspannung zu erzielen. Das Verfahren zum Bilden
des Bereiches vergrößerter Dotierstoffkonzentration, der notwendig ist zum
Verringern des Reihenwiderstandes auf akzeptierbare Werte, enthält die
Benutzung einer eigenen Maske.
-
Die GB 2 243 952 A offenbart einen IGBT mit Bereichen 60 bis 62, die in der
Epitaxialschicht 52 zwischen den Körperbereichen 80-82 der Elementarzellen
des IGBT gebildet sind. Die Bereiche 60-62 weisen einen niedrigeren
spezifischen Widerstand als die Epitaxialschicht 52 auf. Eine dünne Oxidschicht, die
auf der Polysiliziumschicht 96 aufgewachsen ist, wird mit einem Muster von
Fenstern 98, 99 und 100 geätzt. Die Oxidschicht wird als Maske zum Ätzen des
Siliziums zum Bilden von Fenstern oberhalb der Gateoxidschicht 95 benutzt.
Sie offenbart jedoch nicht Körperbereiche 80-82, die in einem entsprechenden
Anreicherungsbereich enthalten sind, da Bereiche 60-62 an den Seiten von
Körperbereichen 80-82 vorhanden sind. Weiterhin sind Bereiche 60-62 nicht
mit den Polysiliziumgates 113-115 selbst ausgerichtet.
-
Die US 4 774 198 offenbart ein Verfahren zum Bilden eines DMOS gemäß dem
Oberbegriff des Anspruches 1. Dieser DMOS weist keinen
Anreicherungsbereich auf.
-
In Hinblick auf den beschriebenen Stand der Technik ist es eine Aufgabe der
vorliegenden Erfindung, ein neues Verfahren des Herstellens einer DMOS-
Vorrichtungsstruktur vorzusehen, das eine Verringerung des
EIN-Zustandswertes ermöglicht ohne Beeinflussung des Durchbruchsspannungswertes, wobei
die Größe der Struktur selbst minimiert wird. Gemäß der vorliegenden
Erfin
dung wird solch eine Aufgabe gelöst mittels eines Verfahrens, wie es in
Anspruch 1 definiert ist.
-
Dank der vorliegenden Erfindung ist es möglich, den EIN-Zustandswiderstand
RDSon einer DMOS-Technologieleistungsvorrichtung zu verringern:
tatsächlich verringert das Vorhandensein von Anreicherungsbereichen um die leicht
dotierten Körperbereiche die wesentlichen Komponenten des RDSon wie die
JFET-Komponente RjFET. Solche eine Verringerung des RDSon wird nicht zu
Lasten einer Verringerung der Durchbruchsspannung erzielt: im Gegenteil,
experimentelle Tests haben gezeigt, daß das Vorhandensein der
Anreicherungsbereiche die Durchbruchsspannung der Vorrichtung vergrößert.
-
Die Merkmale und Vorteile der vorliegenden Erfindung werden ersichtlicher, in
dem der detaillierten Beschreibung einiger Ausführungsformen gefolgt wird,
die als nicht-begrenzende Beispiele in den beigefügten Zeichnungen
beschrieben sind, in denen:
-
Fig. 1 eine Querschnittsansicht einer DMOS-Vorrichtungsstruktur ist, die
durch das Herstellungsverfahren gemäß einer ersten Ausführungsform
der vorliegenden Erfindung erhalten wird;
-
Fig. 2 ein Diagramm ist, das die Dotierkonzentrationsprofile einiger dotierter
Halbleiterbereiche der Struktur von Fig. 1 zeigt;
-
Fig. 3 ein Diagramm der elektrischen Feldverteilung in der Struktur von Fig. 1
und in einer herkömmlichen Struktur bei Durchbruchsbedingungen ist;
-
Fig. 4 eine Querschnittsansicht einer DMOS-Vorrichtungsstruktur ist, wie
sie durch das Herstellungsverfahren gemäß einer zweiten
Ausführungsform der vorliegenden Erfindung erhalten wird;
-
Fig. 5 eine Querschnittsansicht einer DMOS-Vorrichtungsstruktur ist, wie
sie durch das Herstellungsverfahren gemäß einer dritten
Ausführungsform der vorliegenden Erfindung erhalten wird.
-
Fig. 1 ist eine Querschnittsansicht einer DMOS-Vorrichtungsstruktur, wie sie
durch das Herstellungsverfahren gemäß der vorliegenden Erfindung erhalten
wird, insbesondere ein vertikaler doppelt diffundierter MOSFET
(VDMOSFET).
-
Herkömmlicher Weise ist eine leicht dotierte Halbleiterschicht 1 (Drainschicht)
über einem stark dotierten Halbleitersubstrat 2 gebildet, und Elementarzellen 3
sind in der leicht dotierten Drainschicht 1 gebildet. Die Elementarzellen weisen
eine Struktur auf, wie sie in den bereits genannte US-Patent 5 382 538
beschrieben ist, mit einem leicht dotierten Körperbereich 4, der einen stark
dotierten Bereich 5 umgibt, und einem ringförmigen Sourcebereich 6; der
Sourcebereich 6 definiert innerhalb der entsprechenden Körperbereiche 4 einen
Kanalbereich. In dem Fall des N-Kanal-VDMOSFET sind das Substrat 3, die leicht
dotierte Drainschicht 1 und der Sourcebereich 6 vom N-Leitungstyp, während
die Körperbereiche 4 und die Bereiche 5 vom P-Leitungstyp sind. In dem Fall
einer P-Kanal-Vorrichtung sind alle Leitungstypen umgedreht. Die Struktur
kann auch einen bipolaren Transistor mit isoliertem Gate (IGBT), entweder
vom N- oder vom P-Kanal darstellen, wenn sichergestellt ist, daß der
Leitungstyp des Substrates 2 dem der leicht dotierten Drainschicht 1
entgegengesetzt ist.
-
Ein Polysiliziumgate 7, das von den unterliegenden Halbleiterbereichen durch
eine dünne Gateoxidschicht 8 isoliert ist, erstreckt sich zwischen benachbarten
Elementarzellen 3 und ist durch eine dielektrische Schicht 9 bedeckt, in der
Kontaktfenster über dem Mittelbereich einer jeden Elementarzelle 3 vorgesehen
sind, so daß eine Sourcemetallschicht 10 die stark dotierten Bereiche 5 und den
Sourcebereich 6 kontaktieren kann. Ebenfalls ist eine Drainmetallschicht 11 an
dem Boden des Substrates 2 vorgesehen.
-
Die Körperbereiche 4 sind innerhalb entsprechender Anreicherungsbereiche 12
des gleichen Leitungstypes wie die leicht dotierte Drainschicht 1 aber stärker
dotiert angeschlossen. Fig. 2 ist ein Diagramm (nicht maßstäblich), das die
Dotierkonzentrationsprofile (in log Atome (at) pro Kubikzentimeter
ausgedrückt) verschiedener dotierter Halbleiterbereiche der Struktur der Fig. 1 als
Funktion des Abstandes x von der Halbleiteroberfläche zeigt. Es kann
verstanden werden, daß die Konzentration der N-Dotierstoffe nahe des Überganges
zwischen dem P-Körperbereich 4 und der Drainschicht 1 höher als bei
herkömmlichen Strukturen ist, bei denen die Anreicherungsbereiche 12 abwesend
sind.
-
Das Vorhandensein der Anreicherungsbereiche 12 um die Körperbereiche 4
weist mehrere Vorteile auf, wie nun erörtert wird.
-
Zuerst ist der EIN-Zustandswiderstand RDSon des VDMOSFET verringert.
Tatsächlich erhöht das Vorhandensein der Anreicherungsbereiche 12 den
Gesamtbetrag von Dotierionen in den Abschnitten der Drainschicht 1, die
zwischen benachbarten Elementarzellen enthalten sind (wodurch eine Verringerung
in der so genannten RjFET-Komoponente des RDSon bestimmt wird), und
erzeugt einen bevorzugten Pfad für den Fluß von Elektronen zu dem Substrat 2,
wodurch eine Verringerung der so genannten Rdreft-Komponente, die mit der
Drainschicht 1 verknüpft ist, des RDSon bestimmt wird; die
Rdreft-Komponente und RDSon ist für VDMOSFETs von mittlerer/höherer Spannung (mit
Durchbruchsspannungen BVDSS < 250 V) die wichtigste Komponente.
-
Die Verringerung in der RjFET-Komponente von RDSon ermöglicht es, den
Abstand zwischen benachbarten Zellen zu verringern, was sich in einer
Zunahme der Zellendichte übersetzt. Dieses vergrößert die Kanallänge pro
Einheitsfläche und verringert den Wert der parasitären Gatedrainkapazität.
-
Da die Körperübergangstiefe verringert ist, ist es auch die Kanallänge und
entsprechend die R-Kanalkomponente von RDSon.
-
Zweitens vergrößert das Vorhandensein der Anreicherungsbereiche 12 die
Durchbruchsspannung BVDSS des VDMOSFET. Dieses kann erkannt werden,
in dem Bezug genommen wird auf Fig. 3. In dieser Figur ist das elektrische
Feldprofil entlang des Drainbereiches 1 an dem Durchbruch als eine Funktion
des Abstandes x' von dem Übergang zwischen dem Körperbereich 4 und der
Drainschicht 1 in zwei verschiedenen Fällen gezeigt. Die Kurve A bezieht sich
auf eine herkömmliche gleichförmig dotierte Halbleiterschicht 1 mit einer
Dotiermittelkonzentration von 2 · 10¹&sup4; Atome/cm³ (spezifischer Widerstand
gleich 22 Ω cm). was typisch für einen VDMOSFET mit eine
Durchbruchsspannung BVDSS von 500V ist. Die Kurve B bezieht sich auf die Struktur der
vorliegenden Erfindung mit einer Halbleiterschicht 1 mit der gleichen
Dotierstoffkonzentration wie in dem Fall der Kurve A, aber worin die
Anreicherungsbereiche 12 vorgesehen sind.
-
In dem Fall der Kurve A erreicht das elektrische Feld E seinen Maximalwert
Ecrit (bei dem der Durchbruch auftritt) an dem Übergang zwischen dem
Körperbereich 4 und der Drainschicht 1 (x' = x'a) und nimmt dann linear ab mit
einer Neigung -dE/dx' wobei es sich zu der Schnittstelle der Drainschicht 1 mit
dem Substrat 2 bewegt, an der das Feld den Wert Ecrit - W dE/dx' aufweist
(worin W die Dicke der sogenannte "Restdrainschicht" ist, d. h. der Abstand
zwischen dem Substrat 2 und dem Übergang zwischen dem Körperbereich 4
und der Drainschicht 1).
-
In dem Fall der Vorrichtung, die gemäß der vorliegenden Erfindung hergestellt
ist, nimmt das elektrische Feld E nicht linear mit dem Abstand x' von er Kante
des Körperbereiches 4 ab, und es ist immer höher als in dem Fall A. Der
Durchbruch findet entweder statt, wenn das elektrische Feld den Wert Ecrit an
dem Punkt T erreicht, wie in Fig. 2 gezeigt ist, an dem die
Dotiermittelkonzentration des Anreicherungsbereiches 12 vernachlässigbar im Vergleich mit
der Dotiermittelkonzentration der Drainschicht 1 wird, oder wenn der
elektrische Feldwert an dem Körper/Drainübergang (x' gleich 0) den Wert Ecrt des
Anreicherungsbereiches 12 überschreitet, was immer zuerst auftritt. Der Punkt
P ist einige Mikrometer (x'p) von dem Übergang zwischen dem Körperbereich
4 und dem Anreicherungsbereich 12 angeordnet.
-
Die Zunahme D B V des Durchbruchsspannungswertes, die so erhalten wird,
entspricht der Zunahme der Fläche, die unter der Kurve des elektrischen Feldes
enthalten ist. In dem der Abschnitt der Kurve B in dem Bereich, der zwischen
x' = 0 und x' = x'p enthalten ist, durch eine gerade Linie approximiert wird,
wird erhalten:
-
ΔBV = (Emax - ecrit) x' p/2 + x' p (W - x' p) dE/dx.
-
Es ist ersichtlich, daß es anstelle einer VDMOSFET-Struktur, die mit einer
Drainschicht 1 einer gegebenen Dicke ein höheres BV aufweist, möglich sein
wird, einen VDMOSFET zu haben, der für einen gegebenen Wert von BV eine
dünnere Drainschicht 1 und somit einen niedrigeren RDSon aufweist.
-
Fig. 4 zeigt in der Querschnittsansicht eine Vorrichtung, wie sie gemäß einer
zweiten Ausführungsform er vorliegenden Erfindung erhalten wird. Bei dieser
Ausführungsform weist der VDMOSFET eine "Rohr"-Struktur anstelle einer
"Zellularen" auf Das bedeutet, daß die Körperbereiche längliche Streifen 13
anstelle quadratischer oder sechseckiger Zellen in Fig. 1 sind. Ebenfalls sind
die hoch dotierten Bereiche 5 durch hoch dotierte Streifen 15 ersetzt, und die
Source-Bereiche sind durch Streifen 16 dargestellt; es sei angemerkt, daß mit
einer Streifengeometrie es nicht notwendig ist, ein Mittelgebiet vorzusehen, in
dem der Sourcebereich abwesend ist, so daß der hoch dotierte Bereich 15
kontaktiert werden kann: es ist ausreichend, periodische Unterbrechungen in
den Sourcestreifen 16 vorzusehen oder alternativ alle hoch dotierten Bereich
15 entlang des Umfanges des Chips zu verschmelzen. Auf diese Weise kann die
Integrationsdichte vergrößert werden. Wie aus Fig. 4 ersichtlich ist und gemäß
der vorliegenden Erfindung sind die Körperstreifen 13 innerhalb
entsprechender Anreicherungsstreifen 14 des gleichen Leitungstypes wie Drainschicht 1
aber höher dotiert gebildet.
-
Fig. 5 zeigt eine Vorrichtung, wie sie durch eine dritte Ausführungsform der
vorliegenden Erfindung erhalten wird. Diese dritte Ausführungsform bezieht
sich auf einen VDMOSFET mit einer Zellularstruktur, aber bei der hoch
dotierte Bereiche 17 tiefer als Körperbereiche 18 vorgesehen sind; aus diesem
Grund sind die hoch dotierten Bereiche 17 auch "tiefe Körperbereiche"
genannt. Die Tiefe der Anreicherungsbereiche 19 liegt in der Mitte zwischen der
Tiefe der tiefen Körperbereiche 17 und der der Körperbereiche 18.
-
Im Vergleich mit der Struktur des US-Patentes 4 974 059 gibt es einen
signifikanten Vorteil derart, daß die Anreicherungsbereiche, die mit jeder Zelle
verknüpft sind, klar voneinander getrennt sind, sie erstrecken sich nicht unter die
gesamte Ausdehnung der Polysiliziumgateelektrode 7, und somit ist die
parasitäre Kapazität zwischen Gate und Drain der DMOS-Vorrichtung verringert.
-
Das Verfahren zum Herstellen einer DMOS-Vorrichtungsstruktur gemäß der
vorliegenden Erfindung ist insgesamt ähnlich zu den herkömmlichen Verfahren
(so wie sie in dem bereits genannten US-Patent 5 382 538 oder in dem oben
erwähnten technischen Artikel von Grant und Tregida beschrieben wurde), mit
der Ausnahme eines zusätzlichen Schrittes, der ein Implantieren eines
Dotierstoffes zur Bildung der Anreicherungsbereiche 12 enthält.
-
Genauer, die Strukturen, die in Fig. 1 und 4 gezeigt sind, können mittels des
Verfahrens hergestellt werden, wie es in dem US-Patent 5 382 538 beschrieben
ist, während die Struktur von 5 hergestellt werden kann mittels des Verfahrens,
das in dem technischen Artikel von Grant und Tregida beschrieben ist.
-
In beiden Fällen wird der Implantationsschritt nach der Definition der
Polysiliziumgates und vor der Implantation eines Dotiermittels zum Bilden der
Körperbereiche 4, 13 oder 18 ausgeführt. Es sei z. B. der Fall einer
N-Kanal-Vorrichtung angenommen, ein geeignetes Dotiermittel zum Bilden der
Anreicherungsbereiche 12, 14 oder 15 ist Phosphor, und die Implantierdosis kann 5 ·
10¹² Ionen/cm² betragen. Ein thermischer Diffusionsvorgang wird nach dem
Implantieren der Phosphorionen durchgeführt. Alternativ ist es möglich, einen
einmaligen thermischen Vorgang nach dem Implantieren des P-Dotiermittels
(Bor) zur Bildung der Körperbereiche durchzuführen, in dem Vorteil der
höheren Diffundivität des Phosphors in Bezug auf Bor ausgenutzt wird zum
Erzielen der Körperbereiche, die in den Anreicherungsbereichen enthalten sind. Die
Anreicherungsbereiche sind mit dem Polysiliziumgate selbst ausgerichtet.
-
Die Anreicherungsbereiche 12, 14 oder 19 können selektiv definiert werden
mittels bekannter Photolithographietechniken oder nicht selektiv, wobei die
Polysiliziumgates und das Feldoxid (nicht in den Zeichnungen gezeigt) die
Bildung von Anreicherungsbereichen in den Bereichen verändert, die sich von den
Elementarzellen 3 oder den Streifen 13 unterscheiden.
-
Die DMOS-Struktur, wie sie durch das Verfahren gemäß der vorliegenden
Erfindung erhalten wird, kann nicht nur in diskreten Vorrichtungen sondern auch
integrierten Leistungsschaltungen (PICs) benutzt werden.