[go: up one dir, main page]

KR101529331B1 - 고전력 절연 게이트 바이폴라 트랜지스터 - Google Patents

고전력 절연 게이트 바이폴라 트랜지스터 Download PDF

Info

Publication number
KR101529331B1
KR101529331B1 KR1020097005341A KR20097005341A KR101529331B1 KR 101529331 B1 KR101529331 B1 KR 101529331B1 KR 1020097005341 A KR1020097005341 A KR 1020097005341A KR 20097005341 A KR20097005341 A KR 20097005341A KR 101529331 B1 KR101529331 B1 KR 101529331B1
Authority
KR
South Korea
Prior art keywords
region
type
layer
ohmic contact
delete delete
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020097005341A
Other languages
English (en)
Other versions
KR20090052878A (ko
Inventor
칭춘 짱
세형 류
샬럿 조나스
아난트 케이. 아가르왈
Original Assignee
크리 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리 인코포레이티드 filed Critical 크리 인코포레이티드
Publication of KR20090052878A publication Critical patent/KR20090052878A/ko
Application granted granted Critical
Publication of KR101529331B1 publication Critical patent/KR101529331B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

절연 게이트 바이폴라 트랜지스터(IGBT)는 제1 도전형을 갖는 기판, 상기 제1 도전형에 반대되는 제2 도전형을 갖는 드리프트층 및 상기 드리프트층 안에 있고 상기 제1 도전형을 갖는 웰 영역을 갖는다. 에피택셜 채널 조절층이 상기 드리프트층 위에 있고 상기 제2 도전형을 갖는다. 에미터 영역이 상기 에피택셜 채널 조절층의 표면으로부터 상기 에피택셜 채널 조절층을 관통하여 상기 웰 영역으로 확장된다. 상기 에미터 영역은 상기 제2 도전형을 갖고 상기 에미터 영역에 인접한 상기 웰 영역 내에서 적어도 부분적으로 채널 영역을 한정한다. 게이트 산화막층이 상기 채널 영역 위에 있고, 게이트가 상기 게이트 산화막층 위에 있다. 관련된 방법들이 또한 기재된다.
절연 게이트 바이폴라 트랜지스터, 드리프트층, 채널 조절층, 에미터 영역

Description

고전력 절연 게이트 바이폴라 트랜지스터{High power insulated gate bipolar transistors}
본 출원은 "High Power Insulated Gate Bipolar Transistors" 라는 제목으로 2006년 8월 17일에 출원된 미국 가특허 출원 60/838,249 에 대한 이익과 우선권을 주장하며, 그 출원의 내용은 그 전부가 개시되는 것처럼 참조에 의하여 여기에 통합된다.
이 발명은 ONR/DARPA 에 의하여 수여된 계약 N00014-05-C-0202 아래 정부의 지원으로 만들어졌다. 정부는 본 발명에 대하여 일정한 권리를 갖는다.
본 발명은 전자 소자에 관련된다. 더욱 특정하게는 본 발명은 고전력 절연 게이트 바이폴라 트랜지스터에 관련된다.
실리콘 카바이드(SiC)로 만들어진 전력 소자들은 SiC 의 높은 임계장(critical field)과 넓은 밴드갭에 기인하여 고속, 고전력 및/또는 고온 응용에 대하여 실리콘 위의 전력 소자와 비교하여 상당한 장점을 보여줄 것으로 기대된다. 5㎸ 를 초과하는 전압과 같은 고전압을 차단하는 능력을 갖는 소자들에 대하여, 주입된 소수 운반자(minority carriers)로부터 기인하는 전도성 변동(conductivity modulation)을 통하여 드리프트 층의 저항을 감소시키기 위한 바이폴라 동작을 갖 는 것이 바람직할 수 있다. 그러나 실리콘 카바이드 안의 바이폴라 소자들에 대한 하나의 기술적인 난제는 실리콘 카바이드 단결정 안의 바잘 평면 전위(Basal Plane Dislocation; BPD)의 존재에 기인할 수 있는 시간의 경과에 따른 순방향 전압 하강(forward voltage degradation)이다. 그러므로 SiC 쇼트키 다이오드 및 MOSFET 과 같은 유니폴라(unipolar) 소자들이 통상 고전력 응용에 사용된다.
10㎸ 차단 능력을 갖는 SiC DMOSFET 소자들이 약 100 mΩ×㎠ 의 비 온-저항(specific on-resistance) 을 갖도록 제조되어 왔다. DMOSFET 소자들은 소수 운반자의 성질에 기인하여 예를 들면 100㎱ 보다 작은 매우 빠른 스위칭 속도를 나타낼 수 있다. 그러나 예를 들면, 15㎸ 또는 그 이상까지 소자들의 원하는 차단 전압(blocking voltage)이 증가함에 따라 이에 대응하는 드리프트 층의 두께의 증가에 기인하여 MOSFET 소자들의 온-저항은 상당히 증가할 수 있다. 이 문제는 벌크 이동도 감소에 기인하여 고온에서 악화될 수 있으며, 이것은 과다한 전력 손실을 일으킬 수 있다.
SiC 결정 물질의 성장 과정에서, BPD 관련 문제들을 경감시키기 위하여 몇가지 접근들이 개발되어 왔다. 이를 테면, B. Hull, M. Das, J. Sumakeris, J. Richmond, and S. Krishinaswami, "Drift-Free 10-㎸, 20-A 4H-SiC PiN Diodes", Journal of Electrical Materials, Vol. 34, No. 4, 2005 를 참조하라. 이 개발들은 싸이리스터(thyristor), GTO 등과 같은 SiC 바이폴라 소자들의 개발 및/또는 잠재적인 응용을 향상시킬 수 있다. 싸이리스터 및/또는 GTO 가 낮은 순방향 전압 강하를 제공할 수 있더라도, 게이트 드라이브 및 보호를 위한 큰 전류(轉流) 회로(commutating circuit)를 필요로 할 수 있다. 따라서, SiC 바이폴라 소자들은 게이트 턴-오프 능력을 갖는 것이 바람직할 수 있다. 이들의 뛰어난 온-상태 특성, 합리적인 스위칭 속도 및/또는 탁월한 안정-작동-영역(safe-operation-area: SOA)에 기인하여 4H-SiC 절연 게이트 바이폴라 트랜지스터(IGBTs)가 전력 스위칭 응용에 대하여 더욱 적합해지고 있다.
일부 실시예들에 따른 실리콘 카바이드계 절연 게이트 바이폴라 트랜지스터(IGBT)는 제1 도전형을 갖는 실리콘 카바이드 기판, 상기 제1 도전형에 반대되는 제2 도전형을 갖는 실리콘 카바이드 드리프트층 및 상기 드리프트층 안에 있고 상기 제1 도전형을 갖는 웰 영역을 갖는다. 실리콘 카바이드 에피택셜 채널 조절층이 상기 드리프트층 위에 있고 상기 제2 도전형을 갖는다. 에미터(emitter) 영역이 상기 에피택셜 채널 조절층의 표면으로부터 상기 에피택셜 채널 조절층을 관통하여 상기 웰 영역으로 확장된다. 상기 에미터 영역은 상기 제2 도전형을 갖고 상기 에미터 영역에 인접한 상기 웰 영역 내에서 적어도 부분적으로 채널 영역을 한정한다. 게이트 산화막층이 상기 채널 영역 위에 있고, 게이트가 상기 게이트 산화막층 위에 있다.
상기 실리콘 카바이드 드리프트층은 상기 웰 영역에 인접한 JFET 영역을 포함할 수 있다. 상기 에미터 영역은 상기 JFET 영역으로부터 떨어져 있을 수 있고, 상기 에미터 영역과 상기 JFET 영역 사이의 상기 채널 영역을 한정할 수 있다.
일부 실시예들에서, 상기 제1 도전형은 n형일 수 있고, 상기 제2 도전형은 p형일 수 있다.
상기 트랜지스터는 상기 채널 조절층의 표면으로부터 상기 웰 영역으로 확장되는 상기 제1 도전형의 커넥터 영역, 상기 커넥터 영역 위의 제1 오믹 콘택, 상기 에미터 영역 위에 있고 상기 제1 오믹 콘택과 다른 물질을 포함하는 제2 오믹 콘택 및 상기 제1 오믹 콘택과 상기 제2 오믹 콘택을 전기적으로 연결하는 금속 덮개층을 포함할 수 있다.
상기 제1 오믹 콘택은 니켈-계 도전 물질을 포함하고, 상기 제2 오믹 콘택은 알루미늄-계 도전 물질을 포함할 수 있다.
상기 채널 조절층은 약 0.25㎛ 또는 그 이상의 두께를 가질 수 있다. 더욱이, 상기 에미터 영역의 바닥으로부터 상기 웰 영역의 바닥까지의 거리는 약 0.45㎛ 또는 그 이상일 수 있다. 상기 채널 조절층은 약 0.1㎛ 내지 약 0.5㎛의 두께 및 약 1×1016 cm-3 내지 약 5×1018 cm-3 의 순 도핑 농도를 가질 수 있다.
본 발명의 일부 실시예들은 실리콘 카바이드에서 절연 게이트 바이폴라 트랜지스터(IGBT: insulated gate bipolar transistor)를 형성하는 방법을 제공한다. 상기 방법은 n형 실리콘 카바이드 기판 위에 p형 실리콘 카바이드 드리프트층을 형성하는 단계, 상기 p형 실리콘 카바이드 드리프트층 안에 n형 웰을 형성하는 단계 및 상기 p형 실리콘 카바이드 드리프트층 위 및 상기 n형 웰 위에 p형 채널 조절층을 에피택셜하게 성장시키는 단계를 포함한다. 상기 실리콘 카바이드층의 표면에서 상기 채널층을 관통하여 상기 n형 웰로 확장되는 p형 에미터 영역을 형성하기 위하여 p형 도펀트가 주입될 수 있다. 상기 p형 에미터 영역은 상기 p형 에미터 영역에 인접한 상기 n형 웰 내에서 채널 영역을 적어도 부분적으로 한정한다. 상기 방법은 상기 실리콘 카바이드층의 표면에서 상기 채널층을 통하여 상기 n형 웰로 확장되는 n형 커넥터 영역을 형성하기 위하여 n형 도펀트 이온을 주입하는 단계를 더 포함한다. 상기 주입된 이온은 어닐된다. 상기 채널영역 위에 게이트 산화막층이 형성되고, 상기 게이트 산화막층 위에 게이트가 형성된다.
상기 방법은 주입 활성화를 위하여 그래파이트 코팅을 형성하고 상기 주입된 이온을 어닐링한 후에 상기 그래파이트 코팅을 제거하는 단계를 포함할 수 있다. 주입된 이온을 어닐링하는 것은 실리콘 카바이드층 및 그래파이트 코팅을 어닐링하는 것을 포함할 수 있다. 상기 방법은 상기 주입된 이온을 어닐링하기 전에 상기 그래파이트 코팅을 결정화하는 단계를 더 포함할 수 있다.
상기 주입된 이온을 어닐링하는 것은 1700℃ 보다 큰 온도에서 그리고 일부 실시예들에서는 1800℃ 보다 큰 온도에서 상기 주입된 이온을 어닐링하는 것을 포함할 수 있다. 상기 게이트 산화막층을 형성하는 것은 건성 O2에서 상기 게이트 산화막층을 형성하는 것을 포함할 수 있고, 상기 방법은 더 나아가 습성 O2에서 상기 게이트 산화막층을 어닐링하는 것을 포함할 수 있다. 특히, 상기 게이트 산화막층을 형성하는 것은 약 1200℃ 보다 작거나 같은 온도에서 건성 O2에서 상기 게이트 산화막층을 형성하는 것을 포함할 수 있다.
상기 방법은 상기 게이트 산화막층의 형성 후와 습성 O2에서 상기 게이트 산화막층을 어닐링하기 전에 약 1200℃ 보다 작거나 같은 온도에서 불활성 분위기에서 상기 게이트 산화막층을 어닐링하는 것을 더 포함할 수 있다.
습성 O2에서 상기 게이트 산화막층을 어닐링하는 것은 적어도 한 시간 동안 약 950℃ 보다 작거나 같은 온도에서 상기 게이트 산화막층을 어닐링하는 것을 포함할 수 있다.
습성 O2에서 상기 게이트 산화막층을 어닐링하는 것은 열발생 챔버에서 열발생 스팀을 생성하고, 상기 열발생 스팀을 어닐 챔버에 공급하고, 상기 어닐 챔버에서 상기 산화막을 어닐링하는 것을 포함할 수 있다. 열발생 스팀을 생성하는 단계는 상기 열발생 챔버를 가열하고, 상기 열발생 챔버에 수소 및 산소 가스를 공급하고, 상기 열발생 스팀을 형성하기 위하여 상기 수소 가스 및 상기 산소 가스를 연소시키는 것을 포함할 수 있되, 상기 수소 가스 및 상기 산소 가스는 약 1.8 또는 그 이상의 수소 대 산소의 분자 비율로 상기 열발생 챔버로 공급된다.
상기 방법은 상기 n형 웰에 인접한 JFET 영역을 형성하도록 상기 드리프트층으로 p형 도펀트 이온을 주입하는 것을 더 포함할 수 있다. 상기 p형 에미터 영역은 상기 JFET 영역으로부터 떨어져 있을 수 있고, 상기 p형 에미터 영역과 상기 JFET 영역 사이에 채널 영역을 한정할 수 있다.
상기 채널 조절층은 약 0.1㎛ 내지 약 0.5㎛의 두께를 가질 수 있고, 약 1×1016 cm-3 내지 약 5×1018 cm-3 의 순 액셉터 농도를 가질 수 있다.
본 발명의 더 깊은 이해를 제공하기 위하여 포함되어 본 출원에 통합되고 본 출원의 일부를 구성하는 첨부된 도면들은 본 발명의 특정 실시예들을 도시한다.
도 1은 본 발명의 일부 실시예에 따른 실리콘 카바이드 절연 게이트 바이폴라 트랜지스터(IGBT) 소자의 단면도이다.
도 2a 내지 도 2d는 본 발명의 일부 실시예에 따른 IGBT 소자의 형성에서 중간 구조들을 보여주는 단면도들이다.
도 3은 본 발명의 일부 실시예에 따라 사용될 수 있는 열발생 챔버 및 어닐 챔버를 도시하는 개념적인 다이어그램이다.
도 4-5는 본 발명의 일부 실시예에 따른 IGBT 소자에 대한 온-상태 I-V 특성의 도면들이다.
도 6은 본 발명의 일부 실시예에 따른 IGBT 소자에 대한 누설 전류 밀도 대 차단 전압의 그래프이다.
도 7은 본 발명의 일부 실시예에 따른 소자의 스위치 특성을 테스트하기 위하여 사용된 클램프된 유도 스위칭 테스트 회로 토폴로지의 다이어그램이다.
도 8은 본 발명의 일부 실시예에 따른 소자의 유도 스위칭 파형의 그래프이다.
이하에서는 본 발명의 실시예들이 보여지는 첨부 도면을 참조하여 본 발명의 실시예들이 더욱 구체적으로 기술될 것이다. 그러나 본 발명은 많은 다른 형태들로 구체화될 수 있으며, 여기에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니된다. 이들 실시예들은, 오히려, 본 발명의 개시가 더욱 철저하고 완전하도록 하고, 또한 당업자들에게 본 발명의 범위를 완전히 전달하기 위해 제공되는 것이다. 동일한 번호는 전체를 통하여 동일한 요소들을 지칭한다.
비록 제1, 제2, 기타의 용어들이 여기에서 여러가지 요소들을 기술하는데 사용되더라도 이 요소들은 이 용어들에 의하여 제한되어서는 안된다. 이 용어들은 단지 하나의 요소를 다른 요소와 구별하기 위하여 사용된다. 예를 들면, 본 발명의 가르침으로부터 벗어나지 않으면서, 제1 요소는 제2 요소로 지칭될 수 있고, 유사하게 제2 요소는 제1 요소로 지칭될 수 있다. 여기에서 사용될 때, "및/또는" 이라는 용어는 관련되어 열거된 항목들의 하나 또는 그 이상의 임의의 그리고 모든 조합들을 포함한다.
여기에서 사용된 용어는 특정 실시예들만을 기술하기 위한 목적을 위한 것이고 본 발명을 제한하는 것으로 의도된 것이 아니다. 여기에서 사용된 바와 같은 단수 형태는 문맥이 명백히 다르게 지시하지 않는 한 또한 복수의 형태를 포함하도록 의도되었다. 더 나아가 "포함한다" 및/또는 "포함하는"의 용어가 본 상세한 설명에서 사용되는 경우에는 기재된 형태, 복합체, 단계, 작용, 요소, 및/또는 부품의 존재를 특정하지만, 하나 또는 그 이상의 다른 형태, 복합체, 단계, 작용, 요소, 부품 및/또는 이들의 그룹의 존재 또는 부가를 제외하지 않는 것으로 이해될 것이다.
다르게 정의되지 않으면, (기술적이고 과학적인 용어들을 포함한) 여기에 사용된 모든 용어들은 본 발명이 속하는 기술분야에서 일반적인 기술을 가진 이들에 게 일반적으로 이해되는 것과 같은 의미를 갖는다. 여기에서 사용된 용어들은 본 상세한 설명의 문맥 및 관련 기술에서의 의미와 일관된 의미를 갖는 것으로 해석되어야 하고, 여기에서 명백히 그렇게 한정되지 않으면 이상화되거나 과도하게 형식적인 의미로 해석되지 않을 것임이 또한 이해될 것이다.
층, 영역 또는 기판과 같은 요소가 다른 요소 "위(on)"에 존재하는 것으로 또는 "위로(onto)" 확장되는 것으로 기술되는 경우, 그 요소는 다른 요소의 직접 위에 있거나 직접 위로 확장될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소 "바로 위(directly on)"에 있거나 "바로 위로(directly onto)" 확장된다고 언급되는 경우, 다른 중간 요소들은 존재하지 않는다. 또한, 하나의 요소가 다른 요소에 "연결(connected)"되거나 "결합(coupled)"된다고 기술되는 경우, 그 요소는 다른 요소에 직접 연결되거나 직접 결합될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소에 "직접 연결(directly connected)"되거나 "직접 결합(directly coupled)"된다고 기술되는 경우에는 다른 중간 요소가 존재하지 않는다.
"아래의(below)" 또는 "위의(above)" 또는 "상부의(upper)" 또는 "하부의(lower)" 또는 "수평의(horizontal)" 또는 "측면의(lateral)" 또는 "수직의(vertical)"와 같은 상대적인 용어들은 여기에서 도면에 도시된 바와 같이 하나의 요소, 층 또는 영역의 다른 요소, 층 또는 영역에 대한 관계를 기술하는데 사용될 수 있다. 이들 용어들은 도면에 묘사된 방향(orientation)에 부가하여 장치의 다른 방향을 포괄하기 위한 의도를 갖는 것으로 이해될 것이다.
본 발명의 실시예는 본 발명의 이상적인 실시예를 개념적으로 도시한 단면도를 참조하여 여기에 설명된다. 도면에서 층들 및 영역들의 두께는 명확성을 위하여 과장될 수 있다. 덧붙여, 예를 들면 제조 기술 및/또는 허용범위의 결과로서 도면의 형태로부터 변형들이 예상될 수 있다. 그러므로 본 발명의 실시예들은 여기에 도시된 영역의 특정한 형태로 한정되는 것으로 해석되서는 안되고, 예를 들면 제조 과정으로부터 기인하는 형태의 변형들을 포함하는 것으로 해석되어야 한다. 예를 들면, 직사각형으로 도시된 주입 영역은 통상 주입된 영역으로부터 주입되지 않은 영역으로 불연속적인 변화보다는 그 에지에서 둥글거나 곡면의 형태 및/또는 주입 농도의 경사를 가질 것이다. 마찬가지로, 주입에 의하여 형성된 매몰 영역은 매몰 영역과 그를 통하여 주입이 일어나는 표면의 사이의 영역 내에 일부 주입을 낳을 것이다. 그러므로 도면에 도시된 영역들은 성질상 개념적이고 소자의 영역의 실제 형태를 도시할 것을 의도한 것이 아니며 본 발명의 범위를 제한하도록 의도되지 않는다.
본 발명의 일부 실시예들은 층 또는 영역에서 다수 운반자 농도를 지칭하는 n형 또는 p형과 같은 도전형을 갖는 것으로 특징지어진 반도체 층 및/또는 영역과 관련하여 기술된다. 그러므로 n형 물질은 음으로 하전된 전자의 다수 평형 농도를 가지는 반면, p형 물질은 양으로 하전된 정공의 다수 평형 농도를 갖는다. 다른 층 또는 영역과 비교하여 다수 운반자의 상대적으로 더 큰 ("+") 또는 더 작은 ("-") 농도를 지시하기 위하여 일부 물질들은 (n+, n-, p+, p-, n++, n--, p++, p-- 등과 같이) "+" 또는 "-"로 표시될 수 있다. 그러나 그러한 표시가 층 또는 영역 에서 다수 또는 소수 운반자의 특정 농도의 존재를 암시하지 않는다.
본 발명의 일부 실시예들은 고전력 및/또는 고온 응용에 적합한 절연 게이트 바이폴라 트랜지스터(IGBT)를 제공한다. 본 발명의 일부 실시예들은 고압 평면형 IGBT를 제공한다. 여기에 기술된 본 발명의 실시예들이 실리콘 카바이드 기판 및 에피택셜 층을 포함하더라도, 여기에서 기술된 원리 및 구조들은 실리콘, 저마늄, 갈륨 비소, 갈륨 질화물 및 이들의 합금과 같은 다른 물질을 사용하여 형성되는 소자들에 이롭게 채용될 수 있다.
최초로 보고된 평면형 게이트 SiC 5.8㎸ IGBT 는 2005년에 n형 기판 위에 세워졌다. Q. Zhang, C. Jonas, S. Ryu, A. Agarwal and J. Palmour "Design and Fabrications of High Voltage IGBTs on 4H-SiC", ISPSD Proceeding, 2006 을 참조하라. n-채널 IGBT를 위하여 요구되는 고품질, 저저항률의 p-SiC 기판이 없어서 p-채널 IGBT 가 선택되었다. 소자는 25℃에서 -30V의 게이트 바이어스에서 약 570 mΩ×㎠ 의 차동 온-저항(differential on-resistance) (Rdiff, on) 및 200℃에서 약 118 mΩ×㎠ 으로의 감소를 각각 보여준다. 높은 온-저항은 낮은 벌크 운반자 수명 및 낮은 정공 채널 이동도에 주로 기인한다.
본 발명의 일부 실시예들에 의한 IGBT 구조가 도 1에 도시되어 있다. 도 1에 도시된 소자(10)의 구조와 같은 평평한 소자 구조는 공정 단순화 및/또는 소자의 신뢰성 향상을 제공할 수 있다. 그러나 다른 소자 구조들이 유리하게 채용될 수 있다.
도 1의 소자(10)은 n형 기판(12) 위의 p형 버퍼층(14) 및 p- 드리프트 에피 택셜층(16)을 포함할 수 있다. 기판(12)은 n+형의 8° 오프-축 4H-SiC 기판을 포함할 수 있다. P- 드리프트층(16)은 약 110㎛ 의 두께를 가질 수 있고, 원하는 차단 전압(blocking voltage)을 제공하기 위하여 선택된 도핑 농도로 p형 도펀트로 도핑될 수 있다. 예를 들면, P- 드리프트층(16)은 10㎸ 차단 능력을 위하여 약 2×1014 cm-3 에서 약 6×1014 cm-3 의 도핑 농도로 p형 도펀트로 도핑될 수 있다. P형 버퍼층(14)은 약 1㎛ 에서 2㎛의 두께를 가질 수 있고, 약 1×1017 cm-3 도핑 농도로 p형 도펀트로 도핑될 수 있다. p형 버퍼층(14)은 펀치 쓰루(punch-through)를 저지하기 위한 채널 정지층(channel stop layer)으로서 제공된다.
N+ 웰 영역(18)이 p형 드리프트층(16)의 표면에 형성되어 있다. N+ 웰 영역(18)은 이온 주입에 의하여 형성될 수 있는데, 드리프트층(16)으로 약 0.5㎛ 의 거리를 확장할 수 있다.
에피택셜 p형 채널 조절층(40)이 드리프트층(16) 위에 있다. 채널 조절층(40)은 약 0.1㎛ 에서 0.5㎛의 두께를 가질 수 있고, 약 1×1016 cm-3 에서 약 5×1018 cm-3 의 순 엑셉터 농도를 갖도록 p형 도펀트로 도핑될 수 있다. 특히, 에피택셜 p형 채널 조정층(40)은 약 0.25㎛의 두께를 가질 수 있고 약 1×1017 cm-3 의 도핑 농도로 알루미늄 이온과 같은 액셉터 이온들로 도핑될 수 있다. p형 채널 조정층(40)의 존재는 문턱 전압(threshold voltage)을 변경하고/하거나 소자(10)의 반전 채널 이동도를 향상시킬 수 있다.
소자(10)는 예를 들면, 각각 질소 및 알루미늄의 선택적인 주입에 의하여 형성될 수 있는 n+ 커넥터 영역(24) 및 p+ 에미터 영역(22)을 더 포함한다. n+ 커넥터 영역(24) 및 p+ 에미터 영역(22)은 p형 채널 조정층(40)을 통과하여 n+ 웰 영역(18)으로 확장된다. 일부 실시예들에서, p+ 에미터 영역(22)의 바닥과 n+ 웰 영역(18)의 바닥 사이의 거리 d는 약 0.45㎛ 또는 그 이상이 될 수 있다. 증가된 거리 d는 n+ 웰 영역(18)의 더 낮은 저항을 제공할 수 있고, 이것은 향상된 소자(10)의 온-상태 저항을 낳을 수 있다.
가드-링에 기초한 에지 종결(미도시)이 소자 주변으로 제공될 수 있다. 다른 유형의 에지 종결이 사용될 수 있다.
소자(10)은 인접한 n+ 웰 영역들(18) 사이에서 드리프트층(16) 안의 JFET 영역(20)을 포함한다. JFET 영역(20)은 인접한 n+ 웰 영역(18)으로부터의 JFET 저항을 감소시키기 위하여 p형 도펀트로 주입될 수 있다. 일부 실시예들에서, JFET 영역(20)은 에피택셜 성장 공정에 의하여 형성될 수 있다.
소자(10)은 게이트 절연층(26)을 더 포함하며, 이것은 약 400-1000Å의 두께를 갖는 실리콘 이산화물을 포함할 수 있다.
예를 들면 폴리실리콘의 게이트(28)가 게이트 절연층(26) 위에 형성된다. 층간 유전막(33)이 소자(10)의 표면 위에 있고, 게이트(28)를 전기적으로 절연한다.
N형 오믹 콘택(35)이 n+ 커넥터 영역(24)으로 형성되고, p형 오믹 콘택(37)이 p+ 에미터 영역(22)으로 형성된다. N형 오믹 콘택(35)은 Ni 및/또는 NiSi와 같 은 니켈-계 도전층을 포함할 수 있다. p형 오믹 콘택(37)은 Al 및/또는 AlSi 와 같은 알루미늄-계 도전층을 포함할 수 있다. 금속 덮개층(39)이 층간 유전층(33) 위에 형성되고 오믹 콘택(35, 37)을 통하여 n형 커넥터 영역(24) 및 p형 에미터 영역(22)에 전기적으로 연결된다. N형 오믹 금속 컬렉터(collector) 콘택(32)이 기판(12) 위에 형성된다.
도 2a 내지 도 2d는 수행될 수 있는 일부 작동 및 소자(10)의 형성 중에 형성될 수 있는 중간 구조(10A 내지 10D)를 도시한다. 도 2a를 참조하면, p형 SiC 버퍼층(14) 및 p- SiC 드리프트층(16)이 n+형의 8° 오프-축 4H-SiC 기판(12) 위에 에피택셜 성장에 의하여 형성된다. p형 버퍼층(14)은 약 1㎛ 에서 약 2㎛의 두께를 가질 수 있고, 약 1×1017 cm-3 도핑 농도로 p형 도펀트로 도핑될 수 있다. p형 드리프트층(16)의 형성 후에 드리프트층(16)으로 예를 들면 질소와 같은 도너 이온의 주입에 의하여 n+ 웰 영역(18)이 형성된다. n+ 웰 영역(18)을 가능한 깊게 주입하는 것이 바람직할 수 있다. n+ 웰 영역(18)의 깊이는 가능한 주입 에너지에 의하여 한정될 수 있다.
그리고 나서 구조는 주입된 이온을 활성화시키기 위하여 약 1600℃ 또는 그 이상의 온도에서 어닐될 수 있다. 특히, 구조는 n형 도펀트를 활성화하기 위하여 당업계에 알려진 표준 SiC 활성화 어닐링 조건 아래에 어닐될 수 있다.
JFET 영역(20)은 인접한 n+ 웰 영역들(18) 사이의 드리프트층(16) 안에 예를 들면, 알루미늄의 주입에 의하여 형성될 수 있다. JFET 영역(20)은 인접한 n+ 웰 영역(18)으로부터의 JFET 저항을 감소시키기 위하여 p형 도펀트로 주입될 수 있다. 특히, 주입 손상을 수용가능한 정도로 유지하면서 JFET 저항을 감소시키도록 JFET 주입 도즈(dose)가 선택될 수 있다. 일부 실시예들에서, JFET 영역(20) 내에 약 1×1016 cm-3 의 도펀트 농도를 제공하기에 충분한 도즈에서 JFET 주입이 수행될 수 있다. JFET 영역은 일부 실시예들에서 에피택셜 성장 공정에 의하여 수행될 수 있다.
도 2b를 참조하면, 에피택셜 채널 조절층(40)이 드리프트층(16) 위에 예를 들면 잘 알려진 SiC 에피택셜 재성장 기술을 사용하여 형성된다. 채널 조절층(40)은 약 1×1017 cm-3 의 도핑 농도에서 액셉터 이온으로 도핑될 수 있다.
에피택셜 채널 조절층(40)은 문턱 전압을 조절하고/하거나 소자의 반전 채널 이동도를 향상시킬 수 있다. 더욱더 에피택셜 채널 조절층(40)은 n형 웰 영역(18)에 비하여 더 얕은 p형 소스 영역(22)의 형성을 또한 허용할 수 있다. 재성장된 에피택셜 채널 조절층(40)의 표면으로 p형 에미터 주입(22)을 들어올림에 의하여 더 깊은 n형 웰 영역(18)을 제공하는 것은 소자에서 래치-업을 감소시키거나 예방할 수 있다. p형 에미터 영역(22)의 바닥과 n+ 웰(18)의 바닥 사이의 증가된 간격 d에 기인하여 깊은 n+ 웰(18)은 더 낮은 N 웰 저항을 낳을 수 있다. 더 낮은 n 웰 저항은 소자 래치-업 전류를 증가시킬 수 있고/있거나 더 나은 온-상태 저항을 제공할 수 있다.
도 2c를 참조하면, n형 커낵터 영역(24) 및 p형 에미터 영역(22)이 예를 들 면 에피택셜 채널 조절층(40)으로/을 통과하여 각각 도너 및 액셉터 이온을 선택적으로 주입하여 형성된다.
도 2c에 보이는 거리 d는 n형 웰 영역(18)의 수직 확장과 p형 에미터 영역(22)의 수직 확장의 함수임이 이해될 것이다. 일반적으로 p형 에미터 영역(22)의 바닥과 n+ 웰 영역(18)의 바닥 사이의 간격 d를 가능한 크게 만드는 것이 바람직할 수 있다. 더욱더, 위에서 기술된 바와 같이, p형 에미터 영역(22)은 p형 에피택셜 채널 조절층(40)의 형성 후에 형성될 수 있다. 그러므로 웰 영역(18)의 두께(깊이)는 소자를 제조하는데 사용된 시스템의 최대한의 주입 에너지에 의하여 결정된다. 그러나 n형 웰 영역(18)으로의 p+ 에미터 영역(22)의 침투 깊이는 에피택셜 채널 조절층(40)의 두께에 의하여 감소될 수 있는데, 이는 약 0.25㎛일 수 있다.
계속하여 도 2c를 참조하면, 그래파이트 필름과 같은 보호층에 의하여 커버되고/되거나 실리콘 과압력을 갖는 약 1600℃ 또는 그 이상의 온도에서 어닐링하는 것에 의하여 주입된 도펀트들이 활성화될 수 있다. 일부 실시예들에서, 그래파이트 보호층을 사용하여 약 1700℃ 보다 더 큰 온도에서 어닐링함에 의하여 주입이 활성화될 수 있다.
(예를 들면, 1700℃ 또는 그 이상의) 고온 활성화 어닐은 채널 영역(40)에서 결함의 어닐 뿐만 아니라 문턱 조절 이온의 활성화도 향상시킬 수 있다. 그러나 그러한 고온 어닐은 실리콘 카바이드 드리프트층(16)의 표면을 손상시킬 수 있다.
도 2c를 참조하면, 고온 어닐로부터 야기될 수 있는 손상을 감소시키기 위하여, 게이트 산화막(26), 게이트 콘택(28) 및 에미터 콘택(30)의 형성 전에 구조(10C)의 표면 위에 그래파이트 코팅(50)이 형성될 수 있다. 즉, 주입된 이온의 활성화를 위한 구조 10C의 어닐링 전에 어닐 동안 구조의 표면을 보호하기 위하여 구조 10C 의 상면/전면에 대하여 적용될 수 있다. 그래파이트 코팅(50)은 일반적인 레지스트 코팅 방법에 의하여 적용될 수 있고, 고온 어닐 동안 하부의 SiC 층들을 보호하기에 충분한 두께를 가질 수 있다. 예를 들면, 그래파이트 코팅(50)은 약 1㎛의 두께를 가질 수 있다. 그래파이트 코팅(50)은 채널 조절층(40) 위에 결정 코팅을 형성하기 위하여 가열될 수 있다. 주입된 이온은 예를 들면, 불활성 가스에서 약 1700℃ 또는 그 이상의 온도에서 수행될 수 있는 열적 어닐에 의하여 활성화될 수 있다. 특히, 열적 어닐은 약 1850℃의 온도에서 아르곤에서 5분동안 수행될 수 있다. 그래파이트 코팅(50)은 고온 어닐 동안 에피택셜 채널 조절층(40) 및/또는 드리프트층(16)의 표면을 보호하는 것을 도울 수 있다.
그래파이트 코팅(50)은 예를 들면, 애싱(ashing)과 열산화에 의하여 그 후 제거될 수 있다.
주입 어닐링(implant annealing) 후에, 예를 들면, 약 1㎛의 두께를 갖는 실리콘 이산화물의 필드 산화막(미도시)이 증착되고 소자의 활성 영역을 노출시키기 위하여 패터닝될 수 있다.
도 2d를 참조하면, 게이트 절연층(26)이 400-600Å의 최종 게이트 산화막 두께를 갖도록 게이트 산화 공정에 의하여 형성될 수 있다.
게이트 절연층(26)은 그래파이트 코팅(50)의 제거 후에 드리프트층(16)의 노출된 표면 위에 성장될 수 있다. 예를 들면, 그 기재 내용이 참조에 의하여 전부 여기에 통합된 미국 특허 5,972,801에 기재된 바와 같이 게이트 절연층(26)은 건성(dry) O2 에서 벌크 산화막의 성장 및 후속의 습성(wet) O2 에서 벌크 산화막의 어닐을 포함하는 건성-습성(dry-wet) 산화 공정에 의하여 성장된 산화막을 포함할 수 있다. 여기에서 사용된 바와 같이, 습성 O2 에서의 산화막의 어닐은 O2 및 기화된 H2O 를 모두 포함하는 분위기에서 산화막의 어닐을 말한다. 어닐은 건성 산화막 성장 및 습성 산화막 성장 사이에서 수행될 수 있다. 건성 O2 산화막 성장은 예를 들면, 약 1200℃에 이르는 온도의 수정(quartz) 퍼니스에서 건성 O2 에서 적어도 약 2.5 시간 동안 수행될 수 있다. 건성 산화막 성장은 원하는 두께로 벌크 산화막층을 성장하도록 수행될 수 있다. 건성 산화막 성장의 온도는 산화막 성장 속도에 영향을 줄 수 있다. 예를 들면, 더 높은 공정 온도는 더 높은 산화막 성장 속도를 낳을 수 있다. 최대 성장 속도는 사용된 시스템에 의존할 수 있다. 예를 들면, 수정보다 실리콘 카바이드 퍼니스를 사용함에 의하여 건성 O2 성장을 위한 더 높은 온도가 얻어질 수 있다. 그러나 더 높은 온도가 산화막의 질을 향상시키지 않을 수 있다.
일부 실시예들에서, 건성 O2 산화막 성장은 약 1175℃의 온도에서 건성 O2 에서 3.5 시간동안 수행될 수 있다. 결과로 생성되는 산화막층은 약 1200℃ 에 이르는 온도에서 불활성 분위기에서 어닐될 수 있다. 특히, 결과로 생성되는 산화막층은 약 1175℃의 온도에서 Ar 에서 1 시간 동안 어닐될 수 있다.
습성 O2 산화막 어닐은 약 950℃ 또는 그 이하의 온도에서 적어도 약 1시간 동안 수행될 수 있다. 습성 O2 어닐의 온도는 SiC/SiO2 계면에 부가적인 계면 상태를 도입할 수 있는 더 이상의 열산화막 성장을 저하시키도록 제한될 수 있다. 특히, 습성 O2 어닐은 약 950℃ 의 온도에서 약 3시간 동안 수행될 수 있다. 결과적인 게이트 절연층(26)은 약 500Å의 두께를 가질 수 있다.
일부 실시예들에서, 습성 O2 어닐 공정에 사용된 스팀은 발열 공정을 사용하여 생성될 수 있고, 결과적인 습성 O2 어닐은 "발열 산화"라고 지칭될 수 있다. 도 3을 참조하면, 발열 산화에서, 산소(O2) 및 수소(H2) 가스가 발열 챔버(210)로 흘려지는데, 발열 챔버(210)는 어닐 챔버(220)로부터 분리되어 있고 약 800℃와 같은 고온으로 가열된다. 수소 및 산소 가스는 발열 챔버(210)에서 연소하고 어닐 챔버(220)로 공급되는 스팀(H2O) 및 산소(O2)의 혼합물을 형성한다.
일부의 경우에, 수소 대 산소의 분자비가 2:1 비율에 접근하지만 초과하지 않도록 발열 챔버(210)로의 수소 및 산소의 흐름 속도를 조절하는 것이 바람직할 수 있다. 즉, 합리적인 안정 한계 내에서, 어닐 챔버(220)로 공급되는 혼합물이 가능한 습성인 것이 바람직할 수 있다. 일부 경우에, 수소/산소 비 1.8:1 또는 1.9:1 이 사용될 수 있다.
도 2d를 재차 참조하면, 게이트 절연층(26)의 형성 후에, 폴리실리콘 게이트(28)이 증착되고 예를 들면, 보론으로 도핑되고 게이트 저항을 줄이기 위하여 금속화 공정을 거칠 수 있다. 예를 들면, 실리콘 이산화물의 층간 유전막(33)이 구조(10D) 위에 형성되고 게이트 (28) 및 구조(10D)의 노출된 부분을 커버한다. 비아 홀이 층간 유전막(33) 안에 열리고, 오믹 콘택이 p형 에미터 영역(22) 및 n형 커낵터 영역(24)으로 형성된다. Al 및/또는 Al/Si 와 같은 Al-계 도전성 물질이 p형 오믹 금속 에미터 콘택(37)으로서 증착될 수 있고, Ni 및/또는 Ni/Si 와 같은 Ni-계 도전성 층이 n형 오믹 금속 콘택(35)으로서 증착될 수 있다. 모든 콘택들은 급속 열적 어닐기(RTP: rapid thermal annealer)에서 소결될 수 있다. 도 1에 보이는 바와 같이, 두꺼운 Ti/Au 층과 같은 금속 커버층(39)이 p형 에미터 영역(22) 과 n형 커넥터 영역(24)을 전기적으로 연결시키기 위하여 층간 유전막(33) 상에 증착될 수 있다. N형 컬렉터 콘택(32)이 소자(10) 위에 후면 콘택으로서 형성된다.
위에서 기술된 바와 같고 0.4㎟ 의 활성 영역을 갖는 평면 IGBT가 제조되었고 게이트 및 컬렉터에 음전위를 갖는 온-상태와 차단 특성에 대하여 특징지어졌다. 약 -20V의 최대 게이트 바이어스를 갖는 0.4㎟ IGBT의 실온에서의 온-상태 특성이 도 4에 도시되었다. 무릎 전압(knee voltage)이 약 -3V 이고, 이것은 에미터와 컬렉터에서 양호한 오믹 콘택을 나타낸다. 차동 온-저항이 고압 IGBT에 대하여 최저값인 88 mΩ×㎠ 이다. 이러한 소자에 대하여 전력 손실을 300 W/㎠ 로 세팅하면, 컬렉터 전류 밀도는 약 50 A/㎠ 이다. 이 전류 밀도 레벨에서, 컬렉터 전압 강하는 약 -8.65 V 이고, 이것은 약 173 mΩ×㎠ 의 비 온-저항에 대응된다.
온-상태에서, 본 발명의 실시예들에 따른 IGBT 는 양의 온도 계수를 보일 수 있다. 도 5는 동일한 소자에 대하여 200℃에서 I-V 특성을 보여준다. 무릎 전압은 -3V에 비교적 일정하게 머무른다. 차동 온-저항은 -20V의 게이트 바이어스에서 약 25 mΩ×㎠ 으로 더 감소한다. 50 A/㎠ 의 컬렉터 전류 밀도에서, 컬렉터 전압 강하는 약 -5.30V로 감소하며, 이것은 약 106 mΩ×㎠ 의 비 온-저항에 대응된다. 고온에서 온-저항의 감소는 현재 사용되는 SiC 물질에서 운반자 수명이 IGBT 온-상태 전류 전도 능력에 관하여 지배적인 요인임을 지시할 수 있다. 10㎸-급의 SiC DMOSFET과 비교하여, 본 발명의 일부 실시예들에 따른 IGBT 는 실온에서 여전히 높은 전압 강하를 보여주는데, 이것은 불충분한 저항률 변동(resistivity modulation)에 기인할 수 있다. 그러나 전압 강하는 고온에서 DMOSFET 에 대한 값보다 작아진다.
도 6은 실온에서 동일한 소자의 전압 차단 특성을 보여준다. 특히, 위에서 기술한 바와 같은 IGBT 소자가, 에미터와 접지되고 공기에서 아크를 방지하기 위하여 플루오리너트(Fluorinert)에 잠긴 게이트 전극으로 테스트되었다. 약 0.1 mA/㎠ 보다 작은 누설 전류 밀도를 갖는 9㎸ 차단 전압이 0V의 게이트 바이어스에서 얻어졌다. 항복(breakdown)이 소자 종결 주위에서 일어나는데, 이것은 더 나은 에지 종결 디자인과 드리프트층 두께에 의하여 결정되는 차단 전압에 접근하는 여유가 있을 수 있다는 것을 지시할 수 있다.
IGBT 와 결합되어 제조된 측면 4H-SiC p-MOSFET 에 대한 정공 이동도와 MOS 문턱 전압 측정은 MOSFET 소자가 실온에서 약 6.5 ㎠/V-s 의 피크 채널 이동도 및 약 -7.5V의 문턱 전압을 갖는 것을 보여준다. 채널 이동도는 100℃ 에서 약 8.2 ㎠/V-s 의 최대값에 도달하는 반면, 문턱 전압은 온도와 함께 감소한다.
본 발명의 실시예들에 따라서 IGBT 소자에 대하여 스위칭 테스트가 수행되었다. 도 7에 보이는 바와 같은 클램프된 유도성 스위칭 테스트 회로 토폴로지가 스위칭 테스트에 사용되었다. 스위칭 테스트에서 테스트된 IGBT 소자(10)는 높은 전도 전류를 얻기 위하여 4 ㎟ 의 활성 영역을 가졌으나, 그 이외에 테스트 소자는 위에서 기술된 것과 유사한 디자인을 가졌다. 이 테스트 회로에서 IGBT(10)은 환류(環流) 다이오드(freewheeling diode) D1로 클램프된 1.1 mH 유도성 부하 L1에 커플된다. 다이오드 D1은 제로 역방향 회복(reverse recovery)을 갖는 직렬인 두 개의 크리 CSDl 0120 SiC 쇼트키 다이오드를 포함한다. 하나의 CSDl 0120 SiC 다이오드는 1200V 및 10A 에 대하여 정격이어서, 직렬인 두 개는 2400V의 차단 능력을 제공할 수 있다. 커패시터 C1은 2㎌의 정전 용량을 갖고 4㎸까지 전압을 핸들링할 수 있다. 전압 소스 Vin 으로부터 0 에서 -20V까지의 음 펄스가 IGBT 를 켜는데 사용되었다. 공급 전압 Vss는 -500V 이다.
도 8은 -500V 의 컬렉터 전압을 갖는 25℃ 에서의 스위칭 파형을 보여준다. 도 8에서, 수평방향의 축은 500㎱/칸에서 시간을 측정하며, 수직 방향의 축은 200V/칸에서 전압 및 1A/칸에서 전류를 특정한다. 하강 시간 tfall은 턴-오프에서 컬렉터 전류가 2A 피크의 90% 로부터 5%로 떨어지는데 걸리는 시간으로 정의된다. 상승 시간 trise는 턴-온에서 컬렉터 전류가 2A 전류 피크의 5% 로부터 90%로 올라가는데 걸리는 시간이다. 턴-온 지연 시간은 -20 게이트 바이어스가 인가되는 것과 컬렉터 전류가 2A 피크로 상승하는 사이의 시간이다. 턴-오프 지연 시간은 게이트 바이어스의 제거와 컬렉터 전류가 0으로 향하는 것 사이의 시간이다.
표 1은 여러 온도에 대한 스위칭 시간을 보여준다. 전체 스위칭 시간은 실온에서 약 350㎱ 이고, 200℃에서 약 460㎱ 로 증가한다. IGBT 는 빠른 스위칭 능력이 특징이며, 이것은 넓은 온도 범위에 대하여 높은 주파수에서 작동될 수 있다. 턴-오프 지연 시간은 총 스위칭 시간의 주요 부분일 수 있으며, 이것은 주로 입력 커패시터에 의하여 결정된다.
Temp
(℃)		 tfall
(ns)		 trise
(ns)		 tdelay(on)
(ns)		 tdelay(off)
(ns)		 ttotal
(ns)
25 64 14 40 220 338
50 81 16 20 220 337
100 51 10 18 220 299
150 75 14 18 320 427
200 77 7 36 340 460
본 발명의 일부 실시예들에 따른 SiC IGBT 는 고저력 및/또는 고온 응용에 적절할 수 있다. 본 발명의 일부 실시예들은 n형 4H-SiC 기판 위의 고압 평면형 IGBT 를 제공한다. 일부 실시예들에서, 약 -20V의 게이트 바이어스에서 약 88 mΩ×㎠ 의 차동 온-저항이 25℃에서 얻어지고, 200℃에서 약 24.8 mΩ×㎠으로 감소한다. 본 발명의 실시예들에 의한 소자는 약 0.1 mA/㎠ 또는 그보다 작은 누설 전류 밀도를 가지면서 약 9㎸의 차단 전압을 보여줄 수 있다. 약 6.5 ㎠/V-s 의 정공 채널 이동도가 -6.5V의 문턱 전압과 함게 실온에서 얻어지고, 이것은 향상된 도 전성 능력을 낳는다. 유도성 스위칭 테스트는 본 발명의 일부 실시예들에 따른 IGBT 가 실온과 고온 모두에서 빠른 스위칭 능력을 나타낼 수 있는 것을 보여준다.
본 발명의 일부 실시예들에 따른 IGBT 소자들은 낮은 온-상태 저항을 보여준다. 특히, 높은 채널 이동도가 하나 또는 그 이상의 매립 채널 주입/재성장, 열적 산화, 고온 주입 활성화 및/또는 주입 활성화 동안 그래파이트 피막 보호의 하나 또는 그 이상을 사용함에 의하여 얻어질 수 있다. 본 발명의 일부 실시예들은 높은 채널 밀도와 낮은 JFET 저항 사이의 더 나은 균형과 함께 최적화된 셀 디자인을 제공할 수 있다. 더욱 더 본 발명의 일부 실시예들은 원하는 차단 능력을 유지하면서 운반자 주입 효율을 향상시키도록 구성된 필드 정지막을 제공할 수 있다. 높은 채널 이동도는 에피택셜 채널 재성장 및/또는 고온 어닐 및/또는 그래파이트 피막 보호를 사용한 문턱 조절/매립 채널 주입의 활성화를 통하여 얻어질 수 있다. 높은 정공 운반자 농도를 얻기 위하여 P형 에미터로부터 높은 다수 운반자 주입이 P형 에피택셜 성장을 통하여 얻어질 수 있다. 더욱이, 본 발명의 일부 실시예들은 n형 및 p형 물질에서 감소된 오믹 콘택 저항을 제공할 수 있다.
도면들과 발명의 상세한 설명에서 본 발명의 전형적인 실시예들이 기술되었다. 비록 특정한 용어들이 사용되었더라도 그것들은 일반적이고 기술적인 의미로만 사용된 것이고 제한의 목적으로 사용된 것이 아니다. 본 발명의 범위는 다음의 청구항들에 의하여 보여진다.

Claims (25)

  1. 절연 게이트 바이폴라 트랜지스터(insulated gate bipolar transistor)로서,
    제1 도전형을 갖는 기판;
    상기 제1 도전형에 반대되는 제2 도전형을 갖는 드리프트층;
    상기 드리프트층 내에 있고 상기 제1 도전형을 갖는 웰 영역;
    상기 드리프트층 위에 있고 상기 제2 도전형을 갖는 에피택셜 채널 조절층;
    상기 에피택셜 채널 조절층의 표면으로부터 상기 에피택셜 채널 조절층을 통해 상기 웰 영역 내로 확장되는 에미터 영역 - 상기 에미터 영역은 상기 제2 도전형을 갖고 상기 에미터 영역에 인접한 상기 웰 영역 내의 채널 영역을 적어도 부분적으로 한정함 -;
    상기 채널 영역 위의 게이트 산화막층;
    상기 게이트 산화막층 위의 게이트;
    상기 채널 조절층의 표면으로부터 상기 웰 영역 내로 확장되는 상기 제1 도전형의 커넥터 영역;
    상기 커넥터 영역 위의 제1 오믹 콘택;
    상기 에미터 영역 위에 있고 상기 제1 오믹 콘택과 상이한 물질을 포함하는 제2 오믹 콘택; 및
    상기 제1 오믹 콘택과 상기 제2 오믹 콘택을 전기적으로 연결하는 금속 덮개층(metal overlayer)
    을 포함하고,
    상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형이고,
    상기 에미터 영역의 바닥으로부터 상기 웰 영역의 바닥까지의 거리는 0.45㎛ 또는 그 이상인 절연 게이트 바이폴라 트랜지스터.
  2. 제1항에 있어서,
    상기 드리프트층은 상기 웰 영역에 인접한 JFET 영역을 포함하고, 상기 에미터 영역은 상기 JFET 영역으로부터 이격되어 있고 상기 에미터 영역과 상기 JFET 영역 사이의 상기 채널 영역을 한정하는 절연 게이트 바이폴라 트랜지스터.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 제1 오믹 콘택은 니켈-계 도전 물질을 포함하고, 상기 제2 오믹 콘택은 알루미늄-계 도전 물질을 포함하는 절연 게이트 바이폴라 트랜지스터.
  6. 제1항에 있어서,
    상기 에피택셜 채널 조절층은 0.25㎛ 또는 그 이상의 두께를 갖는 절연 게이트 바이폴라 트랜지스터.
  7. 삭제
  8. 제1항에 있어서,
    상기 채널 조절층은 0.1㎛ 내지 0.5㎛의 두께 및 1×1016cm-3 내지 5×1018cm-3 의 순 도핑 농도(net doping concentration)를 갖는 절연 게이트 바이폴라 트랜지스터.
  9. 제1항에 있어서,
    상기 기판은 실리콘 카바이드 기판을 포함하고, 상기 드리프트층은 상기 기판 위의 실리콘 카바이드 에피택셜층을 포함하는 절연 게이트 바이폴라 트랜지스터.
  10. n형 기판;
    p형 드리프트층;
    상기 드리프트층 내의 n형 웰;
    상기 드리프트층 위의 p형 채널 조절층;
    상기 채널 조절층을 통해 상기 n형 웰 내로 확장되는 p형 에미터 영역 - 상기 p형 에미터 영역은 상기 p형 에미터 영역에 인접한 상기 n형 웰 내의 채널 영역을 적어도 부분적으로 한정함 -;
    상기 채널 조절층을 통해 상기 n형 웰 내로 확장되는 n형 커넥터 영역;
    상기 p형 에미터 영역 위의 알루미늄을 포함하는 제1 오믹 콘택;
    상기 n형 커넥터 영역 위의, 상기 제1 오믹 콘택과 상이한 금속을 포함하는 제2 오믹 콘택 - 상기 제2 오믹 콘택은 니켈을 포함함 -;
    상기 채널 영역 위의 게이트 산화막층;
    상기 게이트 산화막층 위의 게이트;
    상기 게이트 위의 층간 유전막 - 상기 층간 유전막은 상기 제1 오믹 콘택을 노출시키는 제1 개구부 및 상기 제2 오믹 콘택을 노출시키는 제2 개구부를 포함함 -; 및
    상기 층간 유전막 위에 있고, 상기 제1 오믹 콘택 및 상기 제2 오믹 콘택을 전기적으로 연결하는 금속 덮개층
    을 포함하고,
    상기 p형 에미터 영역의 바닥으로부터 상기 n형 웰의 바닥까지의 거리는 0.45㎛ 또는 그 이상인 트랜지스터.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020097005341A 2006-08-17 2007-06-18 고전력 절연 게이트 바이폴라 트랜지스터 Active KR101529331B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US83824906P 2006-08-17 2006-08-17
US60/838,249 2006-08-17
PCT/US2007/014139 WO2008020911A2 (en) 2006-08-17 2007-06-18 High power insulated gate bipolar transistors

Publications (2)

Publication Number Publication Date
KR20090052878A KR20090052878A (ko) 2009-05-26
KR101529331B1 true KR101529331B1 (ko) 2015-06-16

Family

ID=38896818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097005341A Active KR101529331B1 (ko) 2006-08-17 2007-06-18 고전력 절연 게이트 바이폴라 트랜지스터

Country Status (6)

Country Link
US (2) US8710510B2 (ko)
EP (2) EP2631951B1 (ko)
JP (2) JP5645404B2 (ko)
KR (1) KR101529331B1 (ko)
CN (1) CN101501859B (ko)
WO (1) WO2008020911A2 (ko)

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2674966B1 (en) * 2006-06-29 2019-10-23 Cree, Inc. Silicon carbide switching devices including P-type channels
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8710510B2 (en) 2006-08-17 2014-04-29 Cree, Inc. High power insulated gate bipolar transistors
US8835987B2 (en) * 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US7687825B2 (en) * 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
US8043978B2 (en) * 2007-10-11 2011-10-25 Riken Electronic device and method for producing electronic device
US7989882B2 (en) * 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
US9640609B2 (en) * 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
US8288220B2 (en) * 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
DE112009004667B4 (de) * 2009-04-16 2015-05-28 Mitsubishi Electric Corp. Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8637386B2 (en) * 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
US8629509B2 (en) * 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8541787B2 (en) * 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8314462B2 (en) 2009-07-28 2012-11-20 Cree, Inc. Semiconductor devices including electrodes with integrated resistances
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US8563986B2 (en) * 2009-11-03 2013-10-22 Cree, Inc. Power semiconductor devices having selectively doped JFET regions and related methods of forming such devices
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP5096638B2 (ja) * 2010-05-27 2012-12-12 パナソニック株式会社 半導体装置
CN102263127B (zh) * 2010-05-29 2013-06-19 比亚迪股份有限公司 一种mos型功率器件及其制造方法
JP2011253883A (ja) * 2010-06-01 2011-12-15 On Semiconductor Trading Ltd 半導体装置及びその製造方法
GB2484506A (en) * 2010-10-13 2012-04-18 Univ Warwick Heterogrowth
JP5642191B2 (ja) * 2010-11-08 2014-12-17 株式会社 日立パワーデバイス 半導体装置
US8803277B2 (en) 2011-02-10 2014-08-12 Cree, Inc. Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same
CN102760759B (zh) * 2011-04-29 2016-02-03 比亚迪股份有限公司 一种半导体功率器件
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9171977B2 (en) * 2011-06-17 2015-10-27 Cree, Inc. Optically assist-triggered wide bandgap thyristors having positive temperature coefficients
CN102244099B (zh) * 2011-06-23 2013-04-17 西安电子科技大学 外延沟道的SiCIEMOSFET器件及制备方法
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
CN103918079B (zh) * 2011-09-11 2017-10-31 科锐 包括具有改进布局的晶体管的高电流密度功率模块
GB2495949B (en) * 2011-10-26 2015-03-11 Anvil Semiconductors Ltd Silicon carbide epitaxy
CN103151262A (zh) * 2011-12-07 2013-06-12 无锡华润华晶微电子有限公司 平面型绝缘栅双极型晶体管及其制备方法
JP5611184B2 (ja) * 2011-12-14 2014-10-22 三菱電機株式会社 半導体装置の製造における熱処理方法
JP2013258333A (ja) * 2012-06-13 2013-12-26 Toshiba Corp 電力用半導体装置
US9054183B2 (en) * 2012-07-13 2015-06-09 United Silicon Carbide, Inc. Trenched and implanted accumulation mode metal-oxide-semiconductor field-effect transistor
JP6264768B2 (ja) * 2012-07-31 2018-01-24 国立研究開発法人産業技術総合研究所 半導体構造物、半導体装置及び該半導体構造物の製造方法
US10094988B2 (en) * 2012-08-31 2018-10-09 Micron Technology, Inc. Method of forming photonics structures
CN103973960B (zh) * 2013-02-01 2017-05-24 华晶科技股份有限公司 摄像装置及对焦方法
US9306061B2 (en) * 2013-03-13 2016-04-05 Cree, Inc. Field effect transistor devices with protective regions
US9240476B2 (en) 2013-03-13 2016-01-19 Cree, Inc. Field effect transistor devices with buried well regions and epitaxial layers
US9012984B2 (en) 2013-03-13 2015-04-21 Cree, Inc. Field effect transistor devices with regrown p-layers
US9142668B2 (en) 2013-03-13 2015-09-22 Cree, Inc. Field effect transistor devices with buried well protection regions
JP6189131B2 (ja) * 2013-08-01 2017-08-30 株式会社東芝 半導体装置およびその製造方法
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
US9214572B2 (en) * 2013-09-20 2015-12-15 Monolith Semiconductor Inc. High voltage MOSFET devices and methods of making the devices
US10868169B2 (en) * 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
US9129799B2 (en) * 2013-09-27 2015-09-08 The United States Of America, As Represented By The Secretary Of The Navy Elimination of basal plane dislocations in post growth silicon carbide epitaxial layers by high temperature annealing while preserving surface morphology
CN104517837B (zh) * 2013-09-29 2017-10-10 无锡华润上华科技有限公司 一种绝缘栅双极型晶体管的制造方法
US9111919B2 (en) * 2013-10-03 2015-08-18 Cree, Inc. Field effect device with enhanced gate dielectric structure
JP6119577B2 (ja) * 2013-11-26 2017-04-26 三菱電機株式会社 半導体装置
US9318587B2 (en) 2014-05-30 2016-04-19 Alpha And Omega Semiconductor Incorporated Injection control in semiconductor power devices
JP6425950B2 (ja) * 2014-09-12 2018-11-21 株式会社Ｓｃｒｅｅｎホールディングス 半導体製造方法および半導体製造装置
CN104282766A (zh) * 2014-11-06 2015-01-14 株洲南车时代电气股份有限公司 一种新型碳化硅mosfet及其制造方法
CN104319292A (zh) * 2014-11-06 2015-01-28 株洲南车时代电气股份有限公司 一种新型碳化硅mosfet及其制造方法
JP2016127177A (ja) * 2015-01-06 2016-07-11 住友電気工業株式会社 炭化珪素基板、炭化珪素半導体装置および炭化珪素基板の製造方法
KR101692000B1 (ko) * 2015-01-08 2017-01-09 메이플세미컨덕터(주) ＳｉＣ 전력 반도체 소자용 열산화막의 제조 방법 및 ＳｉＣ 전력 반도체 소자의 제조 방법
CN104966735A (zh) * 2015-05-26 2015-10-07 株洲南车时代电气股份有限公司 一种碳化硅mosfet器件及其制备方法
JP6706786B2 (ja) * 2015-10-30 2020-06-10 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置
JP6657963B2 (ja) * 2016-01-05 2020-03-04 富士電機株式会社 Ｍｏｓｆｅｔ
JP6544252B2 (ja) * 2016-01-26 2019-07-17 豊田合成株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
JP6711100B2 (ja) * 2016-04-15 2020-06-17 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体装置の製造方法および炭化珪素半導体装置の制御方法
CN106024627A (zh) * 2016-07-22 2016-10-12 泰科天润半导体科技（北京）有限公司 具有低关态损耗的SiC基超结IGBT的制作方法
CN107785365B (zh) * 2016-08-31 2021-08-06 无锡华润上华科技有限公司 集成有结型场效应晶体管的器件及其制造方法
US10763863B2 (en) 2018-09-28 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device for logic and memory co-optimization
DE102019117897B4 (de) * 2018-09-28 2024-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung zur logik- und speicher-co-optimierung sowie schaltung
US20200105874A1 (en) 2018-10-01 2020-04-02 Ipower Semiconductor Back side dopant activation in field stop igbt
JP7189848B2 (ja) * 2019-08-07 2022-12-14 株式会社東芝 半導体装置およびその製造方法
KR102251761B1 (ko) * 2019-11-27 2021-05-14 현대모비스 주식회사 전력 반도체 소자
CN111682063B (zh) * 2020-05-22 2022-05-13 东莞市天域半导体科技有限公司 一种超高压P沟道SiC-IGBT器件材料及其制造方法
JP2022049822A (ja) 2020-09-17 2022-03-30 キオクシア株式会社 半導体記憶装置
US11791334B2 (en) 2020-10-20 2023-10-17 Globalfoundries U.S. Inc. Heterojunction bipolar transistor with buried trap rich isolation region
CN112750807B (zh) * 2021-02-26 2022-09-09 东莞市中之电子科技有限公司 一种具有屏蔽缓冲结构的mosfet管
CN113284954B (zh) * 2021-07-22 2021-09-24 成都蓉矽半导体有限公司 一种高沟道密度的碳化硅mosfet及其制备方法
US12237407B2 (en) 2022-11-01 2025-02-25 Globalfoundries U.S. Inc. Heterojunction bipolar transistor with amorphous semiconductor regions

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972801A (en) * 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US20050012143A1 (en) * 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same

Family Cites Families (252)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3439189A (en) * 1965-12-28 1969-04-15 Teletype Corp Gated switching circuit comprising parallel combination of latching and shunt switches series-connected with input-output control means
US3629011A (en) 1967-09-11 1971-12-21 Matsushita Electric Ind Co Ltd Method for diffusing an impurity substance into silicon carbide
US3924024A (en) 1973-04-02 1975-12-02 Ncr Co Process for fabricating MNOS non-volatile memories
FR2347780A1 (fr) * 1976-07-21 1977-11-04 Bicosa Recherches Perfectionnements apportes a un element bistable et circuit interrupteur comportant un tel element bistable
US4242690A (en) 1978-06-06 1980-12-30 General Electric Company High breakdown voltage semiconductor device
US4466172A (en) 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
US4581542A (en) * 1983-11-14 1986-04-08 General Electric Company Driver circuits for emitter switch gate turn-off SCR devices
US4644637A (en) * 1983-12-30 1987-02-24 General Electric Company Method of making an insulated-gate semiconductor device with improved shorting region
JPS60177266U (ja) 1984-05-02 1985-11-25 株式会社　大井製作所 ドアチエツク装置
JPS60240158A (ja) 1984-05-14 1985-11-29 Mitsubishi Electric Corp 半導体回路
EP0176778B1 (de) 1984-09-28 1991-01-16 Siemens Aktiengesellschaft Verfahren zum Herstellen eines pn-Übergangs mit hoher Durchbruchsspannung
US4811065A (en) * 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
JPS6449273A (en) 1987-08-19 1989-02-23 Mitsubishi Electric Corp Semiconductor device and its manufacture
JPH0734470B2 (ja) * 1987-09-24 1995-04-12 三菱電機株式会社 電界効果型半導体装置
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4875083A (en) 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
US4945394A (en) * 1987-10-26 1990-07-31 North Carolina State University Bipolar junction transistor on silicon carbide
US5011549A (en) * 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
JPH0614763Y2 (ja) 1988-01-29 1994-04-20 一雄 上田 降下避難具
JP2843037B2 (ja) * 1988-09-20 1999-01-06 株式会社日立製作所 半導体装置の製造方法
JP2680083B2 (ja) 1988-12-06 1997-11-19 富士通株式会社 半導体基板及びその製造方法
JPH02275675A (ja) 1988-12-29 1990-11-09 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
DE59010606D1 (de) 1989-03-29 1997-01-30 Siemens Ag Verfahren zur Herstellung eines planaren pn-Übergangs hoher Spannungsfestigkeit
US5111253A (en) * 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
US4927772A (en) * 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
JPH0766971B2 (ja) * 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
US5028977A (en) 1989-06-16 1991-07-02 Massachusetts Institute Of Technology Merged bipolar and insulated gate transistors
JP2623850B2 (ja) 1989-08-25 1997-06-25 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
JPH03157974A (ja) 1989-11-15 1991-07-05 Nec Corp 縦型電界効果トランジスタ
JPH03225870A (ja) 1990-01-31 1991-10-04 Toshiba Corp ヘテロ接合バイポーラトランジスタの製造方法
US5210051A (en) * 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
JP2542448B2 (ja) 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5292501A (en) * 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5200022A (en) * 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5270554A (en) 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
US5155289A (en) 1991-07-01 1992-10-13 General Atomics High-voltage solid-state switching devices
JPH0529628A (ja) * 1991-07-19 1993-02-05 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
US5170455A (en) 1991-10-30 1992-12-08 At&T Bell Laboratories Optical connective device
US5242841A (en) 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
US5459107A (en) 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5629531A (en) * 1992-06-05 1997-05-13 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US6344663B1 (en) * 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5726463A (en) * 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5587870A (en) 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
JP3146694B2 (ja) * 1992-11-12 2001-03-19 富士電機株式会社 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
KR100305123B1 (ko) * 1992-12-11 2001-11-22 비센트 비.인그라시아, 알크 엠 아헨 정적랜덤액세스메모리셀및이를포함하는반도체장치
JPH0799312A (ja) * 1993-02-22 1995-04-11 Texas Instr Inc <Ti> 半導体装置とその製法
JP2811526B2 (ja) 1993-04-19 1998-10-15 東洋電機製造株式会社 静電誘導ショットキー短絡構造を有する静電誘導型半導体素子
US5371383A (en) * 1993-05-14 1994-12-06 Kobe Steel Usa Inc. Highly oriented diamond film field-effect transistor
JP3310386B2 (ja) * 1993-05-25 2002-08-05 忠弘 大見 絶縁酸化膜の形成方法及び半導体装置
US5539217A (en) 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
US5479316A (en) 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
US5510630A (en) * 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5396085A (en) * 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US5385855A (en) * 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
US5488236A (en) * 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
CN1040814C (zh) * 1994-07-20 1998-11-18 电子科技大学 一种用于半导体器件的表面耐压区
TW286435B (ko) * 1994-07-27 1996-09-21 Siemens Ag
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JPH08213607A (ja) * 1995-02-08 1996-08-20 Ngk Insulators Ltd 半導体装置およびその製造方法
US5510281A (en) 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
JP3521246B2 (ja) 1995-03-27 2004-04-19 沖電気工業株式会社 電界効果トランジスタおよびその製造方法
EP0735591B1 (en) 1995-03-31 1999-09-08 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Improved DMOS device structure, and related manufacturing process
SE9501310D0 (sv) 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
US5734180A (en) * 1995-06-02 1998-03-31 Texas Instruments Incorporated High-performance high-voltage device structures
US6693310B1 (en) 1995-07-19 2004-02-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US5967795A (en) 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
JPH11261061A (ja) 1998-03-11 1999-09-24 Denso Corp 炭化珪素半導体装置及びその製造方法
KR100199997B1 (ko) 1995-09-06 1999-07-01 오카메 히로무 탄화규소 반도체장치
JP4001960B2 (ja) * 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US6136728A (en) 1996-01-05 2000-10-24 Yale University Water vapor annealing process
US6133587A (en) 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
JPH09205202A (ja) 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 半導体装置
JPH09232332A (ja) * 1996-02-27 1997-09-05 Fuji Electric Co Ltd 半導体装置
SE9601174D0 (sv) * 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having a semiconductor layer of SiC and such a device
US5877045A (en) * 1996-04-10 1999-03-02 Lsi Logic Corporation Method of forming a planar surface during multi-layer interconnect formation by a laser-assisted dielectric deposition
US5719409A (en) 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US5763905A (en) * 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
SE9602745D0 (sv) 1996-07-11 1996-07-11 Abb Research Ltd A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5917203A (en) * 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
SE9602993D0 (sv) 1996-08-16 1996-08-16 Abb Research Ltd A bipolar semiconductor device having semiconductor layers of SiC and a method for producing a semiconductor device of SiC
US5939763A (en) 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
EP1895595B8 (en) 1996-10-18 2013-11-06 Hitachi, Ltd. Semiconductor device and electric power conversion apparatus therewith
US6028012A (en) * 1996-12-04 2000-02-22 Yale University Process for forming a gate-quality insulating layer on a silicon carbide substrate
JP3225870B2 (ja) 1996-12-05 2001-11-05 トヨタ車体株式会社 ルーフスポイラの取付構造
US5837572A (en) 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
SE9700141D0 (sv) 1997-01-20 1997-01-20 Abb Research Ltd A schottky diode of SiC and a method for production thereof
SE9700156D0 (sv) 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
US6180958B1 (en) * 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
JP3206727B2 (ja) * 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
DE19809554B4 (de) 1997-03-05 2008-04-03 Denso Corp., Kariya Siliziumkarbidhalbleitervorrichtung
EP0865085A1 (en) 1997-03-11 1998-09-16 STMicroelectronics S.r.l. Insulated gate bipolar transistor with high dynamic ruggedness
JPH10284718A (ja) * 1997-04-08 1998-10-23 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
US6121633A (en) 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
US5969378A (en) 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor
US5877041A (en) * 1997-06-30 1999-03-02 Harris Corporation Self-aligned power field effect transistor in silicon carbide
US6063698A (en) * 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
DE19832329A1 (de) * 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit
JP3180895B2 (ja) 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
CN1267397A (zh) 1997-08-20 2000-09-20 西门子公司 具有预定的α碳化硅区的半导体结构及此半导体结构的应用
US6239463B1 (en) * 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
WO1999013512A1 (de) * 1997-09-10 1999-03-18 Infineon Technologies Ag Halbleiterbauelement mit einer driftzone
SE9704150D0 (sv) * 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
JP3085272B2 (ja) * 1997-12-19 2000-09-04 富士電機株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JPH11191559A (ja) 1997-12-26 1999-07-13 Matsushita Electric Works Ltd Ｍｏｓｆｅｔの製造方法
JPH11251592A (ja) 1998-01-05 1999-09-17 Denso Corp 炭化珪素半導体装置
JP3216804B2 (ja) 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JPH11266017A (ja) 1998-01-14 1999-09-28 Denso Corp 炭化珪素半導体装置及びその製造方法
JPH11238742A (ja) 1998-02-23 1999-08-31 Denso Corp 炭化珪素半導体装置の製造方法
JP3893725B2 (ja) 1998-03-25 2007-03-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JPH11330468A (ja) * 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6627539B1 (en) 1998-05-29 2003-09-30 Newport Fab, Llc Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6303410B1 (en) * 1998-06-01 2001-10-16 North Carolina State University Methods of forming power semiconductor devices having T-shaped gate electrodes
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP4003296B2 (ja) * 1998-06-22 2007-11-07 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4123636B2 (ja) 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US5960289A (en) 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
JP2000106371A (ja) 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
US6221700B1 (en) * 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
JP3959856B2 (ja) 1998-07-31 2007-08-15 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6972436B2 (en) * 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
US6246076B1 (en) * 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
SE9802909L (sv) 1998-08-31 1999-10-13 Abb Research Ltd Metod för framställning av en pn-övergång för en halvledaranordning av SiC samt en halvledaranordning av SiC med pn-övergång
JP2000133633A (ja) 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
JP4186337B2 (ja) 1998-09-30 2008-11-26 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6048766A (en) * 1998-10-14 2000-04-11 Advanced Micro Devices Flash memory device having high permittivity stacked dielectric and fabrication thereof
US6239466B1 (en) * 1998-12-04 2001-05-29 General Electric Company Insulated gate bipolar transistor for zero-voltage switching
US6190973B1 (en) * 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
WO2000042662A1 (de) * 1999-01-12 2000-07-20 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleiterbauelement mit mesa-randabschluss
US6335295B1 (en) * 1999-01-15 2002-01-01 Lsi Logic Corporation Flame-free wet oxidation
US6228720B1 (en) * 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
JP3943749B2 (ja) 1999-02-26 2007-07-11 株式会社日立製作所 ショットキーバリアダイオード
JP3443589B2 (ja) 1999-03-01 2003-09-02 独立行政法人産業技術総合研究所 半導体装置の製造方法
US6399996B1 (en) * 1999-04-01 2002-06-04 Apd Semiconductor, Inc. Schottky diode having increased active surface area and method of fabrication
US6420225B1 (en) 1999-04-01 2002-07-16 Apd Semiconductor, Inc. Method of fabricating power rectifier device
US6448160B1 (en) * 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US6238967B1 (en) * 1999-04-12 2001-05-29 Motorola, Inc. Method of forming embedded DRAM structure
US6218680B1 (en) * 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6137139A (en) 1999-06-03 2000-10-24 Intersil Corporation Low voltage dual-well MOS device having high ruggedness, low on-resistance, and improved body diode reverse recovery
JP2000349081A (ja) 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
US6218254B1 (en) * 1999-09-22 2001-04-17 Cree Research, Inc. Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices
US6329675B2 (en) * 1999-08-06 2001-12-11 Cree, Inc. Self-aligned bipolar junction silicon carbide transistors
US6365932B1 (en) * 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
JP3760688B2 (ja) 1999-08-26 2006-03-29 富士電機ホールディングス株式会社 炭化けい素半導体素子の製造方法
JP4192353B2 (ja) 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
ATE288623T1 (de) 1999-09-22 2005-02-15 Siced Elect Dev Gmbh & Co Kg Sic-halbleitervorrichtung mit einem schottky- kontakt und verfahren zu deren herstellung
US6373076B1 (en) 1999-12-07 2002-04-16 Philips Electronics North America Corporation Passivated silicon carbide devices with low leakage current and method of fabricating
US6303508B1 (en) 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating
US7186609B2 (en) 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
US6703642B1 (en) * 2000-02-08 2004-03-09 The United States Of America As Represented By The Secretary Of The Army Silicon carbide (SiC) gate turn-off (GTO) thyristor structure for higher turn-off gain and larger voltage blocking when in the off-state
US6475889B1 (en) * 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US7125786B2 (en) 2000-04-11 2006-10-24 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6482681B1 (en) * 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
US6429041B1 (en) 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
DE10036208B4 (de) 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
JP4750933B2 (ja) * 2000-09-28 2011-08-17 株式会社東芝 薄型パンチスルー型パワーデバイス
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6767843B2 (en) * 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP3881840B2 (ja) * 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
EP1315212A4 (en) * 2000-11-21 2008-09-03 Matsushita Electric Ind Co Ltd SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3940560B2 (ja) 2001-01-25 2007-07-04 独立行政法人産業技術総合研究所 半導体装置の製造方法
US6551865B2 (en) * 2001-03-30 2003-04-22 Denso Corporation Silicon carbide semiconductor device and method of fabricating the same
JP4892787B2 (ja) 2001-04-09 2012-03-07 株式会社デンソー ショットキーダイオード及びその製造方法
US6524900B2 (en) * 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
US20030025175A1 (en) * 2001-07-27 2003-02-06 Sanyo Electric Company, Ltd. Schottky barrier diode
JP4026339B2 (ja) * 2001-09-06 2007-12-26 豊田合成株式会社 ＳｉＣ用電極及びその製造方法
JP2003086792A (ja) * 2001-09-10 2003-03-20 National Institute Of Advanced Industrial & Technology 半導体装置の作製法
JP3559971B2 (ja) * 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
US6855970B2 (en) 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
JP3906105B2 (ja) * 2002-03-29 2007-04-18 株式会社東芝 半導体装置
JP4114390B2 (ja) 2002-04-23 2008-07-09 株式会社デンソー 半導体装置及びその製造方法
SE525574C2 (sv) 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
US7132321B2 (en) * 2002-10-24 2006-11-07 The United States Of America As Represented By The Secretary Of The Navy Vertical conducting power semiconductor devices implemented by deep etch
DE10259373B4 (de) 2002-12-18 2012-03-22 Infineon Technologies Ag Überstromfeste Schottkydiode mit niedrigem Sperrstrom
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
JP2004221263A (ja) 2003-01-14 2004-08-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7026650B2 (en) * 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
JP2004247545A (ja) 2003-02-14 2004-09-02 Nissan Motor Co Ltd 半導体装置及びその製造方法
WO2004079789A2 (en) 2003-03-05 2004-09-16 Rensselaer Polytechnic Institute Interstage isolation in darlington transistors
US7217954B2 (en) 2003-03-18 2007-05-15 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same
KR100900562B1 (ko) 2003-03-24 2009-06-02 페어차일드코리아반도체 주식회사 향상된 ｕｉｓ 내성을 갖는 모스 게이트형 트랜지스터
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
JP3711989B2 (ja) * 2003-06-24 2005-11-02 日産自動車株式会社 半導体装置およびその製造方法
JP2005033030A (ja) 2003-07-07 2005-02-03 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7138668B2 (en) 2003-07-30 2006-11-21 Nissan Motor Co., Ltd. Heterojunction diode with reduced leakage current
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
US7018554B2 (en) 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices
CA2545628A1 (en) 2003-11-12 2005-05-26 Cree, Inc. Methods of processing semiconductor wafer backsides having light emitting devices (leds) thereon and leds so formed
JP2005167035A (ja) 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
US7005333B2 (en) * 2003-12-30 2006-02-28 Infineon Technologies Ag Transistor with silicon and carbon layer in the channel region
US7407837B2 (en) 2004-01-27 2008-08-05 Fuji Electric Holdings Co., Ltd. Method of manufacturing silicon carbide semiconductor device
EP1713117B1 (en) * 2004-02-06 2011-01-19 Panasonic Corporation Process for producing a silicon carbide semiconductor device
DE102005017814B4 (de) * 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
US7071518B2 (en) 2004-05-28 2006-07-04 Freescale Semiconductor, Inc. Schottky device
JP4666200B2 (ja) 2004-06-09 2011-04-06 パナソニック株式会社 ＳｉＣ半導体装置の製造方法
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
EP1619276B1 (en) * 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
US20060211210A1 (en) 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
JP4777630B2 (ja) * 2004-09-21 2011-09-21 株式会社日立製作所 半導体装置
JP3914226B2 (ja) * 2004-09-29 2007-05-16 株式会社東芝 高耐圧半導体装置
JP4954463B2 (ja) * 2004-10-22 2012-06-13 三菱電機株式会社 ショットキーバリアダイオード
US7304363B1 (en) 2004-11-26 2007-12-04 United States Of America As Represented By The Secretary Of The Army Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device
US7544963B2 (en) * 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US7679223B2 (en) 2005-05-13 2010-03-16 Cree, Inc. Optically triggered wide bandgap bipolar power switching devices and circuits
US7414268B2 (en) * 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7528040B2 (en) * 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
US20060267021A1 (en) 2005-05-27 2006-11-30 General Electric Company Power devices and methods of manufacture
JP4777699B2 (ja) 2005-06-13 2011-09-21 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
US7548112B2 (en) * 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
EP1935007B1 (en) * 2005-09-16 2023-02-22 Wolfspeed, Inc. Methods of processing semiconductor wafers having silicon carbide power devices thereon
US7304334B2 (en) 2005-09-16 2007-12-04 Cree, Inc. Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same
JP2007103784A (ja) * 2005-10-06 2007-04-19 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
JP2006086549A (ja) 2005-12-12 2006-03-30 Nissan Motor Co Ltd 電界効果トランジスタ及びその製造方法
US7345310B2 (en) 2005-12-22 2008-03-18 Cree, Inc. Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US20070228505A1 (en) 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP5560519B2 (ja) 2006-04-11 2014-07-30 日産自動車株式会社 半導体装置及びその製造方法
JP2007287782A (ja) 2006-04-13 2007-11-01 Hitachi Ltd メサ型バイポーラトランジスタ
US7372087B2 (en) * 2006-06-01 2008-05-13 Northrop Grumman Corporation Semiconductor structure for use in a static induction transistor having improved gate-to-drain breakdown voltage
EP2674966B1 (en) * 2006-06-29 2019-10-23 Cree, Inc. Silicon carbide switching devices including P-type channels
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8710510B2 (en) 2006-08-17 2014-04-29 Cree, Inc. High power insulated gate bipolar transistors
US8384181B2 (en) 2007-02-09 2013-02-26 Cree, Inc. Schottky diode structure with silicon mesa and junction barrier Schottky wells
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP4450241B2 (ja) 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4356767B2 (ja) 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US8866150B2 (en) 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
JP4539684B2 (ja) 2007-06-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US7687825B2 (en) 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
WO2009061340A1 (en) 2007-11-09 2009-05-14 Cree, Inc. Power semiconductor devices with mesa structures and buffer layers including mesa steps
US9640609B2 (en) 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
US8497552B2 (en) 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
US8536582B2 (en) 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
US8288220B2 (en) 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972801A (en) * 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US20050012143A1 (en) * 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Qingchun Zhang et al, Design and Fabrications of High Voltage IGBTs on 4H-SiC, Proceedings of the 18th International Symposium on Power Semiconductor Devices and ICs(2006.06.04) *
Qingchun Zhang et al, Design and Fabrications of High Voltage IGBTs on 4H-SiC, Proceedings of the 18th International Symposium on Power Semiconductor Devices and ICs(2006.06.04)*

Also Published As

Publication number Publication date
CN101501859A (zh) 2009-08-05
WO2008020911A2 (en) 2008-02-21
EP2631951A2 (en) 2013-08-28
WO2008020911A3 (en) 2008-04-10
JP2010521799A (ja) 2010-06-24
US20080105949A1 (en) 2008-05-08
JP5645404B2 (ja) 2014-12-24
EP2052414B1 (en) 2016-03-30
US9548374B2 (en) 2017-01-17
CN101501859B (zh) 2011-05-25
JP5771678B2 (ja) 2015-09-02
EP2631951B1 (en) 2017-10-11
EP2631951A3 (en) 2013-09-04
JP2014078747A (ja) 2014-05-01
US8710510B2 (en) 2014-04-29
EP2052414A2 (en) 2009-04-29
KR20090052878A (ko) 2009-05-26
US20150287805A1 (en) 2015-10-08

Similar Documents

Publication Publication Date Title
KR101529331B1 (ko) 고전력 절연 게이트 바이폴라 트랜지스터
US9064840B2 (en) Insulated gate bipolar transistors including current suppressing layers
US9142662B2 (en) Field effect transistor devices with low source resistance
US7883949B2 (en) Methods of forming silicon carbide switching devices including P-type channels
JP5732253B2 (ja) 絶縁ゲートバイポーラ導電トランジスタ（ｉｂｃｔ）および関連する製作方法
WO2011130044A1 (en) Wide band-gap mosfets having a heterojunction under gate trenches thereof and related methods of forming such devices
US9029945B2 (en) Field effect transistor devices with low source resistance
WO2013119548A1 (en) Sic devices with high blocking voltage terminated by a negative bevel
CN117280476A (zh) 碳化硅半导体装置

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20090313

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20120618

Comment text: Request for Examination of Application

AMND Amendment
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130711

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20140519

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20130711

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20140819

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20140519

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Appeal identifier: 2014101005161

Request date: 20140819

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20140819

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20140819

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20140110

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20120703

Patent event code: PB09011R02I

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140925

Patent event code: PE09021S01D

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20150507

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20140919

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150610

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150610

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180516

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190515

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20230525

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20240523

Start annual number: 10

End annual number: 10