JP6544252B2 - 半導体装置、電力変換装置及び半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置、電力変換装置及び半導体装置の製造方法に関する。

窒化ガリウム系の半導体装置において、ｐ型窒化ガリウム層におけるホール濃度を高めるために、アクセプタ不純物であるマグネシウム（Ｍｇ）に加えて、本来はドナー不純物となり得る酸素（Ｏ）やシリコン（Ｓｉ）を同時にドーピングする技術が、例えば特許文献１−６に開示されている。

特開平１０−１０１４９６号公報 特開平１０−１４４９６０号公報 特開平１１−０６８２５２号公報 特開２０００−２２３７４１号公報 特開２００４−３５６２５７号公報 特開２００９−１７０６０４号公報

しかし、この技術を用いたｐ型層を、半導体装置においてチャネルとして機能しうる層に用いた場合には、チャネル抵抗が増加する問題があった。これは、この技術によって高いホール濃度が得られる一方で、同時に深い準位が形成されて散乱因子となることにより、チャネル移動度が低下するためであると考えられる。そのため、ｐ型層におけるホール濃度を高めつつ、チャネル移動度の低下を抑制可能な技術が求められていた。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
本発明の第１の形態は、
半導体装置であって、
第１の面と第２の面とを有し、面方向に広がる基板と、
前記基板の前記第１の面側の上方に位置する第１の電極と、
第２の電極と、
前記基板の厚み方向において、前記基板と前記第１の電極との間に位置する第１の半導体層と、
前記基板の厚み方向において、前記第１の半導体層と前記第１の電極との間に位置する、ｐ型不純物を含む第１のｐ型半導体領域及びｎ型不純物を含む第２のｐ型半導体領域と、
前記第１の面側の上方に位置し、前記第１の電極と、前記第２の電極と、の間に流れる電流を制御するための制御領域と、を備え、
前記第２のｐ型半導体領域と前記制御領域とは離れており、
前記制御領域は、前記第１のｐ型半導体領域と接触しており、前記第１のｐ型半導体領域にチャネルを形成するものであり、
前記第１のｐ型半導体領域における前記チャネルが形成される領域は、前記チャネルの移動度に影響を与える濃度の前記ｎ型不純物を含まない、
半導体装置である。
本発明の第２の形態は、
第１の面と第２の面とを有し、面方向に広がる基板と、
前記基板の前記第１の面側の上方に位置する第１の電極と、
第２の電極と、
前記基板の厚み方向において、前記基板と前記第１の電極との間に位置する第１の半導体層と、
前記基板の厚み方向において、前記第１の半導体層と前記第１の電極との間に位置する、ｐ型不純物を含む第１のｐ型半導体領域及びｎ型不純物を含む第２のｐ型半導体領域と、
前記第１の面側の上方に位置し、前記第１の電極と、前記第２の電極と、の間に流れる電流を制御するための制御領域であって、前記第１のｐ型半導体領域と接触し、前記第１のｐ型半導体領域にチャネルを形成する制御領域と、を備える半導体装置の製造方法であって、
前記方法は、
（ａ１）前記第１のｐ型半導体領域における前記チャネルが形成される領域が前記チャネルの移動度に影響を与える濃度の前記ｎ型不純物を含まず、前記第１のｐ型半導体領域と前記制御領域とが接触するように、前記第１のｐ型半導体領域を形成する工程と、
（ａ２）前記第２のｐ型半導体領域と前記制御領域とが離れるように、前記第２のｐ型半導体領域を形成する工程と、
を備える、半導体装置の製造方法である。
また、本発明は、以下の形態としても実現できる。

（１）本発明の一形態によれば、半導体装置が提供される。この半導体装置は；第１の面と第２の面とを有し、面方向に広がる基板と、前記基板の前記第１の面側の上方に位置する第１の電極と；第２の電極と；前記基板の厚み方向において、前記基板と前記第１の電極との間に位置する第１の半導体層と；前記基板の厚み方向において、前記第１の半導体層と前記第１の電極との間に位置する、ｐ型不純物を含む第１のｐ型半導体領域及びｎ型不純物を含む第２のｐ型半導体領域と；前記第１の面側の上方に位置し、前記第１の電極と、前記第２の電極と、の間に流れる電流を制御するための制御領域と、を備え；前記第２のｐ型半導体領域と前記制御領域とは離れている。この形態の半導体装置によれば、第２のｐ型半導体領域はｎ型不純物を含むため、第２のｐ型半導体領域のホール濃度を高めることができる。また、第２のｐ型半導体領域と、第１の電極と第２の電極との間に流れる電流を制御するための制御領域と、は離れているため、チャネル形成領域にｎ型不純物が存在することによってチャネル移動度が低下することを抑制することができ、良好なチャネル移動度を有する半導体装置を提供することができる。そのため、電力用半導体に適した半導体装置を提供することができる。

（２）上記形態の半導体装置において、第２のｐ型半導体領域と前記制御領域とは、０．１μｍ以上離れていてもよい。この形態の半導体装置によれば、第２のｐ型半導体領域のホール濃度を高めつつ、より良好なチャネル移動度を有する半導体装置を提供することができる。

（３）上記形態の半導体装置において、第２のｐ型半導体領域のアクセプタ濃度は、前記第１のｐ型半導体領域のアクセプタ濃度よりも高くてもよい。この形態の半導体装置によれば、第２のｐ型半導体領域のアクセプタ濃度が第１のｐ型半導体領域のアクセプタ濃度よりも高い半導体装置を提供することができる。

（４）上記形態の半導体装置において、前記第２のｐ型半導体領域の少なくとも一部は、前記第１の電極と接していてもよい。この形態の半導体装置によれば、第２のｐ型半導体領域と第１の電極との接触抵抗を低減させることができる。

（５）上記形態の半導体装置において、前記基板の前記第１の面側に向けて落ち込み、前記第１の電極の少なくとも一部が接する段差部を備えていてもよい。この形態の半導体装置によれば、段差部に第１の電極が接触する構造を備える半導体装置を提供することができる。

（６）上記形態の半導体装置において、前記面方向における前記第２のｐ型半導体領域と前記制御領域との間に、ｎ型不純物を含む第１のｎ型半導体領域を備えていてもよい。この形態の半導体装置によれば、第２のｐ型半導体領域と制御領域との間に、ｎ型不純物を含む第１のｎ型半導体領域を備える半導体装置において、第２のｐ型半導体領域のホール濃度を高めつつ、高いチャネル移動度を有する半導体装置を提供することができる。

（７）上記形態の半導体装置において、前記第１の電極は、前記第１のｎ型半導体領域と、前記第２のｐ型半導体領域とに接していてもよい。この形態の半導体装置によれば、第２のｐ型半導体領域との接触抵抗を低減させつつ、第１のｎ型半導体領域と、第２のｐ型半導体領域とに接する第１の電極を備える半導体装置を提供することができる。

（８）上記形態の半導体装置において、前記第１の電極は、前記第１のｎ型半導体領域に接する第３の電極と、前記第２のｐ型半導体領域に接し、第３の電極と異なる材料により構成された第４の電極と、により構成されていてもよい。この形態の半導体装置によれば、第２のｐ型半導体領域との接触抵抗を低減させつつ、第１のｎ型半導体領域に接する電極と、第２のｐ型半導体領域に接する電極と、を異なる材料により構成することができる。

（９）上記形態の半導体装置において、前記第２のｐ型半導体領域の少なくとも一部は、前記第１の半導体層内に位置していてもよい。このような形態の半導体装置によれば、第１の半導体層内に位置する第２のｐ型半導体領域によって、電界の集中を緩和することができる。

（１０）上記形態の半導体装置において、前記第２のｐ型半導体領域に含まれるｐ型不純物の濃度に対する、前記第２のｐ型半導体領域に含まれるｎ型不純物の濃度の比は、０．１以上かつ２．０以下であってもよい。この形態の半導体装置によれば、ｎ型不純物を含む第２のｐ型半導体領域におけるアクセプタ濃度を高めることができる。

（１１）上記形態の半導体装置において、前記第１の半導体層は、ｎ型半導体層であってもよい。この形態によれば、第１の半導体層がｎ型半導体層である半導体装置において、第２のｐ型半導体領域のホール濃度を高めつつ、良好なチャネル移動度を有する半導体装置を提供することができる。

（１２）上記形態の半導体装置において、前記第１の半導体層は、真性半導体層又はバッファ層であってもよい。この形態によれば、第１の半導体層が真性半導体層又はバッファ層である半導体装置において、第２のｐ型半導体領域のホール濃度を高めつつ、良好なチャネル移動度を有する半導体装置を提供することができる。

（１３）上記形態の半導体装置において、前記基板は、主に窒化ガリウム（ＧａＮ）により構成されていてもよい。この形態によれば、窒化ガリウム（ＧａＮ）により構成された基板を有する半導体装置において、第２のｐ型半導体領域のホール濃度を高めつつ、良好なチャネル移動度を有する半導体装置を提供することができる。

（１４）上記形態の半導体装置において、前記ｐ型不純物は、ベリリウム（Ｂｅ）又はマグネシウム（Ｍｇ）を含んでもよい。この形態によれば、ベリリウム（Ｂｅ）又はマグネシウム（Ｍｇ）を含む第１のｐ型半導体領域及び第２のｐ型半導体領域を備える半導体装置において、第２のｐ型半導体領域のホール濃度を高めつつ、良好なチャネル移動度を有する半導体装置を提供することができる。

（１５）上記形態の半導体装置において、前記ｎ型不純物は、酸素（Ｏ）又はシリコン（Ｓｉ）を含んでもよい。この形態によれば、酸素（Ｏ）又はシリコン（Ｓｉ）を含む第２のｐ型半導体領域を備える半導体装置において、第２のｐ型半導体領域のホール濃度を高めつつ、良好なチャネル移動度を有する半導体装置を提供することができる。

（１６）上記形態の半導体装置において、基板の面方向の格子定数と、前記第１の半導体層の面方向の格子定数と、の差は、５％以下であってもよい。この形態によれば、ｎ型不純物又はｐ型不純物が活性化された半導体装置を提供することができる。

（１７）上記形態の半導体装置において、第１の電極は、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、又はＰｔのうち少なくとも一つを含んでもよい。この形態によれば、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、又はＰｔのうち少なくとも一つを含む第１の電極を備える半導体装置において、第２のｐ型半導体領域のホール濃度を高めつつ、良好なチャネル移動度を有する半導体装置を提供することができる。

（１８）本発明の他の形態によれば、上記形態の半導体装置を備える電力変換装置が提供される。この形態によれば、第２のｐ型半導体領域のホール濃度を高めつつ、チャネル移動度の低下が抑制された半導体装置を備えるため、トランジスタのデバイス特性を向上させることができ、電力変換効率を向上させることができる。

（１９）本発明の他の形態によれば、半導体装置の製造方法が提供される。この製造方法は、第１の面と第２の面とを有し、面方向に広がる基板と；前記基板の前記第１の面側の上方に位置する第１の電極と；第２の電極と；前記基板の厚み方向において、前記基板と前記第１の電極との間に位置する第１の半導体層と；前記基板の厚み方向において、前記第１の半導体層と前記第１の電極との間に位置する、ｐ型不純物を含む第１のｐ型半導体領域及びｎ型不純物を含む第２のｐ型半導体領域と；前記第１の面側の上方に位置し、前記第１の電極と、前記第２の電極と、の間に流れる電流を制御するための制御領域と、を備える半導体装置の製造方法であって；（ａ）前記第２のｐ型半導体領域と前記制御領域とが離れるように、前記第２のｐ型半導体領域を形成する工程を備える。この形態によれば、第２のｐ型半導体領域のホール濃度を高めつつ、良好なチャネル移動度を有する半導体装置を提供することができる。

（２０）上記形態の製造方法において、前記工程（ａ）では、前記第１の半導体層の上方に前記第１のｐ型半導体領域を形成し、前記第１のｐ型半導体領域の少なくとも一部にｎ型不純物をイオン注入することにより、前記第２のｐ型半導体領域を形成してもよい。この形態によれば、第１のｐ型半導体領域の少なくとも一部にｎ型不純物をイオン注入することによって、イオン注入された領域である第２のｐ型半導体領域のホール濃度を高めることができる。

本発明は、上述した半導体装置や、半導体装置の製造方法、電力変換装置以外の種々の形態で実現することも可能である。例えば、半導体装置を備えるサーバの電源やエアコン、太陽光発電システムのパワーコンディショナ、電気自動車（EV）用急速充電器、鉄道の電力変換装置などの電力効率を高める用途に用いられるパワー半導体デバイスとして実現することができる。また、半導体装置を製造する製造装置などの形態で実現することができる。

本発明によれば、第２のｐ型半導体領域はｎ型不純物を含むため、第２のｐ型半導体領域のホール濃度を高めることができる。また、第２のｐ型半導体領域と第１の電極と第２の電極との間に流れる電流を制御するための制御領域とは離れているため、チャネル形成領域にｎ型不純物が存在することによってチャネル移動度が低下することを抑制することができ、良好なチャネル移動度を有する半導体装置を提供することができる。そのため、電力用半導体に適した半導体装置を提供することができる。

第１実施形態における半導体装置の構成を模式的に示す図。 第１実施形態における半導体装置の製造方法を示す工程図。 基板と第１の半導体層とが積層された積層体を示す図。 第１のｐ型半導体領域が形成された製造過程における半導体装置を示す図。 第１のｎ型半導体領域が形成された製造過程における半導体装置を示す図。 第２のｐ型半導体領域が形成された製造過程における半導体装置を示す図。 第１実施形態の変形例１における半導体装置を示す図。 第１実施形態の変形例２における半導体装置を示す図。 第１実施形態の変形例３における半導体装置を示す図。 第１実施形態の変形例４における半導体装置を示す図。 第１実施形態の変形例５における半導体装置を示す図。 第２実施形態における半導体装置を示す図。 第３実施形態における半導体装置を示す図。 第３実施形態の変形例２における半導体装置を示す図。 第３実施形態の変形例３における半導体装置を示す図。 第３実施形態の変形例４における半導体装置を示す図。 第３実施形態の変形例５における半導体装置を示す図。 第４実施形態における半導体装置を示す図。 第５実施形態における半導体装置を示す図。 電力変換装置の構成を示す説明図。

Ａ１．第１実施形態：
Ａ１−１．半導体装置の構成：
図１は、第１実施形態における半導体装置１００の構成を模式的に示す図である。図１には、本実施形態における半導体装置１００の断面の一部を簡略化して示している。なお、図１は、半導体装置１００の技術的特徴をわかりやすく示すための図であり、各部の寸法を正確に示すものではない。

図１には、説明を容易にするために、相互に直交するＸＹＺ軸が図示されている。図１のＸＹＺ軸のうち、Ｘ軸は、図１の紙面左から紙面右に向かう軸であり、＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図１のＸＹＺ軸のうち、Ｙ軸は、図１の紙面手前から紙面奥に向かう軸であり、＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図１のＸＹＺ軸のうち、Ｚ軸は、図１の紙面下から紙面上に向かう軸であり、＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。

本実施形態における半導体装置１００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１００は、トレンチ型の縦型ＭＩＳＦＥＴである。半導体装置１００は、縦型トランジスタであり、絶縁ゲート型電界効果トランジスタである。

半導体装置１００は、基板１と、第１の半導体層２と、第１のｐ型半導体領域３１と、第２のｐ型半導体領域５２と、第１のｎ型半導体領域４と、トレンチ６と、絶縁膜７と、ゲート電極１０と、第１の電極１２となるボディ電極８及びソース電極９と、ドレイン電極１１と、を備える。なお、各半導体層又は半導体領域が積層される方向（＋Ｚ軸方向）を「上方」とも呼び、Ｚ軸に沿った−Ｚ軸方向を「下方」とも呼ぶ。各半導体層、半導体領域及び構造のそれぞれの表面のうち上方側の表面を「上面」とも呼び、下方側の表面を「下面」とも呼ぶ。Ｘ軸及びＹ軸に沿った方向を「面方向」とも呼び、Ｚ軸方向を「基板の厚み方向」又は「厚み方向」とも呼ぶ。

基板１は、上面である第１の面１ｕと、下面である第２の面１ｓと、を有し、面方向に広がる。本実施形態では、基板１は、窒化ガリウム（ＧａＮ）から主に形成されている。なお、本明細書において、「主に形成される」とは、モル分率において９０％以上含有することを示す。本実施形態では、基板１は、ｎ型不純物を含むｎ型半導体層である。本実施形態では、基板１は、シリコン（Ｓｉ）をドナーとして含む。基板１に含まれるシリコン（Ｓｉ）平均濃度は、約１×１０^１８ｃｍ^−３である。

第１の半導体層２は、基板１の厚み方向において、基板１と、ボディ電極８及びソース電極９からなる第１の電極１２との間に位置する。本実施形態では、第１の半導体層２は、基板１の上面に接する。本実施形態では、第１の半導体層２は、窒化ガリウム（ＧａＮ）から主に形成されている。本実施形態では、第１の半導体層２は、ｎ型不純物を含むｎ型半導体層である。本実施形態では、第１の半導体層２は、シリコン（Ｓｉ）をドナーとして含む。第１の半導体層２に含まれるシリコン（Ｓｉ）平均濃度は、約１×１０^１６ｃｍ^−３であり、第１の半導体層２のＺ軸方向に沿った厚さは、約１０μｍ（マイクロメートル）である。本実施形態では、第１の半導体層２は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition、以下、ＭＯＣＶＤ法とも呼ぶ）によるエピタキシャル成長によって形成されている。なお、基板１の面方向の格子定数と、第１の半導体層２の面方向の格子定数と、の差は、５％以下であることが好ましい。

第１のｐ型半導体領域３１は、基板１の厚み方向において、基板１と第１の電極１２との間に位置する。本実施形態では、第１のｐ型半導体領域３１は、第１の半導体層２の上面に接する。本実施形態では、第１のｐ型半導体領域３１は、窒化ガリウム（ＧａＮ）から主に形成されている。第１のｐ型半導体領域３１は、ｐ型不純物を含むｐ型半導体からなる領域である。本実施形態では、第１のｐ型半導体領域３１は、マグネシウム（Ｍｇ）をアクセプタとして含む。第１のｐ型半導体領域３１に含まれるマグネシウム（Ｍｇ）の平均濃度は、約５×１０^１８ｃｍ^−３であり、第１のｎ型半導体領域４の上面から第１のｐ型半導体領域３１の下面までのＺ軸方向に沿った距離は、約０．６μｍ（マイクロメートル）である。本実施形態では、第１のｐ型半導体領域３１は、ＭＯＣＶＤ法によって形成されている。なお、第１のｐ型半導体領域３１に含まれるｐ型不純物の平均濃度は、１×１０^１８ｃｍ^−３以上であることが好ましく、５×１０^１８ｃｍ^−３以上であることがより好ましい。また、第１のｐ型半導体領域３１に含まれるｐ型不純物の平均濃度は、１×１０^２０ｃｍ^−３以下であることが好ましく、５×１０^１９ｃｍ^−３以下であることがより好ましい。

第２のｐ型半導体領域５２は、基板１の厚み方向において、基板１と第１の電極１２との間に位置しており、第１のｐ型半導体領域３１の上面に接する。本実施形態では、第２のｐ型半導体領域５２は、窒化ガリウム（ＧａＮ）から主に形成されている。第２のｐ型半導体領域５２は、ｐ型不純物と、ｎ型不純物と、を含んでおり、ｐ型の特性を有するｐ型半導体からなる領域である。第２のｐ型半導体領域５２は、第１のｐ型半導体領域３１にｎ型不純物をイオン注入することによって形成されている。本実施形態では、第２のｐ型半導体領域５２は、マグネシウム（Ｍｇ）をアクセプタとして含む。第２のｐ型半導体領域５２に含まれるマグネシウム（Ｍｇ）の平均濃度は、５×１０^１８ｃｍ^−３である。また、本実施形態では、第２のｐ型半導体領域５２は、酸素（Ｏ）をｎ型不純物として含む。第２のｐ型半導体領域５２に含まれる酸素（Ｏ）の平均濃度は、５×１０^１８ｃｍ^−３である。本実施形態では、第２のｐ型半導体領域５２の上面から下面までのＺ軸方向に沿った厚さは、約０．１μｍ（マイクロメートル）である。なお、第２のｐ型半導体領域５２のアクセプタ濃度を高める観点から、第２のｐ型半導体領域５２に含まれるｐ型不純物の濃度に対する、第２のｐ型半導体領域５２に含まれるｎ型不純物の濃度の比は、０．１以上かつ２．０以下であることが好ましく、０．５以上かつ１．５以下であることがより好ましく、０．８以上１．０以下であることがいっそう好ましい。

第１のｎ型半導体領域４は、第１のｐ型半導体領域３１の上面に形成されており、面方向における第２のｐ型半導体領域５２と制御領域Ｃ（詳細は後述）との間に位置する。第１のｎ型半導体領域４は、第１のｐ型半導体領域３１の上面であって、第２のｐ型半導体領域５２とは異なる領域に位置する。本実施形態では、第２のｐ型半導体領域５２と第１のｎ型半導体領域４とは面方向において接しているが、他の実施形態では、第２のｐ型半導体領域５２と第１のｎ型半導体領域４とは面方向において離れていてもよい。すなわち、面方向において、第２のｐ型半導体領域５２と第１のｎ型半導体領域４との間に、第１のｐ型半導体領域３１が位置していてもよい。本実施形態では、第１のｎ型半導体領域４は、窒化ガリウム（ＧａＮ）から主に形成されている。第１のｎ型半導体領域４は、ｎ型不純物を含むｎ型半導体からなる領域である。第１のｎ型半導体領域４は、シリコン（Ｓｉ）をドナーとして含む。第１のｎ型半導体領域４に含まれるシリコン（Ｓｉ）の平均濃度は、約２×１０^２０ｃｍ^−３であり、第１のｎ型半導体領域４のＺ軸方向に沿った厚さは、約０．２μｍ（マイクロメートル）である。第１のｎ型半導体領域４は、第１のｐ型半導体領域３１の一部にｎ型不純物をイオン注入することによって形成されている。第１のｎ型半導体領域４に含まれるｎ型不純物の平均濃度は、第１のｐ型半導体領域３１に含まれるｐ型不純物の平均濃度よりも高い。第１のｎ型半導体領域４に含まれるｎ型不純物の平均濃度は、第１のｐ型半導体領域３１に含まれるｐ型不純物の平均濃度の２倍以上であることが好ましく、５倍以上であることがより好ましい。また、第１のｎ型半導体領域４の良好な結晶性を確保する観点から、第１のｎ型半導体領域４に含まれるｎ型不純物の平均濃度は、１×１０^２２ｃｍ^−３以下であることが好ましい。

トレンチ６は、第１のｎ型半導体領域４の上面から第１のｎ型半導体領域４及び第１のｐ型半導体領域３１を貫通し、第１の半導体層２にまで落ち込んだ溝部である。本実施形態では、トレンチ６は、ドライエッチングによって形成されている。

絶縁膜７は、トレンチ６と、トレンチ６周縁の第１のｎ型半導体領域４の上面と、を連続的に覆うように形成された膜である。本実施形態では、絶縁膜７は、二酸化シリコン（ＳｉＯ_２）により形成されている。

ゲート電極１０は、絶縁膜７を介してトレンチ６の内側に形成された電極である。本実施形態では、ゲート電極１０は、トレンチ６の内側に加え、トレンチ６の外側にわたって形成されている。本実施形態では、ゲート電極１０は、アルミニウム（Ａｌ）から主に形成されている。ゲート電極を、「制御電極」とも呼ぶ。

ボディ電極８は、第２のｐ型半導体領域５２の少なくとも一部に接する。ボディ電極８は、第２のｐ型半導体領域５２にオーミック接触する電極である。本実施形態では、ボディ電極８は、パラジウム（Ｐｄ）から主に形成される層を積層した後に、熱処理を加えた電極である。ボディ電極８を、「第４の電極」とも呼ぶ。

ソース電極９は、第１のｎ型半導体領域４にオーミック接触する電極である。ソース電極９を、「第３の電極」とも呼ぶ。本実施形態では、ソース電極９は、ボディ電極８の上面から第１のｎ型半導体領域４の上面にわたって形成されている。本実施形態では、ソース電極９は、チタン（Ｔｉ）から主に形成される層にアルミニウム（Ａｌ）から主に形成される層を積層した後に、熱処理を加えた電極である。

ボディ電極８とソース電極９とは、互いに同電位で動作するように電気的に接続されている。このボディ電極８とソース電極９とを合わせた構造を、「第１の電極１２」とも呼ぶ。

ドレイン電極１１は、基板１の下面にオーミック接触する電極である。本実施形態では、ドレイン電極１１は、チタン（Ｔｉ）から主に成る層にアルミニウム（Ａｌ）から主に成る層を積層した後に熱処理を加えた電極である。ドレイン電極１１を「第２の電極」とも呼ぶ。

図１には、制御領域Ｃが示されている。制御領域Ｃは、第１の電極１２と第２の電極１１との間に流れる電流を制御するための領域である。制御領域Ｃは、基板１の第１の面１ｕ側の上方に位置し、トレンチ６のＸ軸方向における幅と等しい幅を有する。制御領域Ｃは、絶縁膜７の一部とゲート電極１０の一部とを含む。ゲート電極１０に電圧が印加された場合、第１のｐ型半導体領域３１に反転層が形成され、この反転層がチャネルとして機能することによって、第１の電極１２と第２の電極１１との間に導通経路が形成される。第１のｐ型半導体領域３１を、「チャネル層」とも呼ぶ。制御領域Ｃと第２のｐ型半導体領域５２とは、図１に示すように、距離Ｌだけ離れている。なお、チャネル移動度を高める観点から、距離Ｌは０．１μｍ（マイクロメートル）以上であることが好ましい。半導体装置を微細化させる観点から、距離Ｌは１０μｍ（マイクロメートル）以下であることが好ましい。

Ａ１−２．半導体装置の製造方法：
図２は、本実施形態の半導体装置１００の製造方法を示す工程図である。半導体装置１００の製造では、まず、基板１と第１の半導体層２とが積層された積層体が用意される（ステップＳ１００）。

図３は、基板１と第１の半導体層２とが積層された積層体１００ａを示す図である。本実施形態では、第１の半導体層２は、ＭＯＣＶＤ法によって第１の半導体層２上に形成される。積層体１００ａにおける第１の半導体層２の厚さは、約１０μｍ（マイクロメートル）である。

次に、第１のｐ型半導体領域３１が形成される（図２，ステップＳ１１０）。図４は、第１のｐ型半導体領域３１が形成された製造過程における半導体装置１００ｂを示す図である。本実施形態では、ＭＯＣＶＤ法によって、第１の半導体層２の上面に、Ｚ軸方向に沿った厚さが約０．６μｍ（マイクロメートル）であり、マグネシウム（Ｍｇ）の平均濃度が５×１０^１８ｃｍ^−３である第１のｐ型半導体領域３１が形成される。

次に、第１のｎ型半導体領域４が形成される。なお、図２には示されていないが、第１のｎ型半導体領域４が形成される工程を、「ステップＳ１１５」とも呼ぶ。図５は、第１のｎ型半導体領域４が形成された製造過程における半導体装置１００ｃを示す図である。本工程では、まず、プラズマＣＶＤ（Chemical Vapor Deposition）法によって半導体装置１００ｂ（第１のｐ型半導体領域３１）の上面に、二酸化シリコン（ＳｉＯ_２）からなる膜が積層される。積層された二酸化シリコン（ＳｉＯ_２）からなる膜は、不純物分布を調整するための膜である。次に、第１のｎ型半導体領域４が形成される領域上を除く領域の二酸化シリコン（ＳｉＯ_２）上に、フォトレジストを用いてパターンが形成される。パターンが形成された半導体装置１００ｂに対し、パターンをマスクとして用いて、ｎ型不純物がイオン注入される。本実施形態では、イオン注入されるｎ型不純物として、シリコン（Ｓｉ）イオンが用いられる。本実施形態では、第１のｐ型半導体領域３１の上面から−Ｚ軸方向に０．２μｍ（マイクロメートル）の深さまでのシリコン（Ｓｉ）の平均濃度が、約２×１０^２０ｃｍ^−３となるように、イオン注入が行われる。シリコン（Ｓｉ）イオンは、イオン注入の加速電圧を異ならせて、パターンが形成された半導体装置１００ｂに対し、複数回にわけて注入される。シリコン（Ｓｉ）イオンの全ドーズ量は、５．２×１０^１５ｃｍ^−２である。イオン注入の後にパターンが除去されることによって、図５に示す半導体装置１００ｃが形成される。

次に、第２のｐ型半導体領域５２が形成される（図２、ステップＳ１２０）。図６は、第２のｐ型半導体領域５２が形成された製造過程における半導体装置１００ｄを示す図である。本工程では、第２のｐ型半導体領域５２が形成される領域上を除く領域の半導体装置１００ｃ上に、フォトレジストを用いてパターンが形成される。パターンは、後に形成される制御領域Ｃと第２のｐ型半導体領域５２とが離れるように形成される。パターンが形成された半導体装置１００ｃに対し、パターンをマスクとして用いて、ｎ型不純物がイオン注入される。本実施形態では、イオン注入されるｎ型不純物として、酸素（Ｏ）イオンが用いられる。本実施形態では、半導体装置１００ｃにおける第１のｐ型半導体領域３１の上面から−Ｚ軸方向に０．１μｍ（マイクロメートル）の深さまでの酸素（Ｏ）の平均濃度が、約５×１０^１８ｃｍ^−３となるように、イオン注入が行われる。酸素（Ｏ）イオンは、イオン注入の加速電圧を異ならせて、半導体装置１００ｃの第１のｐ型半導体領域３１に対し、複数回にわけて注入される。酸素（Ｏ）イオンの全ドーズ量は、６．５×１０^１３ｃｍ^−２である。イオン注入の後にパターンが除去されることによって、図６に示す半導体装置１００ｄが形成される。本工程を、「工程（ａ）」とも呼ぶ。

なお、ステップＳ１１０及びステップＳ１２０では、第２のｐ型半導体領域５２に含まれるｐ型不純物の濃度に対する、第２のｐ型半導体領域５２に含まれるｎ型不純物の濃度の比が、０．１以上かつ２．０以下となるように、ｐ型不純物の濃度とｎ型不純物の濃度との少なくとも一方が調整される。

ステップＳ１２０が行われた後、半導体装置１００ｄに対し、イオン注入された不純物を活性化させるための熱処理が行われる。熱処理は、例えば、１１５０℃の温度において、アンモニア（ＮＨ_３）を含む雰囲気下で、２分間行われる。熱処理の温度は、不純物をより確実に活性化させる観点から、１０００℃以上であることが好ましく、１０５０℃以上であることがより好ましい。また、熱処理温度は１２００℃以下であることが好ましく、１１５０℃以下であることがより好ましい。熱処理の時間は、１分以上であることが好ましく、１０分以下であることが好ましい。熱処理はアンモニア（ＮＨ_３）を含む雰囲気下で行われることが好ましい。なお、熱処理の前に、予め、半導体装置１００ｄに保護膜を形成することが好ましい。このようにすることにより、熱処理時において半導体装置１００ｄの上面が荒れることを抑制できる。保護膜の材料としては、例えば、窒化アルミニウム（ＡｌＮ）を用いることができる。保護膜が形成されている場合、保護膜は熱処理後に除去される。例えば、保護膜として窒化アルミニウム（ＡｌＮ）が用いられる場合、水酸化テトラメチルアンモニウム（ＴＭＡＨ）などを用いたウェットエッチングにより、保護膜が除去される。なお、熱処理は、アンモニアを含む雰囲気、水素を含む雰囲気、アンモニア及び水素を含む雰囲気、窒素を含む雰囲気で行われてもよい。また、不純物を活性化させるための熱処理は、各不純物（シリコン（Ｓｉ）、マグネシウム（Ｍｇ）、酸素（Ｏ））に対して別々に行われてもよく、シリコン（Ｓｉ）と、マグネシウム（Ｍｇ）及び酸素（Ｏ）と、に分けて行われてもよい。

ステップＳ１２０が行われた後、エッチングによってトレンチ６が形成される。トレンチ６は、図６に示す制御領域Ｃが形成される領域において、第１のｎ型半導体領域４の上面から第１のｎ型半導体領域４、第１のｐ型半導体領域３１を貫通して第１の半導体層２に到達するまで、半導体装置１００ｄに対してドライエッチングが行われることによって形成される。その後、絶縁膜７が形成される。絶縁膜７は、例えば原子層堆積法（ＡＬＤ：Atomic Layer Deposition）により形成される。

絶縁膜７が形成された後、ゲート電極１０と、ボディ電極８と、ソース電極９と、ドレイン電極１１と、が形成される（図２，ステップＳ１３０）。ステップＳ１３０では、電極が形成された後、各電極が接する半導体層又は半導体領域とのオーム性接触を得るための熱処理が行われる。これらの工程を経て、図１に示す半導体装置１００が完成する。なお、上記工程の順序は、半導体装置の構成によって、入れ替えることが可能である。また、上記工程のうち、例えば第１のｎ型半導体領域が形成される工程（ステップＳ１１５）は、半導体装置の構成によっては、省略されてもよい。また、半導体装置の構成によっては、ステップＳ１２０が行われた後、ステップＳ１１０が再度行われ、次に、ステップＳ１２０が行われて、最後にステップＳ１３０が行われてもよい。

以上で説明した本実施形態の半導体装置１００と、比較用の半導体装置と、のチャネル移動度を測定した。比較用の半導体装置は、以下のように作製した。まず、本実施形態の第１のｐ型半導体領域３１と同程度のアクセプタ濃度が得られるように、上述の製造方法の第１のｐ型半導体領域３１を形成する工程（図２，ステップＳ１１０）及び第２のｐ型半導体領域５２を形成する工程（図２、ステップＳ１２０）に代えて、第１の半導体層２の上面に、ｐ型不純物であるマグネシウム（Ｍｇ）とｎ型不純物である酸素（Ｏ）とをイオン注入することによって、ｎ型不純物を含むｐ型半導体層を形成した。次に、第１のｎ型半導体領域４、絶縁膜７及び各電極１０、１１、１２を形成し、比較用の半導体装置を作製した。このように作製された比較用の半導体装置では、ｎ型不純物を含むｐ型半導体層と、制御領域Ｃとが離れていない。

本実施形態の半導体装置１００及び比較用の半導体装置のチャネル移動度を、同じ測定方法により測定した。ここで、チャネル移動度は、ドレイン−ソース間に一定電圧を印加し、ゲート電圧を掃引して測定した、ドレイン電流のゲート電圧依存性より算出される、いわゆる電界効果移動度である。測定の結果、本実施形態の半導体装置１００のチャネル移動度は、比較用の半導体装置のチャネル移動度よりも高かった。

また、本実施形態の半導体装置１００において、チャネル層内で電流（制御領域Ｃのゲート電極１０に、正バイアスを印加した場合に、ゲート電極１０及び絶縁膜７の直下に形成される反転層を流れる電子）が流れる領域及びその近傍におけるドナー不純物（Ｏ）を、二次イオン質量分析計（ＳＩＭＳ：Secondary Ion-microprobe Mass Spectrometer）により測定したところ、ドナー不純物は検出されなかった。

以上の結果より、本実施形態の半導体装置１００では、比較用の半導体装置と比較して、チャネル移動度が高いことが示された。また、チャネル層内で電流が流れる領域及びその近傍において、ドナー不純物が存在しないことが示された。

Ａ１−３．効果：
効果１：
以上で説明した第１実施形態の半導体装置１００によれば、第２のｐ型半導体領域５２はｎ型不純物を含むため、第２のｐ型半導体領域５２のホール濃度を高めることができる。また、第２のｐ型半導体領域５２と、第１の電極１２と第２の電極１１との間に流れる電流を制御するための制御領域Ｃと、は離れているため、チャネル形成領域にｎ型不純物が存在することによってチャネル移動度が低下することを抑制することができ、良好なチャネル移動度を有する半導体装置を提供することができる。そのため、電力用半導体に適した半導体装置を提供することができる。

効果２：
また、第２のｐ型半導体領域５２にはボディ電極８（第１の電極１２）が接するため、コンタクト形成領域において高いアクセプタ濃度を実現することができ、第２のｐ型半導体領域５２とボディ電極８（第１の電極１２）との接触抵抗を低減させることができる。

効果３：
また、半導体装置１００は、第１のｎ型半導体領域４に接するソース電極９と、第２のｐ型半導体領域５２に接するボディ電極８と、が積層された第１の電極１２を備えるため、半導体装置１００において、ボディ電極８とソース電極９とに同じ電位の電圧を印加することができる。

効果４：
本実施形態の半導体装置１００の製造方法によれば、第２のｐ型半導体領域５２と制御領域Ｃとが離れるように第１のｐ型半導体領域３１の少なくとも一部にｎ型不純物（Ｏ）をイオン注入することによって、第２のｐ型半導体領域５２を形成することができる。そのため、チャネル層において電流が流れる領域及びその近傍に、ドナー不純物となり得る元素が存在しないようにすることができるので、高いチャネル移動度を有する半導体装置を提供することができる。

効果５：
また、本実施形態の半導体装置１００の製造方法によれば、結晶成長によって第１のｐ型半導体領域３１を成長させるので、チャネル層において電流が流れる領域及びその近傍に、ドナー不純物となり得る元素をより存在しないようにすることができ、より高いチャネル移動度を有する半導体装置を提供することができる。

効果６：
また、本実施形態の半導体装置１００の製造方法によれば、結晶成長によって形成された第１のｐ型半導体領域３１に対して、ｎ型不純物（Ｏ）を注入することによって第２のｐ型半導体領域５２を形成することができるので、第１のｐ型半導体領域をイオン注入によって形成する場合と比較して、半導体装置１００の製造におけるイオン注入の工程数を削減することができる。

効果７：
また、第１のｐ型半導体領域３１は結晶成長によって形成され、その後、第１のｐ型半導体領域３１の第２のｐ型半導体領域５２が形成される領域に対してｎ型不純物を注入することによって第２のｐ型半導体領域５２が形成される。そのため、イオン注入によって注入された不純物を活性化するための熱処理において、ｐ型不純物（マグネシウム（Ｍｇ））の影響を考慮しなくともよいため、熱処理における自由度を高めることができ、より適切な熱処理を行うことができる。

Ａ２．第１実施形態の変形例１：
図７は、第１実施形態の変形例１における半導体装置１０１を示す図である。半導体装置１０１は、基板１と、第１の半導体層２と、第１のｐ型半導体領域３２、３３と、第２のｐ型半導体領域５２と、第１のｎ型半導体領域４と、トレンチ６と、絶縁膜７と、ゲート電極１０と、ボディ電極とソース電極とを兼ねる第１の電極１９と、ドレイン電極１１と、を備える。

第１のｐ型半導体領域３２は第１の半導体層２の上面に接する。第１のｐ型半導体領域３３は、第１のｐ型半導体領域３２の上面に接する。第１のｐ型半導体領域３２、３３は、ＭＯＣＶＤ法によって形成されている。第１のｐ型半導体領域３２、３３は、マグネシウム（Ｍｇ）をアクセプタとして含む。第１のｐ型半導体領域３２に含まれるマグネシウム（Ｍｇ）の平均濃度は約５×１０^１８ｃｍ^−３であり、第１のｐ型半導体領域３３に含まれるマグネシウム（Ｍｇ）の平均濃度は約５×１０^１９ｃｍ^−３である。第１のｐ型半導体領域３２のＺ軸方向に沿った厚さは、約０．４５μｍ（マイクロメートル）であり、第２のｐ型半導体領域５２の上面から第１のｐ型半導体領域３３の下面までのＺ軸方向に沿った距離は、約０．１５μｍ（マイクロメートル）である。

第２のｐ型半導体領域５２は、第１のｐ型半導体領域３３の上面に接する。第２のｐ型半導体領域５２は、マグネシウム（Ｍｇ）をアクセプタとして含む。第２のｐ型半導体領域５２に含まれるマグネシウム（Ｍｇ）平均濃度は、５×１０^１９ｃｍ^−３である。また、第２のｐ型半導体領域５２は、酸素（Ｏ）をｎ型不純物として含む。第２のｐ型半導体領域５２に含まれる酸素（Ｏ）の平均濃度は、５×１０^１９ｃｍ^−３である。

第１の電極１９は、第２のｐ型半導体領域５２の少なくとも一部に接する。本変形例では、第１の電極１９は、第２のｐ型半導体領域５２と、第１のｎ型半導体領域４と、に接する一つの電極である。第１の電極１９は、パラジウム（Ｐｄ）から主に形成される層と、チタン（Ｔｉ）から主に形成される層と、アルミニウム（Ａｌ）から主に形成される層と、を積層した後に、熱処理を加えた電極である。本変形例における半導体装置１０１のその他の構成は、上述の第１実施形態における半導体装置１００と同様であるため説明を省略する。

半導体装置１０１の製造では、上述の半導体装置１００の製造方法における第１のｐ型半導体領域３１を形成する工程（図２，ステップＳ１００）においてＭＯＣＶＤ法によって１層からなる第１のｐ型半導体領域３１が形成されたのに代えて、ＭＯＣＶＤ法によって第１のｐ型半導体領域３２と、第１のｐ型半導体領域３２よりもアクセプタ濃度の高い第１のｐ型半導体領域３３との２層が積層される。具体的には、第１の半導体層２の上面に、ＭＯＣＶＤ法によって、Ｚ軸方向に沿った厚さが約０．４５μｍ（マイクロメートル）であり、マグネシウム（Ｍｇ）の平均能度が５×１０^１８ｃｍ^−３である第１のｐ型半導体領域３２が形成される。続いて、第１のｐ型半導体領域３２の上面の全面にわたって、ＭＯＣＶＤ法によって、Ｚ軸方向に沿った厚さが約０．１５μｍ（マイクロメートル）であり、マグネシウム（Ｍｇ）の平均能度が５×１０^１９ｃｍ^−３である第１のｐ型半導体領域３３が形成される。本変形例における第２のｐ型半導体領域５２は、第１のｐ型半導体領域３３の上面から−Ｚ軸方向に０．１μｍ（マイクロメートル）の深さまでの酸素（Ｏ）の平均濃度が、約５×１０^１９ｃｍ^−３となるように、上述の第１実施形態と同様の方法でイオン注入が行われることによって形成される。酸素（Ｏ）イオンは、イオン注入の加速電圧を異ならせて、第１のｐ型半導体領域３２に対し、複数回にわけて注入される。酸素（Ｏ）イオンの全ドーズ量は、６．５×１０^１４ｃｍ^-２である（図２、ステップＳ１２０）。

なお、上述の製造方法における半導体装置１００の電極を形成する工程（図２，ステップＳ１３０）において、ボディ電極８及びソース電極９が形成されたのに代えて、本変形例では、ボディ電極とソース電極とを兼ねる第１の電極１９が形成される。本変形例における半導体装置１０１のその他の製造方法は、上述の第１の実施形態における半導体装置１００の製造方法と同様であるため説明を省略する。

以上のような半導体装置１０１によれば、上述の第１実施形態と同様の効果を奏する。

また、本変形例によれば、第２のｐ型半導体領域５２は、比較的アクセプタ濃度が高い第１のｐ型半導体領域３３にｎ型不純物がイオン注入されることによって形成されるため、第２のｐ型半導体領域５２におけるアクセプタ濃度をより高めることができる。

さらに、第１の電極１９は、第２のｐ型半導体領域５２と、第１のｎ型半導体領域４とに接して一連に形成されているため、第２のｐ型半導体領域５２に接するボディ電極８と、第１のｎ型半導体領域４に接するソース電極９と、を別々に形成する場合と比較して、電極を形成するための工程数を削減することができる。

Ａ３．第１実施形態の変形例２：
図８は、第１実施形態の変形例２における半導体装置１０２を示す図である。半導体装置１０２は、基板１と、第１の半導体層２と、第１のｐ型半導体領域３と、第２のｐ型半導体領域５２と、第１のｎ型半導体領域４と、トレンチ６と、絶縁膜７と、ゲート電極１０と、ボディ電極８及びソース電極９（第１の電極１２）と、ドレイン電極１１と、を備える。

上述の第１実施形態の半導体装置１００では、ＭＯＣＶＤ法によって第１のｐ型半導体領域３１が形成されたのに対し、本変形例における第１のｐ型半導体領域３は、第１のｐ型半導体領域を形成する工程（図２、ステップＳ１１０）において、第１の半導体層２の上面から、ｐ型不純物がイオン注入されることによって形成される。具体的には、基板１上にＭＯＣＶＤ法によって厚さ１０．６μｍ（マイクロメートル）の第１の半導体層２が形成され（図２、ステップＳ１００）、形成された第１の半導体層２の上面から−Ｚ軸方向に０．６μｍ（マイクロメートル）の深さまでのマグネシウム（Ｍｇ）の平均濃度が、約５×１０^１８ｃｍ^−３となるように、第１の半導体層２の上面の全面に対してマグネシウム（Ｍｇ）イオンが注入される。マグネシウム（Ｍｇ）イオンは、イオン注入の加速電圧を異ならせて、第１の半導体層２に対し、複数回にわけて注入される。マグネシウム（Ｍｇ）イオンの全ドーズ量は、４．０×１０^１４ｃｍ^−２である。このようにして、第１の半導体層２の上面の全面に第１のｐ型半導体領域３が形成される。

本変形例における第２のｐ型半導体領域５２は、第１のｐ型半導体領域３の上面から−Ｚ軸方向に０．１μｍ（マイクロメートル）の深さまでの酸素（Ｏ）の平均濃度が、約５×１０^１８ｃｍ^−３となるように、上述の第１実施形態と同様の方法でイオン注入が行われることによって形成される。（図２、ステップＳ１２０）。本変形例における半導体装置１０２のその他の製造方法は、上述の第１実施形態における半導体装置１００と同様であるため説明を省略する。

なお、本変形例の半導体装置１０２においても、第１のｐ型半導体領域３のチャネル領域におけるドナー不純物（Ｏ）をＳＩＭＳによって測定したところ、ドナー不純物（Ｏ）は検出されなかった。なお、本変形例における第１のｐ型半導体領域３は、ｎ型不純物を含む第１の半導体層２にイオン注入することによって形成されるものの、第１の半導体層２に含まれるシリコン（Ｓｉ）の平均濃度は、１×１０^１６ｃｍ^−３であり、形成された第１のｐ型半導体領域３に含まれるシリコン（Ｓｉ）の濃度が、マグネシウム（Ｍｇ）の濃度に比べて非常に低い。そのため、このドナー不純物（Ｓｉ）は、チャネル移動度には影響を与えない。

以上のような半導体装置１０２であれば、上述の第１実施形態の効果１〜４と同様の効果を奏する。

Ａ４：第１実施形態の変形例３：
図９は、第１実施形態の変形例３における半導体装置１０３を示す図である。半導体装置１０３は、基板１と、第１の半導体層２と、第１のｐ型半導体領域３と、第１のｐ型半導体領域５１と、第２のｐ型半導体領域５２と、第１のｎ型半導体領域４と、トレンチ６と、絶縁膜７と、ゲート電極１０と、ボディ電極８及びソース電極９（第１の電極１２）と、ドレイン電極１１と、を備える。

本変形例における第１のｐ型半導体領域３は、上述の第１実施形態の変形例２と同様に、第１のｐ型半導体領域を形成する工程（図２、ステップＳ１１０）において、第１の半導体層２の上面から、ｐ型不純物がイオン注入されることによって形成される。

第１のｐ型半導体領域５１は、第１のｐ型半導体領域３の上面に接する。第１のｐ型半導体領域５１は、ｐ型不純物がイオン注入されることによって形成されている。本変形例では、第１のｐ型半導体領域５１は、窒化ガリウム（ＧａＮ）から主に形成されている。本変形例では第１のｐ型半導体領域５１は、マグネシウム（Ｍｇ）をアクセプタとして含む。第１のｐ型半導体領域５１に含まれるマグネシウム（Ｍｇ）の平均濃度は、約５×１０^１９ｃｍ^−３であり、第１のｎ型半導体領域４の上面から第１のｐ型半導体領域５１の下面までのＺ軸方向に沿った距離は、約０．１５μｍ（マイクロメートル）である。

本変形例における第２のｐ型半導体領域５２は、第１のｐ型半導体領域５１の上面に接する。本変形例では、第２のｐ型半導体領域５２に含まれるマグネシウム（Ｍｇ）平均濃度は、５×１０^１９ｃｍ^−３である。また、第２のｐ型半導体領域５２に含まれる酸素（Ｏ）平均濃度は、５×１０^１９ｃｍ^−３である。本変形例における半導体装置１０３のその他の構成は、上述の第１実施形態における半導体装置１００と同様であるため説明を省略する。

本変形例では、第１のｐ型半導体領域３１を形成する工程（図２、ステップＳ１１０）において、上述の第１実施形態の変形例２と同様に、第１の半導体層２にｐ型不純物がイオン注入されることによって第１のｐ型半導体領域３が形成されるのに加え、さらに第１のｐ型半導体領域５１が形成される。具体的には、第１のｐ型半導体領域５１が形成される領域を除く第１のｐ型半導体領域３上に、フォトレジストを用いてパターンが形成される。パターンが形成された第１のｐ型半導体領域３の上面から−Ｚ軸方向に０．１５μｍ（マイクロメートル）の深さまでのマグネシウム（Ｍｇ）の平均濃度が、約５×１０^１９ｃｍ^−３となるように、イオン注入が行われることによって、第１のｐ型半導体領域５１が形成される。マグネシウム（Ｍｇ）イオンは、イオン注入の加速電圧を異ならせて、第１のｐ型半導体領域３に対し、複数回にわけて注入される。マグネシウム（Ｍｇ）イオンの全ドーズ量は、１．０×１０^１５ｃｍ^-２である。

次に、第２のｐ型半導体領域５２が形成される領域を除く第１のｐ型半導体領域５１上に、フォトレジストを用いてパターンが形成される。なお、第２のｐ型半導体領域５２を形成するためのパターンとして、第１のｐ型半導体領域５１を形成するために用いられたパターンが用いられてもよい。第１のｐ型半導体領域５１の上面から−Ｚ軸方向に０．１０μｍ（マイクロメートル）の深さまでの酸素（Ｏ）の平均濃度が、約５×１０^１９ｃｍ^−３となるように、第１実施形態と同様にイオン注入が行われることによって、第２のｐ型半導体領域５２が形成される。酸素（Ｏ）イオンは、イオン注入の加速電圧を異ならせて、第１のｐ型半導体領域５１に対し、複数回にわけて注入される。酸素（Ｏ）イオンの全ドーズ量は、６．５×１０^１４ｃｍ^-２である。本変形例における半導体装置１０３のその他の製造方法は、上述の第１実施形態における半導体装置１００と同様であるため説明を省略する。

以上のような半導体装置１０３によれば、上述の第１実施形態の効果１〜４と同様の効果を奏する。

また、本変形例によれば、第２のｐ型半導体領域５２は、比較的アクセプタ濃度が高い第１のｐ型半導体領域５１にｎ型不純物がイオン注入されることによって形成されるため、第２のｐ型半導体領域５２におけるアクセプタ濃度をより高めることができる。

Ａ５：第１実施形態の変形例４：
図１０は、第１実施形態の変形例４における半導体装置１０４を示す図である。半導体装置１０４は、基板１と、第１の半導体層２と、第１のｐ型半導体領域３と、第１のｐ型半導体領域５１と、第２のｐ型半導体領域５２と、第１のｎ型半導体領域４と、トレンチ６と、絶縁膜７と、ゲート電極１０と、ボディ電極とソース電極とを兼ねる第１の電極１９と、ドレイン電極１１と、を備える。本変形例における第１の電極１９は、上述の第１実施形態の変形例１と同様に、第２のｐ型半導体領域５２と、第１のｎ型半導体領域４と、に接する一つの電極である。本変形例における半導体装置１０４のその他の構成は、上述の第１実施形態の変形例３における半導体装置１０３と同様であるため説明を省略する。

以上のような半導体装置１０４によれば、上述の第１実施形態の効果１〜４と同様の効果を奏する。また、上述の第１実施形態の変形例３と同様に、第２のｐ型半導体領域５２は、比較的アクセプタ濃度が高い第１のｐ型半導体領域５１にｎ型不純物がイオン注入されることによって形成されるため、第２のｐ型半導体領域５２におけるアクセプタ濃度をより高めることができる。

また、第１実施形態の変形例１と同様に、第１の電極１９は、第２のｐ型半導体領域５２と、第１のｎ型半導体領域４とに接して一連に形成されているため、第２のｐ型半導体領域５２に接するボディ電極８と、第１のｎ型半導体領域４に接するソース電極９と、を別々に形成する場合と比較して、電極を形成するための工程数を削減することができる。

Ａ６：第１実施形態の変形例５：
図１１は、第１実施形態の変形例５における半導体装置１０５を示す図である。半導体装置１０５は、基板１と、第１の半導体層２と、第１のｐ型半導体領域３１と、第２のｐ型半導体領域５２と、第１のｎ型半導体領域４１と、トレンチ６と、絶縁膜７と、ゲート電極１０と、リセス１５と、ボディ電極８及びソース電極９（第１の電極１２）と、ドレイン電極１１と、絶縁膜７と、を備える。

第１のｎ型半導体領域４１は、第１のｐ型半導体領域３１の上面に形成されている。本変形例では、第１のｎ型半導体領域４１は、ＭＯＣＶＤ法によって形成されている。リセス１５は、第１のｎ型半導体領域４１の上面から第１のｎ型半導体領域４１を貫通し第１のｐ型半導体領域３１に達する段差部である。リセス１５は、ドライエッチングによって形成されている。本変形例における半導体装置１０５のその他の構成は、上述の第１実施形態における半導体装置１００と同様であるため説明を省略する。

本変形例の半導体装置１０５では、上述の第１実施形態と同様に、ＭＯＣＶＤ法によって、第１の半導体層２の上面に、Ｚ軸方向に沿った厚さが約０．４μｍ（マイクロメートル）であり、マグネシウム（Ｍｇ）の平均濃度が５×１０^１８ｃｍ^−３である第１のｐ型半導体領域３１が形成される（図２、ステップＳ１１０）。

次に、ＭＯＣＶＤ法によって、第１のｐ型半導体領域３１の上面の全面に、Ｚ軸方向に沿った厚さが約０．２μｍ（マイクロメートル）であり、シリコン（Ｓｉ）の平均濃度が１×１０^１８ｃｍ^−３である第１のｎ型半導体領域４１が形成される（ステップＳ１１５）。

次に、形成された第１のｎ型半導体領域４１の上面から、第１のｎ型半導体領域４１を貫通し第１のｐ型半導体領域３１に達するまでドライエッチングすることによって、リセス１５が形成される。リセス１５が形成された後、リセス１５の領域内部に、酸素（Ｏ）イオンが注入されて、第２のｐ型半導体領域５２が形成される（図２、ステップＳ１２０）。第２のｐ型半導体領域５２は、リセス１５領域内の下面から、第１のｐ型半導体領域５１に対して、−Ｚ軸方向に０．１０μｍ（マイクロメートル）の深さまでの酸素（Ｏ）の平均濃度が、約５×１０^１８ｃｍ^−３となるように、第１実施形態と同様にイオン注入が行われることによって形成される。酸素（Ｏ）イオンは、イオン注入の加速電圧を異ならせて、第１のｐ型半導体領域５１に対し、複数回にわけて注入される。酸素（Ｏ）イオンの全ドーズ量は、６．５×１０^１３ｃｍ^-２である。

次に、リセス１５の領域内部に、ボディ電極８が形成される。ボディ電極８は、リセス１５の領域内部に形成された第２のｐ型半導体領域５２に接する。その後、ボディ電極８の上にソース電極９が積層され、各種電極が形成される（図２，ステップＳ１３０）。以上のようにして半導体装置１０５が製造される。

以上のようなリセス１５を有する半導体装置１０５においても、上述の第１実施形態と同様の効果を奏する。

また、第１のｎ型半導体領域４１はイオン注入ではなく、ＭＯＣＶＤ法によって形成されるため、半導体装置１０５を製造するためのイオン注入の工程の回数を削減することができる。

Ｂ１．第２実施形態：
Ｂ１―１．半導体装置の構成：
図１２は、第２実施形態における半導体装置１０６を示す図である。半導体装置１０６は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１０６は、トレンチ型の縦型ＭＩＳＦＥＴである。半導体装置１０６は、縦型トランジスタであり、絶縁ゲート型電界効果トランジスタである。

半導体装置１０６は、基板１と、第１の半導体層２と、第１のｐ型半導体領域３２，３３と、第１のｎ型半導体領域４と、トレンチ６と、絶縁膜７と、ゲート電極１０と、ボディ電極とソース電極とを兼ねる第１の電極１９と、ドレイン電極１１と、第１のｐ型半導体領域６１と、第２のｐ型半導体領域６２と、を備える。本実施形態の半導体装置１０６と、第１実施形態の半導体装置（第１実施形態の変形例１における半導体装置１０１）とが異なる主な点は、第１の半導体層２内に第２のｐ型半導体領域６２が位置する点である。また、第１の半導体層２内に、第１のｐ型半導体領域６１が位置する点である。

第１のｐ型半導体領域６１は、基板１の厚み方向において、基板１と第１の電極１９との間に位置する。本実施形態では、第１のｐ型半導体領域６１は、第１の半導体層２の上に形成されている。本実施形態では、第１のｐ型半導体領域６１は、窒化ガリウム（ＧａＮ）から主に形成されている。第１のｐ型半導体領域６１は、ｐ型不純物を含むｐ型半導体からなる領域である。本実施形態では、第１のｐ型半導体領域６１は、マグネシウム（Ｍｇ）をアクセプタとして含む。第１のｐ型半導体領域６１に含まれるマグネシウム（Ｍｇ）の平均濃度は、約５×１０^１９ｃｍ^−３であり、第１のｐ型半導体領域３２の下面から第１のｐ型半導体領域６１の下面までのＺ軸方向に沿った距離は、約０．４μｍ（マイクロメートル）である。本実施形態では、第１のｐ型半導体領域６１は、第１の半導体層２にｐ型不純物がイオン注入されることによって形成されている。

第２のｐ型半導体領域６２は、基板１の厚み方向において、基板１と第１の電極１９との間に位置する。本実施形態では、第２のｐ型半導体領域６２は第１のｐ型半導体領域６１の上に形成されている。本実施形態では、第２のｐ型半導体領域６２は、窒化ガリウム（ＧａＮ）から主に形成されている。第２のｐ型半導体領域６２は、ｐ型不純物と、ｎ型不純物と、を含んでおり、ｐ型の特性を有するｐ型半導体からなる領域である。本実施形態では、第２のｐ型半導体領域６２は、マグネシウム（Ｍｇ）をアクセプタとして含む。第２のｐ型半導体領域６２に含まれるマグネシウム（Ｍｇ）平均濃度は、５×１０^１９ｃｍ^−３である。また、本実施形態では、第２のｐ型半導体領域６２は、酸素（Ｏ）をｎ型不純物として含む。第２のｐ型半導体領域６２に含まれる酸素（Ｏ）の平均濃度は、５×１０^１９ｃｍ^−３である。本実施形態では、第２のｐ型半導体領域６２のＺ軸方向に沿った距離は、約０．２μｍ（マイクロメートル）である。第２のｐ型半導体領域６２の位置する第１の半導体層２内には、制御領域Ｃの備えるトレンチ６（絶縁膜７）の下面が位置する。図１２に示すように、制御領域Ｃと第２のｐ型半導体領域６２とは離れている。第１のｐ型半導体領域６１及び第２のｐ型半導体領域６２を、「電界緩和領域」とも呼ぶ。

第１の電極１９は、第１実施形態の変形例１における半導体装置１０１及び第１実施形態の変形例４における半導体装置１０４と同じく、ｐ型半導体領域（第１のｐ型半導体領域３３）と第１のｎ型半導体領域４とに接しており、一連に形成されている。なお、本変形例における半導体装置１０６において、第１の電極１９には、第２のｐ型半導体領域が接していない。本実施形態におけるその他の半導体装置１０６の構成は、上述の第１実施形態の変形例１における半導体装置１０１と同様であるため説明を省略する。

Ｂ１−２．半導体装置の製造方法：
半導体装置１０６の製造では、上述の第１実施形態と同様に、基板１と第１の半導体層２とが積層された積層体１００ａが用意される（図２、ステップＳ１００）。第１の半導体層２は、ＭＯＣＶＤ法によって基板１上に形成される。第１の半導体層２の厚さは、約１０μｍ（マイクロメートル）である。

次に、第１のｐ型半導体領域６１が形成される（図２、ステップＳ１１０）。本工程では、第１のｐ型半導体領域６１が形成される領域上を除く領域の第１の半導体層２上に、フォトレジストを用いてパターンが形成される。次に、パターンをマスクとして用いて、第１の半導体層２上にｐ型不純物がイオン注入される。本実施形態では、イオン注入されるｐ型不純物として、マグネシウム（Ｍｇ）イオンが用いられる。本実施形態では、第１の半導体層２の上面から−Ｚ軸方向に０．４μｍ（マイクロメートル）の深さまでのマグネシウム（Ｍｇ）の平均濃度が、約５×１０^１９ｃｍ^−３となるように、イオン注入が行われる。マグネシウム（Ｍｇ）イオンは、イオン注入の加速電圧を異ならせて、第１の半導体層２に対し、複数回にわけて注入される。マグネシウム（Ｍｇ）イオンの全ドーズ量は、２．６×１０^１５ｃｍ^−２である。イオン注入の後には、パターンが除去される。

次に、第２のｐ型半導体領域６２が形成される（図２、ステップＳ１２０）。本工程においても、上述の第１実施形態において第２のｐ型半導体領域５２が形成されたのと同様の方法により、第２のｐ型半導体領域６２が形成される。具体的には、第２のｐ型半導体領域６２が形成される領域上を除く領域上に、フォトレジストを用いてパターンが形成される。パターンは、後に形成される制御領域Ｃと第２のｐ型半導体領域６２との距離が離れるように、形成される。次に、パターンをマスクとして用いて、ｎ型不純物がイオン注入される。本実施形態では、イオン注入されるｎ型不純物として、酸素（Ｏ）イオンが用いられる。本実施形態では、第１の半導体層２の上面（イオン注入することによって形成された第１のｐ型半導体領域６１の上面）から−Ｚ軸方向に０．２μｍ（マイクロメートル）の深さまでの酸素（Ｏ）の平均濃度が、約５×１０^１９ｃｍ^−３となるように、イオン注入が行われる。酸素（Ｏ）イオンは、イオン注入の加速電圧を異ならせて、第１のｐ型半導体領域６１に対し、複数回にわけて注入される。酸素（Ｏ）イオンの全ドーズ量は、１．３×１０^１５ｃｍ^−２である。イオン注入の後には、パターンが除去される。第１のｐ型半導体領域６１及び第２のｐ型半導体領域６２が形成された後に、不純物を活性化させるための熱処理が行われる。

次に、第１のｐ型半導体領域６１及び第２のｐ型半導体領域６２が形成された第１の半導体層２上に、第１のｐ型半導体領域３２、３３が形成される。本実施形態では、第１の半導体層２の上面に、ＭＯＣＶＤ法によって、Ｚ軸方向に沿った厚さが約０．４５μｍ（マイクロメートル）であり、マグネシウム（Ｍｇ）の平均能度が５×１０^１８ｃｍ^−３である第１のｐ型半導体領域３２が形成される。続いて、第１のｐ型半導体領域３２の上面の全面にわたって、ＭＯＣＶＤ法によって、Ｚ軸方向に沿った厚さが約０．１５μｍ（マイクロメートル）であり、マグネシウム（Ｍｇ）の平均能度が５×１０^１９ｃｍ^−３である第１のｐ型半導体領域３３が形成される。さらに、第１実施形態と同様の方法により、第１のｐ型半導体領域３２の上面に第１のｎ型半導体領域４が形成され（ステップＳ１１５）、各電極が形成される（図２、ステップＳ１３０）。

Ｂ１−３．効果：
以上のような半導体装置１０６によれば、ｎ型不純物を含む第２のｐ型半導体領域６２と制御領域Ｃとは離れているため、上述の第１実施形態と同様に、チャネル移動度が低下することを抑制することができる。

さらに、半導体装置１０６によれば、制御領域Ｃのトレンチ６の下面が存在する第１の半導体層２内に、ｎ型不純物を含む第２のｐ型半導体領域６２が位置するため、第２のｐ型半導体領域６２によって、トレンチ６の下面に発生する電界集中を緩和することができる。

Ｂ２．第２実施形態の変形例１：
上述の第２実施形態における半導体装置１０６は、上述の第１実施形態と同様に、第１の電極１９に接する第２のｐ型半導体領域を備えていてもよい。このような形態の半導体装置であれば、上述の第２実施形態と同様の効果を奏するのに加え、コンタクト形成領域において高いアクセプタ濃度が得られるため、第２のｐ型半導体領域と第１の電極１９との接触抵抗を低減させることができる。

Ｃ１．第３実施形態：
Ｃ１−１．半導体装置の構成：
図１３は、第３実施形態における半導体装置１０７を示す図である。半導体装置１０７は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１０７は、横型ＭＩＳＦＥＴである。半導体装置１０７は、横型トランジスタである。

半導体装置１０７は、基板７１と、バッファ層７２と、第１の半導体層９３と、第１のｐ型半導体領域７３、７５１と、第１のｎ型半導体領域７４、７４１と、第２のｐ型半導体領域７５２と、絶縁膜７７１と、ボディ電極とソース電極とを兼ねる第１の電極７９と、ゲート電極８０１と、ドレイン電極８１と、を備える。

基板７１は、基板７１の上面である第１の面７１ｕと、下面である第２の面７１ｓと、を有し、面方向に広がる。本実施形態では、基板７１は、シリコン（Ｓｉ）から主に形成されている。

バッファ層７２は、基板７１の上面に接する。バッファ層７２は、多層構造を有する窒化物半導体層である。バッファ層７２は、比較的薄いアンドープ窒化アルミニウム（ＡｌＮ）から主に構成された層に、比較的厚いアンドープ窒化ガリウム（ＧａＮ）から主に構成された層が積層されて形成されている。

第１の半導体層９３は、基板７１の厚み方向において、基板７１と第１の電極７９との間に位置する。本実施形態では、第１の半導体層９３は、バッファ層７２の上面に接する。本実施形態では、第１の半導体層９３は、窒化ガリウム（ＧａＮ）から主に形成されている。本実施形態では、第１の半導体層９３は、真性半導体層である。本実施形態では、第１の半導体層９３のＺ軸方向に沿った厚さは、約１.５μｍ（マイクロメートル）である。本実施形態では、第１の半導体層９３は、ＭＯＣＶＤ法によって形成されている。

第１のｐ型半導体領域７３は、基板７１の厚み方向において、基板７１と第１の電極７９との間に位置する。本実施形態では、第１のｐ型半導体領域７３は、第１の半導体層９３の上面に接する。本実施形態では、第１のｐ型半導体領域７３は、窒化ガリウム（ＧａＮ）から主に形成されている。第１のｐ型半導体領域７３は、ｐ型不純物を含むｐ型半導体からなる領域である。本実施形態では、第１のｐ型半導体領域７３は、マグネシウム（Ｍｇ）をアクセプタとして含む。第１のｐ型半導体領域７３に含まれるマグネシウム（Ｍｇ）の平均濃度は、約１×１０^１７ｃｍ^−３であり、第１のｐ型半導体領域７３のＺ軸方向に沿った厚さは、約０．５μｍ（マイクロメートル）である。本実施形態では、第１のｐ型半導体領域７３は、第１の半導体層９３にｐ型不純物がイオン注入されることによって形成されている。

第１のｐ型半導体領域７５１は、基板７１の厚み方向において、基板７１と第１の電極７９との間に位置する。本実施形態では、第１のｐ型半導体領域７５１は、第１のｐ型半導体領域７３上に位置する。本実施形態では、第１のｐ型半導体領域７５１は、窒化ガリウム（ＧａＮ）から主に形成されている。第１のｐ型半導体領域７５１は、ｐ型不純物を含むｐ型半導体からなる領域である。本実施形態では、第１のｐ型半導体領域７５１は、マグネシウム（Ｍｇ）をアクセプタとして含む。第１のｐ型半導体領域７５１に含まれるマグネシウム（Ｍｇ）の平均濃度は、約５×１０^１９ｃｍ^−３であり、第２のｐ型半導体領域７５２の上面から第１のｐ型半導体領域７５１の下面までのＺ軸方向に沿った距離は、約０．４μｍ（マイクロメートル）である。本実施形態では、第１のｐ型半導体領域７５１は、第１のｐ型半導体領域７３にｐ型不純物がイオン注入されることによって形成されている。

第２のｐ型半導体領域７５２は、基板７１の厚み方向において、基板７１と第１の電極７９との間に位置する。第２のｐ型半導体領域７５２は、本実施形態では第１のｐ型半導体領域７５１の上面に接する。本実施形態では、第２のｐ型半導体領域７５２は、窒化ガリウム（ＧａＮ）から主に形成されている。第２のｐ型半導体領域７５２は、ｐ型不純物と、ｎ型不純物と、を含んでおり、ｐ型の特性を有するｐ型半導体からなる領域である。本実施形態では、第２のｐ型半導体領域７５２は、マグネシウム（Ｍｇ）をアクセプタとして含む。第２のｐ型半導体領域７５２に含まれるマグネシウム（Ｍｇ）平均濃度は、５×１０^１９ｃｍ^−３である。また、本実施形態では、第２のｐ型半導体領域７５２は、酸素（Ｏ）をｎ型不純物として含む。第２のｐ型半導体領域７５２に含まれる酸素（Ｏ）の平均濃度は、５×１０^１９ｃｍ^−３である。本実施形態では、第２のｐ型半導体領域７５２のＺ軸方向に沿った厚さは、約０．２μｍ（マイクロメートル）である。第２のｐ型半導体領域７５２は、第１のｐ型半導体領域７５１にｎ型不純物がイオン注入されることによって形成されている。

第１のｎ型半導体領域７４は、第１のｐ型半導体領域７３の上面に形成されており、面方向における第２のｐ型半導体領域５２と制御領域Ｃとの間に位置する。第１のｎ型半導体領域７４は、第１のｐ型半導体領域７３の上面であって、第２のｐ型半導体領域７５２とは異なる領域に位置する。本実施形態では、第１のｎ型半導体領域７４は、窒化ガリウム（ＧａＮ）から主に形成されている。第１のｎ型半導体領域７４は、ｎ型不純物を含むｎ型半導体からなる領域である。第１のｎ型半導体領域７４は、シリコン（Ｓｉ）をドナーとして含む。第１のｎ型半導体領域に含まれるシリコン（Ｓｉ）の平均濃度は、約２×１０^２０ｃｍ^−３であり、第１のｎ型半導体領域７４のＺ軸方向に沿った距離は、約０．２μｍ（マイクロメートル）である。第１のｎ型半導体領域７４は、第１のｐ型半導体領域７３にｎ型不純物がイオン注入されることによって形成されている。

第１のｎ型半導体領域７４１は、第１のｐ型半導体領域７３の上面に形成されている。第１のｎ型半導体領域７４１は、第１のｐ型半導体領域７３の上面であって、第２のｐ型半導体領域７５２とは異なる領域に位置する。本実施形態では、第１のｎ型半導体領域７４１は、窒化ガリウム（ＧａＮ）から主に形成されている。第１のｎ型半導体領域７４１は、ｎ型不純物を含むｎ型半導体からなる領域である。第１のｎ型半導体領域７４１は、シリコン（Ｓｉ）をドナーとして含む。第１のｎ型半導体領域７４１に含まれるシリコン（Ｓｉ）の平均濃度は、約３×１０^１７ｃｍ^−３であり、第１のｎ型半導体領域７４１のＺ軸方向に沿った距離は、約０．１μｍ（マイクロメートル）である。第１のｎ型半導体領域７４１は、第１のｐ型半導体領域７３にｎ型不純物がイオン注入されることによって形成されている。

絶縁膜７７１は、半導体領域（第１のｐ型半導体領域７３、第１のｎ型半導体領域７４、７４１、第２のｐ型半導体領域７５２及び第１のｐ型半導体領域７５１）の上面であって、第１の電極７９又はドレイン電極８１と接していない半導体領域を連続的に覆うように形成された膜である。本実施形態では、絶縁膜７７１は、二酸化シリコン（ＳｉＯ_２）により形成されている。

ゲート電極８０１は、絶縁膜７７１を介して第１のｎ型半導体領域７４、第１のｎ型半導体領域７４１、第１のｐ型半導体領域７３の上面に形成された電極である。本実施形態では、ゲート電極８０１は、本実施形態では、アルミニウム（Ａｌ）から主に形成されている。

第１の電極７９は、第２のｐ型半導体領域７５２と第１のｎ型半導体領域７４と、にオーミック接触する、一つの電極である。第１の電極７９は、パラジウム（Ｐｄ）から主に形成される層と、チタン（Ｔｉ）から主に形成される層と、アルミニウム（Ａｌ）から主に形成される層と、を積層した後に、熱処理を加えた電極である。

ドレイン電極８１は、第１のｎ型半導体領域７４にオーミック接触する電極である。本実施形態では、ドレイン電極８１は、パラジウム（Ｐｄ）から主に形成される層と、チタン（Ｔｉ）から主に形成される層と、アルミニウム（Ａｌ）から主に形成される層と、を積層した後に、熱処理を加えた電極である。ドレイン電極８１を「第２の電極」とも呼ぶ。

図１３には、制御領域Ｃが示されている。制御領域Ｃは、ゲート電極８０１の下方の第１のｐ型半導体領域７３のＸ軸方向における幅、すなわち、ゲート電極８０１の下面における第１のｎ型半導体領域７４と第１のｎ型半導体領域７４１との距離と等しい幅を有する。制御領域Ｃは、ゲート電極８０１と、絶縁膜７７１の一部とを含む。ゲート電極８０１に電圧が印加された場合、第１のｐ型半導体領域７３に反転層が形成され、この反転層がチャネルとして機能することによって、第１の電極７９と第２の電極８１との間に導通経路が形成される。制御領域Ｃと第２のｐ型半導体領域７５２とは、Ｘ軸方向において図１３に示す距離Ｌだけ離れている。なお、チャネル移動度を高める観点から、距離Ｌは０．１μｍ（マイクロメートル）以上であることが好ましい。半導体装置を微細化させる観点から、距離Ｌは１０μｍ（マイクロメートル）以下であることが好ましい。

Ｃ１−２．半導体装置の製造方法：
半導体装置１０７の製造では、まず、基板７１とバッファ層７２と第１の半導体層９３とが積層された積層体が用意される（図２、ステップＳ１００）。本実施形態では、基板７１上に積層されたバッファ層７２の上面に、ＭＯＣＶＤ法によって、Ｚ軸方向に沿った厚さが約２．０μｍ（マイクロメートル）の第１の半導体層９３が形成される。

次に、第１のｐ型半導体領域７３が形成される（図２、ステップＳ１１０）。本実施形態では、第１の半導体層９３の上面から−Ｚ軸方向に０．５μｍ（マイクロメートル）の深さまでのマグネシウム（Ｍｇ）の平均濃度が、約１×１０^１７ｃｍ^−３となるように、イオン注入が行われる。マグネシウム（Ｍｇ）イオンは、イオン注入の加速電圧を異ならせて、第１の半導体層９３の上面全面に対し、複数回にわけて注入される。マグネシウム（Ｍｇ）イオンの全ドーズ量は、６．５×１０^１２ｃｍ^−２である。

次に、第１のｎ型半導体領域７４が形成される（ステップＳ１１５）。本工程では、まず、上述の第１実施形態において第１のｎ型半導体領域４が形成される工程と同様に、プラズマＣＶＤ法によって第１のｐ型半導体領域７３の上面に、二酸化シリコン（ＳｉＯ_２）からなる膜が積層される。積層された二酸化シリコン（ＳｉＯ_２）からなる膜は、不純物分布を調整するための膜である。次に、第１のｎ型半導体領域７４が形成される領域上を除く領域の二酸化シリコン（ＳｉＯ_２）上に、フォトレジストを用いてパターンが形成される。次に、パターンをマスクとして用いて、ｎ型不純物がイオン注入される。本実施形態では、イオン注入されるｎ型不純物として、シリコン（Ｓｉ）イオンが用いられる。本実施形態では、第１のｐ型半導体領域７３の上面から−Ｚ軸方向に０．２μｍ（マイクロメートル）の深さまでのＳｉの平均濃度が、約２×１０^２０ｃｍ^−３となるように、イオン注入が行われる。シリコン（Ｓｉ）イオンは、イオン注入の加速電圧を異ならせて、第１の半導体層９３上に形成された第１のｐ型半導体領域７３上から、複数回にわけて注入される。シリコン（Ｓｉ）イオンの全ドーズ量は、５．２×１０^１５ｃｍ^−２である。イオン注入の後には、積層された二酸化シリコン（ＳｉＯ_２）が残されたまま、パターンのみが除去される。

続いて、第１のｎ型半導体領域７４１が形成される（ステップＳ１１５）。本工程では、第１のｎ型半導体領域７４１が形成される領域上を除く領域の二酸化シリコン（ＳｉＯ_２）上に、フォトレジストを用いてパターンが形成される。次に、パターンをマスクとして用いて、ｎ型不純物がイオン注入される。本実施形態では、イオン注入されるｎ型不純物として、シリコン（Ｓｉ）イオンが用いられる。本実施形態では、第１の半導体層９３上に形成された第１のｐ型半導体領域７３上から、の上面から−Ｚ軸方向に０．１μｍ（マイクロメートル）の深さまでのＳｉの平均濃度が、約３×１０^１７ｃｍ^−３となるように、イオン注入が行われる。シリコン（Ｓｉ）イオンは、イオン注入の加速電圧を異ならせて、第１のｐ型半導体領域７３に対し、複数回にわけて注入される。シリコン（Ｓｉ）イオンの全ドーズ量は、４．０×１０^１２ｃｍ^−２である。イオン注入の後には、積層された二酸化シリコン（ＳｉＯ_２）及びパターンが除去される。

次に第１のｐ型半導体領域７５１が形成される（図２、ステップＳ１２０）。まず、第１のｐ型半導体領域７５１が形成される領域を除く第１のｐ型半導体領域７３上に、フォトレジストを用いてパターンが形成される。次に、パターンをマスクとして用いて、ｐ型不純物がイオン注入される。本実施形態では、イオン注入されるｐ型不純物として、マグネシウム（Ｍｇ）イオンが用いられる。本実施形態では、第１の半導体層９３上に形成された第１のｐ型半導体領域７３の上面から−Ｚ軸方向に０．４μｍ（マイクロメートル）の深さまでのマグネシウム（Ｍｇ）の平均濃度が、約５×１０^１９ｃｍ^−３となるように、イオン注入が行われる。マグネシウム（Ｍｇ）イオンは、イオン注入の加速電圧を異ならせて、第１の半導体層９３上に形成された第１のｐ型半導体領域７３に対し、複数回にわけて注入される。マグネシウム（Ｍｇ）イオンの全ドーズ量は、２．６×１０^１５ｃｍ^−２である。イオン注入の後には、パターンが除去される。

次に、第２のｐ型半導体領域７５２が形成される（図２、ステップＳ１３０）。本工程では、第２のｐ型半導体領域７５２が形成される領域上を除く領域上に、フォトレジストを用いてパターンが形成される。本工程では、パターンは、後に形成される制御領域Ｃと第２のｐ型半導体領域７５２とが離れるように、形成される。次に、パターンをマスクとして用いて、第１のｐ型半導体領域７５１上に、ｎ型不純物がイオン注入される。本実施形態では、イオン注入されるｎ型不純物として、酸素（Ｏ）イオンが用いられる。本実施形態では、第１のｐ型半導体領域７５１の上面から−Ｚ軸方向に０．２μｍ（マイクロメートル）の深さまでの酸素（Ｏ）の平均濃度が、約５×１０^１９ｃｍ^−３となるように、イオン注入が行われる。酸素（Ｏ）イオンは、イオン注入の加速電圧を異ならせて、第１のｐ型半導体領域７５１に対し、複数回にわけて注入される。酸素（Ｏ）イオンの全ドーズ量は、１．３×１０^１５ｃｍ^−２である。イオン注入の後にパターンが除去される。本工程を、「工程（ａ）」とも呼ぶ。

なお、ステップＳ１１０及びステップＳ１２０では、第２のｐ型半導体領域７５２に含まれるｐ型不純物の濃度に対する、第２のｐ型半導体領域７５２に含まれるｎ型不純物の濃度の比が、０．１以上かつ２．０以下となるように、ｐ型不純物の濃度とｎ型不純物の濃度との少なくとも一方が調整される。ステップＳ１２０が行われた後に、上述の第１実施形態と同様に、不純物を活性化させるための熱処理が行われる。

第２のｐ型半導体領域７５２が形成された後に、第１の電極７９及びドレイン電極８１が形成される領域以外の領域に絶縁膜７７１が形成されて、第１の電極７９、ドレイン電極８１、ゲート電極８０１が形成される（図２、ステップＳ１３０）。なお、本実施形態では、制御領域Ｃ以外における絶縁膜７７１は、各半導体領域を保護する保護膜としての機能を有する。ステップＳ１３０では、各電極が形成された後、上述の第１実施形態と同様に、各電極が接する半導体領域とのオーム性接触を得るための熱処理が行われる。これらの工程を経て、図１３に示す半導体装置１０７が完成する。

以上で説明した第３実施形態の半導体装置１０７においても、上述の第１実施形態と同様の効果を奏する。

Ｃ２．第３実施形態の変形例１：
上記第３実施形態において、第１のｐ型半導体領域７３は、バッファ層７２の上面から−Ｚ軸方向に０．５μｍ（マイクロメートル）の深さまでのマグネシウム（Ｍｇ）の平均濃度が、約１×１０^１７ｃｍ^−３となるように、イオン注入が行われて形成されている。これに代えて、結晶成長によって第１のｐ型半導体領域７３が形成されてもよい。例えば、ＭＯＣＶＤ法によって、バッファ層７２の上に厚さ１．５μｍ（マイクロメートル）の第１の半導体層９３が形成され、続いて、ＭＯＣＶＤ法によって、第１の半導体層９３上に厚さ０．５μｍ（マイクロメートル）の第１のｐ型半導体領域７３が形成されてもよい。

このような半導体装置であれば、ＭＯＣＶＤ法によって第１のｐ型半導体領域７３を形成させるので、チャネル層（第１のｐ型半導体領域７３）において電流が流れる領域及びその近傍に、ドナー不純物となり得る元素がより存在しないようにすることができ、より高いチャネル移動度を有する半導体装置を提供することができる。

Ｃ３．第３実施形態の変形例２：
図１４は、第３実施形態の変形例２における半導体装置１０８を示す図である。半導体装置１０８は、基板７１と、バッファ層７２と、第１の半導体層９３と、第１のｐ型半導体領域７３、７５１、７５３と、第１のｎ型半導体領域７４、９１と、第２のｐ型半導体領域７５２と、絶縁膜７７１と、ボディ電極とソース電極とを兼ねる第１の電極７９と、ゲート電極８０１と、ドレイン電極８１と、を備える。

第１のｐ型半導体領域７５１、７５３は、ｐ型不純物を含むｐ型半導体からなる領域である。第１のｐ型半導体領域７５３は、ゲート電極８０１に接する。本変形例では、第１のｐ型半導体領域７５１、７５３は、マグネシウム（Ｍｇ）をアクセプタとして含む。第１のｐ型半導体領域７５１、７５３に含まれるマグネシウム（Ｍｇ）の平均濃度は、約５×１０^１８ｃｍ^−３であり、第１のｐ型半導体領域７５３のＺ軸方向に沿った厚さは、約０．４μｍ（マイクロメートル）である。また、第２のｐ型半導体領域７５２の上面から第１のｐ型半導体領域７５１の下面までのＺ軸方向に沿った距離は、約０．４μｍ（マイクロメートル）である。本変形例では、第１のｐ型半導体領域７５１、７５３は、第１のｐ型半導体領域７３にｐ型不純物がイオン注入されることによって形成されている。

第２のｐ型半導体領域７５２は、第１のｐ型半導体領域７５１の上面に接する。本変形例では、第２のｐ型半導体領域７５２は、マグネシウム（Ｍｇ）をアクセプタとして含む。第２のｐ型半導体領域７５２に含まれるマグネシウム（Ｍｇ）平均濃度は、５×１０^１８ｃｍ^−３であり、第２のｐ型半導体領域７５２のＺ軸方向に沿った距離は、約０．２μｍ（マイクロメートル）である。また、本変形例では、第２のｐ型半導体領域７５２は、酸素（Ｏ）をｎ型不純物として含む。第２のｐ型半導体領域７５２に含まれる酸素（Ｏ）平均濃度は、５×１０^１８ｃｍ^−３である。第２のｐ型半導体領域７５２は、第１のｐ型半導体領域７５１にｎ型不純物がイオン注入されることによって形成されている。

第１のｎ型半導体領域９１は、第１のｐ型半導体領域７３の上面に形成されている。本変形例では、第１のｎ型半導体領域９１は、窒化ガリウム（ＧａＮ）から主に形成されている。第１のｎ型半導体領域９１は、ｎ型不純物を含むｎ型半導体からなる領域である。第１のｎ型半導体領域９１は、シリコン（Ｓｉ）をドナーとして含む。第１のｎ型半導体領域９１に含まれるシリコン（Ｓｉ）の平均濃度は、約５×１０^１６ｃｍ^−３であり、第１のｎ型半導体領域９１のＺ軸方向に沿った距離は、約０．５μｍ（マイクロメートル）である。本変形例における半導体装置１０８のその他の構成は、上述の第３実施形態の半導体装置１０７の構成と同様であるため、説明を省略する。

半導体装置１０８の製造では、上述の第３実施形態の半導体装置１０７と同様に、バッファ層７２の上面に第１の半導体層９３が形成される（図２，ステップＳ１００）。次に、第１の半導体層９３の上面全面に、ＭＯＣＶＤ法によって、Ｚ軸方向に沿った厚さが約０．４μｍ（マイクロメートル）であり、マグネシウム（Ｍｇ）の平均濃度が約１×１０^１７ｃｍ^−３である第１の半導体層９３が形成される。さらに、第１の半導体層９３の上面全面に、ＭＯＣＶＤ法によって、Ｚ軸方向に沿った厚さが約０．１μｍ（マイクロメートル）であり、シリコン（Ｓｉ）の平均濃度が約５×１０^１６ｃｍ^−３である第１のｎ型半導体領域９１が形成される（ステップＳ１１５）。

次に、上述の第３実施形態において第１のｐ型半導体領域７３の上面に二酸化シリコン（ＳｉＯ_２）が積層されたのに代えて、第１のｎ型半導体領域９１の上面に二酸化シリコン（ＳｉＯ_２）が積層される。その後、第３実施形態と同様に、パターンが形成され第１のｎ型半導体領域９１の上面からイオン注入が行われることによって、第１のｎ型半導体領域７４が形成される（ステップＳ１１５）。

次に、第１のｐ型半導体領域７５１、第１のｐ型半導体領域７５３が形成される（図２、ステップＳ１１０）。本変形例では、第１のｐ型半導体領域７５１、第１のｐ型半導体領域７５３が形成される領域を除いて、フォトレジストを用いてパターンが形成される。次に、パターンをマスクとして用いて、ｐ型不純物がイオン注入される。本変形例では、第１のｐ型半導体領域７３上に形成された第１のｎ型半導体領域９１の上面から−Ｚ軸方向に０．４μｍ（マイクロメートル）の深さまでのマグネシウム（Ｍｇ）の平均濃度が、約５×１０^１８ｃｍ^−３となるように、イオン注入が行われる。マグネシウム（Ｍｇ）イオンは、イオン注入の加速電圧を異ならせて、複数回にわけて注入される。マグネシウム（Ｍｇ）イオンの全ドーズ量は、２．６×１０^１４ｃｍ^−２である。イオン注入の後には、パターンが除去される。

次に、第２のｐ型半導体領域７５２が形成される（図２、ステップＳ１２０）。本工程においても、第２のｐ型半導体領域７５２が形成される領域上を除く領域上に、フォトレジストを用いてパターンが形成される。また、パターンは、後に形成される制御領域Ｃと第２のｐ型半導体領域７５２とが離れるように、形成される。次に、パターンをマスクとして用いて、形成された第１のｐ型半導体領域７５１上に、ｎ型不純物がイオン注入される。本変形例では、第１のｐ型半導体領域７５１の上面から、−Ｚ軸方向に０．２μｍ（マイクロメートル）の深さまでの酸素（Ｏ）の平均濃度が、約５×１０^１８ｃｍ^−３となるように、イオン注入が行われる。酸素（Ｏ）イオンは、イオン注入の加速電圧を異ならせて、第１のｐ型半導体領域７５１に対し、複数回にわけて注入される。酸素（Ｏ）イオンの全ドーズ量は、１．３×１０^１４ｃｍ^−２である。イオン注入の後にパターンが除去される。本工程を、「工程（ａ）」とも呼ぶ。本変形例における半導体装置１０８のその他の製造方法は、上述の第３実施形態における半導体装置１０７の製造方法と同じであるため、説明を省略する。

以上で説明した半導体装置１０８においても、上述の第３実施形態と同様の効果を奏する。

また、ＭＯＣＶＤ法によって第１のｐ型半導体領域７３を成長させるので、チャネル層（第１のｐ型半導体領域７３）において電流が流れる領域及びその近傍に、ドナー不純物となり得る元素がより存在しないようにすることができ、より高いチャネル移動度を有する半導体装置を提供することができる。

Ｃ４．第３実施形態の変形例３：
図１５は、第３実施形態の変形例３における半導体装置１１０を示す図である。本変形例における半導体装置１１０は、ＲＥＳＵＲＦ（ＲＥｄｕｃｅｄ ＳＵＲｆａｃｅ Ｆｉｅｌｄ）構造を有する横型のＭＩＳＦＥＴである。半導体装置１１０は、基板７１と、バッファ層７２と、第１のｐ型半導体領域７３１、７５１、７５３と、第１のｎ型半導体領域７４、９１１と、第２のｐ型半導体領域７５２、６６２と、絶縁膜７７１と、ボディ電極とソース電極とを兼ねる第１の電極７９と、ゲート電極８０１と、ドレイン電極８１と、を備える。本変形例においては、バッファ層７２を、「第１の半導体層」とも呼ぶ。本変形例においては、制御領域Ｃと第２のｐ型半導体領域７５２とは、距離Ｌ１だけ離れており、制御領域Ｃと第２のｐ型半導体領域６６２とは、距離Ｌ２だけ離れている。

第１のｐ型半導体領域７３１は、基板７１の厚み方向において、基板７１と第１の電極７９との間に位置する。本変形例では、第１のｐ型半導体領域７３１は、バッファ層７２の上面に接する。本変形例では、第１のｐ型半導体領域７３１は、窒化ガリウム（ＧａＮ）から主に形成されている。第１のｐ型半導体領域７３１は、ｐ型不純物を含むｐ型半導体からなる領域である。本変形例では、第１のｐ型半導体領域７３１は、マグネシウム（Ｍｇ）をアクセプタとして含む。第１のｐ型半導体領域７３１に含まれるマグネシウム（Ｍｇ）の平均濃度は、約１×１０^１８ｃｍ^−３であり、第１のｐ型半導体領域７３１のＺ軸方向に沿った厚さは、約０．４μｍ（マイクロメートル）である。第１のｐ型半導体領域７３１は、バッファ層７２の上面に、ＭＯＣＶＤ法による結晶成長によって形成されている。

第２のｐ型半導体領域６６２は、第１のｐ型半導体領域７３１の上面に接する。第２のｐ型半導体領域６６２は、ｐ型不純物と、ｎ型不純物と、を含んでおり、ｐ型の特性を有するｐ型半導体からなる領域である。本変形例では、第２のｐ型半導体領域６６２は、マグネシウム（Ｍｇ）をアクセプタとして含む。第２のｐ型半導体領域６６２に含まれるマグネシウム（Ｍｇ）平均濃度は、１×１０^１８ｃｍ^−３であり、第２のｐ型半導体領域６６２のＺ軸方向に沿った厚さは、約０．２μｍ（マイクロメートル）である。また、本変形例では、第２のｐ型半導体領域６６２は、酸素（Ｏ）をｎ型不純物として含む。第２のｐ型半導体領域６６２に含まれる酸素（Ｏ）平均濃度は、１×１０^１８ｃｍ^−３である。本変形例では、第２のｐ型半導体領域６６２は、第１のｐ型半導体領域７３１にｎ型不純物がイオン注入されることによって形成されている。第２のｐ型半導体領域６６２を、「電界緩和領域」とも呼ぶ。

第１のｎ型半導体領域９１１は、第１のｐ型半導体領域７３１の上面に形成されている。本変形例では、第１のｎ型半導体領域９１１は、窒化ガリウム（ＧａＮ）から主に形成されている。第１のｎ型半導体領域９１１は、ｎ型不純物を含むｎ型半導体からなる領域である。第１のｎ型半導体領域９１１は、シリコン（Ｓｉ）をドナーとして含む。第１のｎ型半導体領域９１１に含まれるシリコン（Ｓｉ）の平均濃度は、約１×１０^１７ｃｍ^−３であり、第１のｎ型半導体領域９１１のＺ軸方向に沿った厚さは、約０．１μｍ（マイクロメートル）である。本変形例における半導体装置１１０のその他の構成は、上述の第３実施形態の変形例２における半導体装置１０８の構成と同様であるため、説明を省略する。

半導体装置１１０の製造では、基板７１の上にバッファ層７２が形成され（図２、ステップＳ１００）、さらに、バッファ層７２の上面全面に、ＭＯＣＶＤ法によって、Ｚ軸方向に沿った厚さが約０．４μｍ（マイクロメートル）であり、マグネシウム（Ｍｇ）の平均濃度が約１×１０^１８ｃｍ^−３である第１のｐ型半導体領域７３１が形成される（図２、ステップＳ１２０）。

次に、第２のｐ型半導体領域６６２が形成される（図２、ステップＳ１３０）。本工程においては、第２のｐ型半導体領域６６２が形成される領域上を除く領域上に、フォトレジストを用いてパターンが形成される。また、パターンは、後に形成される制御領域Ｃと第２のｐ型半導体領域６６２とが離れるように、形成される。次に、パターンをマスクとして用いて、形成された第１のｐ型半導体領域７３１上に、ｎ型不純物がイオン注入される。本変形例では、第１のｐ型半導体領域７３１の上面から−Ｚ軸方向に０．２μｍ（マイクロメートル）の深さまでの酸素（Ｏ）の平均濃度が、約１×１０^１８ｃｍ^−３となるように、イオン注入が行われる。酸素（Ｏ）イオンは、イオン注入の加速電圧を異ならせて、第１のｐ型半導体領域７３１に対し、複数回にわけて注入される。酸素（Ｏ）イオンの全ドーズ量は、２．６×１０^１３ｃｍ^−２である。イオン注入の後にパターンが除去される。本工程は、「工程（ａ）」に含まれる。

次に、第２のｐ型半導体領域６６２が形成された第１のｐ型半導体領域７３１の上面の全面に、ＭＯＣＶＤ法によって、Ｚ軸方向に沿った厚さが０．１μｍ（マイクロメートル）であり、シリコンの平均濃度が約１×１０^１７ｃｍ^−３である第１のｎ型半導体領域９１１が形成される。本変形例の１１０におけるその他の製造方法は、上述の第３実施形態の変形例２における半導体装置１０８の製造方法と同様であるため、説明を省略する。

以上で説明した半導体装置１１０においても、上述の第３実施形態と同様の効果を奏する。

さらに、半導体装置１１０では、アクセプタ濃度の高い第２のｐ型半導体領域６６２により、ゲート電極８０１付近の電界集中を緩和することができる。

Ｃ５．第３実施形態の変形例４：
図１６は、第３実施形態の変形例４における半導体装置１１１を示す図である。半導体装置１１１は、横型ＭＩＳＨＦＥＴ（Metal-Insulator-Semiconductor Heterostructure Field-Effect Transistor）である。半導体装置１１１は、横型トランジスタである。

半導体装置１１１は、基板７１と、バッファ層７２と、第１のｐ型半導体領域７３、７５１、７５３と、キャリア走行層９４と、障壁層９５と、第２のｐ型半導体領域７５２と、絶縁膜７７と、ボディ電極とソース電極とを兼ねる第１の電極７９と、ゲート電極８０と、ドレイン電極８１と、を備える。本変形例において、バッファ層７２を、「第１の半導体層７２」とも呼ぶ。

第１のｐ型半導体領域７３は、バッファ層７２の上面に接する。本変形例では、第１のｐ型半導体領域７３は、マグネシウム（Ｍｇ）をアクセプタとして含む。第１のｐ型半導体領域７３に含まれるマグネシウム（Ｍｇ）の平均濃度は、約５×１０^１７ｃｍ^−３であり、第１のｐ型半導体領域７３のＺ軸方向に沿った厚さは、約０．５μｍ（マイクロメートル）である。本変形例では、第１のｐ型半導体領域７３は、ＭＯＣＶＤ法によって形成されている。

キャリア走行層９４は、バッファ層７２の上面に接する。キャリア走行層９４は、真性半導体層である。キャリア走行層９４のＺ軸方向に沿った厚さは、約０．１μｍ（マイクロメートル）である。本変形例ではキャリア走行層９４は、ＭＯＣＶＤ法によって形成されている。

障壁層９５は、キャリア走行層９４の上面に接する。障壁層９５は、真性半導体層である。障壁層９５は、主に窒化アルミニウムガリウム（ＡｌＧａＮ）により形成されている。障壁層９５のＺ軸方向に沿った厚さは、約２０ｎｍ（ナノメートル）である。障壁層９５は、ＭＯＣＶＤ法によって形成されている。

絶縁膜７７は、各半導体（障壁層９５、第１のｐ型半導体領域７５１、７５３、第２のｐ型半導体領域７５２）の上面であって、第１の電極７９又はドレイン電極８１と接していない半導体を連続的に覆うように形成された膜である。絶縁膜７７は、二酸化シリコン（ＳｉＯ_２）により形成されている。制御領域Ｃ以外の領域における絶縁膜７７は、各半導体の上面を覆う保護膜として機能する。

半導体装置１１１の製造では、まず、基板７１の上にＭＯＣＶＤ法によって、バッファ層７２が形成される（図２、ステップＳ１００）。続いて、バッファ層７２の上面全面に、ＭＯＣＶＤ法によって、Ｚ軸方向に沿った厚さが約０．５μｍ（マイクロメートル）であり、マグネシウム（Ｍｇ）の平均濃度が約５×１０^１７ｃｍ^−３である第１のｐ型半導体領域７３が形成される（ステップＳ１１０）。さらに、第１のｐ型半導体領域７３の上面には、Ｚ軸方向に沿った厚さが約０．１μｍ（マイクロメートル）のキャリア走行層９４が、ＭＯＣＶＤ法によって形成される。キャリア走行層９４上には、Ｚ軸方向に沿った厚さが約２０ｎｍの障壁層９５が、ＭＯＣＶＤ法によって形成される。本変形例における半導体装置１１１のその他の製造方法は、上述の第３実施形態の変形例２における半導体装置１０８の製造方法と同じであるため、説明を省略する。

以上で説明した半導体装置１１１においても、上述の第３実施形態と同様の効果を奏する。

Ｃ６．第３実施形態の変形例５：
図１７は、第３実施形態の変形例５における半導体装置１１２を示す図である。半導体装置１１２は、横型のＨＦＥＴ（Heterostructure Field-Effect Transistor）である。半導体装置１１２は、横型トランジスタである。

半導体装置１１２は、基板７１と、バッファ層７２と、第１のｐ型半導体領域７３、７５１、７５３と、キャリア走行層９４と、障壁層９５と、第２のｐ型半導体領域７５２と、絶縁膜７７と、ボディ電極とソース電極とを兼ねる第１の電極７９と、ゲート電極８０と、ドレイン電極８１と、を備える。本変形例において、バッファ層７２を、「第１の半導体層７２」とも呼ぶ。

半導体装置１１２と、上述の第３実施形態の変形例４における半導体装置１１１と異なる点は、ゲート電極８０が障壁層９５上に形成されている点である。絶縁膜７７は、障壁層９５上の第１の電極７９、ゲート電極８０、ドレイン電極８１が形成されていない領域上に形成されている。絶縁膜７７は、障壁層９５の保護膜として機能する。本変形例における半導体装置１１１のその他の構成は、上述の第３実施形態の変形例４における半導体装置１１１と同様であるため、説明を省略する。

以上で説明した半導体装置１１１においても、上述の第３実施形態と同様の効果を奏する。

Ｄ．第４実施形態：
図１８は、第４実施形態における半導体装置２００を示す図である。半導体装置２００は、第１実施形態と同様に、基板１と、第１の半導体層２と、第１のｐ型半導体領域３１と、第２のｐ型半導体領域５２と、第１のｎ型半導体領域４と、トレンチ６と、絶縁膜７と、ゲート電極１０と、ボディ電極８及びソース電極９（第１の電極１２）と、ドレイン電極１１と、を備える。半導体装置２００は、−Ｘ軸方向側における終端構造８００として、段差部６００と、終端部６２０とを備える。本実施形態では、半導体装置２００は、−Ｘ軸方向側と同様に、＋Ｘ軸方向側に終端構造を有する。半導体装置２００は、さらに、配線電極１２０と、絶縁膜７７２と、を備える。

半導体装置２００の段差部６００は、上面６０１と側面６０２と底面６０３とからなる。段差部６００は、第１のｎ型半導体領域４から第１のｐ型半導体領域３１を経て第１の半導体層２に至る段差を形成する。

半導体装置２００の終端部６２０は、半導体装置２００の端部である。終端部６２０は、第１の半導体層２における−Ｘ軸方向を向いた界面と、基板１における−Ｘ軸方向を向いた界面とを含む。

半導体装置２００は、複数のトレンチ６を備えており、それぞれのトレンチ６には、ゲート電極１０が形成されている。半導体装置２００では、ゲート電極１０及び配線電極１２０は複数であり、ゲート電極１０と配線電極１２０とは、Ｘ軸方向において交互に配置されている。本実施形態では、ゲート電極１０及び配線電極１２０は、Ｙ軸方向に沿って延びている。本実施形態では、半導体装置２００における複数のゲート電極１０は、図示しない部位で並列に接続されている。半導体装置２００における複数の制御領域Ｃは、絶縁膜７の一部とゲート電極１０の一部とを含む。各制御領域Ｃは第２のｐ型半導体領域５２と離れている。

絶縁膜７７２は、電気絶縁性を有し、段差部６００、絶縁膜７、ゲート電極１０を覆う。本実施形態では、絶縁膜７７２は、二酸化シリコン（ＳｉＯ_２）から形成されている。

配線電極１２０は、導電性を有し、絶縁膜７に積層されている。配線電極１２０は、複数の電極９のそれぞれに接続する複数の接続部１２１ｅを有するソース配線電極である。これによって、複数のゲート電極１０に対応する複数の素子が並列に接続される。本実施形態では、配線電極１２０は、アルミニウム（Ａｌ）から主に形成されている。

段差部６００に接する箇所における配線電極１２０と、段差部６００に接する絶縁膜７７２とは、フィールドプレート構造を構成する。

以上説明した第４実施形態によれば、第１実施形態と同様の効果を奏し、さらに、フィールドプレート構造により段差部６００における電界集中を緩和することができる。その結果、多数の素子を並列で動作させる半導体装置２００の電気的特性を向上させることができる。

Ｅ．第５実施形態：
図１９は、第５実施形態における半導体装置２５０を示す図である。半導体装置２５０は、第２実施形態と同様に、基板１と、第１の半導体層２と、第１のｐ型半導体領域３２、３３と、第１のｎ型半導体領域４と、トレンチ６と、絶縁膜７と、ゲート電極１０と、ボディ電極とソース電極とを兼ねる第１の電極１９と、ドレイン電極１１と、第１のｐ型半導体領域６１と、第２のｐ型半導体領域６２と、を備える。第１のｐ型半導体領域６１及び第２のｐ型半導体領域６２は、第１の半導体層２内に位置する。半導体装置２５０は、＋Ｘ軸方向側における終端構造８００ｂとして、段差部６００ｂを備えている。本実施形態では、半導体装置２５０は、＋Ｘ軸方向側と同様に、−Ｘ軸方向側に終端構造８００ｂを有する。半導体装置２５０は、さらに、配線電極１２０と、絶縁膜７７２と、を備える。

半導体装置２５０の段差部６００ｂは、上面６０１ｂと側面６０２ｂと底面６０３ｂとからなる。段差部６００ｂは、第１のｎ型半導体領域４から第１のｐ型半導体領域３２を経て第１の半導体層２に至る段差を形成する。段差部６００ｂの箇所における第１の半導体層２内には、第２のｐ型半導体領域６２が形成されている。段差部６００ｂの箇所における第２のｐ型半導体領域６２の上面は、段差部６００ｂの底面６０３ｂと同一平面上に位置する。また、段差部６００ｂの箇所における第１の半導体層２内には、第１のｐ型半導体領域６１が形成されている。段差部６００ｂの箇所における第１のｐ型半導体領域６１の上面は、段差部６００ｂの底面６０３ｂと同一平面上に位置する。

半導体装置２５０は、複数のトレンチ６を備えており、それぞれのトレンチ６には、ゲート電極１０が形成されている。半導体装置２５０では、ゲート電極１０及び配線電極１２０は複数であり、ゲート電極１０と配線電極１２０とは、Ｘ軸方向において交互に配置されている。本実施形態では、ゲート電極１０及び配線電極１２０は、Ｙ軸方向に沿って延びている。本実施形態では、半導体装置２００における複数のゲート電極１０は、図示しない部位で並列に接続されている。半導体装置２５０における複数の制御領域Ｃは、絶縁膜７の一部とゲート電極１０の一部とを含む。各制御領域Ｃは、第２のｐ型半導体領域６２と離れている。

絶縁膜７７２は、電気絶縁性を有し、段差部６００、絶縁膜７、ゲート電極１０を覆う。本実施形態では、絶縁膜７７２は、二酸化シリコン（ＳｉＯ_２）から形成されている。

配線電極１２０は、導電性を有し、絶縁膜７に積層されている。配線電極１２０は、複数の電極１９のそれぞれに接続する複数の接続部１２１ｅを有するソース配線電極である。これによって、複数のゲート電極１０に対応する複数の素子が並列に接続される。本実施形態では、配線電極１２０は、アルミニウム（Ａｌ）から主に形成されている。

段差部６００ｂに接する箇所における配線電極１２０と、段差部６００ｂに接する絶縁膜７７２とは、フィールドプレート構造を構成する。

以上説明した第５実施形態によれば、上述の第２実施形態と同様の効果を奏する。また、上述の第４実施形態と同様にフィールドプレート構造により段差部６００ｂにおける電界集中を緩和することができる。さらに、段差部６００ｂの箇所における第２のｐ型半導体領域６２によって、段差部６００ｂにおける電界集中を緩和することができる。その結果、多数の素子を並列で動作させる半導体装置２５０の電気的特性を向上させることができる。

Ｆ．第６実施形態：
図２０は、電力変換装置３００の構成を示す説明図である。電力変換装置３００は、交流電源Ｅから負荷Ｒに供給される電力を変換する装置である。電力変換装置３００は、交流電源Ｅの力率を改善する力率改善回路の構成部品として、制御回路２０と、トランジスタＴＲと、４つのダイオードＤ１と、コイルＬｃと、ダイオードＤ２と、キャパシタＣｐとを備える。本実施形態では、トランジスタＴＲは、第４実施形態の半導体装置２００と同様である。

電力変換装置３００のダイオードＤ１，Ｄ２は、ショットキーバリアダイオードである。電力変換装置３００において、４つのダイオードＤ１は、交流電源Ｅの交流電圧を整流するダイオードブリッジＤＢを構成する。ダイオードブリッジＤＢは、直流側の端子として、正極出力端Ｔｐと、負極出力端Ｔｎとを有する。コイルＬｃは、ダイオードブリッジＤＢの正極出力端Ｔｐに接続されている。ダイオードＤ２のアノード側は、コイルＬｃを介して正極出力端Ｔｐに接続されている。ダイオードＤ２のカソード側は、キャパシタＣｐを介して負極出力端Ｔｎに接続されている。負荷Ｒは、キャパシタＣｐと並列に接続されている。

電力変換装置３００のトランジスタＴＲは、ＦＥＴ（Field-Effect Transistor）である。トランジスタＴＲのソース側は、負極出力端Ｔｎに接続されている。トランジスタＴＲのドレイン側は、コイルＬｃを介して正極出力端Ｔｐに接続されている。トランジスタＴＲのゲート側は、制御回路２０に接続されている。電力変換装置３００の制御回路２０は、交流電源Ｅの力率が改善されるように、負荷Ｒに出力される電圧、および、ダイオードブリッジＤＢにおける電流に基づいて、トランジスタＴＲのソース−ドレイン間の電流を制御する。

以上説明した第６実施形態によれば、トランジスタＴＲのデバイス特性を向上させることができる。その結果、電力変換装置３００による電力変換効率を向上させることができる。

なお、トランジスタＴＲは、第５実施形態の半導体装置２５０と同様であってもよいし、上述の他の実施形態及び変形例における半導体装置が用いられてもよい。

Ｇ．他の変形例：
本発明は、上述した実施形態、実施例および変形例に限られず、その趣旨を逸脱しない範囲において種々の構成で実現できる。例えば、実施形態、実施例および変形例における技術的特徴のうち、発明の概要の欄に記載した各形態における技術的特徴に対応するものは、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えおよび組み合わせを行うことが可能である。また、本明細書中に必須なものとして説明されていない技術的特徴については、適宜、削除することが可能である。

本発明が適用される半導体装置は、上述した構造に限られず、制御領域Ｃを備え、制御電極（ゲート電極）に電圧を印加することによって反転層が形成される原理を用いて電流を制御する半導体装置であればよく、例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）などであってもよい。

上述の実施形態及び変形例において、基板の材質は、上述した窒化ガリウム（ＧａＮ）やシリコン（Ｓｉ）に限らず、サファイア（Ａｌ_２Ｏ_３）、炭化シリコン（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）、酸化ガリウム（Ｇａ_２Ｏ_３）などのいずれであってもよい。なお、上述したように、半導体装置に含まれるｎ型不純物及びｐ型不純物を活性化させる観点から、面方向の格子定数と、第１の半導体層２の面方向の格子定数と、の差は、５％以下とするであることが好ましい。このような基板の材質は、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、炭化シリコン（ＳｉＣ）であることが好ましく、窒化ガリウム（ＧａＮ）であることがより好ましい。

上述の実施形態及び変形例において、各半導体層及び半導体領域の材質は、上述した窒化ガリウム（ＧａＮ）に限らず、シリコン（Ｓｉ）、ＳｉＣ（窒化シリコン）、またはIII族窒化物（例えば、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）など）などの他の半導体材料であってもよい。

上述の実施形態及び変形例において、ｎ型不純物は、シリコン（Ｓｉ）、酸素（Ｏ）、ゲルマニウム（Ｇｅ）などのいずれであってもよい。

上述の実施形態及び変形例において、ｐ型不純物は、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）、亜鉛（Ｚｎ）および炭素（Ｃ）などのいずれであってもよい。

上述の実施形態及び変形例において、絶縁膜の材質は、電気絶縁性を有する材質であればよく、二酸化シリコン（ＳｉＯ_２）の他、窒化シリコン（ＳｉＮｘ）、酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、酸化ジルコニウム（ＺｒＯ_２）、酸化ハフニウム（ＨｆＯ_２）、酸窒化シリコン（ＳｉＯＮ）、酸窒化アルミニウム（ＡｌＯＮ）、酸窒化ジルコニウム（ＺｒＯＮ）、酸窒化ハフニウム（ＨｆＯＮ）などの少なくとも１つであってもよい。絶縁膜は、単層であってもよいし、２層以上であってもよい。

上述の実施形態及び変形例において、各電極の材質は、上述の実施形態の材質に限らず、他の材質であってもよい。第１の電極は、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、プラチナ（Ｐｔ）のいずれかを含んでいてもよい。

上述の実施形態及び変形例において、結晶成長によって形成された半導体層は、イオン注入によって形成されてもよく、イオン注入によって形成された半導体層は、結晶成長によって形成されてもよい。例えば、半導体装置における第１のｐ型半導体領域の一部がイオン注入によって形成され、一部が結晶成長によって形成されてもよい。

上述の実施形態及び変形例において、第１のｐ型半導体領域５１、７５１を備える半導体装置は、第１のｐ型半導体領域５１、７５１を備えていなくてもよい。また、第１のｐ型半導体領域５１、７５１を備えていない半導体装置は、第１のｐ型半導体領域５１、７５１を備えていてもよい。

上述の実施形態及び変形例において、第１の半導体層内に第２のｐ型半導体領域６２を備えていない半導体装置は、第１の半導体層内に第２のｐ型半導体領域６２を備えていてもよい。さらに、第１の半導体層内に、第１のｐ型半導体領域６１を備えていてもよい。

上述の実施形態及び変形例において、第２のｐ型半導体領域のアクセプタ濃度は、第１のｐ型半導体領域のアクセプタ濃度よりも高くなくともよい。第２のｐ型半導体領域のアクセプタ濃度は、第１のｐ型半導体領域のアクセプタ濃度と同じであってもよいし、低くてもよい。

１…基板
１ｓ…第２の面
１ｕ…第１の面
２…第１の半導体層
３…第１のｐ型半導体領域
４…第１のｎ型半導体領域
６…トレンチ
７…絶縁膜
８…ボディ電極
９…ソース電極
１０…ゲート電極
１１…ドレイン電極
１２…第１の電極
１５…リセス
１９…第１の電極
２０…制御回路
３１…第１のｐ型半導体領域
３２…第１のｐ型半導体領域
３３…第１のｐ型半導体領域
４１…第１のｎ型半導体領域
５１…第１のｐ型半導体領域
５２…第２のｐ型半導体領域
６１…第１のｐ型半導体領域
６２…第２のｐ型半導体領域
７１…基板
７１ｓ…第２の面
７１ｕ…第１の面
７２…バッファ層
７３…第１のｐ型半導体領域
７４…第１のｎ型半導体領域
７７…絶縁膜
７９…第１の電極
８０…ゲート電極
８１…ドレイン電極
９１…第１のｎ型半導体領域
９３…第１の半導体層
９４…キャリア走行層
９５…障壁層
１００…半導体装置
１００ａ…積層体
１００ｂ…製造過程における半導体装置
１００ｃ…製造過程における半導体装置
１００ｄ…製造過程における半導体装置
１０１…半導体装置
１０２…半導体装置
１０３…半導体装置
１０４…半導体装置
１０５…半導体装置
１０６…半導体装置
１０７…半導体装置
１０８…半導体装置
１１０…半導体装置
１１１…半導体装置
１１２…半導体装置
１２０…配線電極
１２１ｅ…接続部
２００…半導体装置
２５０…半導体装置
３００…電力変換装置
６００…段差部
６００ｂ…段差部
６０１…上面
６０１ｂ…上面
６０２…側面
６０２ｂ…側面
６０３…底面
６０３ｂ…底面
６２０…終端部
６６２…第２のｐ型半導体領域
７３１…第１のｐ型半導体領域
７４１…第１のｎ型半導体領域
７５１…第１のｐ型半導体領域
７５２…第２のｐ型半導体領域
７５３…第１のｐ型半導体領域
７７１…絶縁膜
７７２…絶縁膜
８００…終端構造
８００ｂ…終端構造
８０１…ゲート電極
９１１…第１のｎ型半導体領域
Ｃ…制御領域
Ｃｐ…キャパシタ
Ｄ１…ダイオード
Ｄ２…ダイオード
ＤＢ…ダイオードブリッジ
Ｅ…交流電源
Ｌｃ…コイル
Ｒ…負荷
ＴＲ…トランジスタ
Ｔｎ…負極出力端
Ｔｐ…正極出力端

Claims (15)

1. 半導体装置であって、
   第１の面と第２の面とを有し、面方向に広がる基板と、
   前記基板の前記第１の面側の上方に位置する第１の電極と、
   第２の電極と、
   前記基板の厚み方向において、前記基板と前記第１の電極との間に位置する第１の半導体層と、
   前記基板の厚み方向において、前記第１の半導体層と前記第１の電極との間に位置する、ｐ型不純物を含む第１のｐ型半導体領域及びｎ型不純物を含む第２のｐ型半導体領域と、
   前記第１の面側の上方に位置し、前記第１の電極と、前記第２の電極と、の間に流れる電流を制御するための制御領域と、を備え、
   前記第２のｐ型半導体領域と前記制御領域とは離れており、
   前記制御領域は、前記第１のｐ型半導体領域と接触しており、前記第１のｐ型半導体領域にチャネルを形成するものであり、
   前記第１のｐ型半導体領域における前記チャネルが形成される領域は、前記チャネルの移動度に影響を与える濃度の前記ｎ型不純物を含まない、
   半導体装置。
2. 請求項１記載の半導体装置であって、
   前記第２のｐ型半導体領域と前記制御領域とは、０．１μｍ以上離れている、半導体装置。
3. 請求項１または請求項２記載の半導体装置であって、
   前記第２のｐ型半導体領域のアクセプタ濃度は、前記第１のｐ型半導体領域のアクセプタ濃度よりも高い、半導体装置。
4. 請求項１から請求項３までのいずれか一項に記載の半導体装置であって、
   前記第２のｐ型半導体領域の少なくとも一部は、前記第１の電極と接する、半導体装置。
5. 請求項１から請求項４までのいずれか一項に記載の半導体装置であって、
   前記基板の前記第１の面側に向けて落ち込み、前記第１の電極の少なくとも一部が接する段差部を備える、半導体装置。
6. 請求項１から請求項３までのいずれか一項に記載の半導体装置であって、
   前記第２のｐ型半導体領域の少なくとも一部は、前記第１の半導体層内に位置する、半導体装置。
7. 請求項１から請求項６までのいずれか一項に記載の半導体装置であって、
   前記第２のｐ型半導体領域に含まれるｐ型不純物の濃度に対する、前記第２のｐ型半導体領域に含まれる前記ｎ型不純物の濃度の比は、０．１以上かつ２．０以下である、半導体装置。
8. 請求項１から請求項７までのいずれか一項に記載の半導体装置であって、
   前記第１の半導体層は、ｎ型半導体層である、半導体装置。
9. 請求項１から請求項８までのいずれか一項に記載の半導体装置であって、
   前記第１の半導体層は、真性半導体層又はバッファ層である、半導体装置。
10. 請求項１から請求項９までのいずれか一項に記載の半導体装置であって、
    前記基板は、主に窒化ガリウム（ＧａＮ）により構成されている、半導体装置。
11. 請求項１から請求項１０までのいずれか一項に記載の半導体装置であって、
    前記ｐ型不純物は、ベリリウム（Ｂｅ）又はマグネシウム（Ｍｇ）を含む、半導体装置。
12. 請求項１から請求項１１までのいずれか一項に記載の半導体装置であって、
    前記基板の前記面方向の格子定数と、前記第１の半導体層の前記面方向の格子定数と、の差は、５％以下である、半導体装置。
13. 請求項１から請求項１２までのいずれか一項に記載の半導体装置であって、
    前記第１の電極は、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、又はＰｔのうち少なくとも一つを含む、半導体装置。
14. 請求項１から請求項１３のいずれか一項に記載の半導体装置を備える電力変換装置。
15. 第１の面と第２の面とを有し、面方向に広がる基板と、
    前記基板の前記第１の面側の上方に位置する第１の電極と、
    第２の電極と、
    前記基板の厚み方向において、前記基板と前記第１の電極との間に位置する第１の半導体層と、
    前記基板の厚み方向において、前記第１の半導体層と前記第１の電極との間に位置する、ｐ型不純物を含む第１のｐ型半導体領域及びｎ型不純物を含む第２のｐ型半導体領域と、
    前記第１の面側の上方に位置し、前記第１の電極と、前記第２の電極と、の間に流れる電流を制御するための制御領域であって、前記第１のｐ型半導体領域と接触し、前記第１のｐ型半導体領域にチャネルを形成する制御領域と、を備える半導体装置の製造方法であって、
    前記方法は、
    （ａ１）前記第１のｐ型半導体領域における前記チャネルが形成される領域が前記チャネルの移動度に影響を与える濃度の前記ｎ型不純物を含まず、前記第１のｐ型半導体領域と前記制御領域とが接触するように、前記第１のｐ型半導体領域を形成する工程と、
    （ａ２）前記第２のｐ型半導体領域と前記制御領域とが離れるように、前記第２のｐ型半導体領域を形成する工程と、
    を備える、
    半導体装置の製造方法。

Images