[go: up one dir, main page]

DE10392617T5 - Niedrigsspannungs-Leistungsbauteil mit hoher Dichte und einem Grabengate mit gleichmäßig dotiertem Kanal und dessen Randabschlußtechnik - Google Patents

Niedrigsspannungs-Leistungsbauteil mit hoher Dichte und einem Grabengate mit gleichmäßig dotiertem Kanal und dessen Randabschlußtechnik Download PDF

Info

Publication number
DE10392617T5
DE10392617T5 DE10392617T DE10392617T DE10392617T5 DE 10392617 T5 DE10392617 T5 DE 10392617T5 DE 10392617 T DE10392617 T DE 10392617T DE 10392617 T DE10392617 T DE 10392617T DE 10392617 T5 DE10392617 T5 DE 10392617T5
Authority
DE
Germany
Prior art keywords
layer
trenches
substrate
gate
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10392617T
Other languages
English (en)
Inventor
Jun Torrance Zeng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE10392617T5 publication Critical patent/DE10392617T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/159—Shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Verfahren zur Herstellung eines Leistungs-MOSFET umfassend die Schritte:
Bilden einer Gategrabenmaske mit offenen und geschlossenen Regionen auf der Oberfläche eines Halbleitersubstrats;
Entfernen des Halbleitermaterials aus Bereichen, die von den offenen Regionen der Grabenmaske belichtet wurden, um eine Vielzahl von Gategräben zu bilden;
Bilden einer vorübergehenden ("sacrificial") Gateoxidschicht an den Seitenwänden der Gräben;
Implantieren des Substrats mit einem Driftregionimplantat, das das Oxid an dem Boden der Kanäle durchdringt und an der Oberfläche des Substrats durch die verbliebene Grabenmaske gestoppt wird;
Tempern des Substrats, um das Driftimplantat zu diffundieren, um eine regelmäßige Driftschicht zu bilden und die Länge des Gates zu definieren;
Entfernen der Grabenmaske und des vorübergehenden Oxids und Bilden eines Gateoxids auf der Oberfläche des Grabens;
Abscheiden einer Schicht von Polysilicon auf der Oberfläche des Substrats und in den Gräben;
Entfernen des Polysilicons von der Oberfläche des Halbleitersubstrats und Hinterlassen einer...

Description

  • Gebiet der Erfindung
  • Diese Erfindung bezieht sich auf Halbleiterleistungsbauteile und deren Herstellung und insbesondere auf vertikale Niederspannungs-MOSFET-Leistungsbauteile.
  • In letzter Zeit hat es auf dem Gebiet der persönlich tragbaren Elektronik, einschließlich solcher Geräte wie Funktelefonen und Notebook-Computern, ein explosives Wachstum gegeben. Die systematische Verringerung der Versorgungsspannung begleitet von einer entsprechenden Abnahme des Bauteilsgröße und einer hohen Systemleistungsfähigkeit, ist ein überwiegender Brennpunkt bei die Entwicklung von fortschrittlicheren Leistungsbauteilen geworden. Der Spannungsabgleich des gesamten Systems erfordert, dass die in einem Stromüberwachungsschaltkreis verwendeten Leistungs-MOSFETs effizient bei einer niedrigen Gatesteuerungsspannung an- und ausgeschaltet werden können. Um diese Anforderungen zu erfüllen, sollten die Halbleiterleistungsschalter eine Grenzwert-Spannung (weniger als 1,0 Volt) mit niedrigem Pegel aufweisen. Siehe 1. Um die Grenzwertspannung abzusenken, verwendet der Stand der Technik eine niedrige Implantatsdosis bei der P-Wanne 30 und ein dünneres Gateoxid 40. Diese Herangehensweise erreicht einen niedrigen Gate-Betriebswert, kann aber zu einem hohen Kanal-Leckstrom und einer schwachen Hochtemperaturleistung führen. Aufgrund der niedrigen gesamten Netto-Ladungen der Wanne macht diese Herangehensweise das Bauteil anfällig für Durchgriffs-Durchschlag. Zusätzlich ist die Dotierung in dem Kanal nicht gleichmäßig.
  • Eine weitere kürzlich offenbarte Technik (in 2 gezeigt) des Standes der Technik verwendet die P-Typ epi-Schicht 70, die die Kanalregion des Bauteils bildet. Die Driftregion 25 des Bauteils wird durch Implantierung des entgegengesetzten Dotierungstyps in dem Grabenboden 55 gebildet, gefolgt von einem thermischen Temper-Schritt. Folglich wird die Dotierungskonzentration der Kanalregion von der Dotierungskonzentration der epi-Schicht 70 bestimmt, und das Dotierungsprofil längs des Kanals des Bauteils ist gleichmäßig. Dieses führt zu einer höheren gesamten Netto-Ladung, die sich bei einer vorgegebenen Grenzwertspannung in der Wanne befindet. Demnach wird erwartet, dass die Leistung und die Sperrzustands- Durchschlagseigenschaften verbessert werden. Bei diesem Stand der Technik ist es eindeutig nicht erlaubt, benachbarte Driftregionen 25 zusammenzufassen. Die Regionen werden getrennt gehalten, um das so genannte "Volumenteil-Resurf" (bulk reduced surface field) bereitzustellen, sodass der Durchlasswiderstand (on-resistance) der Driftregion 25 des Bauteils drastisch verringert werden kann [1]–[3].
  • Auf dem einschlägigen Gebiet der Technik ist es wohl bekannt, dass für Niederspannungs-Leistungsbauteile (beispielsweise 30 Volt oder weniger) der Beitrag des Durchlasswiderstands von der Driftregion 25 ein sehr geringer Anteil des gesamten Durchlasswiderstands ist. Die bedeutendste Komponente des Durchlasswiderstands des Bauteils ist der Widerstand der Kanalregion des Bauteils. Die effizienteste Herangehensweise, um den Kanalwiderstand abzusenken, ist es, den Einheitszellenabstand des Bauteils zu verringern und die Kanaldichte zu erhöhen. Unglücklicherweise begrenzt die den Driftregionen 25 vorgeschriebene Zusammenfassungs-Verbots-Bedingung, wie vom Stand der Technik gelehrt wird, den minimalen Zellenabstand und die maximale Kanaldichte, die das Bauteil verwenden kann. Als Ergebnis ist der Durchlasswiderstand des Standes der Technik hoch, wenn er für Niederspannungsanwendungen verwendet wird. Zusätzlich wird aus 2 klar, dass der Stand der Technik einen größeren PN-Übergangsbereich in der Körper-Diode (body diode) des Bauteils erzeugt, was zu einer hohen Ausgangskapazität führt. Auch der parasitäre BJT (Bipolartransistor) der Körper-Diode hat eine sehr ungleichmäßige Basisbreite. Dieses wird die Durchleitfähigkeit der Körper-Diode und die Rückwärts-Erholungs-Eigenschaften (reverse recovery characteristics) verschlechtern. [4]
  • Zusammenfassung
  • Die Erfindung verbindet die Driftregionen in einem Niederleistungs-Graben-MOSFET-Bauteil mittels eines Dotiersubstanzimplantats durch den Boden des Grabens miteinander. Die zusammengefassten Driftregionen ermöglichen die Verwendung eines sehr kleinen Zellenabstands, was zu einer sehr hohen Kanaldichte und einer folgerichtigen wesentlichen Verringerung des Kanalwiderstands führt. Durch genaues Auswählen der Implantatsdosis und der Temper-Parameter der Driftregion, kann die Kanallänge des Bauteils genau gesteuert werden und die Kanaldotierung kann sehr gleichmäßig ausgeführt werden. Im Vergleich mit einer herkömmlichen Vorrichtung wird die Grenzwert-Spannung der Erfindung verringert, ihr Kanalwiderstand wird abgesenkt und außerdem wird ihr Durchlasswiderstand der Driftregion abgesenkt. Um die zusammengefassten Driftregionen zu implementieren, bezieht die Erfindung eine neue Randabschlussgestaltung ein, sodass der PN-Übergang, der von der P-epi-Schicht und dem N+ Substrat gebildet wird, an dem Rand des Rohchips abgeschlossen werden kann.
  • Im Vergleich zu den Bauteile des Standes der Technik aus 1, verringert die dickere P-Typ epitaktische Schicht aus 2 den Durchlasswiderstand. Zusätzlich stellen die einzelnen Driftregionen aus 2 Verarmungsregionen bereit, um eine höhere Sperrspannung über dem Bauteil zu unterstützen. Dennoch verringert die Anforderung getrennter Driftregionen von Natur aus die Dichte der Zellen in einem Bauteil. Die Erfindung stellt einen niedrigen Durchlasswiderstand bereit, indem sie eine höher-dotierte P-Typ epitaktische Schicht verwendet und weist eine höhere Zellendichte auf, indem sie es ermöglicht, die Driftregionen zusammenzufassen. Sogar mit zusammengefassten Driftregionen ist immer noch ausreichende Verarmung vorhanden, um hohe Sperrvorspannungen zu ermöglichen. Mittels der Erfindung, ist das P-Dotieren in dem Kanal konstanter als das Dotieren in Kanälen des Stands der Technik mit epitaktischen Schichten und getrennten Driftzonen. Die Erfindung stellt Bauteile mit größerer Zellendichte und geringerer Übergangskapazität bereit statt Bauteilen, die mit getrennten "Resurf"-Regionen hergestellt wurden.
    •
  • Beschreibung der Zeichnungen
  • 1 zeigt ein typisches Bauteil gemäß dem Stand der Technik, das eine niedrige Implantat-Dosis und ein dünneres Gateoxid verwendet.
  • 2 zeigt ein typisches Bauteil gemäß dem Stand der Technik, das eine epitaktische Schicht verwendet, die die Kanalregion des Bauteils bildet.
  • 3 zeigt die Erfindung in einer ersten Ausführungsform mit wesentlicher Verringerung des Kanalwiderstands.
  • 4 zeigt die Erfindung in einer zweiten Ausführungsform mit einer weiteren erheblichen Verringerung des Kanalwiderstands.
  • 5 zeigt die Erfindung in einer dritten Ausführungsform mit einer weiteren erheblichen Verringerung des Kanalwiderstands.
  • 5a zeigt einen Vergleich der drei Ausführungsformen die in 3, 4 und 5 gezeigt wurden.
  • 6 bis 10 zeigen die wichtigen Schritte bei der Fertigung der Erfindung.
  • 11 zeigt das Dotierungsprofil der Erfindung längs der Grabenseitenwand.
  • 12 zeigt das Dotierungsprofil entlang der Grabenseitenwand für ein Bauteil, gemäß dem Stand der Technik.
  • 13 zeigt die Umrisslinien der Dotierungskonzentration bei der Erfindung.
  • 14 zeigt den am häufigsten gebrauchten Randabschluss bei Bauteilen des Standes der Technik.
  • 15 zeigt den bei der Erfindung verwendeten Randabschluss.
  • Detaillierte Beschreibung der Erfindung
  • Die Erfindung behandelt und löst die Schwierigkeiten der Bauteile des oben beschriebenen Standes der Technik. Siehe 3. Das Bauteil der Erfindung umfasst ein N+-Typ Substrat 10, N-Typ Driftregionen 27, eine P-Typ epi-Schicht 72, Gräben 80, Gateoxid 40, Polysilicon 50, BPSG 60, N+-Typ Sourceregionen 37 und P+Typ-Körperregionen 75. Die veranschaulichten Leitfähigkeitentypen können selbstverständlich wie benötigt umgekehrt werden. Im Gegensatz zum Stand der Technik, fasst die Erfindung die implantierten Driftregionen 27 zusammen. Der Stand der Technik aus 2 hält die Regionen voneinander getrennt, um einen Volumenteil-Resurf-Effekt bereitzustellen, der den Durchlasswiderstand absenkt und die Verarmung der Driftregion während Sperrspannungszuständen erhöht, um die Grenzen der aufrechterhaltenen Sperrspannung zu erhöhen. Statt der langen abgeschrägten Grenze 90 zwischen der P-Typ epi-Schicht 70 und der Driftregion 25, wie in 2 gezeigt, erzeugt die Erfindung eine kürzere mehrschichtige Grenze 90 zwischen der P-Typ epi-72 und der Driftregion 27, wie in 3 gezeigt. Eigentlich verringert die Erfindung den Oberflächenbereich zwischen der epi-Schicht und der Driftregion wesentlich und trennt die epi-Schicht vollständig von dem Substrat. Das Zusammenfassen der Driftregionen ermöglicht die Verwendung eines sehr schmalen Zellenabstands und führt zu einer sehr hohen Kanaldichte. Demnach erreicht die Er findung eine wesentliche Verringerung des Kanalwiderstands. Ferner kann die Kanallänge des Bauteils gesteuert werden, indem vorzugsweise einer oder mehrere Parameter, die nicht darauf beschränkt sind, einschließlich der Implantat-Dosis und des Implantats, sowie der Temperatur und Zeit des Temper-Schritts ausgewählt werden, um die implantierten Dotiersubstanzen einzutreiben.
  • Beispielsweise kann ein kürzerer Kanal ausgeführt werden, indem die Eintreibungs-Zeit nach dem Implantieren der Driftregion erhöht wird. Die kürzere Kanallänge erzeugt eine wesentliche Abnahme des Kanalwiderstands. Dies ist in den 3, 4 und 5 dargestellt, in denen sich die Eintreibungs-Zeit von 10 Minuten (3) auf 20 Minuten (4) und auf 30 Minuten (5) ändert. Es wird auf die progressive Zunahme der Dicke der Driftregion 27 und die Abflachung der Grenze 90a, 90b, 90c zwischen den Driftregionen und der aufliegenden epi-Schicht 72 hingewiesen. Zusätzlich ist der Durchlassstrom, der sich innerhalb der Driftregion ausbreitet, fortschreitend effizienter mit der Zunahme der Eintreibungs-Zeit (siehe 3 bis 5 nach einander) aufgrund einer ausgedehnteren Ausbreitungsfläche. Folglich wird der Durchlasswiderstand der Driftregion auch abgesenkt. Um die Unterschiede klarer darzulegen, zeigt 5a die drei unterschiedlichen Fälle in einer Darstellung.
  • Die Durchleitungseigenschaften der Bauteile in 3, 4 und 5 wurden unter Verwendung der Finiten-Element-Methode simuliert. Der modellierte Durchlasswiderstand des Bauteils wurde aus den Simulationsergebnissen entnommen. Der Durchlasswiderstand pro Einheitsfläche der Bauteile aus den 3, 4 und 5 beträgt jeweils 0,22 mΩ/cm2, 0,18 mΩ/cm2 und 0,15 mΩ/cm2. Der Zellenabstand aller Bauteile beträgt 2,0 μm (Mikron). Zusätzlich weist die Körper-Diode des neuen Bauteils, das in dieser Erfindung vorgeschlagen wird, wesentlich weniger PN-Übergangsgebiet auf, wie in 3, 4, 5 und 5a veranschaulicht, wenn es mit dem in 2 gezeigten Stand der Technik verglichen wird. Ebenso wird die Basisbreite des parasitären BJT der Körper-Diode des neuen Bauteils noch ebener. Die Körper-Diode des erfinderischen Bauteils stellt eine verbesserte Durchleitung und Rückwärts-Erholungs-Eigenschaften bereit.
  • Bei dem in den folgenden Absätzen beschriebenen Herstellungsverfahren wird ein 30 V N-Kanal-Grabengate-Leistungs-MOSFET als ein Beispiel verwendet, um die Ausführung des in dieser Erfindung offenbarten Konzepts zu veranschaulichen. Es werden nur die wichtigen Verfahrensschritte veranschaulicht.
  • Bauteile die die Erfindung enthalten, werden mittels des erfinderischen Verfahrens hergestellt, das in 6–10 veranschaulicht ist. Das Verfahren beginnt mit einem N+ Substrat 10 Silicon oder anderem geeigneten Halbleitermaterial. Eine P-Typ epitaktische Schicht 72 wird auf dem Substrat 10 in einer auf dem einschlägigen Gebiet der Technik gut bekannten Art und Weise gezüchtet. Gräben 110 die die Gatestrukturen enthalten, werden geöffnet, indem die epitaktische Schicht 72 mit einer geeigneten Maske bedeckt wird. In einer Ausführungsform wird eine harte Maske 100 aus Silicondioxid entweder abgeschieden oder thermisch auf der Oberseite der epitaktischen Schicht 72 gezüchtet. Eine Schicht lichtundurchlässiger Fotolack wird auf dem Oxid 100 abgeschieden und dann zu belichteten Abschnitten des Oxids gemustert. Die belichteten Abschnitte des Oxids 100 werden durch ein geeignetes Ätzbad entfernt, um die Abschnitte der epitaktischen Schicht 72 zu belichten, wo die Gräben 100 gebildet werden. Das Substrat 10 wird dann geätzt, um das epitaktische Material von dem Substrat zu entfernen und die Gräben 110 zu bilden.
  • Danach wird eine relativ dünne Gateoxidschicht 120 thermisch auf der belichteten Seitenwand und den Grundflächen der Gräben gezüchtet. Dann werden in das Substrat N-Typ Dotiersubstanzen 130 implantiert, beispielsweise Phosphor oder Arsen. Die verbleibende Oxidmaske 100 auf der epitaktischen Schicht 72 hält die N-Typ Dotiersubstanzen davor ab, in die obere Oberfläche der Schicht einzudringen. Die dünnere Oxidschicht 120 auf den Seitenwänden und Böden der Gräben erlauben den implantierten N-Typ Ionen 130 in die epitaktische Schicht 72 in den Regionen einzudringen, die den Böden der Gräben benachbart sind.
  • In 9 wird die harte Maske 100 von der Oberfläche entfernt und die implantierten Ionen 130 werden durch einen Temper-Arbeitsschritt eingetrieben. Der Eintreibungsschritt diffundiert die N-Typ Ionen in einer vertikalen Richtung ausreichend, um das N+ Substrat zu erreichen und um sich in seitlicher Richtung entlang des unteren Abschnitts der epitaktischen Schicht 72 auszubreiten und eine ununterbrochene N-Typ Driftregion 27 entlang des Bodens der epitaktischen Schicht 72 zu bilden. Der Fachmann wird verstehen, dass die Höhe der N-Typ Region 27 von einer Anzahl von Faktoren abhängt, die den Typ der verwendeten Dotiersubstanz, die Implantierungsenergie, die Konzentration und die Temper- oder Eintreibungszeit enthält, aber nicht darauf beschränkt ist. Einer oder mehrere der Faktoren werden abgestimmt, um die gewünschte Nettokonzentration und Höhe der Region 27 zu erreichen.
  • Siehe 10. Die restlichen Verfahrensschritte sind Standard, einschließlich Ausfüllen der Gräben mit dotiertem Polysilicon gefolgt von Ätzen einer Aussparung in das Polysilicon, Abscheiden einer Zwischenstufe R-dielektrischer Füllschicht 60 (beispielsweise BPSG) und Rückätzen, um das selbstisolierende verdeckte Polysilicongate zu bilden. Es können Standardprozeduren verwendet werden, um den P+ Körper 75 und die N+ Source 37 zu erstellen, gefolgt von Vorderseiten- und Rückseiten-Metallisationen.
  • Der detaillierte Arbeitsvorgang, der in den vorherigen Absätzen beschrieben wurde, wurde simuliert und überprüft. Der Stand der Technik, der in 1 gezeigt ist, wurde auch zum Vergleich simuliert. 11 gibt das Dotierungsprofil 200 entlang der Grabenseitenwand des in dieser Erfindung offenbarten Bauteils wieder, wobei es das Profil durch die N+ Sourceregion 237, P-Typ epi-Schicht 272 (Kanal), N-Typ Driftregion 227 und N+ Substrat 210 zeigt. 12 gibt das Dotierungsprofil 201 entlang der gleichen Stelle für das Bauteil des Standes der Technik wieder, wobei es die Profile durch die N+ Sourceregion 237, P-Wanne 230 (Kanal), epi-Schicht 220 und N+ Substrat 210 zeigt. Die Kanallänge und die Kanaldotierungskonzentration wurden genau entworfen, damit beide Bauteile keine Durchgriffs-Durchschlags-Eigenschaften aufweisen. Die Drain-Source Durchschlagsspannungen betragen 35 Volt bzw. 34 Volt für das neue Bauteil aus 11 und das Standardbauteil aus 12. Dennoch beträgt die Grenzwertspannung des neuen Bauteils ungefähr 0,7 Volt, jedoch 2,0 Volt für die Standardvorrichtung. 13 zeigt die Umrisslinie der Dotierungskonzentration innerhalb des neuen Bauteils durch die N+ Sourceregionen 237, P+ Körperregionen 275, P-Typ epi-Schicht 272 (Kanal) und N-Typ Driftregion 227. Gateoxid 40, Polysilicon 50 und BPSG 60 werden der Klarheit wegen gezeigt. Es ist offensichtlich, dass die Dotierungskonzentration in der Kanalregion 272 fast konstant ist.
  • Abschließend ist es wichtig darauf hinzuweisen, dass in dem neuen Bauteil der PN-Übergang, der von der P epi-Schicht und dem N+ Substrat gebildet wird, nicht an der Siliconoberfläche abschließt. Folglich kann der für die herkömmliche Vorrichtung aus 1 verwendete Randabschluss nicht für das neue in dieser ERfndung offenbarte Bauteil oder den Stand der Technik aus 2 verwendet werden. Gegenwärtig wird der am meisten verwendete Randabschluss bei einem herkömmlichen Niederspannungs-MOSFET in 14 veranschaulicht, mit Sourcemetall 337, Gateangussmetall 350, BPSG 360, Feldoxid 340, Kanalstoppermetall 380, N+ Kanalstop 338, epi-Schicht 20 und Substrat 10. Um diesen Sachverhalt zu behandeln, stellt die Erfindung einen neuen Randabschluss bereit, wie in 15 gezeigt. Der Rand des Rohchips wird weggeätzt und ein Feldoxid 340 wird auf dem geätzten Rand gezüchtet. Eine Schicht von dotiertem Polysilicon 370 wird auf dem Feldoxid ausgebildet, gefolgt von dem Isolieren der BPSG-Schicht 360. In der Schicht werden Öffnungen gebildet, damit der Metallgateanguss 350 die Polysiliconplattenschicht 370 kontaktiert. Eine N+ Driftkontaktregion 338 wird auf dem unteren äußeren Rand des Rohchips gebildet, um die Randdriftregion 27 zu kontaktieren. Eine Kanalstopmetallschicht 380 kontaktiert die Region 338 durch geeignete Öffnungen in dem Feldoxid 340, der Polysiliconschicht 370 und der BPSG-Schicht 360. Dieser neue Randabschluss wird hergestellt, indem der gleiche Verfahrensablauf verwendet wird, wie der der aktuellen Vorrichtung. Der neue Randabschluss weist eine effizientere Verwendung des Silikonbereichs aufgrund der Tatsache auf, dass die Anteile der Polysiliconfeldplatte 370 und die Metalllücke zwischen den Metallstreifen 350 und 380 sich längs der Grabenseitenwand befinden. Zusätzlich, aufgrund der niedrigeren Dotierungskonzentration der P epi-Schicht im Vergleich zu der Konzentration der P-Wanne in der Standardvorrichtung aus 1, erstreckt sich das elektrische Feld weiter in die P epi-Schicht. Folglich bildet der neue Randabschluss für eine gegebene Durchschlagsspannung eine geringere seitliche Abmessung als der herkömmliche.
  • Referenzen
    • [1] Coe, US-Patent 4754310 , 1988
    • [2] Chen, US-Patent 5216275 , 1993
    • [3] Tihanyi, US-Patent 5438215 , 1995.
    • [4] Jun Zeng, C. Frank Wheatley, Rick Stokes, Chris Kocon, and Stan Benczkowski, "Optimization of the body-diode of power MOSFETs for high efficient synchronous rectification", ISPSD '2000, Seiten 145–148
  • Schlussfolgerung, Verzweigungen und Schutzbereich der Erfindung
  • Aus der vorherigen Beschreibung, den Figuren und Darstellungen sollten die Vorteile bei der Bereitstellung eines Niedrigspannungs-Hochdichten-Grabengate-Leistungs-MOSFET-Bauteils klar sein.
  • Obwohl die Beschreibung, die Arbeitsweise und das veranschaulichende Material viele Ausprägungen enthält, vgl. oben, sollten diese Ausprägungen nicht als den Schutzbereich der Erfindung begrenzend ausgelegt werden, sondern hauptsächlich als bereitgestellte Darstellungen und Beispiele einiger der bevorzugten Ausführungsformen dieser Erfindung dienen.
  • Demnach sollte der Schutzbereich der Erfindung durch die angefügten Ansprüche und deren rechtliche Equivalente bestimmt sein, anstatt durch die oben gegebenen Beispiele.
  • Zusammenfassung
  • Das Zusammenfassen der Driftregionen in einem Niederleistungs-Graben-MOSFET-Bauteil mittels eines Dotierungsimplantats durch den Boden des Grabens hindurch, erlaubt die Verwendung eines sehr kleinen Zellenabstands, was zu einer sehr hohen Kanaldichte und einem gleichmäßig dotierten Kanal und einer daraus folgenden signifikanten Verringerung des Kanalwiderstands führt. Durch genaues Auswählen der Implantatsdosis und der Temper-Parameter der Driftregion, kann die Kanallänge des Bauteils genau gesteuert und die Kanaldotierung sehr gleichmäßig ausgeführt werden. Im Vergleich mit einer herkömmlichen Vorrichtung wird die Grenzwertspannung verringert, der Kanalwiderstand abgesenkt und der Durchlasswiderstand der Driftregion zusätzlich abgesenkt. Das Implementieren der zusammengefassten Driftregionen erfordert die Einbeziehung eines neuen Randabschlussaufbaus, so dass der PN-Übergang, der von der P epi-Schicht und dem N+ Substrat gebildet wird, an dem Rand des Rohchips abgeschlossen werden kann.

Claims (6)

  1. Ein Verfahren zur Herstellung eines Leistungs-MOSFET umfassend die Schritte: Bilden einer Gategrabenmaske mit offenen und geschlossenen Regionen auf der Oberfläche eines Halbleitersubstrats; Entfernen des Halbleitermaterials aus Bereichen, die von den offenen Regionen der Grabenmaske belichtet wurden, um eine Vielzahl von Gategräben zu bilden; Bilden einer vorübergehenden ("sacrificial") Gateoxidschicht an den Seitenwänden der Gräben; Implantieren des Substrats mit einem Driftregionimplantat, das das Oxid an dem Boden der Kanäle durchdringt und an der Oberfläche des Substrats durch die verbliebene Grabenmaske gestoppt wird; Tempern des Substrats, um das Driftimplantat zu diffundieren, um eine regelmäßige Driftschicht zu bilden und die Länge des Gates zu definieren; Entfernen der Grabenmaske und des vorübergehenden Oxids und Bilden eines Gateoxids auf der Oberfläche des Grabens; Abscheiden einer Schicht von Polysilicon auf der Oberfläche des Substrats und in den Gräben; Entfernen des Polysilicons von der Oberfläche des Halbleitersubstrats und Hinterlassen einer ausreichenden Menge von Polysilicon in den Gategräben, um Gates in den Gräben zu bilden; Implantieren des Substrats mit einer Sourcedotiersubstanz, um Sourceregionen in der Oberfläche des Halbleitersubstrats zu bilden und um die Leitfähigkeit des Polysilikons in den Gräben zu erhöhen, um Gateregionen in den Gräben zu bilden; Abscheiden einer Schicht von BPSG auf dem Substrat; Entfernen zumindest eines Teils der BPSG-Schicht, um Teile der Oberfläche mit dem Sourceimplantat zu belichten; Abscheiden und Musterung einer leitfähigen Schicht über der Oberfläche des Substrats, um elektrische Kontakte mit den Sourceregionen zu bilden.
  2. Das Verfahren gemäß Anspruch 1 ferner die Schritte umfassend: Ätzen einer Stufe mit einer vertikalen Flanke und einer horizontalen Kante an dem Rand des Rohchips, während die Gräben geätzt werden; Bilden eines Gateangusses auf der obersten Oberfläche benachbart zur vertikalen Flanke; Bilden einer stark dotierten Kanalstopregion in der horizontalen Kante an dem Rand des Rohchips mit Dotiersubstanzen der gleichen Polarität wie die der Sourceregion; und Bilden einer Metallkontaktschicht über und in Kontakt mit der Kanalstopregion.
  3. Ein Leistungs-MOSFET mit Grabengates umfassend: ein Halbleitersubstrat; eine Drainschicht auf einer Oberfläche des Substrats, das mit einer hohen Konzentration einer Dotiersubstanz einer Polarität dotiert ist; eine epitaktische Schicht, die sich oberhalb der Drainschicht befindet und leicht mit einer Dotiersubstanz einer entgegengesetzten Polarität dotiert ist; eine Sourceschicht, die sich an der weiteren Oberfläche des Substrats befindet und mit einer hohen Konzentration der gleichen Dotiersubstanz dotiert ist und die Drainschicht; eine Vielzahl von Gräben, die die Sourceschicht durchsetzen, wobei die Gräben im Wesentlichen mit leitfähigem Gate-Polycristalinem-Material gefüllt sind, das mit dem selben Dotiersubstanz-Typ wie die Sourceschicht dotiert ist; und eine Driftschicht in dem Substrat, die eine regelmäßige leicht dotierte Driftregion bildet, die sich zwischen den Seitenwänden der Gräben und von der Drainschicht zu der Sourceregion hin und entlang eines unteren Abschnitts der Grabenseitenwände erstreckt, um eine variable, leicht dotierte Konzentration bereitzustellen, die allmählich in ihrer Dichte von den Seitenwänden der Gräben zu einer ungefähr mittleren Ebene zwischen den Gräben hin abnimmt.
  4. Der Leistungs-MOSFET gemäß Anspruch 3 ferner umfassend: eine BPSG-Schicht über dem Gatematerial in dem Gräben und einen Randabschluss mit einer vertikalen Flanke umfassend eine Schicht aus Feldoxid, eine Schicht aus Polysilicon und eine Schicht aus BPSG über der epitaktischen Region und eine ausgesparte äußere horizontale Flanke, eine stark dotierte Region auf einer äußeren Rand des Rohchips, um eine Kanalstopregion in der epitaktischen Schicht und eine Kanalstoppermetallschicht über und in Kontakt mit der Kanalstopregion zu bilden.
  5. Ein Leistungs-MOSFET mit Grabengates umfassend: ein Halbleitersubstrat mit einer Drainschicht, die mit Dotiersubstanzen einer Polarität stark dotiert ist; eine epitaktische Schicht auf dem Substrat die Dotiersubstanzen einer entgegengesetzten Polarität umfasst; eine Vielzahl von Sourceregionen auf der Oberfläche der epitaktischen Schicht die stark mit Dotiersubstanzen der gleichen Polarität wie der Drain dotiert sind; eine Vielzahl von Gräben, die die Sourceregionen durchsetzen, die von der epitaktischen Schicht durch eine Gateisolierende-Schicht getrennt sind und leitfähiges Material umfassen; Kanalregionen in der epitaktischen Schicht, die an der Gateisolierenden Schicht der Gräben angrenzen; und eine regelmäßige Driftschicht, die Dotiersubstanzen der gleichen Polarität wie die Source und der Drain umfasst und die in der epitaktischen Schicht abgeschieden ist, die an das Substrat angrenzt und sich zu den Böden der Gräben hin und zwischen den Gräben erstreckt, wobei die regelmäßige Driftschicht mit Dotiersubstanzen dotiert ist, die eine variable und leicht dotierte Konzentration zwischen den Gräben aufweisen, mit einer maximalen Konzentration an der Grabenseitenwand, und die allmählich in ihrer Konzentration von den Seitenwänden der Gräben zu einer ungefähr mittleren Ebene zwischen den Gräben hin abnehmen.
  6. Der Leistungs-MOSFET gemäß Anspruch 5, wobei die Dotiersubstanzkonzentration in den Kanalregionen größtenteils im Wesentlichen eben in dem Kanal sind.
DE10392617T 2002-05-03 2003-04-10 Niedrigsspannungs-Leistungsbauteil mit hoher Dichte und einem Grabengate mit gleichmäßig dotiertem Kanal und dessen Randabschlußtechnik Withdrawn DE10392617T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/138,913 US6784505B2 (en) 2002-05-03 2002-05-03 Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique
US10/138,913 2002-05-03
PCT/US2003/011235 WO2003094200A2 (en) 2002-05-03 2003-04-10 Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique

Publications (1)

Publication Number Publication Date
DE10392617T5 true DE10392617T5 (de) 2005-07-21

Family

ID=29269461

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10392617T Withdrawn DE10392617T5 (de) 2002-05-03 2003-04-10 Niedrigsspannungs-Leistungsbauteil mit hoher Dichte und einem Grabengate mit gleichmäßig dotiertem Kanal und dessen Randabschlußtechnik

Country Status (7)

Country Link
US (4) US6784505B2 (de)
JP (1) JP4771694B2 (de)
CN (3) CN100547808C (de)
AU (1) AU2003228499A1 (de)
DE (1) DE10392617T5 (de)
TW (1) TWI225285B (de)
WO (1) WO2003094200A2 (de)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291298B1 (en) * 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
US7202102B2 (en) * 2001-11-27 2007-04-10 Jds Uniphase Corporation Doped absorption for enhanced responsivity for high speed photodiodes
US6784505B2 (en) * 2002-05-03 2004-08-31 Fairchild Semiconductor Corporation Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique
US7557395B2 (en) * 2002-09-30 2009-07-07 International Rectifier Corporation Trench MOSFET technology for DC-DC converter applications
US6812486B1 (en) * 2003-02-20 2004-11-02 National Semiconductor Corporation Conductive structure and method of forming the structure
US7019358B2 (en) * 2003-07-31 2006-03-28 Clare, Inc. High voltage semiconductor device having an increased breakdown voltage relative to its on-resistance
TWI256676B (en) * 2004-03-26 2006-06-11 Siliconix Inc Termination for trench MIS device having implanted drain-drift region
US7268395B2 (en) * 2004-06-04 2007-09-11 International Rectifier Corporation Deep trench super switch device
US7132344B1 (en) * 2004-12-03 2006-11-07 National Semiconductor Corporation Super self-aligned BJT with base shorted field plate and method of fabricating
US8283723B2 (en) * 2005-02-11 2012-10-09 Alpha & Omega Semiconductor Limited MOS device with low injection diode
US7285822B2 (en) 2005-02-11 2007-10-23 Alpha & Omega Semiconductor, Inc. Power MOS device
US8093651B2 (en) * 2005-02-11 2012-01-10 Alpha & Omega Semiconductor Limited MOS device with integrated schottky diode in active region contact trench
US8362547B2 (en) 2005-02-11 2013-01-29 Alpha & Omega Semiconductor Limited MOS device with Schottky barrier controlling layer
US7737522B2 (en) * 2005-02-11 2010-06-15 Alpha & Omega Semiconductor, Ltd. Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction
US7948029B2 (en) 2005-02-11 2011-05-24 Alpha And Omega Semiconductor Incorporated MOS device with varying trench depth
US7671439B2 (en) * 2005-02-11 2010-03-02 Alpha & Omega Semiconductor, Ltd. Junction barrier Schottky (JBS) with floating islands
US20070029573A1 (en) * 2005-08-08 2007-02-08 Lin Cheng Vertical-channel junction field-effect transistors having buried gates and methods of making
CN100454519C (zh) * 2005-10-11 2009-01-21 尔必达存储器株式会社 半导体器件及其制造方法
US7560787B2 (en) * 2005-12-22 2009-07-14 Fairchild Semiconductor Corporation Trench field plate termination for power devices
US7473976B2 (en) * 2006-02-16 2009-01-06 Fairchild Semiconductor Corporation Lateral power transistor with self-biasing electrodes
JP2008053276A (ja) * 2006-08-22 2008-03-06 Nec Electronics Corp 半導体装置の製造方法
JP5198752B2 (ja) * 2006-09-28 2013-05-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008103378A (ja) * 2006-10-17 2008-05-01 Nec Electronics Corp 半導体装置とその製造方法
US8035159B2 (en) * 2007-04-30 2011-10-11 Alpha & Omega Semiconductor, Ltd. Device structure and manufacturing method using HDP deposited source-body implant block
CN101315894B (zh) * 2007-05-30 2010-05-26 上海华虹Nec电子有限公司 提高沟槽型双层栅功率mos两多晶硅间击穿电压的方法
CN101350363B (zh) * 2007-07-16 2011-06-22 南亚科技股份有限公司 晶体管结构及其制作方法
TWI355078B (en) 2007-07-16 2011-12-21 Nanya Technology Corp Transistor structure and method of making the same
JP2010541212A (ja) 2007-09-21 2010-12-24 フェアチャイルド・セミコンダクター・コーポレーション 電力デバイスのための超接合構造及び製造方法
CN101656213B (zh) * 2008-08-19 2012-09-26 尼克森微电子股份有限公司 沟槽栅金属氧化物半导体场效应晶体管及其制作方法
CN101764061B (zh) * 2008-12-26 2012-05-30 马克斯半导体股份有限公司 功率金属氧化物半导体场效晶体管结构及其制程方法
KR101532366B1 (ko) 2009-02-25 2015-07-01 삼성전자주식회사 반도체 기억 소자
TWI396240B (zh) * 2009-05-08 2013-05-11 Anpec Electronics Corp 製造功率半導體元件的方法
US8330214B2 (en) * 2009-05-28 2012-12-11 Maxpower Semiconductor, Inc. Power semiconductor device
US20110198689A1 (en) * 2010-02-17 2011-08-18 Suku Kim Semiconductor devices containing trench mosfets with superjunctions
JP6008377B2 (ja) * 2010-03-03 2016-10-19 ルネサスエレクトロニクス株式会社 Ｐチャネル型パワーｍｏｓｆｅｔ
US8378392B2 (en) * 2010-04-07 2013-02-19 Force Mos Technology Co., Ltd. Trench MOSFET with body region having concave-arc shape
TWI453827B (zh) * 2010-08-20 2014-09-21 Csmc Technologies Fab1 Co Ltd Vertical NPN transistor and its manufacturing method
CN102468169A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 Umos晶体管及其形成方法
WO2012124786A1 (ja) 2011-03-17 2012-09-20 富士電機株式会社 半導体装置およびその製造方法
US8362585B1 (en) 2011-07-15 2013-01-29 Alpha & Omega Semiconductor, Inc. Junction barrier Schottky diode with enforced upper contact structure and method for robust packaging
JP6290526B2 (ja) 2011-08-24 2018-03-07 ローム株式会社 半導体装置およびその製造方法
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
CN103241705B (zh) * 2012-02-03 2015-12-09 中国科学院微电子研究所 硅腐蚀局部终止层制作方法
JP2013258327A (ja) * 2012-06-13 2013-12-26 Toshiba Corp 半導体装置及びその製造方法
DE112012007020T5 (de) * 2012-10-15 2015-07-09 Toyota Jidosha Kabushiki Kaisha Halbleitereinrichtung und Herstellungseinrichtung dafür
US20140306284A1 (en) * 2013-04-12 2014-10-16 Infineon Technologies Austria Ag Semiconductor Device and Method for Producing the Same
JP6309656B2 (ja) * 2015-02-12 2018-04-11 株式会社日立製作所 半導体装置及びその製造方法、電力変換装置、３相モータシステム、自動車並びに鉄道車両
US9524994B2 (en) 2015-04-14 2016-12-20 Semiconductor Components Industries, Llc Image sensor pixels with multiple compartments
CN106328697B (zh) * 2015-07-02 2019-02-15 无锡华润上华科技有限公司 具有沟槽栅极结构的半导体器件及其制造方法
US10522677B2 (en) 2017-09-26 2019-12-31 Nxp Usa, Inc. Field-effect transistor and method therefor
US10424646B2 (en) 2017-09-26 2019-09-24 Nxp Usa, Inc. Field-effect transistor and method therefor
US10600911B2 (en) 2017-09-26 2020-03-24 Nxp Usa, Inc. Field-effect transistor and method therefor
DE102017124872B4 (de) * 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
WO2019117248A1 (ja) 2017-12-14 2019-06-20 富士電機株式会社 半導体装置
US10600879B2 (en) 2018-03-12 2020-03-24 Nxp Usa, Inc. Transistor trench structure with field plate structures
CN109037337A (zh) * 2018-06-28 2018-12-18 华为技术有限公司 一种功率半导体器件及制造方法
US10833174B2 (en) 2018-10-26 2020-11-10 Nxp Usa, Inc. Transistor devices with extended drain regions located in trench sidewalls
US10749023B2 (en) 2018-10-30 2020-08-18 Nxp Usa, Inc. Vertical transistor with extended drain region
US10749028B2 (en) 2018-11-30 2020-08-18 Nxp Usa, Inc. Transistor with gate/field plate structure
JP7075876B2 (ja) 2018-12-25 2022-05-26 株式会社日立製作所 炭化ケイ素半導体装置、電力変換装置、３相モータシステム、自動車および鉄道車両
US11387348B2 (en) 2019-11-22 2022-07-12 Nxp Usa, Inc. Transistor formed with spacer
US11329156B2 (en) 2019-12-16 2022-05-10 Nxp Usa, Inc. Transistor with extended drain region
US11217675B2 (en) 2020-03-31 2022-01-04 Nxp Usa, Inc. Trench with different transverse cross-sectional widths
US11075110B1 (en) 2020-03-31 2021-07-27 Nxp Usa, Inc. Transistor trench with field plate structure
CN111697080A (zh) * 2020-07-21 2020-09-22 江苏长晶科技有限公司 半导体元胞单元、制造方法和半导体器件
CN114141768B (zh) * 2020-09-04 2024-10-01 长鑫存储技术有限公司 半导体结构及其制作方法
CN113745339B (zh) * 2021-09-07 2022-08-19 无锡新洁能股份有限公司 高可靠性功率半导体器件及其制作方法
CN116193865B (zh) * 2023-04-26 2023-09-19 长鑫存储技术有限公司 半导体结构及其形成方法
CN117373914B (zh) * 2023-12-08 2024-05-24 芯联集成电路制造股份有限公司 晶体管器件及其制备方法、半导体集成电路及其制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5539238A (en) 1992-09-02 1996-07-23 Texas Instruments Incorporated Area efficient high voltage Mosfets with vertical resurf drift regions
JP2912508B2 (ja) * 1992-11-13 1999-06-28 シャープ株式会社 縦型ｍｏｓトランジスタの製造方法
US5448090A (en) * 1994-08-03 1995-09-05 International Business Machines Corporation Structure for reducing parasitic leakage in a memory array with merged isolation and node trench construction
US5674766A (en) * 1994-12-30 1997-10-07 Siliconix Incorporated Method of making a trench MOSFET with multi-resistivity drain to provide low on-resistance by varying dopant concentration in epitaxial layer
US5665996A (en) * 1994-12-30 1997-09-09 Siliconix Incorporated Vertical power mosfet having thick metal layer to reduce distributed resistance
US5770878A (en) * 1996-04-10 1998-06-23 Harris Corporation Trench MOS gate device
DE69739206D1 (de) * 1996-07-19 2009-02-26 Siliconix Inc Hochdichte-graben-dmos-transistor mit grabenbodemimplantierung
KR19980014820A (ko) * 1996-08-16 1998-05-25 김광호 트랜치 게이트형 모스 전계효과 트랜지스터 및 그 제조방법
US6084264A (en) * 1998-11-25 2000-07-04 Siliconix Incorporated Trench MOSFET having improved breakdown and on-resistance characteristics
DE59902506D1 (de) * 1999-01-11 2002-10-02 Fraunhofer Ges Forschung Mos-leistungsbauelement und verfahren zum herstellen desselben
US6177333B1 (en) * 1999-01-14 2001-01-23 Micron Technology, Inc. Method for making a trench isolation for semiconductor devices
US20010001494A1 (en) * 1999-04-01 2001-05-24 Christopher B. Kocon Power trench mos-gated device and process for forming same
EP1170803A3 (de) 2000-06-08 2002-10-09 Siliconix Incorporated MOSFET mit Graben-Gateelektrode und Verfahren zu dessen Herstellung
US6465325B2 (en) * 2001-02-27 2002-10-15 Fairchild Semiconductor Corporation Process for depositing and planarizing BPSG for dense trench MOSFET application
US20060038223A1 (en) * 2001-07-03 2006-02-23 Siliconix Incorporated Trench MOSFET having drain-drift region comprising stack of implanted regions
US6657254B2 (en) * 2001-11-21 2003-12-02 General Semiconductor, Inc. Trench MOSFET device with improved on-resistance
US6784505B2 (en) * 2002-05-03 2004-08-31 Fairchild Semiconductor Corporation Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique
US7045857B2 (en) * 2004-03-26 2006-05-16 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region
US20060273382A1 (en) * 2005-06-06 2006-12-07 M-Mos Sdn. Bhd. High density trench MOSFET with low gate resistance and reduced source contact space
US7592650B2 (en) * 2005-06-06 2009-09-22 M-Mos Semiconductor Sdn. Bhd. High density hybrid MOSFET device

Also Published As

Publication number Publication date
US6946348B2 (en) 2005-09-20
US20040171198A1 (en) 2004-09-02
CN101673768A (zh) 2010-03-17
AU2003228499A8 (en) 2003-11-17
WO2003094200A3 (en) 2004-05-27
US6784505B2 (en) 2004-08-31
US20080023759A1 (en) 2008-01-31
TW200306646A (en) 2003-11-16
US20030205758A1 (en) 2003-11-06
CN100565932C (zh) 2009-12-02
CN100547808C (zh) 2009-10-07
JP4771694B2 (ja) 2011-09-14
US20050272208A1 (en) 2005-12-08
JP2005524975A (ja) 2005-08-18
AU2003228499A1 (en) 2003-11-17
WO2003094200A2 (en) 2003-11-13
CN101673768B (zh) 2013-02-06
CN1650437A (zh) 2005-08-03
TWI225285B (en) 2004-12-11
CN101071826A (zh) 2007-11-14
US7633102B2 (en) 2009-12-15

Similar Documents

Publication Publication Date Title
DE10392617T5 (de) Niedrigsspannungs-Leistungsbauteil mit hoher Dichte und einem Grabengate mit gleichmäßig dotiertem Kanal und dessen Randabschlußtechnik
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
DE69938562T3 (de) Leistungshalbleiterbauelemente mit verbesserten Hochfrequenzschaltung- und Durchbruch-Eigenschaften
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE112007000700B4 (de) Trench-FET mit hoher Dichte und integrierter Schottky-Diode und Herstellungsverfahren
DE69512021T2 (de) DMOS-Anordnung-Struktur und Verfahren zur Herstellung
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE112006000832B4 (de) Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
DE10196441B4 (de) Verfahren zur Herstellung eines MOSFET
DE69430768T2 (de) Graben-DMOS transistor mit einem kurzen Kanal
DE102006045441B4 (de) Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur
DE102005014714A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE112006000156T5 (de) LDMOS Transistor
DE102008018865A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112008002423T5 (de) Ladungsausgleich in der Aktivfläche und Kantenabschlussfläche eines MOSFETs
DE10393852T5 (de) Trench-MOSFET mit implantiertem Drain-Drift-Bereich und Verfahren zur Herstellung desselben
DE10296970B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102012203357B4 (de) Lateral doppeldiffundiertes Metalloxid-Halbleiterbauelement
WO2001009956A1 (de) Verfahren zum herstellen eines trench-mos-leistungstransistors
DE112004001846B4 (de) LDMOS-Transistor
DE102018106689B4 (de) Siliziumcarbid-Halbleitervorrichtung mit einer Graben-Gatestruktur und horizontal angeordneten Kanal- und Stromausbreitungsgebieten
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee