[go: up one dir, main page]

JP2014531752A - 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール - Google Patents

改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール Download PDF

Info

Publication number
JP2014531752A
JP2014531752A JP2014529750A JP2014529750A JP2014531752A JP 2014531752 A JP2014531752 A JP 2014531752A JP 2014529750 A JP2014529750 A JP 2014529750A JP 2014529750 A JP2014529750 A JP 2014529750A JP 2014531752 A JP2014531752 A JP 2014531752A
Authority
JP
Japan
Prior art keywords
region
source
power module
contact
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014529750A
Other languages
English (en)
Inventor
ヘニング，ジェイソン・パトリック
ジャーン，チーンチュン
リュー，セイ−ヒュン
アガーワル，アナント・クマール
パルマー，ジョン・ウィリアムズ
アレン，スコット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2014531752A publication Critical patent/JP2014531752A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes
    • H10D84/144—VDMOS having built-in components the built-in components being PN junction diodes in antiparallel diode configurations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
    • H02P7/03—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors
    • H02P7/04—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors by means of a H-bridge circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inverter Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

内部チャンバを有する筐体を含む電力モジュールが開示され、複数のスイッチモジュールは、内部チャンバ内に搭載される。スイッチモジュールは、負荷への電力をスイッチングすることを容易にするために相互に接続される複数のトランジスタおよびダイオードを備える。いくつかの実施形態では、トランジスタのレイアウトは、ソースコンタクト抵抗の減少をもたらす。一実施形態では、スイッチモジュールのうちの少なくとも１つは、ｃｍ２当たり少なくとも１０アンペアの電流密度をサポートする。

Description

関連出願の相互参照
[0001]本出願は、２０１１年９月１１日出願の米国仮特許出願第６１／５３３，２５４号の利益を主張し、その開示は、全体が参照によって本明細書中に組み込まれる。本出願は、２０１１年５月６日出願の米国特許出願第１３／１０２，５１０号の一部の継続出願である２０１１年５月１６日出願の米国特許出願第１３／１０８，４４０号に関係し、その開示は、全体が参照によって本明細書中に組み込まれる。
[0002]本開示は、電子デバイス、特に電力モジュールに関する。
[0003]炭化ケイ素（ＳｉＣ）で作られたパワーデバイスは、ＳｉＣの大きな臨界電界および広いバンドギャップのために、高速、大電力および／または高温用として、シリコン上のパワーデバイスに比べて大きな利点を示すことが期待される。約５ｋＶを超える電圧のような高電圧をブロックすることができるデバイスに関して、注入される少数キャリアによって生じる導電率変調を介してドリフト層抵抗を減少させるためにバイポーラ動作させることが望ましい場合がある。しかしながら、炭化ケイ素でのバイポーラデバイスにとって１つの技術的難題は、炭化ケイ素単結晶中の基底面転位（ＢＰＤ）の存在に潜在的に起因する時間経過に伴う順方向電圧低下である。したがって、たとえば１０ｋＶまでまたはそれ以上の大電力用途には、一般に、ＳｉＣショットキーダイオードおよびＭＯＳＦＥＴなどのユニポーラデバイスが使用される。
[0004]１０ｋＶブロッキング能力を有するＳｉＣ ＤＭＯＳＦＥＴが、約１００ｍΩ×ｃｍ２の比オン抵抗で製造されている。ＤＭＯＳＦＥＴデバイスは、その多数キャリアの性質のために、たとえば、１００ｎｓよりも短い非常に早いスイッチング速度を示すことができる。しかしながら、デバイスの所望のブロッキング電圧が、たとえば、１５ｋＶまでまたはそれ以上に高くなるにつれて、ＭＯＳＦＥＴデバイスのオン抵抗は、ドリフト層厚さの対応する増加のために実質的に増加することがある。この問題は、バルク移動度の低下のために高温においてさらに悪化することがあり、これが過剰な電力放散を招くことがある。
[0005]ＳｉＣ結晶材料成長の進歩で、いくつかの手法が、ＢＰＤに関係する問題を緩和させるために開発されている。たとえば、その全体が引用によって本明細書中に組み込まれるＢ．Ｈｕｌｌ、Ｍ．Ｄａｓ、Ｊ．Ｓｕｍａｋｅｒｉｓ、Ｊ．Ｒｉｃｈｍｏｎｄ、およびＳ．Ｋｒｉｓｈｉｎａｓｗａｍｉの「Ｄｒｉｆｔ−Ｆｒｅｅ １０−ｋＶ，２０−Ａ ４Ｈ−ＳｉＣ ＰｉＮ Ｄｉｏｄｅｓ（ドリフトフリー１０ｋＶ、２０Ａ ４Ｈ−ＳｉＣ ＰｉＮダイオード）」、Ｊｏｕｎａｌ ｏｆ Ｅｌｅｃｔｒｉｃａｌ Ｍａｔｅｒｉａｌｓ、３４巻、４号、２００５年を参照されたい。これらの開発は、サイリスタ、ＧＴＯなどのＳｉＣバイポーラデバイスの開発および／または可能性のある用途を増大させることができる。サイリスタおよび／またはＧＴＯが小さな順方向電圧降下を提供できるにも関わらず、これらはゲート駆動および保護用の大きな整流回路を必要とすることがある。したがって、ＳｉＣバイポーラデバイスがゲートターンオフ能力を有することが望ましい場合がある。優れたオン状態特性、妥当なスイッチング速度、および／または優れた安全動作領域（ＳＯＡ）のために、４Ｈ−ＳｉＣ絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）がパワースイッチング用途により適したものになりつつある。
[0006]これらのデバイスは、モータ、インバータ、発電機などについてのスイッチングを介して大量の電力を動的に制御するように動作する電力モジュールにおいて使用される。より小さくかつ製造するために費用がかからず、同時により大きな負荷を制御することが可能である電力モジュールが引き続き求められている。
[0007]大きな電流密度をサポートする電力モジュールが開示される。電力モジュールは、内部チャンバを有する筐体を含み、複数のスイッチモジュールが、内部チャンバ内に搭載される。スイッチモジュールは、負荷への電力をスイッチングすることを容易にするために相互に接続される複数のトランジスタおよびダイオードを備える。一実施形態では、スイッチモジュールのうちの少なくとも１つは、ｃｍ２当たり少なくとも１０アンペアの電流密度をサポートする。
[0008]他の実施形態では、スイッチモジュール内の少なくとも１つのトランジスタは、第１の導電型を有するドリフト層と、第１の導電型とは反対の第２の導電型を有するドリフト層内のウェル領域と、ウェル領域内のソース領域とを含む。ソース領域は、第１の導電型を有しかつウェル領域内にチャネル領域を画定する。ソース領域は、チャネル領域に隣接する横方向ソース領域およびチャネル領域に対向する横方向ソース領域から離れて延びる複数のソースコンタクト領域を含む。第２の導電型を有するボディコンタクト領域は、複数のソースコンタクト領域のうちの少なくとも２つの間にありかつウェル領域と接触し、ソースオーミックコンタクトは、ソースコンタクト領域およびボディコンタクト領域と接触する。
[0009]ボディコンタクト領域は、ソースコンタクト領域の間に散在する複数のボディコンタクト領域を含むことができる。複数のボディコンタクト領域は、横方向ソース領域によってチャネル領域から間隔を空けて設けられることがある。
[0010]ソースオーミックコンタクトは、ソースコンタクトエリア内でソース領域と接触することができ、ソースオーミックコンタクトは、ボディコンタクト領域エリア内でボディコンタクト領域と接触することができる。
[0011]いくつかの実施形態では、ウェル領域の最小寸法ｗ１に対するコンタクト領域エリアの最小寸法ｐ１の比率は、０．２より大きくてもよい。さらなる実施形態では、ウェル領域の最小寸法ｗ１に対するコンタクト領域エリアの最小寸法ｐ１の比率は、約０．３より大きくてもよい。
[0012]ドリフト領域は、炭化ケイ素などのワイドバンドギャップ半導体材料を含むことができる。
[0013]ソース領域は、シート抵抗を有し、ソースオーミックコンタクトは、ソース領域のコンタクト抵抗の７５％よりも大きく、かついくつかの実施形態では、ソース領域のコンタクト抵抗よりも大きいシート抵抗を有する。
[0014]トランジスタは、１０００ボルトを超える逆方向ブロッキング電圧および平方センチメートル当たり２００アンペアよりも大きな電流密度を有することができる。
[0015]本開示のより深い理解を与えるために含まれ、本出願の一部に組み込まれかつ一部を構成する添付の図面は、本開示の（１つまたは複数の）ある種の実施形態を図示する。
[0016]モータを駆動するように構成された例示的な電力モジュール用のＨブリッジの回路図である。 [0017]第１の方向にモータを駆動するときの図１のＨブリッジ内の第１の電流経路の図である。 [0018]第２の方向にモータを駆動するときの図１のＨブリッジ内の第２の電流経路の図である。 [0019]図１のＨブリッジのスイッチモジュールの回路図である。 [0020]一実施形態による電力モジュールの上平面図である。 [0021]図５の電力モジュールの等角図である。 [0022]金属−酸化膜−半導体電界効果型トランジスタ（ＭＯＳＦＥＴ）デバイスの回路図である。 [0023]ＭＯＳＦＥＴデバイスに関する仮想のオン状態電流電圧特性を図示するグラフである。 [0024]ゲート電圧についてのソース抵抗の影響を図示するグラフである。 [0025]従来型パワーＭＯＳＦＥＴデバイスのセルの部分断面図である。 [0026]従来型パワーＭＯＳＦＥＴデバイスのレイアウトを図示する平面図である。 従来型パワーＭＯＳＦＥＴデバイスのレイアウトを図示する平面図である。 [0027]いくつかの実施形態によるパワーＭＯＳＦＥＴデバイスのレイアウトを図示する平面図である。 いくつかの実施形態によるパワーＭＯＳＦＥＴデバイスのレイアウトを図示する平面図である。 [0028]いくつかの実施形態によるパワーＭＯＳＦＥＴデバイスのセルの部分断面図である。 いくつかの実施形態によるパワーＭＯＳＦＥＴデバイスのセルの部分断面図である。 [0029]いくつかの実施形態によるＭＯＳＦＥＴデバイスに関するオン状態電流電圧特性のグラフである。 [0030]いくつかの実施形態によるパワーＭＯＳＦＥＴデバイスのセルの断面図である。 [0031]いくつかの実施形態による絶縁ゲート型バイポーラトランジスタデバイスのセルの断面図である。 [0032]いくつかの実施形態によるｐ型絶縁ゲート型バイポーラトランジスタデバイスのセルの断面図である。 [0033]図２０のＰ−ＩＧＢＴデバイスの電流電圧特性を示すグラフである。 [0034]図２２Ａは、図２０のｐ−ＩＧＢＴの電圧ブロッキング特性を示すグラフである。[0035]図２２Ｂは、図２０のＰ−ＩＧＢＴのパルスオン状態電流電圧特性を示すグラフである。[0036]図２２Ｃは、室温から３００℃までの範囲の温度に関する図２０のＰ−ＩＧＢＴのさらなるオン状態電流電圧特性を示すグラフである。[0037]図２２Ｄは、温度の関数としての図２２のＰ−ＩＧＢＴのオン状態電流電圧特性を示すグラフである。
[0038]次に、本開示の実施形態は、添付の図面を参照して以下でより十分に説明され、図面には、本開示の実施形態が示される。しかしながら、本開示は、多種多様な形態で具体化されることが可能であり、本明細書において記述する実施形態に限定されるように考えるべきではない。むしろ、本開示が、十分かつ完璧であるように、そして当業者に本開示の範囲を十分に伝えるために、これらの実施形態は提供される。図面全体を通して、同様な番号は同様な要素を示す。
[0039]用語第１の、第２のなどが、さまざまな要素を記述するために本明細書においては使用される場合があるが、これらの要素が、これらの用語によって限定されるべきではないことが、理解されよう。これらの用語は、１つの要素を別のものとは区別するために使用されるだけである。たとえば、第１の要素は、第２の要素と称することが可能であり、同様に、第２の要素は、本開示の範囲から逸脱せずに第１の要素と称することが可能である。本明細書において使用するように、用語「および／または」は、関係する列挙した項目のいずれかおよび１つまたは複数のすべての組み合わせを含む。
[0040]本明細書において使用する用語法は、単に特定の実施形態を説明するためのものであり、本開示を限定しないものとする。本明細書において使用するように、単数形「１つ（ａ）」、「１つ（ａｎ）」および「その（ｔｈｅ）」は、別段文脈によって明確に示さない限り、同様に複数形を含むものとする。本明細書において使用されるときに、用語「備える、含む（ｃｏｍｐｒｉｓｅｓ）」、「備える、含む（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」および／または「含む（ｉｎｃｌｕｄｉｎｇ）」は、述べた特徴、整数、ステップ、動作、要素、および／または構成要素の存在を明示するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはこれらのグループの存在または追加を排除しないことが、さらに理解されよう。
[0041]別段規定されない限り、本明細書において使用する（技術用語および科学用語を含む）すべての用語は、本開示が属する技術の当業者によって一般に理解されるものと同じ意味を有する。本明細書において使用する用語は、本明細書の文脈および関係する技術におけるそれらの意味と矛盾のない意味を有すると解釈すべきであり、本明細書において明確にそのように規定しない限り理想化した意味でまたは過度に形式張った意味では解釈されないことが、さらに理解されよう。
[0042]層、領域または基板などの要素が別の要素の「上に（ｏｎ）」あるまたは「上に（ｏｎｔｏ）」延びると称するときには、別の要素の直接上にあるもしくは直接上に延びることが可能であり、または介在する要素が、やはり存在してもよいことが、理解されよう。対照的に、要素が別の要素の「直接上に（ｄｉｒｅｃｔｌｙ ｏｎ）」あるもしくは「直接上に（ｄｉｒｅｃｔｌｙ ｏｎｔｏ）」延びると称するときには、介在する要素は存在しない。要素が別の要素に「接続される（ｃｏｎｎｅｃｔｅｄ）」または「結合される（ｃｏｕｐｌｅｄ）」と称するときには、別の要素に直接接続されるもしくは直接結合されることが可能であり、または介在する要素が存在してもよいことが、やはり理解されよう。対照的に、要素が別の要素に「直接接続される（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ）」もしくは「直接結合される（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ）」と称するときには、介在する要素は存在しない。
[0043]「下方に（ｂｅｌｏｗ）」または「上方に（ａｂｏｖｅ）」または「上に（ｕｐｐｅｒ）」または「下に（ｌｏｗｅｒ）」または「水平に（ｈｏｒｉｚｏｎｔａｌ）」または「横に（ｌａｔｅｒａｌ）」または「垂直に（ｖｅｒｔｉｃａｌ）」などの相対的な用語は、図に図示したように、１つの要素、層、または領域の別の要素、層、または領域に対する関係を説明するために本明細書において使用されることがある。これらの用語が、図に示された向きに加えて、デバイスのさまざまな向きを包含するものとすることが、理解されよう。
[0044]本開示の実施形態が、本開示の理想化した実施形態（および中間構造）の概略図である断面図を参照して本明細書において説明される。図面中の層および領域の厚さは、明確にするために誇張されることがある。加えて、たとえば、製造技術および／または許容範囲の結果として図の形状からの変形が、予想される。したがって、本開示の実施形態は、本明細書中に図示した特定の形状の領域に限定するようには解釈すべきではなく、たとえば、製造に起因する形状の逸脱を含むべきである。たとえば、長方形として図示した注入領域は、典型的には、丸まったまたは湾曲した形体および／または注入領域から非注入領域に不連続な変化というよりはむしろその端部において注入濃度の勾配を有することになる。同様に、注入によって形成される埋め込み領域は、この埋め込み領域とそこ通して注入を行う表面との間の領域内にある程度の注入を生じることがある。したがって、図に図示した領域は、本質的に概略であり、その形状は、デバイスの領域の実際の形状を図示することを目的とせず、本開示の範囲を限定しないものとする。
[0045]本開示のいくつかの実施形態は、層および／または領域内の多数キャリア濃度を指すｎ型またはｐ型などの導電型を有するとして特徴付けられる半導体層および／または領域を参照して説明される。したがって、ｎ型材料は、負に帯電した電子の多数平衡濃度を有し、一方で、ｐ型材料は、正に帯電した正孔の多数平衡濃度を有する。いくつかの材料は、（ｎ＋、ｎ−、ｐ＋、ｐ−、ｎ＋＋、ｎ−−、ｐ＋＋、ｐ−−などにおけるように）「＋」または「−」を用いて示される場合があり、別の層または領域に比べて多数キャリアの相対的に多い（「＋」）または少ない（「−」）濃度を示す。しかしながら、このような表記は、層または領域内に特定の濃度の多数キャリアまたは少数キャリアの存在を意味しない。
[0046]電力モジュールを利用する例示的なシステムが、図１に図示される。示されたように、電力モジュールは、制御された方式で電源ＰＳ１から負荷に電力を送るために制御部ＣＳ１によって制御される４つのスイッチモジュールＳＭ１〜ＳＭ４を含むことが可能である。スイッチモジュールＳＭ１およびＳＭ２は、Ｈブリッジの前半を形成し、一方でスイッチモジュールＳＭ３およびＳＭ４は、Ｈブリッジの後半を形成する。記載のように、電力モジュールは、直流（ＤＣ）モータＭ１によって形成されるものなどの誘導性負荷を駆動するために多くの場合に使用される。スイッチモジュールＳＭ１〜ＳＭ４の詳細が、下記にさらに詳細に説明される。
[0047]差し当たり、スイッチモジュールＳＭ１〜ＳＭ４が、トランジスタと逆並列に接続された内部または外部ダイオードと並列接続の少なくとも１つのトランジスタを含むことができると仮定する。トランジスタは、金属酸化膜電界効果型トランジスタ（ＭＯＳＦＥＴ）として図示され、ダイオードは、説明の目的でショットキーダイオードとして図示される。ＭＯＳＦＥＴは、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）を含むバイポーラトランジスタ、ならびにジャンクション電界効果型トランジスタ（ＪＦＥＴ）および高電子移動度トランジスタ（ＨＥＭＴ）などのさまざまな種類の電界効果型トランジスタ（ＦＥＴ）などの別のタイプのトランジスタで置き換えられる場合がある。同様に、ショットキーダイオードは、従来型のｐｎダイオードで置き換えられる場合がある。
[0048]図示したように、スイッチモジュールＳＭ１は、ｎチャネルまたはｐチャネルＭＯＳＦＥＴ Ｑ１を含むことができ、これはＭＯＳＦＥＴ Ｑ１のドレイン端子およびソース端子の両端間に逆並列に接続されたショットキーダイオードＤ１を有する。スイッチモジュールＳＭ２〜ＳＭ４は同様に構成される。スイッチモジュールＳＭ２は、ｎチャネルＭＯＳＦＥＴ Ｑ２を含み、これはＭＯＳＦＥＴ Ｑ２のドレイン端子およびソース端子の両端間に逆並列に接続されたショットキーダイオードＤ２を有する。スイッチモジュールＳＭ３は、ｎチャネルまたはｐチャネルＭＯＳＦＥＴ Ｑ３を含むことができ、これはＭＯＳＦＥＴ Ｑ３のドレイン端子およびソース端子の両端間に逆並列に接続されたショットキーダイオードＤ３を有する。スイッチモジュールＳＭ４は、ｎチャネルＭＯＳＦＥＴ Ｑ４を含み、これはＭＯＳＦＥＴ Ｑ４のドレイン端子およびソース端子の両端間に逆並列に接続されたショットキーダイオードＤ４を有する。
[0049]スイッチモジュールＳＭ１およびＳＭ３は、「ハイ」側にあると考えられ、スイッチモジュールＳＭ２およびＳＭ４は、電力モジュールの「ロー」側にあると考えられる。ＭＯＳＦＥＴ Ｑ１およびＱ３のドレインならびにダイオードＤ１およびＤ３のカソードは、共に電源ＰＳ１に結合される。ＭＯＳＦＥＴ Ｑ１のソース、ダイオードＤ１のアノード、ＭＯＳＦＥＴ Ｑ２のドレイン、およびダイオードＤ２のカソードは、共にモータＭ１の第１の端子に結合される。ＭＯＳＦＥＴ Ｑ３のソース、ダイオードＤ３のアノード、ＭＯＳＦＥＴ Ｑ４のドレイン、およびダイオードＤ４のカソードは、共にモータＭ１の第２の端子に結合される。最後に、ＭＯＳＦＥＴ Ｑ２およびＱ４のソースならびにダイオードＤ２およびＤ４のアノードは、接地に結合される。ＭＯＳＦＥＴ Ｑ１〜Ｑ４のゲートは、制御信号Ｓ１〜Ｓ４によってそれぞれ駆動され、制御信号は、制御システムＣＳ１によって与えられる。モータＭ１が、順方向および逆方向のどちらにも駆動されることがあると仮定する。
[0050]順方向動作に関して、制御信号Ｓ１〜Ｓ４は、ＭＯＳＦＥＴ Ｑ２およびＱ３をオンにし、ＭＯＳＦＥＴ Ｑ１およびＱ４をオフにするように構成され、これが順方向にモータＭ１を駆動することに対応すると仮定する。図２に図示したように、順方向電流ｉｆは、電源ＰＳ１からＭＯＳＦＥＴ Ｑ３、モータＭ１、およびＭＯＳＦＥＴ Ｑ２を通り接地に流れる。ＭＯＳＦＥＴ Ｑ２およびＱ３がオンのままである場合には、最大順方向電流ｉｆが供給され、モータＭ１は、最大速度で、最大トルクで、またはこれらの組み合わせで順方向に回転することになる。
[0051]速度またはトルクを制御するために、ＭＯＳＦＥＴ Ｑ２およびＱ３の一方または両方が、モータＭ１から望まれる速度またはトルクに対応するデューティサイクルでオフおよびオンを切り換えられることがある。結果として、モータＭ１に供給される電圧は、パルス幅変調され、ＭＯＳＦＥＴ Ｑ２およびＱ３のオン対オフスイッチング比が、モータＭ１に供給される平均電圧を規定する。モータＭ１の誘導的な性質は、順方向電流ｉｆを一定に保つように試み、結果として、モータＭ１に供給される電圧をＭＯＳＦＥＴ Ｑ２およびＱ３のオン対オフスイッチング比に対応するレベルに平均化する。モータＭ１に供給される平均電圧は、モータＭ１を通過する順方向電流ｉｆを規定し、したがって、モータＭ１の実際の速度またはトルクを制御する。
[0052]逆方向動作に関して、制御信号Ｓ１〜Ｓ４がＭＯＳＦＥＴ Ｑ１およびＱ４をオンにし、ＭＯＳＦＥＴ Ｑ２およびＱ４をオフにするように構成されると仮定する。図３に図示したように、逆方向電流ｉｒは、電源ＰＳ１からＭＯＳＦＥＴ Ｑ１、モータＭ１、およびＭＯＳＦＥＴ Ｑ４を通り接地に流れる。ＭＯＳＦＥＴ Ｑ１およびＱ４がオンのままである場合には、最大逆方向電流ｉｒが供給され、モータＭ１は、最大速度で、最大トルクで、またはこれらの組み合わせで逆方向に回転することになる。とりわけ、用語「逆方向」は、用語「逆方向電流ｉｒ」において形容詞として使用されるときには、モータＭ１に関する動作の方向を単に呼ぶ。図２および図３中に与えられた矢印は、それぞれ、順方向電流ｉｆおよび逆方向電流ｉｒの両者についての電流の流れの方向を示す。
[0053]上に説明したように、さまざまなＭＯＳＦＥＴ Ｑ１〜Ｑ４は、比較的高い頻度でオン、オフされ、順方向動作または逆方向動作のいずれかのためにモータＭ１へパルス幅変調電圧を供給し、また順方向動作から逆方向動作に切り替えることができる。ＭＯＳＦＥＴ Ｑ２およびＱ３などの一対のＭＯＳＦＥＴが順方向動作中にオン状態からオフ状態に遷移するときには、モータＭ１の誘導巻線中に存在する電磁場のために、ＭＯＳＦＥＴ Ｑ２およびＱ３がオフにされた後でも、順方向電流ｉｆは、モータＭ１を通り流れ続ける。この点で、ＭＯＳＦＥＴ Ｑ１〜Ｑ４のすべてはオフであり、依然として順方向電流ｉｆは、モータＭ１を通って流れ続ける。順方向電流ｉｆがＭＯＳＦＥＴ Ｑ１〜Ｑ４のいずれかを通りより低い電位ノードに流れることができないので、ショットキーダイオードＤ１からＤ４のうちの１つまたは複数は、順方向バイアスされるようになり、順方向電流ｉｆが接地または電源ＰＳ１に流れるための経路を与えることができる。
[0054]スイッチモジュールＳＭ１〜ＳＭ４の電力取扱い量（ｈａｎｄｌｉｎｇ）を増加させるために、ＭＯＳＦＥＴ Ｑ１〜Ｑ４の各々は、事実上並列トランジスタのアレイを表すことができる。同様に、ショットキーダイオードＤ１〜Ｄ４の各々は、事実上並列ダイオードのアレイを構成することができる。この概念は、スイッチモジュールＳＭ１の例示的な実施形態が図示される図４に表現される。他のスイッチモジュールＳＭ２〜ＳＭ３が、同様に構成されることがある。
[0055]図示したように、スイッチモジュールＳＭ１は、事実上並列に結合されたＭＯＳＦＥＴ Ｑ１１〜Ｑ１Ｎのアレイを含み、その結果、ドレインがすべて共に電源ＰＳ１に結合され、ソースがすべて共にモータＭ１およびスイッチモジュールＳＭ２に結合され、そしてゲートが共に制御システムＣ１（制御信号Ｓ１）に結合される。ショットキーダイオードＤ１１〜Ｄ１Ｎは、ＭＯＳＦＥＴ Ｑ１１〜Ｑ１Ｎのドレインおよびソースの両端間に逆並列に結合される。ＭＯＳＦＥＴ Ｑ１１〜Ｑ１ＮおよびショットキーダイオードＤ１１〜Ｄ１Ｎの数（Ｎ）は、個々のデバイスそれぞれの能力および用途に応じて、２個から１００個以上にわたることがある。とりわけ、説明図では、たとえ１対１の関係だけであるとしても、各ＭＯＳＦＥＴ Ｑ１について２個以上のショットキーダイオードＤ１があり得る。
[0056]図５および図６は、例示的な電力モジュールの上面図および斜視図を示す。図５を参照すると、長方形筐体Ｈ１は、内部チャンバを備え、これは１つまたは複数のプリント回路基板ＰＣＢ１およびＰＣＢ２を保持する。明確にするために、プリント回路基板ＰＣＢ１およびＰＣＢ２は、図６には示されない。各プリント回路基板ＰＣＢ１およびＰＣＢ２は、スイッチモジュールＳＷ１〜ＳＷ４の主要な構成要素を表す複数のトランジスタＱおよびダイオードＤを有するように示される。たとえば、スイッチモジュールＳＷ１およびＳＷ２によって形成される前半Ｈブリッジのハイ側およびロー側は、プリント回路基板ＰＣＢ１上に設けられ、一方でスイッチモジュールＳＷ３およびＳＷ４によって形成される後半Ｈブリッジのハイ側およびロー側は、プリント回路基板ＰＣＢ２上に設けられる。前半および後半Ｈブリッジは、共に、上記の完全なＨブリッジを形成する。
[0057]プリント回路基板ＰＣＢ１およびＰＣＢ２上の構成要素間の必要なインターコネクトは、プリント回路基板ＰＣＢ１およびＰＣＢ２上に金属トレース（図示せず）によって形成される。ボンドワイアは、プリント回路基板ＰＣＢ１およびＰＣＢ２と１つまたは複数のコネクタまたはバスＢ１およびＢ２との間の接続を作るために使用されることがある。たとえば、バスＢ１は、スイッチモジュールＳＭ２およびＳＭ４を接地に接続するために使用されることがあり、バスＢ２は、スイッチモジュールＳＭ１およびＳＭ３を電源ＰＳ１に接続するために使用されることがある。これらのコネクタまたは他のコネクタは、制御信号Ｓ１〜Ｓ４用に使用されることがある。プリント回路基板ＰＣＢ１およびＰＣＢ２は、筐体Ｈ１に添着された搭載構造に搭載されることがある。図示したように、搭載構造は、平坦なヒートシンクＨＳ１であり、これはまたスイッチモジュールＳＭ１〜ＳＭ４によって発生された熱を放散させるように機能する。
[0058]この場合も、電力モジュールのＨブリッジ構成は、電力モジュールのための、特に誘導性負荷を駆動するために使用されるもののための多くの利用可能な設計のうちのほんの１つである。電力モジュール用のＨブリッジ構成の代替形態は、半Ｈブリッジおよび同様の既知の電力スイッチング回路または制御回路を含む。
[0059]電力モジュールの構成のタイプに拘わらず、デバイスの電力取扱い能力を測定するための１つの尺度は、スイッチモジュールＳＭ１〜ＳＭ４のうちの１つの電流密度である。このスイッチモジュール電流密度は、１つのスイッチモジュールＳＭ１〜ＳＭ４に対して割り当てられた筐体Ｈ１の内部面積に対する、１つのスイッチモジュールＳＭ１〜ＳＭ４が取り扱うことが可能である最大平均電流の比率として定義される。図示した例に関して、等しいサイズの４個のスイッチモジュールＳＭ１〜ＳＭ４がある。それはそうとして、１つのスイッチモジュールＳＭ１〜ＳＭ４に割り当てられた筐体Ｈ１の内部面積は、筐体Ｈ１の全内部面積の４分の１（１／４）である。
[0060]たとえば、筐体Ｈ１の内部面積が１００ｃｍ２であり、スイッチモジュールＳＭ１〜ＳＭ４のうちの１つの最大平均電流取扱い量が２５０アンペアであると仮定する。そのようなものとして、１つのスイッチモジュールＳＭ１〜ＳＭ４に割り当てられる筐体Ｈ１の内部面積は、１００ｃｍ２の４分の１、すなわち２５ｃｍ２である。スイッチモジュール電流密度は、２５０アンペアの最大平均電流取扱い量を１つのスイッチモジュールＳＭ１〜ＳＭ４に割り当てられる筐体Ｈ１の内部面積で除することによって計算され、１０アンペア／ｃｍ２を得る。
[0061]筐体Ｈ１の内部面積は、筐体Ｈ１の内部の最大（２次元）断面積として定義され、ここでは測定の平面は、１つもしくは複数のプリント回路基板ＰＣＢ１およびＰＣＢ２が存在する平面、またはスイッチモジュールＳＭ１〜ＳＭ４を形成する１つもしくは複数の半導体ダイが存在する平面に沿う。図５に図示した例に関して、内部面積は、筐体Ｈ１の内壁の周囲長Ｐによって規定される。周囲長Ｐは、太線で強調される。とりわけ、筐体Ｈ１が、図５および図６に図示した長方形の構成に加えて、さまざまな形状および構成を有することができるので、内部領域は、長方形である必要はなく、内部領域の周囲長は、筐体Ｈ１の内部側壁にしたがうことになる。一実施形態では、スイッチモジュール電流密度は、約１０アンペア／ｃｍ２以上である。別の一実施形態では、スイッチモジュール電流密度は、約１２アンペア／ｃｍ２以上である。別の一実施形態では、スイッチモジュール電流密度は、約１５アンペア／ｃｍ２以上である。
[0062]下記の説明は、ＭＯＳＦＥＴ Ｑ１Ｎ〜Ｑ４Ｎとしてまたはこの代替形態として電力モジュールにおいて使用されることが可能であるいくつかのトランジスタ構成の概要を示す。別のトランジスタ構成が、利用されることがある。本開示のいくつかの実施形態は、大電力および／または高温用途にとって適している炭化ケイ素（ＳｉＣ）絶縁ゲートデバイスを提供する。
[0063]図７は、金属酸化膜半導体電界効果型トランジスタ（ＭＯＳＦＥＴ）デバイス１０の回路図である。ここに示したように、ＭＯＳＦＥＴデバイスは、一般に３つの端子、すなわち、ドレイン端子（Ｄ）、ソース端子（Ｓ）、およびゲート端子（Ｇ）を含む。デバイスのゲート−ソース間電圧が、ＶＧＳと表示される一方で、デバイスのドレイン−ソース間電圧は、ＶＤＳと表示される。デバイスは、デバイスの物理的特性に基づくビルトインソース抵抗ＲＳおよびビルトインドレイン抵抗ＲＤを有する。ビルトインソース抵抗ＲＳを跨ぐ電圧は、ＶＲｓと表示される。
[0064]ＭＯＳＦＥＴデバイスでは、ドレインからソースにデバイスのチャネルを通過する電流は、ゲートに電圧を印加することによって調整される。ゲートは、二酸化ケイ素などのゲート絶縁膜によってチャネルとは絶縁される。ゲート端子上の電圧が上昇するにつれて、デバイスを通過する電流は、増加することができる。
[0065]図８は、所定のゲート−ソース間電圧（ＶＧＳ）についてのＭＯＳＦＥＴデバイスに関する仮想の（曲線１０２）および実際の（１０４）オン状態電流電圧特性を図示するグラフである。図８に示したように、所定のゲート電圧に関して、デバイスを通る電流（ＩＤ）は、ドレインとソースとの間の電圧（ＶＤＳ）が飽和点まで増加するにつれて増加する。実際のデバイスでは、トランジスタの実際の飽和電流は、典型的には、理想的な飽和電流よりも小さい。これに関する理由の一部は、デバイスのソース抵抗に関係する。
[0066]特に、デバイスを通過するドレイン電流ＩＤが増加するにつれて、ソース抵抗ＲＳを跨いで低下する電圧の大きさは、正比例で増加する。図９は、ゲート電圧へのソース抵抗の影響を図示するグラフである。図９では、ゲート端子からソース端子への電圧は、ＶＧＳと表示される。ゲート端子とソース端子の両端間にデバイスに印加されるゲート電圧ＶＧＳの一部は、デバイスの内部ソース抵抗ＲＳを跨いで低下する。ゲート電圧のその部分は、図９ではＶＲｓと表示される。ゲート−ソース間電圧の残りは、ゲート絶縁膜を横切る電圧として現れ、図９ではＶＧＳ，ｉｎｔと表示される。したがって、ＶＧＳは、ＶＲｓとＶＧＳ，ｉｎｔの合計に等しい。
[0067]図９に示したように、ゲート−ソース間電圧は、ドレイン電流が増加しても一定のままであり得る。しかしながら、デバイスの内部ソース抵抗を跨いで低下するゲート電圧ＶＧＳの部分ＶＲｓは、ドレイン電流ＩＤが増加するにつれて増加するが、ゲート絶縁膜を横切る電圧として現れるゲート−ソース間電圧の部分、ＶＧＳ，ｉｎｔは、ドレイン電流ＩＤが増加するにつれて減少する。
[0068]したがって、ドレイン電流が増加するにつれて、チャネルを維持するために使用されるゲート電圧の部分は減少し、これが、ドレイン−ソース間電圧の低いレベルにおいてデバイスを飽和の状態にさせることがある。したがって、高いソース抵抗は、ＭＯＳＦＥＴまたは他の絶縁ゲート制御型デバイスの動作に悪影響を及ぼすことがある。
[0069]いくつかの実施形態によるＭＯＳＦＥＴ構造の単位セル１０が、図１０に示される。図１０のデバイス１０は、ｎ型、８°オフ軸４Ｈ−ＳｉＣ基板１２上にｎドリフトエピタキシャル層１４を含む。ｎドリフト層１４は、約１００μｍから約１２０μｍの厚さを有することができ、約１０ｋＶのブロッキング能力のために約２×１０１４ｃｍ−３から約６×１０１４ｃｍ−３のドーピング濃度でｎ型ドーパントをドープされることがある。他のドーピング濃度／電圧ブロッキング範囲もやはり可能である。１２００Ｖ ＭＯＳＦＥＴデバイスに関して、基板は、４°オフ軸４Ｈ−ＳｉＣであることがあり、ドリフト層は、約１０μｍの厚さを有することができ、そして約６×１０１５ｃｍ−３のドーピング濃度でｎ型ドーパントをドープされることがある。
[0070]本構造は、ｐ＋ウェル領域１８およびｎ＋ソース領域２０をさらに含み、これらはたとえば、それぞれアルミニウムおよび窒素の選択注入によって形成されることが可能である。ｐ＋ウェル領域１８の接合深さは、約０．５μｍとすることができるが、他の深さも可能である。本構造１０は、ドリフト層１４の表面からｐ＋ウェル領域１８中に延びるｐ＋コンタクト領域２２をさらに含む。接合終端部（図示せず）は、デバイス周囲の付近に設けられる場合がある。
[0071]注入したドーパントのすべては、シリコン過圧状態（ｏｖｅｒ ｐｒｅｓｓｕｒｅ）でおよび／またはグラファイト膜などの封止層により覆って、約１６００℃の温度で構造をアニールすることによって活性化させることが可能である。高温アニールは、これらの条件を用いないと炭化ケイ素エピタキシの表面に損傷を与えることがある。シリコン過圧状態は、シランの存在によって、またはある量のシリコン過圧状態を与える炭化ケイ素コーティングした物体のごく近くに形成されることが可能である。あるいは、またはシリコン過圧状態と組み合わせて、グラファイトコーティングが、デバイスの表面上に形成されることがある。注入したイオンを活性化するためにデバイスをアニールすることに先立って、アニール中に構造の表面を保護するために、グラファイトコーティングが、構造の上側／おもて側に付けられることがある。グラファイトコーティングは、従来型のレジストコーティング法によって付けられてもよく、約１μｍの厚さを有することができる。グラファイトコーティングは、ドリフト層１４上に結晶性コーティングを形成するために加熱されることがある。注入したイオンは、たとえば、約１６００℃以上の温度において不活性ガス中で実行されることがある熱アニールによって活性化させることが可能である。特に、熱アニールは、約１６００℃の温度においてアルゴン中で５分間行われることがある。グラファイトコーティングは、高温アニール中にドリフト層１４の表面を保護するために役立つことがある。
[0072]グラファイトコーティングは、その後、たとえば、アッシングまたは熱酸化によって除去されることが可能である。
[0073]注入物アニールの後で、約１μｍの厚さを有する二酸化ケイ素のフィールド酸化膜（図示せず）が、堆積され、デバイスの能動領域を露出させるためにパターニングされることが可能である。
[0074]４００〜６００Åの最終ゲート酸化膜厚を有するゲート酸化膜層３６は、ゲート酸化プロセスによって形成されることが可能である。
[0075]特に、ゲート酸化膜は、ドライ−ウェット酸化プロセスによって成長されることが可能であり、これはたとえば、米国特許第５，９７２，８０１号中に記載されるように、ドライＯ２中でのバルク酸化膜の成長、続いてウェットＯ２中でのバルク酸化膜のアニールを含み、上記特許の開示は、全体が参照によって本明細書中に組み込まれる。本明細書において使用するように、ウェットＯ２中での酸化膜のアニールは、Ｏ２および蒸発させたＨ２Ｏの両方を含有する雰囲気中で酸化膜をアニールすることを指す。アニールは、ドライ酸化膜成長とウェット酸化膜成長との間で実行されることがある。ドライＯ２酸化膜成長は、たとえば、約１２００℃までの温度においてドライＯ２中で少なくとも約２．５時間の時間の間、石英管内で実行されることがある。ドライ酸化膜成長は、所望の厚さまでバルク酸化膜層を成長させるように実行される。ドライ酸化膜成長の温度は、酸化膜成長速度に影響を及ぼすことがある。たとえば、より高いプロセス温度は、より大きな酸化膜成長速度をもたらすことができる。最大成長温度は、使用するシステムに依存することがある。
[0076]いくつかの実施形態では、ドライＯ２酸化膜成長は、約１１７５℃の温度においてドライＯ２中で約３．５時間の間行われることがある。得られた酸化膜層は、約１２００℃までの温度において不活性雰囲気中でアニールされることがある。特に、得られた酸化膜層は、約１１７５℃の温度においてＡｒ中で約１時間の間アニールされることがある。ウェットＯ２酸化膜アニールは、約９５０℃以下の温度において少なくとも１時間の時間の間実行されることがある。ウェットＯ２アニールの温度は、ＳｉＣ／ＳｉＯ２界面のさらなる熱酸化膜成長を止めるために制限されることがあり、これが、追加の界面状態を導入することがある。特に、ウェットＯ２アニールは、ウェットＯ２中で約９５０℃の温度において約３時間の間実行されることがある。得られたゲート酸化膜層は、約５００Åの厚さを有することができる。
[0077]いくつかの実施形態では、ドライＯ２酸化膜成長は、約１１７５℃の温度においてドライＯ２中で約４時間の間実行されることがある。得られた酸化膜層は、約１１７５℃までの温度において不活性雰囲気中でアニールされることがある。特に、得られた酸化膜層は、約１１７５℃の温度においてＡｒ中でおよそ３０分から２時間までの範囲にわたる期間の間アニールされることがある。その後、酸化膜層は、ＮＯ雰囲気中で１１７５℃から１３００℃までの範囲にわたる温度において３０分から３時間までの範囲にわたる期間の間アニールを受ける。得られたゲート酸化膜層は、約５００Åの厚さを有することができる。
[0078]ゲート酸化膜３４の形成の後で、ポリシリコンゲート３２が堆積され、たとえば、ホウ素をドープされ、ゲート抵抗を低下させるためにメタライゼーションプロセスに続くことがある。Ａｌ／Ｎｉコンタクトが、ｐ型オーミックソースコンタクト金属２８として堆積されることがあり、およびｎ型ドレインコンタクト金属２６としてＮｉが堆積されることがある。すべてのコンタクトは、急速熱アニール装置（ＲＴＡ）内でシンタリングされることがあり、厚いＴｉ／Ａｕ層が、パッド金属用に使用されることがある。
[0079]図１０を参照すると、ＭＯＳＦＥＴデバイスのソース抵抗は、２つの主要な成分、すなわち、ソースオーミックコンタクト３４とソース領域２０との間のコンタクト抵抗ＲＣおよびソースオーミックコンタクト３４とチャネルとの間のソース領域２０内のシート抵抗ＲＳｈｅｅｔを有する。したがって、ＲＳ＝ＲＣ＋ＲＳｈｅｅｔである。従来型のシリコン系ＭＯＳＦＥＴデバイスでは、シリコンおよび他のナローバンドギャップ半導体に対する非常に低抵抗のオーミックコンタクトを形成することが可能であるという理由で、シート抵抗ＲＳｈｅｅｔは、ソース抵抗を決定する際の支配的な因子である。しかしながら、炭化ケイ素および窒化ガリウムなどの化合物半導体材料、ダイアモンド、およびＺｎＯを含むワイドバンドギャップ半導体（すなわち、約２．０Ｖよりも大きなバンドギャップを有する半導体）では、コンタクト抵抗ＲＣは、ソース抵抗に対する支配的な原因成分であり得る。特に、炭化ケイ素および他のワイドバンドギャップ材料に対して非常に低抵抗のオーミックコンタクトを形成することは、このような材料に付随する高いエネルギー障壁のために困難である。
[0080]図１１および図１２は、従来型のパワーＭＯＳＦＥＴデバイスのレイアウトを図示する平面図である。従来型のパワーＭＯＳＦＥＴデバイスでは、コンタクト抵抗がシート抵抗よりも重要度が低いという仮定の下で、レイアウトはシート抵抗を減少させるまたは最小にするように設計される。したがって、図１１を参照すると、従来型のパワーＭＯＳＦＥＴデバイスは、典型的には、ドリフト層１４内に形成されたｐウェル１８、ｐウェル１８内のｎ＋ソース領域２０、およびｎ＋ソース領域２０内のｐ＋コンタクト領域２２を含む。図１２を参照すると、ソースコンタクト３４がｎ＋ソース領域２０およびｐ＋コンタクト領域２２上に形成される。ゲート３２は、ｐウェル１８の上方に形成され、ｎ＋ソース領域２０の周辺部およびドリフト層１４の隣接する部分と重なる。ドレインからソースに流れる電流は、図１１には矢印４２によって示される。
[0081]上記のように、ワイドバンドギャップ半導体材料系では、ソース抵抗は、ソース層のシート抵抗によるよりもソースオーミックコンタクトのコンタクト抵抗によってより大きく影響を受けることがある。したがって、ワイドバンドギャップパワー半導体デバイスのソース抵抗を減少させるために、ソースオーミックコンタクトのコンタクト抵抗を減少させることが望ましいことがある。一般的に、コンタクト抵抗は、任意の方向におけるコンタクトの最も小さい寸法であるコンタクトの最小寸法を大きくすることによって減少させることが可能である。しかしながら、電子デバイスのソースオーミックコンタクトの最小寸法を単に大きくすることは、デバイスのセル間間隔、すなわちピッチを不必要に大きくすることがある。ＭＯＳＦＥＴデバイスのピッチは、デバイスのｐウェル領域の幅に比例することがある。デバイスのピッチを大きくすることは、１つの基板上に形成されることが可能なデバイスの密度を減少させ、得られるデバイスを減少させ、製造コストを高くする。
[0082]いくつかの実施形態によれば、デバイスのピッチおよび／またはデバイスのｐウェル領域の幅を大きくせずにソースオーミックコンタクトの最小寸法を大きくする絶縁ゲートデバイスレイアウトが、提供される。いくつかの実施形態によるデバイスレイアウトは、デバイスのシート抵抗を大きくすることができる。このような効果は、ナローバンドギャップ半導体材料に基づくデバイスでは非常に望ましくないことがある。しかしながら、シート抵抗がワイドバンドギャップデバイスのソース抵抗を決定する際には支配的な要因ではないので、このようなトレードオフは、ワイドバンドギャップデバイスにとって許容され得る。いくつかの実施形態によるデバイスでは、ソースコンタクト抵抗に対するソースシート抵抗の比率は、０．７５より大きくてもよい（すなわち、ＲＳｈｅｅｔ／ＲＣ＞０．７５）。いくつかの実施形態では、デバイスは、ソースシート抵抗よりも小さいソースコンタクト抵抗を有することができる。すなわち、いくつかの実施形態では、ソースコンタクト抵抗に対するソースシート抵抗の比率は、１よりも大きい（すなわち、ＲＳｈｅｅｔ／ＲＣ＞１）ことがあり、そしてさらなる実施形態では、ソースコンタクト抵抗に対するソースシート抵抗の比率は、５より大きくてもよい。
[0083]図１３および図１４は、いくつかの実施形態によるＭＯＳＦＥＴデバイスセル１００のレイアウトを図示する平面図であり、図１５および図１６は、いくつかの実施形態によるＭＯＳＦＥＴデバイスのセルの部分断面図である。特に、図１５は、図１３の線Ａ−Ａ’に沿って取った断面であり、一方で、図１６は、図１４の線Ｂ−Ｂ’に沿って取った断面である。
[0084]図１３〜図１６に示したデバイス１００は、ｎ型、８°オフ軸４Ｈ−ＳｉＣ基板１１２上のｎドリフトエピタキシャル層１１４を含む。ｎドリフト層１１４は、約１００μｍから約１２０μｍの厚さを有することができ、約１０ｋＶのブロッキング能力のために約２×１０１４ｃｍ−３から約６×１０１４ｃｍ−３のドーピング濃度でｎ型ドーパントをドープされることがある。１２００Ｖ ＭＯＳＦＥＴデバイスに関して、基板は、４°オフ軸４Ｈ−ＳｉＣであることがあり、ドリフト層は、約１０μｍの厚さを有することができ、そして約６×１０１５ｃｍ−３のドーピング濃度でｎ型ドーパントをドープされることがある。
[0085]本構造は、ｐ＋ウェル領域１１８およびｎ＋ソース領域１２０をさらに含み、これらはたとえば、それぞれアルミニウムおよび窒素の選択注入によって形成されることが可能である。ｐ＋ウェル領域１１８の接合深さは、約０．５μｍとすることができる。本構造１００は、ドリフト層１１４の表面からｐ＋ウェル領域１１８中に延びる複数のｐ＋コンタクト領域１２２をさらに含む。接合終端部（図示せず）は、デバイス周囲の付近に設けられる場合がある。
[0086]図１３を参照すると、ｎ＋ソース領域１２０は、ｐウェル１１８内の対向するチャネル領域１２５に平行である１対の横方向ソース領域１２０Ａを含む。複数のソースコンタクト領域１２０Ｂは、横方向ソース領域１２０Ａ間に延び、複数のｐ＋コンタクト領域１２２は、ソースコンタクト領域１２０Ｂ間に形成される。
[0087]図１４を参照すると、ゲートコンタクト１３２が、チャネル領域１２５の上方に形成され、横方向ソース領域１２０Ａと重なる。ソースオーミックコンタクト１３４は、ソースコンタクト領域１２０Ｂおよびｐ＋コンタクト領域１２２を横切って形成される。ソースオーミックコンタクト１３４は、ソースコンタクト領域１３６内のソースコンタクト領域１２０Ｂと重なる。ソースオーミックコンタクト１３４は、ボディコンタクト領域１３８内のｐ＋コンタクト領域１２２と重なる。
[0088]ソースオーミックコンタクト１３４により接触するソースコンタクト領域１２０Ｂの一部は、同様なピッチ／ｐウェルサイズについて図１１および図１２に示したレイアウトなどの従来型のレイアウトについて求められることが可能な最小寸法よりも大きい最小寸法を有することができる。したがって、ソースコンタクト抵抗は、デバイスピッチ／ｐウェルサイズを実質的に大きくせずに減少させることが可能である。フィーチャの「最小寸法」は、フィーチャの任意の断面内のフィーチャの最小幅を指す。たとえば、ボディコンタクト領域１３８の最小寸法ｐ１、ｎ型コンタクト領域１３６の最小寸法ｎ１およびｐウェル領域１１８の最小寸法ｗ１が図１４に示される。
[0089]図１３および図１４に示したようなレイアウトを有するデバイスでは、ソースコンタクトへの電流の流れは、図１３中に矢印１４２によって示されたように、ソースコンタクト領域１２０Ｂを通って流れる。ソースコンタクト領域１２０Ｂは、図１１および図１２に示したような従来型のレイアウトを有するデバイスのソース領域に比べて大きなシート抵抗を有することができる。しかしながら、シート抵抗の増加は、コンタクト抵抗の減少によって補償されるよりも大きいことがあり、したがって、デバイスのソース抵抗の総合的な減少をもたらす。
[0090]図１７は、いくつかの実施形態による７ｍｍ×８ｍｍ、１２００Ｖ炭化ケイ素ＭＯＳＦＥＴデバイスに関するオン状態電流電圧特性のグラフである。図１７に図示したデバイス特性では、３７７Ａのドレイン電流（ＩＤ）が３．８Ｖの順方向電圧ドレイン−ソース間電圧（ＶＤＳ）において測定された。能動面積に対して規格化した電流密度は、７５０Ａ／ｃｍ２を超えた。
[0091]ＭＯＳＦＥＴデバイスのオン抵抗は、デバイスのドレイン抵抗、チャネル抵抗およびソース抵抗によって影響される。したがって、デバイスのソース抵抗を小さくすることは、デバイスのオン抵抗をやはり小さくする。
[0092]いくつかの実施形態によるレイアウトを有するワイドバンドギャップＭＯＳＦＥＴデバイスは、デバイスの小さなオン抵抗および増加した電流レベルがゲートに対してそれほどデバイアス効果がないという事実により、飽和電流を実質的に大きくすることが可能である。すなわち、小さなソース抵抗のために、ドレイン電流が増加するについて、より小さな電圧しか、ソース抵抗を跨いで発生しないことになる。したがって、いっそう大きなゲート−ソース間電圧が、デバイスのチャネルに印加される。
[0093]図１８は、いくつかの実施形態によるレイアウトを有するデバイスの理想的な断面である。特に図１８は、いくつかの実施形態によるレイアウトを有するデバイスのいくつかの寸法を図示する。たとえば、図１８に示したように、注入したセルエリア（すなわち、ｐウェル１１８）の最小寸法は、図１８では幅ｗ１として表示される。しかしながら、ｐウェル１１８の最小寸法が図１８に図示したデバイスの平面とは異なるディメンションに見出されることがあることが、理解されよう。たとえば、ｐウェル１１８の最小寸法は、図１８に図示したデバイスの平面に垂直なディメンションにおいて存在することがある。
[0094]ｎ型コンタクトエリアの最小寸法は、図１８では幅ｎ１と表示され、一方で、ｐ型コンタクトエリアの最小寸法は、図１８では幅ｐ１と表示される。ｎ型コンタクエリアは、ソースオーミックコンタクト１３２とｎ＋ソース領域１２０との間の重なったエリアとして規定されることが可能であり、一方で、ｐ型コンタクトエリアは、ソースオーミックコンタクト１３２とｐ＋コンタクト領域１２２との間の重なったエリアとして規定されることが可能である。
[0095]いくつかの実施形態による絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）デバイス２００が図１９に図示される。ここに示したように、ＩＧＢＴデバイスは、ｐ型エピタキシャル層２１２上のｎドリフトエピタキシャル層２１４を含む。ｐ型エピタキシャル層２１２は、高濃度にドープしたｐ型、８°オフ軸４Ｈ−ＳｉＣ基板または層２１０上に形成される。ｎドリフト層２１４は、約１００μｍから約１２０μｍの厚さを有することができ、約１０ｋＶのブロッキング能力のために約２×１０１４ｃｍ−３から約６×１０１４ｃｍ−３のドーピング濃度でｐ型ドーパントをドープされることがある。
[0096]ＩＧＢＴ構造２００は、ｐ＋ウェル領域２１８およびｎ＋ソース／エミッタ領域２２０をさらに含み、これらはたとえば、それぞれアルミニウムおよび窒素の選択注入によって形成されることが可能である。ｐ＋ウェル領域２１８の接合深さは、約０．５μｍとすることができる。本構造２００は、ドリフト層２１４の表面からｐ＋ウェル領域２１８中に延びる複数のｐ＋ボディコンタクト領域２２２をさらに含む。導電型は、いくつかの実施形態では、逆にされることがある。
[0097]ゲートコンタクト２３２は、ゲート絶縁膜２３６上にあり、ソース／エミッタコンタクト２３４は、ソースコンタクト領域２２０およびボディコンタクト領域２２２上にある。コレクタコンタクト２２６は、基板２１０と接触する。
[0098]いくつかの実施形態によれば、トランジスタデバイスは、０．２よりも大きなｗ１に対するｎ１の比率を有することができる。さらなる実施形態では、トランジスタデバイスは、約０．３よりも大きなｗ１に対するｎ１の比率を有することができる。さらなる実施形態では、トランジスタデバイスは、約０．２から１の範囲内であるｗ１に対するｎ１の比率を有することができる。さらなる実施形態では、トランジスタデバイスは、約０．３から１の範囲内であるｗ１に対するｎ１の比率を有することができる。さらなる実施形態では、トランジスタデバイスは、０．５よりも大きなｗ１に対するｎ１の比率を有することができる。たとえば、いくつかの実施形態によるレイアウトを有するデバイスのｎ型コンタクトエリアの最小寸法ｎ１は、６μｍの注入したセルエリアの最小寸法を有するデバイスについて約２μｍとすることができる。
[0099]いくつかの実施形態によれば、トランジスタデバイスは、０．２よりも大きなｗ１に対するｐ１の比率を有することができる。さらなる実施形態では、トランジスタデバイスは、約０．３よりも大きなｗ１に対するｐ１の比率を有することができる。さらなる実施形態では、トランジスタデバイスは、約０．５よりも大きなｗ１に対するｐ１の比率を有することができる。さらなる実施形態では、トランジスタデバイスは、約０．２から０．５の範囲内であるｗ１に対するｐ１の比率を有することができる。さらなる実施形態では、トランジスタデバイスは、約０．２から１の範囲内であるｗ１に対するｐ１の比率を有することができる。
[00100]いくつかの実施形態は、増加した電流密度を有するトランジスタデバイスを提供する。電流密度は、チップの面積で除した全電流として定義される。たとえば、いくつかの実施形態によるワイドバンドギャップトランジスタデバイスは、２００Ａ／ｃｍ２を超える電流密度および１０００Ｖ以上のブロッキング電圧が可能であり得る。さらなる実施形態によるワイドバンドギャップトランジスタデバイスは、２００Ａ／ｃｍ２を超える電流密度において１００Ａ以上の電流、５Ｖ未満の順方向電圧降下、および１０００Ｖ以上のブロッキング電圧が可能であり得る。なおさらなる実施形態によるワイドバンドギャップトランジスタデバイスは、３００Ａ／ｃｍ２を超える電流密度において１００Ａ以上の電流、５Ｖ未満の順方向電圧降下、および１０００Ｖ以上のブロッキング電圧が可能であり得る。
[00101]いくつかの実施形態による半導体デバイスは、１０００ボルトを超える逆方向ブロッキング電圧および１００Ａよりも大きな電流において平方センチメートル当たり２００アンペアよりも大きな電流密度を有する。
[00102]さらなる実施形態による半導体デバイスは、１０００ボルト以上の逆方向ブロッキング電圧および５ボルト以下の順方向電圧において１００Ａよりも大きな順方向電流能力を有する。
[00103]いくつかの実施形態による金属−酸化膜半導体電界効果型トランジスタデバイスは、１２００ボルト以上の逆方向ブロッキング電圧および１００Ａよりも大きな順方向電流能力を有する。
[00104]いくつかの実施形態による金属−酸化膜半導体電界効果型トランジスタデバイスは、１０００ボルト以上の逆方向ブロッキング電圧および８ｍΩ・ｃｍ２未満の微分オン抵抗を有する。
[00105]半導体デバイスは、１０００Ｖ未満のブロッキング電圧を有しかつ５Ｖ以下の順方向電圧降下で平方センチメートル当たり２００アンペアよりも大きな電流密度で順方向電流を通すように構成される。
[00106]いくつかの実施形態は、ワイドバンドギャップトランジスタデバイスが２０μｍ未満のセルピッチを有するデバイスにおいて４ボルト未満であるドレイン−ソース間電圧において１００アンペア以上のドレイン電流を実現することを可能にすることができる。いくつかの実施形態は、ワイドバンドギャップトランジスタデバイスが１０μｍ未満のセルピッチを有するデバイスにおいて４ボルト未満であるドレイン−ソース間電圧において１００アンペア以上のドレイン電流を実現することを可能にすることができる。いくつかの実施形態は、ワイドバンドギャップトランジスタデバイスが１０μｍ未満のセルピッチを有するデバイスにおいて５ボルト未満であるドレイン−ソース間電圧において８０アンペア以上のドレイン電流を実現することを可能にすることができる。
[00107]１０ｋＶ以上の電圧ブロッキング能力を有するいくつかの実施形態によるＩＧＢＴデバイスは、１００Ａ／ｃｍ２の電流密度において５．２Ｖ以下の順方向電圧降下で１４ｍΩ・ｃｍ２未満の微分比オン抵抗を有することができる。
[00108]いくつかの実施形態によるｐ型絶縁ゲート型バイポーラトランジスタ（ｐ−ＩＧＢＴ）デバイス３００が、図２０に図示される。ここに示したように、ＩＧＢＴデバイスは、ｎ型、８°オフ軸４Ｈ−ＳｉＣ基板３１０上に形成されたｐ型フィールドストップバッファ層３１１上にｐドリフトエピタキシャル層３１４を含む。ｐドリフト層３１４は、約１００μｍから約２００μｍの厚さを有することができ、約２×１０１４ｃｍ−３から約６×１０１４ｃｍ−３のドーピング濃度でｐ型ドーパントをドープされることがある。
[00109]ｐ−ＩＧＢＴ構造３００は、ｎ＋ウェル領域３１８およびｐ＋ソース／エミッタ領域３２０をさらに含み、これらはたとえば、それぞれ窒素およびアルミニウムの選択注入によって形成されることが可能である。ｎ＋ウェル領域３１８の接合深さは、約０．５μｍであってもよい。本構造３００は、ドリフト層３１４の表面からｎ＋ウェル領域３１８中に延びる複数のｎ＋ボディコンタクト領域３２２をさらに含む。
[00110]ゲートコンタクト３３２は、ゲート絶縁膜３３６上にあり、ソース／エミッタコンタクト３３４は、ソースコンタクト領域３２０およびボディコンタクト領域３２２上にある。コレクタコンタクト３２６は、基板３１０と接触する。
[00111]図２０に示したように４Ｈ−ＳｉＣ ｐ−ＩＧＢＴが、約２×１０１４ｃｍ−３ドープし、ドリフト層３１４として１４０μｍ厚ｐ型エピ層、および１×１０１７ｃｍ−３から５×１０１７ｃｍ−３のドーピング濃度範囲を有する２μｍ厚ｐ型フィールドストップバッファ層３１１を使用して製造された。マルチゾーンＪＴＥ（１５ゾーン）端部終端構造（図示せず）が、窒素イオン注入によって形成された。ＪＴＥ終端は、たとえば、米国特許第６，００２，１５９号に記載され、これは参照によって本明細書中に組み込まれる。ＭＯＳチャネルは、注入したｎウェル３１８上に形成された。５０ｎｍ厚の熱成長酸化膜層が、ゲート絶縁膜３３６として使用された。
[00112]図２１は、−５０ｍＶに固定されたＶＤＳを有する図２０に示したｐ−ＩＧＢＴデバイスのＩＤ−ＶＧＳ特性を示す。ＩＤ−ＶＧＳ特性が、同じウェハ上に製造された２００μｍ／２００μｍのＷ／Ｌを有するテストＭＯＳＦＥＴから測定された。−１０Ｖのしきい値電圧、および１０ｃｍ２／ＶｓのピークＭＯＳチャネル移動度が、ＩＤ−ＶＧＳ特性から得られた。
[00113]図２２Ａは、室温における、０．１６ｃｍ２の能動面積を有する６．７ｍｍ×６．７ｍｍ、４Ｈ−ＳｉＣ Ｐ−ＩＧＢＴのブロッキング特性（ＶＧＥ＝０Ｖ）を示す。測定電圧は、プローブ装置の限界のために−１５ｋＶに制限された。デバイスは、０．６μＡのリーク電流を示した、これは−１５ｋＶのＶＣＥにおける１．２μＡ／ｃｍ２のリーク電流密度に対応する。これは、ＳｉＣパワースイッチにおいてこれまでに報告された最大のブロッキング電圧である。図２２Ｂは、Ｔｅｋｔｒｏｎｉｘ３７１カーブトレーサを使用して測定したｐ−ＩＧＢＴのパルスオン状態Ｉ−Ｖ特性を示す。デバイスは、−１４５Ａのオン状態電流を示した、これは−２２．５ＶのＶＣＥおよび−２０ＶのＶＧＥにおける、９０６Ａ／ｃｍ２の電流密度を表す。寄生サイリスタラッチアップの形跡は、この測定中には観測されなかった。図２２Ｃは、室温から３００℃までの温度範囲についての４Ｈ−ＳｉＣ Ｐ−ＩＧＢＴのＩＣ−ＶＧＥ特性を示す。ＶＣＥは、この測定に関しては−１０Ｖに固定された。Ｉ−Ｖ特性は、高温においてはゼロの方にシフトした。しかしながら、デバイスは、温度範囲全体を通してノーマリオフ特性を維持した。図２２Ｄは、温度の関数としてのオン状態Ｉ−Ｖ特性を示す。ＶＧＥは、この測定に関しては−２０Ｖに固定された。温度の上昇に伴う順方向電圧降下の単調な減少が、観測された。これは、高温においてキャリアライフタイムが長くなることによって引き起こされる、少数キャリア（電子）の拡散長の増加のためであると考えられる。
[00114]したがって、いくつかの実施形態によるｐ−ＩＧＢＴは、約１０ｋＶよりも大きく、いくつかのケースでは約１３ｋＶよりも大きい、逆方向ブロッキング電圧を有することができ、これは５アンペアよりも大きな順方向電流能力を有する。
[00115]本開示のいくつかの実施形態がｎ型ドリフト層を有する炭化ケイ素ＩＧＢＴデバイスおよびＭＯＳＦＥＴデバイスに関連して説明されているが、本開示は、これに限定されず、ｐ型基板および／またはドリフト層を有するデバイスにおいて具体化され得ることが、理解されよう。さらにその上、本開示は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、ＭＯＳ制御サイリスタ（ＭＣＴ）、絶縁ゲート整流サイリスタ（ＩＧＣＴ）、ジャンクション電界効果型トランジスタ（ＪＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）などを含むが、これらに限定されない多種多様なタイプのデバイスにおいて使用されることが可能である。
[00116]図面および明細書において、本開示の典型的な実施形態を開示してきており、具体的な用語を使用しているが、これらは、限定の目的ではなく、一般的かつ説明的な意味でのみ使用され、本開示の範囲は別記の特許請求の範囲において記述される。

Claims (44)

  1. 内部チャンバを有する筐体と、
    前記内部チャンバ内に搭載され、負荷への電力をスイッチングすることを容易にするために相互に接続された複数のトランジスタおよび複数のダイオードを備える複数のスイッチモジュールであって、複数のスイッチモジュールのうちの少なくとも１つがｃｍ２当たり少なくとも１０アンペアの電流密度をサポートする、複数のスイッチモジュールと
    を備える、電力モジュール。
  2. 前記内部チャンバは、室内面積に関連付けられ、前記電流密度が、前記複数のスイッチモジュールのうちの前記１つに割り当てられた前記室内面積に対する前記複数のスイッチモジュールのうちの前記１つがサポートする最大平均電流の比率として定義される、請求項１に記載の電力モジュール。
  3. 前記複数のスイッチモジュールのうちの前記少なくとも１つが、ｃｍ２当たり少なくとも１２アンペアの電流密度をサポートする、請求項１に記載の電力モジュール。
  4. 前記複数のスイッチモジュールのうちの前記少なくとも１つが、ｃｍ２当たり少なくとも１５アンペアの電流密度をサポートする、請求項１に記載の電力モジュール。
  5. 前記複数のスイッチモジュールの各々が、完全なＨブリッジまたは半Ｈブリッジの一部を形成する、請求項１に記載の電力モジュール。
  6. 前記複数のトランジスタが、互いに並列にかつ前記複数のダイオードとは逆並列に接続される、請求項１に記載の電力モジュール。
  7. 前記複数のトランジスタおよび前記複数のダイオードが、炭化ケイ素から作られる、請求項１に記載の電力モジュール。
  8. 前記複数のトランジスタのうちの少なくとも２つが、それぞれ、
    第１の導電型を有するドリフト層と、
    前記第１の導電型とは反対の第２の導電型を有する前記ドリフト層内のウェル領域と、
    前記ウェル領域内にあり、前記第１の導電型を有しかつ前記ウェル領域内にチャネル領域を画定し、前記チャネル領域に隣接する横方向ソース領域および前記チャネル領域に対向する前記横方向ソース領域から離れて延びる複数のソースコンタクト領域を含むソース領域と、
    前記複数のソースコンタクト領域のうちの少なくとも２つの間でかつ前記ウェル領域と接触し、前記第２の導電型を有するボディコンタクト領域と、
    前記ソースコンタクト領域および前記ボディコンタクト領域のうちの少なくとも一方と重なり、前記横方向ソース領域とは重ならないソースオーミックコンタクトと
    を備える、請求項１に記載の電力モジュール。
  9. 前記複数のトランジスタのうちの少なくとも２つが、それぞれ、
    第１の導電型を有するドリフト層と、
    前記第１の導電型とは反対である第２の導電型を有するウェル領域と、
    前記ウェル領域内にあり、前記第１の導電型を有するソース領域と、
    前記ウェル領域と接触し前記第２の導電型を有するボディコンタクト領域と、
    ソースコンタクトエリア内で前記ソース領域と重なり、ボディコンタクト領域エリア内で前記ボディコンタクト領域と重なるソースオーミックコンタクトと
    を備え、
    前記ウェル領域の最小寸法ｗ１に対する前記ソースコンタクトエリアの最小寸法ｎ１の比率が、０．２よりも大きい、
    請求項１に記載の電力モジュール。
  10. 前記複数のトランジスタのうちの少なくとも２つが、それぞれ、
    第１の導電型を有するドリフト層と、
    前記第１の導電型とは反対である第２の導電型を有するウェル領域と、
    前記ウェル領域内にあり、前記第１の導電型を有するソース領域と、
    前記ウェル領域と接触し前記第２の導電型を有するボディコンタクト領域と、
    ソースコンタクトエリア内で前記ソース領域と重なり、ボディコンタクト領域エリア内で前記ボディコンタクト領域と重なるソースオーミックコンタクトと
    を備え、
    前記ウェル領域の最小寸法ｗ１に対する前記ボディコンタクト領域エリアの最小寸法ｐ１の比率が、０．２よりも大きい、
    請求項１に記載の電力モジュール。
  11. 前記複数のトランジスタのうちの少なくとも２つがそれぞれ、１０００ボルトを超える逆方向ブロッキング電圧を有し、かつ１００Ａよりも大きな電流において平方センチメートル当たり２００アンペアよりも大きな電流密度を有する、請求項１に記載の電力モジュール。
  12. 前記複数のトランジスタのうちの少なくとも２つがそれぞれ、１０００ボルト以上の逆方向ブロッキング電圧を有し、かつ５ボルト以下の順方向電圧において１００Ａよりも大きな順方向電流能力を有する、請求項１に記載の電力モジュール。
  13. 前記複数のトランジスタのうちの少なくとも２つが、１２００ボルト以上の逆方向ブロッキング電圧を有する、請求項１に記載の電力モジュール。
  14. 前記複数のトランジスタのうちの少なくとも２つが、１０００ボルト以上の逆方向ブロッキング電圧を有し、かつ８ｍΩ・ｃｍ２未満の微分オン抵抗を有する金属−酸化膜半導体電界効果型トランジスタデバイスである、請求項１に記載の電力モジュール。
  15. 前記複数のトランジスタのうちの少なくとも２つがそれぞれ、１０００ボルト未満のブロッキング電圧を有し、かつ５ボルト以下の順方向電圧降下で平方センチメートル当たり２００アンペアよりも大きな電流密度で順方向電流を通すように構成される、請求項１に記載の電力モジュール。
  16. 前記複数のトランジスタのうちの少なくとも２つが、１００Ａ／ｃｍ２の電流密度において５．２Ｖ以下の順方向電圧降下を有する絶縁ゲート型バイポーラトランジスタデバイスである、請求項１に記載の電力モジュール。
  17. 前記複数のトランジスタのうちの少なくとも２つが、４ボルト未満であるドレイン−ソース間電圧および２０μｍ未満のセルピッチを有し、かつ１００Ａよりも大きな順方向電流能力を有する金属−酸化膜半導体電界効果型トランジスタデバイスである、請求項１に記載の電力モジュール。
  18. 前記セルピッチが、１０μｍ未満である、請求項１７に記載の電力モジュール。
  19. 前記複数のトランジスタのうちの少なくとも２つが、５ボルト未満であるドレイン−ソース間電圧および１０μｍ未満のセルピッチを有し、かつ８０Ａよりも大きな順方向電流能力を有する金属−酸化膜半導体電界効果型トランジスタデバイスである、請求項１に記載の電力モジュール。
  20. 前記複数のトランジスタのうちの少なくとも２つが、１３ｋＶ以上のブロッキング電圧および５Ａ以上の順方向電流能力を有する絶縁ゲート型バイポーラトランジスタデバイスである、請求項１に記載の電力モジュール。
  21. 内部チャンバを有する筐体と、
    前記内部チャンバ内に搭載され、かつ負荷への電力をスイッチングすることを容易にするために相互に接続された複数のトランジスタおよび複数のダイオードを備える複数のスイッチモジュールであって、前記複数のトランジスタのうちの少なくとも１つが、
    第１の導電型を有するドリフト層と、
    前記第１の導電型とは反対の第２の導電型を有する前記ドリフト層内のウェル領域と、
    前記ウェル領域内にあり、前記第１の導電型を有しかつ前記ウェル領域内にチャネル領域を画定し、前記チャネル領域に隣接する横方向ソース領域および前記チャネル領域に対向する前記横方向ソース領域から離れて延びる複数のソースコンタクト領域を含むソース領域と、
    前記複数のソースコンタクト領域のうちの少なくとも２つの間でかつ前記ウェル領域と接触し、前記第２の導電型を有するボディコンタクト領域と、
    前記ソースコンタクト領域および前記ボディコンタクト領域のうちの少なくとも一方と重なり、前記横方向ソース領域とは重ならないソースオーミックコンタクトと
    を備える、複数のスイッチモジュールと
    を備える、電力モジュール。
  22. 前記ボディコンタクト領域が、前記複数のソースコンタクト領域の間に散在する複数のボディコンタクト領域を含む、請求項２１に記載の電力モジュール。
  23. 前記複数のボディコンタクト領域が、前記横方向ソース領域によって前記チャネル領域から間隔を空けて設けられる、請求項２２に記載の電力モジュール。
  24. 前記ソースオーミックコンタクトが、ソースコンタクトエリア内で前記少なくとも１つのソースコンタクト領域と重なり、かつ、ボディコンタクト領域エリア内で前記ボディコンタクト領域と重なり、
    前記ウェル領域の最小寸法ｗ１に対する前記ソースコンタクト領域エリアの最小寸法ｎ１の比率が、０．２よりも大きい、
    請求項２１に記載の電力モジュール。
  25. 前記ウェル領域の前記最小寸法ｗ１に対する前記ソースコンタクト領域エリアの前記最小寸法ｎ１の前記比率が、０．３と１との間である、請求項２４に記載の電力モジュール。
  26. 前記ウェル領域の前記最小寸法ｗ１に対する前記ソースコンタクト領域エリアの前記最小寸法ｎ１の前記比率が、０．５よりも大きい、請求項２４に記載の電力モジュール。
  27. 前記ソースオーミックコンタクトが、ソースコンタクトエリア内で前記ソース領域と重なり、かつ、ボディコンタクト領域エリア内で前記ボディコンタクト領域と重なり、
    前記ウェル領域の最小寸法ｗ１に対する前記ボディコンタクト領域エリアの最小寸法ｐ１の比率が、０．２よりも大きい、請求項２１に記載の電力モジュール。
  28. 前記ウェル領域の前記最小寸法ｗ１に対する前記ボディコンタクト領域エリアの前記最小寸法ｐ１の前記比率が、約０．３よりも大きい、請求項２７に記載の電力モジュール。
  29. 前記ウェル領域の前記最小寸法ｗ１に対する前記ボディコンタクト領域エリアの前記最小寸法ｐ１の前記比率が、約０．５よりも大きい、請求項２７に記載の電力モジュール。
  30. 前記ドリフト層が、ワイドバンドギャップ半導体材料を含む、請求項２１に記載の電力モジュール。
  31. 前記ドリフト層が、炭化ケイ素を含む、請求項３０に記載の電力モジュール。
  32. 前記ドリフト層が、２Ｈ、４Ｈおよび／または６Ｈポリタイプを有する炭化ケイ素を含む、請求項３０に記載の電力モジュール。
  33. 前記ドリフト層が、３Ｃおよび／または１５Ｒポリタイプを有する炭化ケイ素を含む、請求項３０に記載の電力モジュール。
  34. 前記ソース領域が、シート抵抗を有し、前記ソースオーミックコンタクトが、コンタクト抵抗を有し、前記シート抵抗に対する前記コンタクト抵抗の比率が、１よりも大きい、請求項２１に記載の電力モジュール。
  35. 前記複数のトランジスタの各々が、１０００ボルトを超える逆方向ブロッキング電圧および平方センチメートル当たり７００アンペアよりも大きな電流密度を有する、請求項２１に記載の電力モジュール。
  36. 前記複数のトランジスタのうちの１つが、電界効果型トランジスタを含む、請求項２１に記載の電力モジュール。
  37. 前記複数のトランジスタのうちの１つが、絶縁ゲート型バイポーラトランジスタを含む、請求項２１に記載の電力モジュール。
  38. 前記複数のトランジスタの各々のソースコンタクトエリアの最小寸法が、前記ソースオーミックコンタクトと前記ソースコンタクト領域のうちの前記少なくとも１つとの間の重なりのエリアによって規定される、請求項２１に記載の電力モジュール。
  39. 内部チャンバを有する筐体と、
    前記内部チャンバ内に搭載され、負荷への電力をスイッチングすることを容易にするために相互に接続された複数のトランジスタおよび複数のダイオードを備える複数のスイッチモジュールであって、前記複数のトランジスタのうちの少なくとも１つが、
    第１の導電型を有するドリフト層と、
    前記第１の導電型とは反対である第２の導電型を有するウェル領域と、
    前記ウェル領域内にあり、前記第１の導電型を有するソース領域と、
    前記ウェル領域と接触し前記第２の導電型を有するボディコンタクト領域と、
    ソースコンタクトエリア内で前記ソース領域と重なり、かつボディコンタクト領域エリア内で前記ボディコンタクト領域と重なるソースオーミックコンタクトと
    を備える、複数のスイッチモジュールと
    を備え、
    前記ウェル領域の最小寸法ｗ１に対する前記ソースコンタクトエリアの最小寸法ｎ１の比率が、０．２よりも大きい、
    電力モジュール。
  40. 前記ウェル領域の前記最小寸法ｗ１に対する前記ソースコンタクトエリアの前記最小寸法ｎ１の前記比率が、約０．３よりも大きい、請求項３９に記載の電力モジュール。
  41. 前記ウェル領域の前記最小寸法ｗ１に対する前記ソースコンタクト領域エリアの前記最小寸法ｎ１の前記比率が、０．５よりも大きい、請求項３９に記載の電力モジュール。
  42. 内部チャンバを有する筐体と、
    前記内部チャンバ内に搭載され、負荷への電力をスイッチングすることを容易にするために相互に接続された複数のトランジスタおよび複数のダイオードを備える複数のスイッチモジュールであって、前記複数のトランジスタのうちの少なくとも１つが、
    第１の導電型を有するドリフト層と、
    前記第１の導電型とは反対である第２の導電型を有するウェル領域と、
    前記ウェル領域内にあり、前記第１の導電型を有するソース領域と、
    前記ウェル領域と接触し前記第２の導電型を有するボディコンタクト領域と、
    ソースコンタクトエリア内で前記ソース領域と重なり、かつボディコンタクト領域エリア内で前記ボディコンタクト領域と重なるソースオーミックコンタクトと
    を備える、複数のスイッチモジュールと
    を備え、
    前記ウェル領域の最小寸法ｗ１に対する前記ボディコンタクト領域エリアの最小寸法ｐ１の比率が、０．２よりも大きい、
    電力モジュール。
  43. 前記ウェル領域の前記最小寸法ｗ１に対する前記ボディコンタクト領域エリアの前記最小寸法ｐ１の前記比率が、約０．３よりも大きい、請求項４２に記載の電力モジュール。
  44. 前記ウェル領域の前記最小寸法ｗ１に対する前記ボディコンタクト領域エリアの前記最小寸法ｐ１の前記比率が、約０．５よりも大きい、請求項４２に記載の電力モジュール。
JP2014529750A 2011-09-11 2012-08-17 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール Pending JP2014531752A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161533254P 2011-09-11 2011-09-11
US61/533,254 2011-09-11
PCT/US2012/051429 WO2013036370A1 (en) 2011-09-11 2012-08-17 High current density power module comprising transistors with improved layout

Publications (1)

Publication Number Publication Date
JP2014531752A true JP2014531752A (ja) 2014-11-27

Family

ID=46888649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014529750A Pending JP2014531752A (ja) 2011-09-11 2012-08-17 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール

Country Status (5)

Country Link
US (3) US9673283B2 (ja)
EP (1) EP2754177A1 (ja)
JP (1) JP2014531752A (ja)
CN (1) CN103918079B (ja)
WO (1) WO2013036370A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018198316A (ja) * 2017-05-15 2018-12-13 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ ボンドパッド間のゲートフィンガを含むワイドバンドギャップ半導体デバイス
JP2020520123A (ja) * 2017-05-15 2020-07-02 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 炭化ケイ素パワーモジュール
JP2021021721A (ja) * 2019-06-04 2021-02-18 株式会社クオルテック 電気素子試験装置および電気素子の試験方法
JP7529750B2 (ja) 2018-02-23 2024-08-06 ローム株式会社 半導体装置及びパワーモジュール

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103918079B (zh) * 2011-09-11 2017-10-31 科锐 包括具有改进布局的晶体管的高电流密度功率模块
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8809902B2 (en) * 2011-10-17 2014-08-19 Infineon Technologies Austria Ag Power semiconductor diode, IGBT, and method for manufacturing thereof
JP2014056920A (ja) * 2012-09-12 2014-03-27 Calsonic Kansei Corp 半導体装置
EP2997596B1 (en) * 2013-05-14 2021-03-17 Cree, Inc. High performance power module
WO2015153765A1 (en) 2014-04-01 2015-10-08 Adimab, Llc Multispecific antibody analogs comprising a common light chain, and methods of their preparation and use
US10680518B2 (en) 2015-03-16 2020-06-09 Cree, Inc. High speed, efficient SiC power module
US10224810B2 (en) * 2015-03-16 2019-03-05 Cree, Inc. High speed, efficient SiC power module
US9839146B2 (en) * 2015-10-20 2017-12-05 Cree, Inc. High voltage power module
WO2017100661A1 (en) * 2015-12-11 2017-06-15 Freebird Semiconductor Corporation A multi-function power control circuit using enhancement mode gallium nitride (gan) high electron mobility transistors (hemts)
JP6490017B2 (ja) * 2016-01-19 2019-03-27 三菱電機株式会社 パワーモジュール、３相インバータシステム、およびパワーモジュールの検査方法
JP6852445B2 (ja) * 2017-02-16 2021-03-31 富士電機株式会社 半導体装置
DE102018216998B4 (de) * 2018-10-04 2023-01-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Leistungsmodul mit unipolarem Halbleiterbauelement für hohe Lebensdauer
CN110572095B (zh) * 2019-09-16 2021-03-16 南京丁博控制器有限公司 具有换向功能的电动汽车用直流有刷电动机控制系统

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041229A1 (en) * 2002-06-18 2004-03-04 Chol Young-Chul Power semiconductor device having high breakdown voltage, low on-resistance, and small switching loss and method of forming the same
JP2004071750A (ja) * 2002-08-05 2004-03-04 National Institute Of Advanced Industrial & Technology 半導体装置
JP2004363328A (ja) * 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2007258742A (ja) * 2007-05-23 2007-10-04 Kansai Electric Power Co Inc:The 高耐電圧半導体装置
JP2007535800A (ja) * 2003-10-16 2007-12-06 クリー　インコーポレイテッド ブール成長された炭化ケイ素ドリフト層を使用してパワー半導体デバイスを形成する方法、およびそれによって形成されるパワー半導体デバイス
JP2008277400A (ja) * 2007-04-26 2008-11-13 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2010004003A (ja) * 2008-05-20 2010-01-07 Mitsubishi Electric Corp パワー半導体装置
JP2010010505A (ja) * 2008-06-30 2010-01-14 Hitachi Ltd パワーモジュール及び電力変換装置
WO2011008328A2 (en) * 2009-07-15 2011-01-20 Cree, Inc. High breakdown voltage wide band-gap mos-gated bipolar junction transistors with avalanche capability
WO2011056407A1 (en) * 2009-11-03 2011-05-12 Cree, Inc. Power semiconductor devices having selectively doped jfet regions and related methods of forming such devices

Family Cites Families (327)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3439189A (en) 1965-12-28 1969-04-15 Teletype Corp Gated switching circuit comprising parallel combination of latching and shunt switches series-connected with input-output control means
US3629011A (en) 1967-09-11 1971-12-21 Matsushita Electric Ind Co Ltd Method for diffusing an impurity substance into silicon carbide
US3924024A (en) 1973-04-02 1975-12-02 Ncr Co Process for fabricating MNOS non-volatile memories
FR2347780A1 (fr) 1976-07-21 1977-11-04 Bicosa Recherches Perfectionnements apportes a un element bistable et circuit interrupteur comportant un tel element bistable
US4242690A (en) 1978-06-06 1980-12-30 General Electric Company High breakdown voltage semiconductor device
US4466172A (en) 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
US4581542A (en) 1983-11-14 1986-04-08 General Electric Company Driver circuits for emitter switch gate turn-off SCR devices
US4644637A (en) 1983-12-30 1987-02-24 General Electric Company Method of making an insulated-gate semiconductor device with improved shorting region
JPS60240158A (ja) 1984-05-14 1985-11-29 Mitsubishi Electric Corp 半導体回路
EP0176778B1 (de) 1984-09-28 1991-01-16 Siemens Aktiengesellschaft Verfahren zum Herstellen eines pn-Übergangs mit hoher Durchbruchsspannung
US4811065A (en) 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
JPS6449273A (en) 1987-08-19 1989-02-23 Mitsubishi Electric Corp Semiconductor device and its manufacture
US4945394A (en) 1987-10-26 1990-07-31 North Carolina State University Bipolar junction transistor on silicon carbide
US5011549A (en) 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4875083A (en) 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
JPH01117363A (ja) 1987-10-30 1989-05-10 Nec Corp 縦型絶縁ゲート電界効果トランジスタ
DE3832493A1 (de) 1988-09-22 1990-03-29 Siemens Ag Vakuumschaltroehre, eine solche schaltroehre enthaltender lasttrennschalter und verfahren zum betrieb eines solchen lasttrennschalters
JP2680083B2 (ja) 1988-12-06 1997-11-19 富士通株式会社 半導体基板及びその製造方法
JPH02275675A (ja) 1988-12-29 1990-11-09 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
DE59010606D1 (de) 1989-03-29 1997-01-30 Siemens Ag Verfahren zur Herstellung eines planaren pn-Übergangs hoher Spannungsfestigkeit
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
US4927772A (en) 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
JPH0766971B2 (ja) 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
US5028977A (en) 1989-06-16 1991-07-02 Massachusetts Institute Of Technology Merged bipolar and insulated gate transistors
JPH0334466A (ja) 1989-06-30 1991-02-14 Nippon Telegr & Teleph Corp <Ntt> 縦形二重拡散ｍｏｓｆｅｔ
JP2623850B2 (ja) 1989-08-25 1997-06-25 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
JPH03157974A (ja) 1989-11-15 1991-07-05 Nec Corp 縦型電界効果トランジスタ
US5005462A (en) * 1990-01-16 1991-04-09 The United States Of America As Represented By The Secretary Of The Army Laser controlled semiconductor armature for electromagnetic launchers
JPH03225870A (ja) 1990-01-31 1991-10-04 Toshiba Corp ヘテロ接合バイポーラトランジスタの製造方法
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
JP2542448B2 (ja) 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5292501A (en) 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5270554A (en) 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
US5155289A (en) 1991-07-01 1992-10-13 General Atomics High-voltage solid-state switching devices
US5170455A (en) 1991-10-30 1992-12-08 At&T Bell Laboratories Optical connective device
US5242841A (en) 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
US5629531A (en) 1992-06-05 1997-05-13 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US6344663B1 (en) 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5459107A (en) 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5726463A (en) 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5587870A (en) 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
JP3146694B2 (ja) 1992-11-12 2001-03-19 富士電機株式会社 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US5506421A (en) 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
KR100305123B1 (ko) 1992-12-11 2001-11-22 비센트 비.인그라시아, 알크 엠 아헨 정적랜덤액세스메모리셀및이를포함하는반도체장치
JPH0799312A (ja) 1993-02-22 1995-04-11 Texas Instr Inc <Ti> 半導体装置とその製法
JP2811526B2 (ja) 1993-04-19 1998-10-15 東洋電機製造株式会社 静電誘導ショットキー短絡構造を有する静電誘導型半導体素子
US5371383A (en) 1993-05-14 1994-12-06 Kobe Steel Usa Inc. Highly oriented diamond film field-effect transistor
US5539217A (en) 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
US5479316A (en) 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
US5510630A (en) 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5396085A (en) 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US5385855A (en) 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
US5488236A (en) 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
CN1040814C (zh) 1994-07-20 1998-11-18 电子科技大学 一种用于半导体器件的表面耐压区
TW286435B (ja) 1994-07-27 1996-09-21 Siemens Ag
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JPH08213607A (ja) 1995-02-08 1996-08-20 Ngk Insulators Ltd 半導体装置およびその製造方法
US5510281A (en) 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
JP3521246B2 (ja) 1995-03-27 2004-04-19 沖電気工業株式会社 電界効果トランジスタおよびその製造方法
EP0735591B1 (en) 1995-03-31 1999-09-08 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Improved DMOS device structure, and related manufacturing process
SE9501310D0 (sv) 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
JP3338276B2 (ja) 1995-04-11 2002-10-28 株式会社東芝 電力用半導体装置
US5703383A (en) 1995-04-11 1997-12-30 Kabushiki Kaisha Toshiba Power semiconductor device
US5734180A (en) 1995-06-02 1998-03-31 Texas Instruments Incorporated High-performance high-voltage device structures
US6693310B1 (en) 1995-07-19 2004-02-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US5967795A (en) 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US6573534B1 (en) 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
KR100199997B1 (ko) 1995-09-06 1999-07-01 오카메 히로무 탄화규소 반도체장치
JPH11261061A (ja) 1998-03-11 1999-09-24 Denso Corp 炭化珪素半導体装置及びその製造方法
JP4001960B2 (ja) 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US5972801A (en) 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US5808451A (en) 1995-12-29 1998-09-15 Kokusan Denki Co., Ltd. Power device for internal combustion engine
US6136728A (en) 1996-01-05 2000-10-24 Yale University Water vapor annealing process
US6133587A (en) 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
JPH09205202A (ja) 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 半導体装置
SE9601174D0 (sv) 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having a semiconductor layer of SiC and such a device
US5877045A (en) 1996-04-10 1999-03-02 Lsi Logic Corporation Method of forming a planar surface during multi-layer interconnect formation by a laser-assisted dielectric deposition
US5719409A (en) 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US5763905A (en) 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
SE9602745D0 (sv) 1996-07-11 1996-07-11 Abb Research Ltd A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5917203A (en) 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
SE9602993D0 (sv) 1996-08-16 1996-08-16 Abb Research Ltd A bipolar semiconductor device having semiconductor layers of SiC and a method for producing a semiconductor device of SiC
US5939763A (en) 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
EP1895595B8 (en) 1996-10-18 2013-11-06 Hitachi, Ltd. Semiconductor device and electric power conversion apparatus therewith
US6028012A (en) 1996-12-04 2000-02-22 Yale University Process for forming a gate-quality insulating layer on a silicon carbide substrate
JP3225870B2 (ja) 1996-12-05 2001-11-05 トヨタ車体株式会社 ルーフスポイラの取付構造
US5837572A (en) 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
SE9700141D0 (sv) 1997-01-20 1997-01-20 Abb Research Ltd A schottky diode of SiC and a method for production thereof
SE9700156D0 (sv) 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
US6180958B1 (en) 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
JP3206727B2 (ja) 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
DE19809554B4 (de) 1997-03-05 2008-04-03 Denso Corp., Kariya Siliziumkarbidhalbleitervorrichtung
EP0865085A1 (en) 1997-03-11 1998-09-16 STMicroelectronics S.r.l. Insulated gate bipolar transistor with high dynamic ruggedness
US5917204A (en) 1997-03-31 1999-06-29 Motorola, Inc. Insulated gate bipolar transistor with reduced electric fields
JPH10284718A (ja) 1997-04-08 1998-10-23 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
JPH10290562A (ja) 1997-04-14 1998-10-27 Toshiba Corp ゲート抵抗器及びこれに接続される圧接型ｉｇｂｔ
US6121633A (en) 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
US5969378A (en) 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor
JPH1117363A (ja) 1997-06-23 1999-01-22 Tokyo Gas Co Ltd 部材のシール構造
US5877041A (en) 1997-06-30 1999-03-02 Harris Corporation Self-aligned power field effect transistor in silicon carbide
US6063698A (en) 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
DE19832329A1 (de) 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit
JP3180895B2 (ja) 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
CN1267397A (zh) 1997-08-20 2000-09-20 西门子公司 具有预定的α碳化硅区的半导体结构及此半导体结构的应用
US6239463B1 (en) 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
WO1999013512A1 (de) 1997-09-10 1999-03-18 Infineon Technologies Ag Halbleiterbauelement mit einer driftzone
SE9704150D0 (sv) 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
SE9704149D0 (sv) 1997-11-13 1997-11-13 Abb Research Ltd A semiconductor device of SiC and a transistor of SiC having an insulated gate
JP3085272B2 (ja) 1997-12-19 2000-09-04 富士電機株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JPH11191559A (ja) 1997-12-26 1999-07-13 Matsushita Electric Works Ltd Ｍｏｓｆｅｔの製造方法
JPH11251592A (ja) 1998-01-05 1999-09-17 Denso Corp 炭化珪素半導体装置
JP3216804B2 (ja) 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JPH11266017A (ja) 1998-01-14 1999-09-28 Denso Corp 炭化珪素半導体装置及びその製造方法
JPH11238742A (ja) 1998-02-23 1999-08-31 Denso Corp 炭化珪素半導体装置の製造方法
JP3893725B2 (ja) 1998-03-25 2007-03-14 株式会社デンソー 炭化珪素半導体装置の製造方法
DE19817444C1 (de) 1998-04-20 1999-09-16 Driescher Spezialfab Fritz Schalter
JPH11330468A (ja) 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6627539B1 (en) 1998-05-29 2003-09-30 Newport Fab, Llc Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US5960289A (en) 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
JP4123636B2 (ja) 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6221700B1 (en) 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
JP2000106371A (ja) 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
JP3959856B2 (ja) 1998-07-31 2007-08-15 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6972436B2 (en) 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
SE9802909L (sv) 1998-08-31 1999-10-13 Abb Research Ltd Metod för framställning av en pn-övergång för en halvledaranordning av SiC samt en halvledaranordning av SiC med pn-övergång
JP2000133633A (ja) 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
JP4186337B2 (ja) 1998-09-30 2008-11-26 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6204203B1 (en) 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6048766A (en) 1998-10-14 2000-04-11 Advanced Micro Devices Flash memory device having high permittivity stacked dielectric and fabrication thereof
US6239466B1 (en) 1998-12-04 2001-05-29 General Electric Company Insulated gate bipolar transistor for zero-voltage switching
US6190973B1 (en) 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
WO2000042662A1 (de) 1999-01-12 2000-07-20 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleiterbauelement mit mesa-randabschluss
US6252288B1 (en) * 1999-01-19 2001-06-26 Rockwell Science Center, Llc High power trench-based rectifier with improved reverse breakdown characteristic
US6228720B1 (en) 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
JP3943749B2 (ja) 1999-02-26 2007-07-11 株式会社日立製作所 ショットキーバリアダイオード
JP3443589B2 (ja) 1999-03-01 2003-09-02 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP2001148451A (ja) 1999-03-24 2001-05-29 Mitsubishi Materials Corp パワーモジュール用基板
KR100297705B1 (ko) 1999-03-29 2001-10-29 김덕중 낮은 온저항과 높은 항복전압을 갖는 전력용 반도체소자
US6399996B1 (en) 1999-04-01 2002-06-04 Apd Semiconductor, Inc. Schottky diode having increased active surface area and method of fabrication
US6448160B1 (en) 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US6420225B1 (en) 1999-04-01 2002-07-16 Apd Semiconductor, Inc. Method of fabricating power rectifier device
US6238967B1 (en) 1999-04-12 2001-05-29 Motorola, Inc. Method of forming embedded DRAM structure
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6191447B1 (en) 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
US6137139A (en) 1999-06-03 2000-10-24 Intersil Corporation Low voltage dual-well MOS device having high ruggedness, low on-resistance, and improved body diode reverse recovery
JP2000349081A (ja) 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
US6329675B2 (en) 1999-08-06 2001-12-11 Cree, Inc. Self-aligned bipolar junction silicon carbide transistors
US6218254B1 (en) 1999-09-22 2001-04-17 Cree Research, Inc. Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices
US6252258B1 (en) * 1999-08-10 2001-06-26 Rockwell Science Center Llc High power rectifier
US6365932B1 (en) 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
JP2001094094A (ja) * 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
JP4192353B2 (ja) 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
ATE288623T1 (de) 1999-09-22 2005-02-15 Siced Elect Dev Gmbh & Co Kg Sic-halbleitervorrichtung mit einem schottky- kontakt und verfahren zu deren herstellung
US6373076B1 (en) 1999-12-07 2002-04-16 Philips Electronics North America Corporation Passivated silicon carbide devices with low leakage current and method of fabricating
US6303508B1 (en) 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating
US7186609B2 (en) 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
US6703642B1 (en) 2000-02-08 2004-03-09 The United States Of America As Represented By The Secretary Of The Army Silicon carbide (SiC) gate turn-off (GTO) thyristor structure for higher turn-off gain and larger voltage blocking when in the off-state
US6700351B2 (en) * 2000-02-18 2004-03-02 Liebert Corporation Modular uninterruptible power supply battery management
US7125786B2 (en) 2000-04-11 2006-10-24 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
JP4198302B2 (ja) 2000-06-07 2008-12-17 三菱電機株式会社 半導体装置
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
US6429041B1 (en) 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
US20020105009A1 (en) 2000-07-13 2002-08-08 Eden Richard C. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
DE10036208B4 (de) 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6956238B2 (en) 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP3881840B2 (ja) 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3940560B2 (ja) 2001-01-25 2007-07-04 独立行政法人産業技術総合研究所 半導体装置の製造方法
US6551865B2 (en) 2001-03-30 2003-04-22 Denso Corporation Silicon carbide semiconductor device and method of fabricating the same
JP4892787B2 (ja) 2001-04-09 2012-03-07 株式会社デンソー ショットキーダイオード及びその製造方法
WO2002089195A2 (en) 2001-04-28 2002-11-07 Koninklijke Philips Electronics N.V. Method of manufacturing a trench-gate semiconductor device
US6524900B2 (en) 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
US20030025175A1 (en) 2001-07-27 2003-02-06 Sanyo Electric Company, Ltd. Schottky barrier diode
JP4026339B2 (ja) 2001-09-06 2007-12-26 豊田合成株式会社 ＳｉＣ用電極及びその製造方法
JP3559971B2 (ja) 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
CA2754097C (en) 2002-01-28 2013-12-10 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
US6930893B2 (en) 2002-01-31 2005-08-16 Vlt, Inc. Factorized power architecture with point of load sine amplitude converters
US6855970B2 (en) 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
US7282739B2 (en) 2002-04-26 2007-10-16 Nissan Motor Co., Ltd. Silicon carbide semiconductor device
SE525574C2 (sv) 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
US7132321B2 (en) 2002-10-24 2006-11-07 The United States Of America As Represented By The Secretary Of The Navy Vertical conducting power semiconductor devices implemented by deep etch
DE10259373B4 (de) 2002-12-18 2012-03-22 Infineon Technologies Ag Überstromfeste Schottkydiode mit niedrigem Sperrstrom
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7026650B2 (en) 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
JP2004247545A (ja) 2003-02-14 2004-09-02 Nissan Motor Co Ltd 半導体装置及びその製造方法
WO2004079789A2 (en) 2003-03-05 2004-09-16 Rensselaer Polytechnic Institute Interstage isolation in darlington transistors
US7217954B2 (en) 2003-03-18 2007-05-15 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same
KR100900562B1 (ko) 2003-03-24 2009-06-02 페어차일드코리아반도체 주식회사 향상된 ｕｉｓ 내성을 갖는 모스 게이트형 트랜지스터
FR2853808B1 (fr) * 2003-04-09 2006-09-15 Alstom Module de commutation de puissance et ondulateur equipe de ce module
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7074643B2 (en) 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US6906404B2 (en) 2003-05-16 2005-06-14 Ballard Power Systems Corporation Power module with voltage overshoot limiting
US7755139B2 (en) 2003-05-19 2010-07-13 Stmicroelectronics S.R.L. Power device with high switching speed and manufacturing method thereof
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US20050012143A1 (en) 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same
US7488973B2 (en) 2003-07-30 2009-02-10 The Kansai Electric Power Co., Inc. High-heat-resistant semiconductor device
US7138668B2 (en) 2003-07-30 2006-11-21 Nissan Motor Co., Ltd. Heterojunction diode with reduced leakage current
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
WO2005024941A1 (ja) * 2003-09-04 2005-03-17 Matsushita Electric Industrial Co., Ltd. 半導体装置
US7018554B2 (en) 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices
CA2545628A1 (en) 2003-11-12 2005-05-26 Cree, Inc. Methods of processing semiconductor wafer backsides having light emitting devices (leds) thereon and leds so formed
JP4696444B2 (ja) 2003-11-14 2011-06-08 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP2005167035A (ja) 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
US7046535B2 (en) * 2003-12-17 2006-05-16 Ballard Power Systems Corporation Architecture for power modules such as power inverters
JP4423462B2 (ja) 2003-12-22 2010-03-03 富士電機システムズ株式会社 半導体パワーモジュール
US7005333B2 (en) 2003-12-30 2006-02-28 Infineon Technologies Ag Transistor with silicon and carbon layer in the channel region
US7407837B2 (en) 2004-01-27 2008-08-05 Fuji Electric Holdings Co., Ltd. Method of manufacturing silicon carbide semiconductor device
JP4585772B2 (ja) 2004-02-06 2010-11-24 関西電力株式会社 高耐圧ワイドギャップ半導体装置及び電力装置
DE102005017814B4 (de) 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
US7071518B2 (en) 2004-05-28 2006-07-04 Freescale Semiconductor, Inc. Schottky device
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
EP1619276B1 (en) 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
US20060211210A1 (en) 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
JP4777630B2 (ja) 2004-09-21 2011-09-21 株式会社日立製作所 半導体装置
US7135740B2 (en) * 2004-09-27 2006-11-14 Teledyne Licensing, Llc High voltage FET switch with conductivity modulation
JP3914226B2 (ja) 2004-09-29 2007-05-16 株式会社東芝 高耐圧半導体装置
JP4954463B2 (ja) 2004-10-22 2012-06-13 三菱電機株式会社 ショットキーバリアダイオード
US7304363B1 (en) 2004-11-26 2007-12-04 United States Of America As Represented By The Secretary Of The Army Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device
US7573537B2 (en) 2005-01-17 2009-08-11 Samsung Electronics Co., Ltd. Array substrate, liquid crystal display panel having the same and liquid crystal display device having the same
US7498633B2 (en) 2005-01-21 2009-03-03 Purdue Research Foundation High-voltage power semiconductor device
JP2006269720A (ja) 2005-03-24 2006-10-05 Toshiba Corp 半導体素子及びその製造方法
US7276747B2 (en) 2005-04-25 2007-10-02 Semiconductor Components Industries, L.L.C. Semiconductor device having screening electrode and method
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US7679223B2 (en) 2005-05-13 2010-03-16 Cree, Inc. Optically triggered wide bandgap bipolar power switching devices and circuits
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7528040B2 (en) 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
US20060267021A1 (en) 2005-05-27 2006-11-30 General Electric Company Power devices and methods of manufacture
JP4777699B2 (ja) 2005-06-13 2011-09-21 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
US7751215B2 (en) 2005-07-08 2010-07-06 Panasonic Corporation Semiconductor device and electric apparatus having a semiconductor layer divided into a plurality of square subregions
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
EP1935007B1 (en) 2005-09-16 2023-02-22 Wolfspeed, Inc. Methods of processing semiconductor wafers having silicon carbide power devices thereon
US7304334B2 (en) 2005-09-16 2007-12-04 Cree, Inc. Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same
JP2007103784A (ja) 2005-10-06 2007-04-19 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
US7345310B2 (en) 2005-12-22 2008-03-18 Cree, Inc. Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
JP4513770B2 (ja) 2006-02-28 2010-07-28 株式会社豊田自動織機 半導体装置
US20070228505A1 (en) 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP4935160B2 (ja) 2006-04-11 2012-05-23 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5560519B2 (ja) 2006-04-11 2014-07-30 日産自動車株式会社 半導体装置及びその製造方法
JP2007287782A (ja) 2006-04-13 2007-11-01 Hitachi Ltd メサ型バイポーラトランジスタ
WO2007135940A1 (ja) 2006-05-18 2007-11-29 Panasonic Corporation 半導体素子およびその製造方法
US7372087B2 (en) 2006-06-01 2008-05-13 Northrop Grumman Corporation Semiconductor structure for use in a static induction transistor having improved gate-to-drain breakdown voltage
EP2674966B1 (en) 2006-06-29 2019-10-23 Cree, Inc. Silicon carbide switching devices including P-type channels
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
WO2008018342A1 (en) 2006-08-09 2008-02-14 National Institute Of Advanced Industrial Science And Technology Silicon carbide semiconductor device and method for fabricating the same
US8710510B2 (en) 2006-08-17 2014-04-29 Cree, Inc. High power insulated gate bipolar transistors
US7592230B2 (en) 2006-08-25 2009-09-22 Freescale Semiconductor, Inc. Trench power device and method
DE102006046789A1 (de) * 2006-10-02 2008-04-03 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zur Herstellung elektronischer Bauteile
US8384181B2 (en) 2007-02-09 2013-02-26 Cree, Inc. Schottky diode structure with silicon mesa and junction barrier Schottky wells
US8835987B2 (en) * 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP4450241B2 (ja) 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4980126B2 (ja) 2007-04-20 2012-07-18 株式会社日立製作所 フリーホイールダイオードとを有する回路装置
JP4356767B2 (ja) 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US8866150B2 (en) 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
JP2009003111A (ja) * 2007-06-20 2009-01-08 Kobelco Kaken:Kk ペリクル枠
JP4539684B2 (ja) 2007-06-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
US7687825B2 (en) 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
US7732917B2 (en) 2007-10-02 2010-06-08 Rohm Co., Ltd. Power module
WO2009061340A1 (en) 2007-11-09 2009-05-14 Cree, Inc. Power semiconductor devices with mesa structures and buffer layers including mesa steps
US7989882B2 (en) 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
JP5433214B2 (ja) 2007-12-07 2014-03-05 パナソニック株式会社 モータ駆動回路
JP2009159184A (ja) 2007-12-26 2009-07-16 Hitachi Ltd フリーホイールダイオードとを有する回路装置、及び、ダイオードを用いた回路装置とそれを用いた電力変換器
CN101939843B (zh) 2008-02-06 2012-09-26 罗姆股份有限公司 半导体装置
US9640609B2 (en) 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
US20090272982A1 (en) 2008-03-03 2009-11-05 Fuji Electric Device Technology Co., Ltd. Trench gate type semiconductor device and method of producing the same
EP2280417B1 (en) 2008-04-15 2015-07-22 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing the same
US8035112B1 (en) 2008-04-23 2011-10-11 Purdue Research Foundation SIC power DMOSFET with self-aligned source contact
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
WO2009147471A1 (en) 2008-06-04 2009-12-10 Freescale Semiconductor, Inc. An electrostatic discharge protection circuit, equipment and method
US8129758B2 (en) * 2008-07-09 2012-03-06 Panasonic Corporation Semiconductor element and manufacturing method therefor
JP5339800B2 (ja) 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
WO2010034785A1 (de) * 2008-09-24 2010-04-01 Sma Solar Technology Ag Wandler mit mindestens einem selbstleitenden schalter
US8237260B2 (en) 2008-11-26 2012-08-07 Infineon Technologies Ag Power semiconductor module with segmented base plate
US8536582B2 (en) 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
US8497552B2 (en) 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
JP5737948B2 (ja) 2008-12-26 2015-06-17 ルネサスエレクトロニクス株式会社 ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置
IT1392577B1 (it) 2008-12-30 2012-03-09 St Microelectronics Rousset Processo di fabbricazione di un dispositivo elettronico di potenza integrato in un substrato semiconduttore ad ampio intervallo di banda proibita e dispositivo elettronico cosi' ottenuto
US7829402B2 (en) 2009-02-10 2010-11-09 General Electric Company MOSFET devices and methods of making
US7878871B2 (en) 2009-03-09 2011-02-01 Inteva Products, Llc. Weld terminal, switch assembly and methods of attachment
CN103855223B (zh) * 2009-03-25 2016-09-28 罗姆股份有限公司 半导体装置
US8288220B2 (en) 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
US9147666B2 (en) 2009-05-14 2015-09-29 Rohm Co., Ltd. Semiconductor device
US8629509B2 (en) * 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8763510B2 (en) 2009-06-11 2014-07-01 Surefire, Llc Blank safety device and firearm adapter
JP5586887B2 (ja) 2009-07-21 2014-09-10 株式会社日立製作所 半導体装置及びその製造方法
US8105889B2 (en) 2009-07-27 2012-01-31 Cree, Inc. Methods of fabricating transistors including self-aligned gate electrodes and source/drain regions
US8520389B2 (en) 2009-12-02 2013-08-27 Hamilton Sundstrand Corporation Power semiconductor module for wide temperature applications
FR2956266B1 (fr) * 2010-02-05 2012-02-03 Mge Ups Systems Dispositif convertisseur et alimentation sans interruption equipee d'un tel dispositif
KR101454526B1 (ko) 2010-03-31 2014-10-23 미쓰비시덴키 가부시키가이샤 전력 변환 장치 및 서지 전압 억제 방법
TWI408899B (zh) * 2010-04-01 2013-09-11 Hon Hai Prec Ind Co Ltd 電腦主機板及其sata硬碟供電電路
JP5638067B2 (ja) * 2010-04-15 2014-12-10 良孝 菅原 半導体装置
US9704831B2 (en) 2010-05-21 2017-07-11 Mitsubishi Electric Corporation Power semiconductor module
US8482904B2 (en) * 2010-05-25 2013-07-09 Lear Corporation Power module with current sensing
JP4724251B2 (ja) 2010-05-28 2011-07-13 三菱電機株式会社 電力半導体モジュール
JP2012009651A (ja) * 2010-06-25 2012-01-12 Panasonic Corp 電流駆動装置
US8138558B2 (en) * 2010-08-20 2012-03-20 Great Wall Semiconductor Corporation Semiconductor device and method of forming low voltage MOSFET for portable electronic devices and data processing centers
JP5095803B2 (ja) 2010-11-11 2012-12-12 三菱電機株式会社 電力半導体モジュール
CN103354973B (zh) 2011-01-31 2016-08-10 三菱电机株式会社 功率转换装置
US8941035B2 (en) 2011-03-31 2015-01-27 Infineon Technologies Ag Soldering method
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9337268B2 (en) * 2011-05-16 2016-05-10 Cree, Inc. SiC devices with high blocking voltage terminated by a negative bevel
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
CN103918079B (zh) * 2011-09-11 2017-10-31 科锐 包括具有改进布局的晶体管的高电流密度功率模块
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
CN103036394A (zh) 2011-09-29 2013-04-10 台达电子企业管理（上海）有限公司 一种用于中高压变频器的散热装置
JP5420711B2 (ja) 2012-04-18 2014-02-19 株式会社日立製作所 フリーホイールダイオードを有する回路装置
JP5879233B2 (ja) 2012-08-31 2016-03-08 日立オートモティブシステムズ株式会社 パワー半導体モジュール

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041229A1 (en) * 2002-06-18 2004-03-04 Chol Young-Chul Power semiconductor device having high breakdown voltage, low on-resistance, and small switching loss and method of forming the same
JP2004071750A (ja) * 2002-08-05 2004-03-04 National Institute Of Advanced Industrial & Technology 半導体装置
JP2004363328A (ja) * 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2007535800A (ja) * 2003-10-16 2007-12-06 クリー　インコーポレイテッド ブール成長された炭化ケイ素ドリフト層を使用してパワー半導体デバイスを形成する方法、およびそれによって形成されるパワー半導体デバイス
JP2008277400A (ja) * 2007-04-26 2008-11-13 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2007258742A (ja) * 2007-05-23 2007-10-04 Kansai Electric Power Co Inc:The 高耐電圧半導体装置
JP2010004003A (ja) * 2008-05-20 2010-01-07 Mitsubishi Electric Corp パワー半導体装置
JP2010010505A (ja) * 2008-06-30 2010-01-14 Hitachi Ltd パワーモジュール及び電力変換装置
WO2011008328A2 (en) * 2009-07-15 2011-01-20 Cree, Inc. High breakdown voltage wide band-gap mos-gated bipolar junction transistors with avalanche capability
WO2011056407A1 (en) * 2009-11-03 2011-05-12 Cree, Inc. Power semiconductor devices having selectively doped jfet regions and related methods of forming such devices

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018198316A (ja) * 2017-05-15 2018-12-13 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ ボンドパッド間のゲートフィンガを含むワイドバンドギャップ半導体デバイス
JP2020520123A (ja) * 2017-05-15 2020-07-02 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 炭化ケイ素パワーモジュール
JP2021108394A (ja) * 2017-05-15 2021-07-29 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 炭化ケイ素パワーモジュール
US11245007B2 (en) 2017-05-15 2022-02-08 Infineon Technologies Ag Wide-bandgap semiconductor device including gate fingers between bond pads
JP7181962B2 (ja) 2017-05-15 2022-12-01 ウルフスピード インコーポレイテッド 炭化ケイ素パワーモジュール
JP7529750B2 (ja) 2018-02-23 2024-08-06 ローム株式会社 半導体装置及びパワーモジュール
JP2021021721A (ja) * 2019-06-04 2021-02-18 株式会社クオルテック 電気素子試験装置および電気素子の試験方法
JP7304074B2 (ja) 2019-06-04 2023-07-06 株式会社クオルテック 半導体素子試験装置
US11994551B2 (en) 2019-06-04 2024-05-28 Qualtec Co., Ltd. Semiconductor component test device and method of testing semiconductor components

Also Published As

Publication number Publication date
US11024731B2 (en) 2021-06-01
US20190067468A1 (en) 2019-02-28
US20130207123A1 (en) 2013-08-15
WO2013036370A1 (en) 2013-03-14
CN103918079B (zh) 2017-10-31
CN103918079A (zh) 2014-07-09
US10153364B2 (en) 2018-12-11
EP2754177A1 (en) 2014-07-16
US20170263713A1 (en) 2017-09-14
US9673283B2 (en) 2017-06-06

Similar Documents

Publication Publication Date Title
US11024731B2 (en) Power module for supporting high current densities
US11171229B2 (en) Low switching loss high performance power module
JP6066219B2 (ja) 低いソース抵抗を有する電界効果トランジスタデバイス
JP5671014B2 (ja) 少数キャリアダイバータを含む高電圧絶縁ゲートバイポーラトランジスタ
US8049223B2 (en) Semiconductor device with large blocking voltage
US8835987B2 (en) Insulated gate bipolar transistors including current suppressing layers
US8809871B2 (en) Semiconductor element and semiconductor device
US7687825B2 (en) Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
EP3832711B1 (en) High performance power module
US9029945B2 (en) Field effect transistor devices with low source resistance
KR20250093007A (ko) 전력반도체 소자 및 이를 포함하는 전력변환 장치
KR20250037165A (ko) 전력반도체 소자 및 이를 포함하는 전력변환 장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150709

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160627

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160705

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20160819