JP3616258B2

JP3616258B2 - ショットキーダイオードおよびそれを用いた電力変換器

Info

Publication number: JP3616258B2
Application number: JP24283198A
Authority: JP
Inventors: 勉八尾; 秀勝小野瀬
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 1998-08-28
Filing date: 1998-08-28
Publication date: 2005-02-02
Anticipated expiration: 2018-08-28
Also published as: JP2000077682A

Description

【０００１】
【発明の属する技術分野】
本発明は、ショットキーダイオードおよびそれを用いた電力変換器に関する。
【０００２】
【従来の技術】
インバータ等の電力変換機器の動作周波数の高周波化にともなって半導体スイッチング素子の高速化とともにスイッチング素子に並列接続される環流ダイオードやフリーホイルダイオードの高速化が強く求められている。これらのダイオードには高電圧で大電流を低損失で整流する機能が要求されるので一般にはｐｎ接合ダイオードが広く適用されている。しかし、ｐｎ接合ダイオードは電流通電時に半導体内部に蓄積される少数キャリアによってターンオフ過渡時には大きな逆電流が流れる性質があるため、スイッチング素子のターンオン時に過大な損失を発生させるだけでなく、過大なノイズの発生源となっており変換装置の動作の高周波化を阻害する主要な要因になっている。リカバリー特性の改善したｐｎ接合ダイオードが種々開発されているが、少数キャリアの注入を伴うこの種のダイオードにはリカバリー時の逆電流の低減には本質的な限界がある。
【０００３】
このような要求に応える整流ダイオードとしてショットキーダイオードがある。ショットキーダイオードでは半導体内部で電流を運ぶ担体が多数キャリアのみであり、電流通電時においても少数キャリアの注入や蓄積がないので、ターンオフ時の逆電流を極めて小さくすることができる。
【０００４】
しかし、従来のショットキーダイオードを高電圧，大電流の電力変換装置へ適用する場合に幾つかの問題がある。その一つは、逆電圧を印加した時の漏れ電流が大きいことである。とくに高温で耐電圧近くの高い電圧が印加されると漏れ電流が増加するので逆電圧阻止状態での発生損失が増大する。これがダイオード素子内の局所的な場所で起こり、部分的な熱暴走によって素子が破壊しやすいという欠点がある。他の重大な問題は、逆方向の過電圧に対する耐性が極めて弱いことである。素子の耐電圧近くの逆電圧が印加されるとショットキー金属と半導体界面に存在するショットキー障壁を超えて流れる漏れ電流が急増するため局所破壊をおこしやすい。ショットキーダイオードの場合、リカバリー時の逆電流は障壁と半導体との間に印加される逆電圧によって半導体内に広がる空乏層の拡張にともなって発生する極めて微小な変位電流が流れるにすぎない。しかし、この微小な逆電流の急峻な変化がリカバリー時の大きな電圧変動を誘発し、短時間ではあるがノイズ状の過電圧が素子自身に加わることになり、結果として瞬時に素子破壊を引き起こす。
【０００５】
このようなショットキーダイオードの逆方向の電圧印加時のサージ耐量を改善する従来技術として特開昭５９−２１７３５４号に示された集積回路のクランプダイオードの例がある。図２はその半導体集積回路装置でのクランプダイオードの概略構成を示す断面図である。図２において、１０は入力側のアルミ電極、２０はＧＮＤ側アルミ電極、３０は入力クランプダイオードとして用いられるショットキーバリアダイオード、４０はｎ型エピタキシャル層、５０はｎ^＋型埋込み層、６０はアルミ電極１０とオーム性接触され、かつこのアルミ電極１０とｎ^＋型埋込み層５０間の抵抗を下げるために設けられるｎ^＋型層、７０はｐ型半導体基板、８０は素子間分離の酸化膜、９０は電極間分離の酸化膜であって、ｎ型エピタキシャル層４０内にあって、ＧＮＤ側アルミ電極２０とｎ^＋型層６０に接するｐ^＋型層１２０を設けると共に、ｎ^＋型不純物濃度を制御して前記ショットキーダイオード３０の降伏電圧より低い降伏電圧のｐｎ接合ダイオード１３０をこれらのｎ^＋型層６０とｐ^＋型層１２０により形成させ、入力側アルミ電極１０とＧＮＤ側アルミ電極２０との間に、ショットキーダイオード３０とｐｎ接合ダイオード１３０とを並列接続させたものである。ｐ^＋型層の不純物濃度の制御によりｐｎ接合ダイオード１３０の降伏電圧を８〜２０Ｖ程度に設定することが可能であり、一方、ショットキーダイオードの降伏電圧は２５〜３０Ｖ程度であり、入力側アルミ電極１０に正のサージ電圧が印加された場合、サージ電流の殆どはｐｎ接合ダイオード１３０に流れて、ショットキーダイオード３０には流れなくなると説明されている。この従来技術によれば、同一能動領域内にクランプダイオードとしてのショットキーダイオードと共に、このショットキーダイオードよりも降伏電圧の低いｐｎ接合ダイオードを並列接続されるように構成したので従来性能をそのまま保持してサージ耐圧を格段に向上させ得るという特徴がある、と述べられている。
【０００６】
この例はショットキーダイオードより低い降伏電圧のｐｎ接合ダイオードを並列配置することにより逆電圧印加のサージ耐量を向上させる技術内容を教示するものである。しかし、降伏電圧の低いｐｎ接合ダイオードの形成手段は比較的電圧の低い集積回路の場合にのみに適用できるものであって高耐圧・大電流の素子には適用できない。これを以下に説明する。前記した例は集積回路なので構成素子は横型であり、降伏電圧の低いｐｎ接合ダイオード１３０は比較的高不純物濃度のｐ^＋型層１２０および同じく高不純物濃度のｎ^＋型層６０をエピタキシャル層４０の半導体表面からの不純物拡散により降伏電圧８〜２０Ｖ程度の低電圧のｐ^＋ｎ^＋接合を形成している。一方、耐電圧数１００〜数１０００Ｖ，電流容量数Ａ〜数１００Ａのパワー素子の場合、電流が半導体基体の上下方向に流れるいわゆる縦型素子となり、かつ、半導体素子の面積も１ｃｍ^２程度と大きい。この基本構造の相違によって前記した従来技術をそのまま適用することができない。すなわち、パワー素子の場合、一般には比較的低不純物濃度で高抵抗の半導体基体の上下面よりｐ^＋またはｎ^＋型の高濃度層を形成して機能領域を構成する。したがって、前記したｐ^＋およびｎ^＋高濃度層が直接に接するような低降伏電圧の部分を形成することは殆ど不可能である。
【０００７】
さらに、パワー素子の場合にはショットキー障壁の周辺端部での電界集中による降伏電圧の低下を防止するため周辺部分の降伏電圧を障壁部分より高くする手段を講じなければならない。また、前記したショットキー障壁部分の高温における漏れ電流の増加を軽減する目的で障壁部分に加わる電界強度を緩和する手段必要である。これらの手段の形成と整合のとれた方法でショットキー障壁部分より低い降伏電圧の領域を構成しなければならないが、従来技術ではこれを実現できない。
【０００８】
【発明が解決しようとする課題】
以上のように、高耐圧，大電流のパワーショットキーダイオードには、高温，高電圧における漏れ電流の低減というショットキーダイオードの従来からの課題の他に、微小のリカバリー電流の急峻な変化にともなって素子自体に発生する過電圧による素子破壊を防止しなければならないという新たな課題を解決する技術手段が必要である。
本発明の目的は、これらの課題を考慮してなされたショットキーダイオードおよびそれを用いた電力変換器を提供することにある。
【０００９】
【課題を解決するための手段】
上記問題を解決するために、本発明ではショットキー障壁領域に並列にショットキー障壁部分より降伏電圧の高い部分を具備するとともに、降伏電圧の低い部分を分散配置し、かつ、該降伏電圧の低い部分の降伏電圧をｐｎ接合のパンチスルーにより制御するものである。
【００１０】
以上の手段により、ショットキー障壁に局所的な高い電界が印加される部分を排除するとともにショットキー障壁より降伏電圧の低い部分に過電圧によるサージ逆電流が流れるようにすることにより、逆漏れ電流が急増するショットキー障壁領域への高い逆電圧の印加を防止することができるので、ショットキーダイオードの過電圧に対する耐性を向上できる。
【００１１】
さらに、該低い降伏電圧の部分の降伏電圧をｐｎ接合のパンチスルー現象あるいは接合の湾曲によるアバランシ現象により数１００Ｖ以上の高電圧領域において精度よく制御できる高耐圧のショットキーダイオードが製作できる。
【００１２】
さらに、該低降伏電圧の部分をショットキー障壁に並列に多数分散配置することにより、サージ過電流による損失吸収領域を比較的面積の大きな半導体内部においてほぼ均一にすることができるので、サージ吸収能力を向上できる。
【００１３】
以上の手段により製作されたリカバリー時の過電圧に対する耐性の強いショットキーダイオードを変換装置の環流ダイオードやフリーホイルダイオードとして使用すれば、スイッチング時の回路損失を吸収する機能を備えた逆電圧クランプダイオードとしての作用によって、簡単化された回路構成の高周波変換装置が実現できる。
【００１４】
【発明の実施の形態】
以下、本発明を具体的な実施例を開示しながら詳細に説明する。
【００１５】
図１は本発明の第一の実施例であり、過電圧に対する耐性の改良された高耐圧のショットキーダイオードの断面図である。上下に主表面を有する平行平板状の半導体基体１は高不純物濃度で低抵抗のｎ^＋型層２と、ｎ^＋型層２よりも不純物濃度が低く高抵抗のｎ⁻型層３とからなり、ｎ^＋型層２が露出する一方の主表面に低抵抗のオーム性接触されたカソード電極６，ｎ⁻型層３が露出する他方の主表面にはアノード電極となるショットキー金属５がそれぞれ設けられ、ｎ⁻型層３とショットキー金属５との接する部分にはショットキー障壁５１が形成されている。ショットキー金属５が終端する部分すなわち半導体基体の端部には他方の主表面からｎ⁻型層３内に比較的高濃度のｐ^＋型層４が設けられ、その表面においてショットキー電極５と低抵抗にオーム性接触されている。そして、ｐ^＋型層４が形成されている領域よりも内側の主な機能領域となる部分において、他方の主表面からｎ⁻型層３内に比較的高濃度で、かつｐ^＋型層４より深いところまで達するｐ^＋型層７が複数個設けられており、それぞれｎ⁻型層３との間にｐｎ接合７１が形成され、他方の主表面においてショットキー金属５と低抵抗にオーム性接触されている。
【００１６】
この実施例において各部の作用を以下に説明する。ダイオードとしての電流の整流作用はｎ⁻型層３とショットキー金属５の間に形成されたショットキー障壁５１の部分で動作する。すなわち、ショットキー金属５がカソード電極６に対して正電位となる向きの電圧が印加されたとき、ショットキー障壁５１の概ね０．１〜０．５Ｖの比較的低い障壁を超えて電子がショットキー金属５からｎ⁻型層３へ流れ、さらにカソード電極６に向かって流れて導通する。また、上記と逆向きの電圧が印加されたとき電子の流れはショットキー障壁５１で止められ、電流の流れを阻止する。このとき、ショットキー障壁５１からｎ⁻型層３内に拡がる空乏層によって電圧が保持されるので、高耐圧の素子ではｎ⁻型層３は比較的高抵抗で厚い半導体層とされる。ショットキー金属５の終端部に設けられたｐ^＋型層４は、逆電圧印加状態においてショットキー障壁５１にかかる局所集中電界による降伏電圧の低下を防ぐもので、ｐ^＋ｎ接合の高い逆電圧阻止特性を利用している。この例では、通常よく使われているいわゆるガードリング構造を示したが、他の構造、例えばフィールドリミッティングリング（ＦＬＲ），フィールドプレート（ＦＰ）、またはジャンクション・ターミネーション・エクステンション（ＪＴＥ）なども適用できる。
【００１７】
複数個の深いｐ⁺型層７が本実施例の主たる特徴である。ｐ⁺ｎ接合７１の最も深い位置とｎ⁺型層２との長さＷ_D1をガードリングとなるｐ⁺型層４とｎ⁺型層２との長さＷ_D2およびショットキー障壁５１とｎ⁺型層２との長さＷ_D3より短くする。つまり、Ｗ_D1＜Ｗ_D2＜Ｗ_D3の関係にする。こうすることにより逆電圧印加時においてｐ⁺型層７部分の降伏電圧が最も低くなる。例えば、抵抗率４０Ωcmのｎ^-型層３，Ｗ_D2＝２０μｍ，Ｗ_D1＝１５μｍとすれば、ｐ⁺型層４部の降伏電圧が約５００Ｖ、ｐ⁺型層７部分の降伏電圧が約４００Ｖとなる。したがって、印加する逆電圧を高くしたときｐ⁺型層７部分で降伏が起こり、さらに高い電圧は素子にはかからない。サージ逆電流が全てこの部分に流れるので逆電流に弱いショットキー障壁部分の通電を未然に阻止できる。この結果、過電圧が印加される時間が短時間であれば熱破壊に至ることがなく、過電圧に対する耐性の強いダイオードとなる。
【００１８】
図３は本発明の第二の実施例であるショットキーダイオードの断面図である。図中の各部に付した構成部分の符号が図１に示した第一の実施例と同じ部分はその構造、伝導型および作用が等しい部分を指している。図３では、主な機能領域となる部分において他方の主表面からｎ^-型層３内に比較的高濃度で、かつｐ⁺型層４より深いところまで達するｐ⁺型層７が複数個設けられているのは前記の第一の実施例と同じである。本実施例においては、さらに、ｎ^-型層３内に比較的高濃度のｐ⁺型層１１が複数個設けられている点が新規な点である。ｐ⁺型層１１はｐ⁺型層４とｐ⁺型層７の間及びｐ⁺型層７間に設けられる。ｐ⁺型層１１の不純物濃度および深さはｐ⁺型層４と同じとし、かつ同時に形成することができる。複数個の深いｐ⁺型層７の最も深い位置とｎ⁺型層２との長さＷ_D1をガードリングとなるｐ⁺型層４とｎ⁺型層２との長さＷ_D2および新規に設けたｐ⁺型層１１とｎ⁺型層２との長さＷ_D3より短くする。つまり、Ｗ_D1 ＜Ｗ_D2≒Ｗ_D3の関係にする。
【００１９】
この例でもショットキーダイオードの主たる動作および各部の作用は前記と同様である。カソード電極６がショットキー金属に対して正電位となる向きの逆電圧が印加された場合、空乏層はｐ^＋型層４，ｐ^＋型層７およびｐ^＋型層１１のそれぞれの接合からｎ⁻型層３内に拡がるが、各ｐ^＋型層相互間の間隔を狭く設定すればそこに拡がる空乏層が互いに連結し、いわゆるピンチオフ状態となる。その結果、ショットキー障壁５１にかかる電界が低減されることになり、逆電圧印加時の漏れ電流を著しく低減できる。また、逆電圧印加時においてｐ^＋型層７部分の降伏電圧が最も低くなり、過電圧に対する耐性が向上することは前記した第一の実施例と同様である。したがって、本実施例では逆電圧特性ならびに過電圧耐量を同時に改善したショットキーダイオードとなる。
【００２０】
図４は本発明の第三の実施例であるショットキーダイオードの断面図である。図中の各部に付した構成部分の符号が図１に示した第一の実施例と同じ部分はその構造，伝導型および作用が等しい部分を指している。図４では、ｐ^＋型４よりも内側の主な機能領域となる部分において、他方の主表面からｎ⁻型層３内にｐ^＋型層４よりも低濃度のｐ⁻型層９が複数個設けられている。ショットキーダイオードの主たる動作および各部の作用は前記と同様である。この実施例では比較的低濃度の複数個のｐ⁻型層９が新規な点である。
【００２１】
かかる構造にすれば、カソード電極６がショットキー金属に対して正電位となる向きの逆電圧が印加された場合、空乏層は、ショットキー障壁５１の部分ではｎ⁻型層３にのみ拡がるが、ｐ⁻型層９の部分ではｎ⁻型層３とともにｐ⁻型層９内にも拡がる。ｐ⁻型層９の不純物濃度を低く設定すれば、そこに拡がる空乏層の先端がショットキー金属とオーム性接触した他方の主表面に到達するといわゆるパンチスルー現象により電圧降伏が起こる。このパンチスルー開始電圧をショットキー障壁５１およびガードリングのｐ^＋型層４の部分の降伏電圧より低くなるようにｐ⁻型層９の不純物量を設定する。例えば、ｎ⁻型層３の抵抗率４０Ωｃｍ，厚さを２０μｍとし、ｐ⁻型層９の深さを約３μｍ，平均不純物濃度を３．０×１０^１５ｃｍ^−３とすれば、ショットキー障壁の降伏電圧が約５００Ｖに対してｐ⁻型層９でのパンチスルー電圧が約４００Ｖになる。したがって、印加する逆電圧を高くしたときｐ⁻型層９部分で降伏が起こり、さらに高い電圧は素子にはかからない。サージ逆電流が全てこの部分に流れるので逆電流に弱いショットキー障壁部分の通電を未然に阻止できる。この結果、過電圧が印加される時間が短時間であれば熱破壊に至ることがなく、過電圧に対する耐性の強いダイオードとなる。
【００２２】
図５は本発明の第四の実施例であるショットキーダイオードの断面図である。図中の各部に付した構成部分の符号が図４に示した第三の実施例と同じ部分はその構造，伝導型および作用が等しい部分を指している。図５では、主な機能領域となる部分において他方の主表面からｎ⁻型層３内にｐ^＋型層４よりも低濃度のｐ⁻型層９が複数個設けられているのは前記の第三の実施例と同じであるが、さらに、ｎ⁻型層３内に比較的高濃度のｐ^＋型層１１が複数個設けられている点が新規な点である。ｐ^＋型層１１は、ｐ^＋型層４とｐ⁻型層９の間及びｐ⁻型層９間に設けられる。ｐ^＋型層１１の不純物濃度および深さは前記の図３に示した第二の実施例と同じである。これらのｐ^＋型層１１ならびにｐ⁻型層９の作用効果は前記第二ならびに第三の実施例で述べたと同様であり、本実施例でも逆電圧特性ならびに過電圧耐量を同時に改善することができる。
【００２３】
図６は本発明の第五の実施例であるショットキーダイオードの断面図である。図中の各部に付した構成部分の符号が図５に示した第四の実施例と同じ部分はその構造，伝導型および作用が等しい部分を指している。図６では、主な機能領域となる部分において他方の主表面からｎ⁻型層３内に比較的高濃度のｐ^＋型層１１が複数個設けられているのは前記の第四の実施例と同じであるが、さらに、隣り合ったｐ^＋型層１１間にｐ^＋型層１１よりも低不純物濃度のｐ⁻型層９１が複数個設けられていることが新規な点である。
【００２４】
この場合、ｐ⁻型層を挟む二つのｐ^＋型層１１の間隔すなわちｐ⁻型層９１の幅は前記した第四の実施例より広く設定される。むしろ、第四の実施例におけるｐ⁻型層９を挟む隣り合った二つのｐ^＋型層１１の間隔を狭くして、それそれが介在するｐ⁻型層９に接した構造としたものである。ｐ^＋型層４，ｐ^＋型層１１およびｐ⁻型層９１の各部の不純物濃度，深さは前記第四の実施例のそれぞれｐ^＋型層４，ｐ^＋型層１１およびｐ⁻型層９と同じである。ｐ^＋型層１１のピンチオフ作用による漏れ電流の低減効果は前記と同様であり、また、ｐ⁻型層９１のパンチスルーによる低い降伏電圧の効果は前記した第四の実施例と同様である。本実施例では、さらに逆電圧の印加時の漏れ電流の低減をいっそう確実にできる。前記の第四の実施例では、ｐ^＋型層１１およびｐ⁻型層９に拡がる空乏層が互いに連結し、いわゆるピンチオフ状態となり、ショットキー障壁５１にかかる電界が低減されることによって漏れ電流が低減される。しかし、ｐ⁻型層９内にも空乏層が拡がるので、隣なりのｐ^＋型層１１との間に拡がる空乏層の幅が少なくなり、期待したピンチオフ作用が損なわれ易い。本実施例ではｐ^＋型層１１およびｐ⁻型層９１を互いに接触させ連結しているので、ピンチオフ作用が損なわれない。
【００２５】
図７は、本発明を適用したショットキーダイオードを用いて、電動機駆動用インバータを構成した一例を示したものである。六個のスイッチング素子，ＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２，ＳＷ３１，ＳＷ３２と本発明を適用した六個のダイオードＳＤ１１，ＳＤ１２，ＳＤ２１，ＳＤ２２，ＳＤ３１，ＳＤ３３により、三相誘導電動機を制御する例である。適用されるダイオードは整流ダイオードとして作用するとともに、逆方向の過電圧をクランプする作用を有し、回路のＬＣ等による損失を吸収して異常な電圧の発生を防止する作用があるので、これらの機能素子に過電圧抑制の受動回路を併設することなく電磁ノイズの少なく、かつ高速で動作するインバータ装置が簡単な回路構成で実現できる。なお、本実施例では電動機駆動用のインバータ装置への適用例を例示したが、スイッチング素子にダイオードを並列接続して使われる他の変換装置、例えばＡＣ−ＤＣコンバータ，ＤＣ−ＤＣコンバータ，チョッパーなどの電力用変換装置などへも適用できるものである。
【００２６】
上記実施例では半導体基体１の伝導型をｎ型の場合を示したが、記述した伝導型を全て反対伝導型にすればｐ型の場合にも適用される。
【００２７】
【発明の効果】
本発明によれば、逆方向の過電圧に対する耐性の優れた高耐圧，大電流のショットキーダイオードが得られる。従って、本発明によるショットキーダイオードをインバータ装置などの電力の変換回路に適用すれば、簡単な回路構成で電圧ノイズの発生が抑制された高周波低損失の変換器が実現できる。
【図面の簡単な説明】
【図１】本発明を適用したショットキーダイオードの第一の実施例を示す断面図である。
【図２】従来技術を示す断面図である。
【図３】本発明を適用したショットキーダイオードの第二の実施例を示す断面図である。
【図４】本発明を適用したショットキーダイオードの第三の実施例を示す断面図である。
【図５】本発明を適用したショットキーダイオードの第四の実施例を示す断面図である。
【図６】本発明を適用したショットキーダイオードの第五の実施例を示す断面図である。
【図７】本発明を適用したショットキーダイオードを電動機駆動用インバータに使用した例の回路構成図である。
【符号の説明】
１…半導体基体、２…ｎ⁺型層、３…ｎ^-型層、４…ガードリングとなるｐ⁺型層、５…アノード電極となるショットキー金属、６…カソード電極、７…比較的深い高濃度ｐ⁺型層、９，９１…ｐ^-型層、１１…ｐ⁺型層、５１…ショットキー障壁。

Claims

一対の主表面を有する第一導電型の半導体基体と、
前記半導体基体の一方の主表面に形成され、前記半導体基体との間にショットキー障壁をなすショットキー金属と、
前記ショットキー金属の終端部分において前記ショットキー金属とオーム性接触し、前記半導体基体とｐｎ接合を形成する第二導電型の第一半導体層と、
前記半導体基体の他方の主表面において前記半導体基体にオーム性低抵抗接触するカソード電極と、
前記半導体基体の前記一方の主表面において前記ショットキー金属と接触し、前記半導体基体との間にｐｎ接合を形成する第二導電型の複数の第二半導体層と、
を有し、
前記第二半導体層のｐｎ接合の降伏電圧が他の部分より低い、
ことを特徴とするショットキーダイオード。
一対の主表面を有する第一導電型の半導体基体と、
前記半導体基体の一方の主表面に形成され、前記半導体基体との間にショットキー障壁をなすショットキー金属と、
前記ショットキー金属の終端部分において前記ショットキー金属とオーム性接触し、前記半導体基体とｐｎ接合を形成する第二導電型の第一半導体層と、
前記半導体基体の他方の主表面において前記半導体基体にオーム性低抵抗接触されるカソード電極と、
前記半導体基体の前記一方の主表面において前記ショットキー金属と接触し、前記半導体基体との間に、前記第一半導体層が形成するｐｎ接合よりも深いｐｎ接合を形成する第二導電型の複数の第二半導体層と、
を有することを特徴とするショットキーダイオード。
請求項２において、
さらに、前記半導体基体の前記一方の主表面において前記ショットキー金属と接触し、前記半導体基体との間にｐｎ接合を形成する第二導電型の複数の第三半導体層を有することを特徴とするショットキーダイオード。
請求項３において、
前記第一、第二及び第三半導体層相互の間隔は、各半導体層より拡がる空乏層が、逆電圧が印加された時に、互いに繋がるよう設定されたことを特徴とするショットキーダイオード。
一対の主表面を有する第一導電型の半導体基体と、
前記半導体基体の一方の主表面に形成され、前記半導体基体との間にショットキー障壁をなすショットキー金属と、
前記ショットキー金属の終端部分において前記ショットキー金属とオーム性接触し、前記半導体基体とｐｎ接合を形成する第二導電型の第一半導体層と、
前記半導体基体の他方の主表面において前記半導体基体にオーム性低抵抗接触するカソード電極と、
前記半導体基体の前記一方の主表面において前記ショットキー金属とオーム性接触し、前記半導体基体との間にｐｎ接合を形成する、前記第一半導体層よりも低不純物濃度の第二導電型の複数の第二半導体層と、
を有し、
前記第二半導体層の不純物濃度は、素子の逆耐電圧の値が前記第二半導体層内に拡がる空乏層が前記一方の主表面に到達するパンチスルー電圧によって制限されるように設定され、
さらに、前記半導体基体の前記一方の主表面において前記ショットキー金属と接触し、前記半導体基体との間にｐｎ接合を形成する前記第二半導体層よりも高不純物濃度の第二導電型の複数の第三半導体層を有し、
前記第一、第二及び第三半導体層相互の間隔は、各半導体層より拡がる空乏層が、逆電圧が印加された時に、互いに繋がるよう設定されたことを特徴とするショットキーダイオード。
請求項５において、
前記第二半導体層と前記第三半導体層とが互いに接する部分を有することを特徴とするショットキーダイオード。
並列接続される半導体スイッチング素子と整流ダイオードとを備える電力変換器であって、
前記整流ダイオードが請求項１〜６のいずれか１項に記載のショットキーダイオードであることを特徴とする電力変換器。