[go: up one dir, main page]

CN100466203C - 绝缘体上硅晶片的成形绝缘层及其制造方法 - Google Patents

绝缘体上硅晶片的成形绝缘层及其制造方法 Download PDF

Info

Publication number
CN100466203C
CN100466203C CNB2003801108263A CN200380110826A CN100466203C CN 100466203 C CN100466203 C CN 100466203C CN B2003801108263 A CNB2003801108263 A CN B2003801108263A CN 200380110826 A CN200380110826 A CN 200380110826A CN 100466203 C CN100466203 C CN 100466203C
Authority
CN
China
Prior art keywords
wafer
insulating layer
silicon
forming
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003801108263A
Other languages
English (en)
Other versions
CN1879206A (zh
Inventor
L·古拉里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1879206A publication Critical patent/CN1879206A/zh
Application granted granted Critical
Publication of CN100466203C publication Critical patent/CN100466203C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/005—Bulk micromachining
    • B81C1/00507—Formation of buried layers by techniques other than deposition, e.g. by deep implantation of elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种绝缘体上硅晶片(10)。所述SOI晶片(10)包括顶部硅层(6)，硅衬底(4)，以及氧化物绝缘层(2)，所述氧化物绝缘层(2)设置于所述晶片(10)中并在所述硅衬底(4)与所述顶部硅层(6)之间。所述氧化物绝缘层(2)具有成形的顶部表面(8a、8b、8c、8d、8e)和成形的底部表面(12e)的至少一个。本发明同时提供了用于制造此SOI晶片(10)的方法。

Description

绝缘体上硅晶片的成形绝缘层及其制造方法
技术领域
本发明通常涉及绝缘体上硅晶片，更具体地说，涉及此类晶片的成形绝缘层。
背景技术
电路的制造工艺包括通过具体的电路径连接隔离器件。因此，当制造硅集成电路(ICs)或芯片时，在硅中构建的器件必须相互隔离。可以在后面互连这些器件以形成所需的具体电路结构。由此，隔离技术是制造ICs的一个关键方面。
已经开发了各种技术用于隔离ICs中的器件。一个原因是不同的IC类型具有不同的隔离需求。这些类型包括，例如，NMOS、CMOS、和双极类型。NMOS或负沟道金属氧化物半导体是一类具有负电荷的半导体，以使通过电子的移动来开启或关断晶体管。相反，PMOS(正沟道MOS)通过移动空穴工作。NMOS比PMOS快，但是造价也更高。
CMOS或互补金属氧化物半导体同时使用NMOS(负极性)和PMOS(正极性)电路。因为在任何所给的时间，只有一种电路类型开启，所以CMOS芯片比只使用一类晶体管的芯片需要更低的功率。这使得CMOS芯片对在例如便携式计算机的电池供电的器件中使用尤其具有吸引力。个人计算机也包括少量电池供电的CMOS存储器，用于保持数据、时间、以及系统设置参数。
双极晶体管是具有两个相邻pn结的电子器件。它具有3个器件区:发射极、基极(中间区)、和集电极。两个pn结(即，发射极-基极和集电极-基极结)在单块半导体材料中，相隔一定距离。通过改变邻近结的偏置调制一个pn结中的电流称为双极晶体管作用。可以将外部引线连接到这三个区域的每个，而且可以从这些引线将外部电压和电流施加到器件。
这些和其它不同的IC类型需要不同的隔离技术。另外，对于最小隔离间距、表面平坦性、工艺复杂性和在制造隔离结构期间产生的缺陷密度，各种隔离技术具有不同的特性。当选择适当的隔离技术用于具体电路应用时，必须在这些特征中取折衷。
历史上，因为双极ICs是被首先开发出来，用于隔离双极器件的集电极区的技术也是首先被发明(称为结隔离，术语包括被沿侧壁的氧化物和底部的结隔离的结构)。PMOS和NMOS ICs不需要结隔离；然而，仍需要提供隔离结构以防止在相邻器件之间建立寄生沟道。所开发的最重要的技术称为LOCOS隔离(用于硅的局部氧化)，它包括在衬底的无源区中形成半凹蚀氧化物。
当器件几何尺寸达到亚微米尺寸时，常规LOCOS隔离技术达到了它有效性的极限。因此，需要另一种用于CMOS和双极技术的隔离工艺。克服了用于小几何尺寸器件的常规LOCOS的一些缺点的经过改进的LOCOS工艺；沟槽隔离；和选择性外延隔离都是采用的较新方法。
必须在高电压下和苛刻辐射环境中工作的器件需要甚至更苛刻的隔离技术。结隔离不适于高电压应用，因为在±30伏的电源电压下，在合理的掺杂级别和器件结构尺寸下会发生结击穿。在高辐射环境中，通过伽马射线在pn结中产生的瞬间光电流会致使结隔离失效。对于此种应用，优选的隔离技术为完全取决于用绝缘体而不是用pn结包围器件的技术。
这些技术通常称为绝缘体上硅(“SOI”)隔离工艺。SOI隔离工艺包括更老的工艺，例如介质隔离(“DI”)和兰宝石上硅(“SOS”)。也包括最近开发的技术:注氧隔离(“SIMOX”)、熔区再结晶(“zMR”)、氧化多孔性硅全隔离(“FIPOS”)和晶片接合。SOI工艺由国际商业机器公司开发。
不像基于CMOS的芯片，其用能够使芯片存储必须被放电或充电的电容的杂质掺杂，SOI芯片通过薄硅层上设置晶体管来形成，此薄硅层通过薄氧化硅或玻璃的绝缘层与硅衬底隔离，其最小化了电容(或从晶体管吸收的能量)。由此提供了全隔离。
SOI隔离提供了许多优点。在一些情况下，相对于在体硅上制造的电路，SOI技术使用更简单的制造工序并形成了改进的横截面。图1A和1B中示出了这些优点，其中将台面隔离的SOI CMOS工艺(图1B)与p阱体CMOS工艺(图1B)进行对比。SOI隔离也提供了整个IC上和CMOS电路中的各种电路元件之间的减小的电容耦合，由此消除了闭锁。SOI隔离可以减小芯片尺寸，增加封装密度，或者都可以。最小的器件隔离只由光刻极限确定。最后，寄生电容和芯片尺寸的减小允许SOI工艺提供增加的电路速度。
当使用基于薄硅膜的SOI技术时，可以获得两个其它重要优点。第一，如果可以通过薄硅膜的完全岛状、倾斜蚀刻壁工艺获得器件隔离，那么就可以产生相对良好的表面形貌(用于阶跃覆盖)。第二，因为SOI隔离技术消除了相邻器件之间的场效应晶体管(“FET”)的寄生场，所以LOCOS工艺就不需要了。
与所有的隔离技术一样，SOI隔离有其缺点。例如，SOI技术中的有源器件区的晶体质量趋于比体硅中的它们的相应物要差。与本发明更相关地是，绝缘层的存在趋于使有效缺陷获得和杂质获得工艺的采用变复杂或阻止其进行。然而，SOI隔离的优点十分具有吸引力地是，技术的改进具有重要的商业意义。
为了解决常规SOI隔离工艺和由此工艺产生的器件的缺点，提供了制造SOI晶片的新工艺及其晶片。本发明的一个目的是增加SOI晶片制造工艺的可靠性、容易性、和效率。相关目的是加宽制造工艺的光刻聚焦窗口。另一个目的是减少市场化SOI晶片所需的时间。本发明还有一个目的是在制造期间积极影响光致抗蚀剂厚度和步进制造者的选择。
本发明的另一个目的是将改进的SOI晶片结合进例如光学开关的应用。相关目的是增加光学开关的速度。本发明还有一个目的是减小功耗。
发明内容
为了达到这些和其它目的，而且从目的看，本发明提供了一种绝缘体上硅晶片，包括顶部硅层，硅衬底，以及氧化物绝缘层，所述氧化物绝缘层设置于所述晶片中并在所述硅衬底与所述顶部硅层之间。所述氧化物绝缘层具有成形(contoured)的顶部表面和成形的底部表面的至少一个。同时提供了用于制造此绝缘体上硅晶片的方法。
根据本发明，用于制造绝缘体上硅晶片的一种方法包括提供硅衬底的初始步骤。在所述晶片中形成氧化物绝缘层，所述绝缘层掩埋于所述硅衬底中，将所述硅衬底与顶部硅层分离，并具有顶部表面和底部表面。接着，增厚所述绝缘层。形成所述绝缘层的成形的顶部表面和成形的底部表面的至少一个。最后，退火以进一步增厚并成形所述绝缘层。
根据本发明，用于制造绝缘体上硅晶片的另一种示例性方法包括提供硅衬底的初始步骤。再次，在所述晶片中形成氧化物绝缘层，所述绝缘层掩埋于所述硅衬底中，将所述硅衬底从顶部硅层分离，并具有顶部表面和底部表面。接着，增厚所述绝缘层。产生用于晶片的芯片周期并设定坐标，在所述坐标处预期所述掩埋氧化物绝缘层的预定形貌。将所述坐标转移到用于执行的氧注入机。根据来自所述芯片周期图(map)的预设坐标，以所需的预定厚度和图形，利用所述注入机的扫描和所述晶片的倾斜或旋转调节所述氧注入的能量、剂量、或温度。形成所述绝缘层的成形的顶部表面和成形的底部表面的至少一个。最后，退火以进一步增厚并成形所述绝缘层。
应该理解，上面的概述和下面的详述都是本发明的示例，并不具有限制性。
附图说明
当结合附图阅读时，通过后面详细的描述可以更好地理解本发明。需要强调，按照惯例，附图的各种特征不是按比例的。相反，为了简明，各种特征的尺寸可任意扩展或减小。附图包括:
图1A示出了常规p阱体CMOS工艺；
图1B示出了常规台面隔离的绝缘体上硅CMOS工艺；
图2示出了用于形成SIMOX晶片的常规设备；
图3示出了根据本发明具有凸起顶表面的SOI晶片的绝缘层；
图4示出了根据本发明具有顶表面的绝缘层，所述顶表面具有交替的凸起区域和基本平坦区域；
图5示出了根据本发明具有凹陷顶表面的SOI晶片的绝缘层；
图6示出了根据本发明具有顶表面的绝缘层，所述顶表面具有交替的凹陷区域和基本平坦区域；
图7示出了根据本发明具有受控厚度和混合外形变化的构图形貌(顶和底表面都有)的绝缘层；
图8示出了根据本发明构建和配置为倾斜、旋转、以及同时倾斜和旋转晶片以获得预期形貌的绝缘层的氧注入机；以及
图9进一步示出了根据本发明晶片的倾斜角度和旋转角度。
具体实施方式
现在参考附图，其中在包括附图的各图中类似参考标号表示类似元素，图2示出了用于形成SIMOX晶片10的常规设备。通过SIMOX工艺将氧注入硅衬底4形成二氧化硅(SiO2)的掩埋绝缘层2是用于形成SOI结构的一种主要商业技术。顶部硅层6位于绝缘层2上。
此技术需要来自注入源20的高剂量(～2×1018cm-2)的氧(O+)离子22；此剂量提供了确保在退火工艺期间通过氧与硅的反应形成化学计量二氧化硅的连续层的最小浓度需求。注入能量也必须足够高(150-180keV)，以使注入峰值在硅内足够深(0.3-0.5μm)。注入工艺期间一般要将芯片加热到高于400℃，以确保表面在高剂量注入步骤期间维持其晶体特性。
在例如N2的中性室30中或在O2中并在足够高的温度(1100-1500℃)下实施注入后的退火到足够的时间(3-5小时)，以形成二氧化硅的掩埋层。退火步骤也在表面硅中允许过量的氧，以外扩散，由此增加掩埋氧化物(“BOX”)层的介质强度。退火步骤之后，晶体硅表面通常较薄(约100-300nm)。因此，通常淀积外延硅的附加层，以使可获得大于等于0.5μm厚的单晶器件区用于制造器件。
下面提供的表总结了使用扫描电子显微镜(“SEM”)获得的用于测量使用SIMOX工艺制造的样品SOI晶片10的横截面的数据。数据包括用五种不同氧注入工序而保持退火常数(在1450℃下)获得的掩埋绝缘层2和绝缘体上硅层6的厚度。包括这些实例是为了更清晰地显示本发明的所有特性。这些实例是本发明的示例，并不具有限制性。
 
剂量 能量 弯曲度 温度 平均BOX SOI BOX底部的总氧化物深度
第一
1.25E+017 178K 20Deg. 365℃
第二
1.45E+017 178K 200Deg. 365℃
1.25E+017 178K 200Deg. 365℃
1.05E+017 178K 200Deg. 365℃
第三
2.00E+015 165K 20Deg. 室温 1382 678 2060
1.00E+015 163K 20Deg. 室温 1312 663 1975
2.00E+015 161K 20Deg. 室温 1234 616 1850
1450℃ 退火
第一
1.25E+017 169K 20Deg. 365℃
第二
1.25E+017 169K 200Deg. 365℃
1.05E+017 169K 200Deg. 365℃
第三
2.00E+015 157K 20Deg. 室温 1339 484 1832
1.5E+015 157K 20Deg. 室温 1210 429 1639
1450℃ 退火
总而言之，SOI晶片10的结构中，掩埋绝缘层2将硅层6与硅衬底4电隔离。掩埋绝缘层2并不总是占据整个硅衬底4。通常，绝缘层2占据一部分硅衬底4。无论如何，常规SOI晶片10包括具有基本平坦顶部表面8和基本平坦底部表面12的绝缘层2。尽管晶片表面的平坦性可以随意改变，但是平坦绝缘层2的厚度均匀规范通常为±1％。
SIMOX比其它SOI技术具有一些优点。也许最重要的优点是该技术对于生产线是透明的；基于SIMOX的电路的制造使用了与常规IC制造中使用的类似工艺步骤。然而，SIMOX工艺也具有一些缺点，而且本发明并未限制于此特殊工艺。例如，SIMOX工艺需要获得特定氧注入机。需要高束电流注入机，以使晶片的高产量更可行。必须适当选择注入参数和退火时间表，以提供最佳的IC性能，这是因为表面硅膜的微结构对氧剂量和氧注入后的退火温度很敏感。例如，较低剂量的氧会导致硅膜中较高的氧含量，而较高的氧密度在1150℃下退火之后会在硅膜/掩埋氧化物界面处沉淀。对于2.25×1018cm-2的氧剂量，1275℃下的热退火能够消除硅膜中的氧沉淀。
已经发现，在所有其它条件相当的情况下，在SOI晶片上以及在SOI晶片中制造的相同芯片并没有显示出所期望的相同的电和物理特性。相反地，由于从顶部硅层6穿过绝缘层2到硅衬底4的泄漏，芯片要经受性能的下降。另外还发现，如果有意使掩埋绝缘层2不平，有些性能的下降就可以被避免。由此，根据本发明，构图或改变掩埋绝缘层2的形貌，以获得相对于常规的、基本平坦的掩埋氧化物层的各种优点。为了说明，下面提供了几个形貌的具体实施例。这些实施例可以结合在晶片中。受控和构图的形貌可以应用到绝缘层2的一侧或两侧(即，顶部和底部)。
1.凸起图形
光刻工艺窗口最容易受显示明显的中心到边缘变化(delta)的晶片形貌影响。光刻工艺也受涂覆期间顶部中心光致抗蚀剂位置的影响，所述涂覆通常在晶片中心区留下的抗蚀剂要稍薄一些。薄的中心区引起特征缩减，栅极故障(flop over)或留下不希望的抗蚀剂侧壁轮廓——冒险注入并因此器件会不精确。
另外，由工艺引起的各种氧化物充电和内部电弧机理最终可能使绝缘层2变薄——特别是在晶片10的中心。绝缘层2在大量半导体工艺期间通常不会保持其均匀的平坦性；相反，绝缘层2在晶片10的中心区相对于边缘区在整个工艺过程中会变得越来越薄，同时在绝大部分时间(99％)不会直接暴露。此变薄会引起性能的下降。
在本发明的第一实施例中，给定掩埋绝缘层2的顶部8a为如图3中所示的成形的凸起形状。绝缘层2可以由任何直径的任何SOI晶片10的任何边缘处最小厚度和中心区处最大厚度形成。凸起形状的一个重要优点是，对于绝缘层2的固有中心变薄，它能够预见并加以补偿。甚至在晶片中相对微小的逐渐减小也对预见表面上地不可避免的变薄大有帮助。
用以获得SOI晶片10的绝缘层2的顶部8a的均匀成形的凸起形状的实例性工艺使用了现有的技术:任何尺寸和厚度的单晶硅晶片、定量氧注入机、和定量氧退火炉。工艺的第一步在整个晶片10中均匀形成最深的掩埋氧化物绝缘层2。接下来，减小注入剂量、能量、和温度的一个或多个，以使整个晶片中的此层变厚。然后减小注入剂量、能量、和温度的一个或多个，以使小于晶片自身直径的预设直径中的此层变厚。此工艺步骤初始形成了顶部8a的成形的凸起形状。最后，在氧环境中退火晶片，以进一步增厚并成形掩埋绝缘层2为凸起形状。
此工艺通过氧注入在单晶硅晶片10内形成均匀的绝缘层2。掩埋绝缘层2的厚度可以通过调整氧注入的能量、剂量、或温度增加。退火步骤也有助于绝缘层2的最终形状。如图4中所示，此工艺可以适用于获得用于绝缘层2的顶部8b的成形图形，所述图形具有交替的凸起区域和基本平坦区域。
2.凹陷图形
在各种制造步骤期间，绝缘体上硅晶片10中的掩埋绝缘层2的硅界面内和界面处捕获和积累的电荷最终将引起电压击穿。此击穿的严重程度取决于绝缘层2自身的厚度。为了解决电压击穿的问题，提供了具有均匀成形的凹陷顶部8c的掩埋绝缘层2。图5中示出了此结构。顶部8c可以在任何直径的SOI晶片10的边缘处具有任何最大的厚度。成形的凹陷顶部8c有助于将多余电荷漏向晶片10的边缘，在边缘处印刷的芯片少于在晶片10的其它区域上印刷的。
用以获得SOI晶片10的绝缘层2的顶部8c的均匀成形的凹陷形状的实例性工艺使用了现有技术:任何尺寸和厚度的单晶硅晶片、定量氧注入机、和定量氧退火炉。工艺的第一步在整个晶片10中均匀形成最深的掩埋氧化物绝缘层2。接下来，减小注入剂量、能量、和温度的一个或多个，以使整个晶片中的此层变厚。然后减小注入剂量、能量、和温度的一个或多个，以使在外直径不超过晶片10的直径而内直径大于零的圆环区中环绕晶片10的此层变厚。可以注入机调节以只扫描预设直径内的环绕晶片10的圆环区。此工艺步骤初始形成了顶部8c的成形的凹陷形状。最后，在氧环境中退火晶片，以进一步增厚并成形掩埋绝缘层2为凹陷形状。
此工艺通过氧注入在单晶硅晶片10内形成了均匀的绝缘层2。掩埋绝缘层2的厚度可以通过调整氧注入的能量、剂量、或温度增加。退火步骤也有助于绝缘层2的最终形状。如图6中所示，此工艺可以适用于获得用于绝缘层2的顶部8d的成形图形，所述图形具有交替的凹陷区域和基本平坦区域。
3.构图和混合图形
为了解决上述各种问题，提供了具有受控厚度和混合轮廓变化的构图形貌的掩埋绝缘层2。图7中示出了此结构。绝缘层2的顶部8e可以具有凸起、凹陷、和基本平坦部分的任意组合。类似地，绝缘层2的底部12e可以具有凸起、凹陷、和基本平坦部分的任意组合。绝缘层2的顶部8e和底部12e确定它们之间绝缘层2变化的厚度。选择顶部8e和底部12e的具体成形部分的具体位置和长度，以获得晶片10的预期的性能参数。
用以获得SOI晶片10的绝缘层2的受控厚度和混合轮廓变化的构图形貌的实例性工艺使用了具体设计的制造装备。图8和9示出了此装备。如图8所示，构建和配置氧注入机50，以倾斜、旋转、或同时倾斜和旋转晶片10。此注入机50允许制造者指定角度，来自离子源40的离子注入束将以指定角度轰击位于注入机轮44上的晶片10。
在注入机轮44上凹口取向(旋转)晶片10。注入机轮44以箭头46的方向，即顺时针方向，以指定速度(例如，200rpm)旋转。通过图8中箭头48所指方向表示离子注入束42的扫描方向。这样，根据本发明提供的是能够利用机动性倾斜并旋转晶片10的高能量、高流量氧注入机50，以在扫描期间以预编程的间隔执行此倾斜和旋转行为。当然也可以将氧注入机50定量，以像常规或“规范”注入机一样，在单晶硅晶片10中产生平坦的掩埋氧化物绝缘层2。
图9进一步示出了根据本发明晶片10的倾斜角度θ和旋转角度ф。相对于和(100)硅晶片10的表面垂直的<100>方向测量倾斜角度θ。此角度产生于晶片10关于位于并平行于<100>晶片平面的轴的倾斜。旋转角度ф测量晶片10关于与晶片10中心垂直的轴的旋转。这两个角度一起指定了离子注入束42轰击晶片10的角度。
制造工艺的第一步在晶片10上形成初始掩埋氧化物绝缘层2。接下来，减小注入剂量、能量、和温度的一个或多个，以使整个晶片中的此层变厚。然后减小注入剂量、能量、和温度的一个或多个，以利用预定坐标处的形貌选择性构图掩埋绝缘层2。此工艺步骤初始形成了顶部8e和底部12e的受控厚度和混合轮廓变化的构图形貌。最后，在氧环境中退火晶片，以进一步确定掩埋绝缘层2的形状。
本工艺优选包括产生用于晶片的芯片周期性和设定坐标的步骤，其中掩埋氧化物绝缘层2的预定形貌是预期的。然后可以将此信息传递给用于执行的注入机50。可以利用注入机扫描，以及晶片10根据来自芯片周期图的预设坐标的倾斜和旋转，以将要构建的结构所需的预定厚度和形状，实施开始通过调节氧注入的能量、剂量、或温度形成掩埋氧化物绝缘层2的形貌的步骤。
调节氧注入剂量、能量、和温度，以消除可能留在正在形成的掩埋氧化物绝缘层2中的任何硅岛。炉退火温度和退火室内氧的百分含量决定了氧从室扩散进晶片10的速率。这些参数也决定了氧化物-硅界面的最终厚度和光滑度。
此工艺通过氧注入在单晶硅晶片10内形成了绝缘层2。掩埋绝缘层2的厚度可以通过调整氧注入的能量、剂量、或温度增加。退火步骤也有助于绝缘层2的最终形状。
4.工业应用
尤其随着技术的成熟，在整个晶片中，或在基于晶片的芯片周期图的重复图形中的SOI晶片的绝缘层上选择性产生预定形貌的工艺，在很多应用中非常有用。本发明将能够同时支持半导体工艺中传统的和较新的应用。具体地说，本发明可以提供用于CMOS、双极芯片、和其它半导体器件的优点。甚至更具体地说，本发明还可以允许栅极长度的减小。
另外，通常用于SOI晶片的临界尺寸的狭窄纵向工艺窗口需要加宽。公知的方法指向的目的包括光掩模的多重补偿、光致抗蚀剂系统转换、和可能使用精致并涉及的次硅生长方案。蚀刻方法有其自身缺点。对于给定的掩模设置，可以根据本发明通过控制和优化SOI晶片上的掩埋绝缘层来加宽光刻和其它物理和电工艺的窗口。本发明适用于SOI晶片的所有类型、厚度、直径、以及其它规范。
目标电性能决定了在SOI结构顶部硅层的厚度。顶部硅层下面的绝缘层的厚度虽不是任意的，但也不像顶部硅层的厚度那么严格。绝缘层的反射特性可用于优化光刻工具的透镜的数值孔径和sigma值，以保持聚焦窗口尽可能的宽。目前的制造工艺只是简单的以SOI晶片上的均匀厚度为目标。
本发明对于光学开关，尤其是微机电“MEMS”系统中的光学开关也很有用。绝缘层的弯曲形状允许开关收集更多的光；因此开关变得更快。MEMS制造正在从体硅晶片向SOI晶片改变是因为SOI晶片内的掩埋氧化物绝缘层提供的有用介质隔离。此绝缘层也可用作从晶片的两侧湿和干蚀刻硅的蚀刻停止，以形成并限定具有平坦表面的微结构的形状，其也可以选择性受益于类似形成MEMS光学开关中的反射镜的应用中的弯曲表面。
这样，目前对本发明存在需要的一个具体实例包括MEMS光学开关中产生的反射镜。当在单晶SOI晶片上形成这些阵列作为纤维光学开关的一部分时，每一个反射镜具有50μm或更大的直径或边缘，并且阵列可以是1000×1000。根据2001年的调查，随着对被认为每九个月翻一番的光学带宽的需求，在没有任何信号损失的情况下保持自由光束完整性的要求极具挑战；在开关之后通常需要昂贵的放大方法。目前，在SOI晶片上形成的反射镜顶部基本平坦，这正是所预期的，并且底部也基本平坦，这是因为它被限定在平坦的BOX绝缘层上。
这个平坦性有助于和方向有关的精度，但不能阻止光束变宽和变得更少限定。要被蚀刻为反射镜的SOI的面积和体积下面的掩埋氧化物绝缘层的局部成形形貌同时成形单晶硅本身的面积。此形貌允许反射镜呈现凹陷表面，以按周期性间隔再聚焦变弱的光束。作为选择，此形貌允许反射镜和光学设计者通过呈现凸起的表面以两个不同的方向发送光束，允许在不对称的结构中形成阵列。BOX绝缘层厚度的变化也可以促使形成不同长度的束。

Claims (14)

1.一种用于制造绝缘体上硅晶片(10)的方法，包括以下步骤:
(a)提供硅衬底(4)；
(b)在所述晶片(10)中形成氧化物绝缘层(2)，所述绝缘层(2)掩埋于所述硅衬底(4)中，将所述硅衬底(4)与顶部硅层(6)分离，并具有顶部表面(8)和底部表面(12)；
(c)增厚所述绝缘层(2)；
(d)形成所述绝缘层(2)的成形的顶部表面(8a、8b、8c、8d、8e)和成形的底部表面(12e)的至少一个；以及
(e)退火以进一步增厚并成形所述绝缘层(2)。
2.根据权利要求1的方法，其中所述在所述晶片(10)中形成氧化物绝缘层(2)的步骤(b)使用定量氧注入机(50)来完成。
3.根据权利要求2的方法，其中所述增厚所述绝缘层(2)的步骤(c)通过减小注入剂量、能量和温度的一个或多个来完成。
4.根据权利要求1的方法，其中所述退火的步骤(e)为氧退火。
5.根据权利要求1的方法，其中所述至少一个成形的表面为均匀凸起的。
6.根据权利要求5的方法，其中所述在所述晶片(10)中形成氧化物绝缘层(2)的步骤(b)使用定量氧注入机(50)来完成，以及所述形成至少一个均匀凸起表面的步骤(d)包括减小注入剂量、能量和温度的一个或多个，以在小于所述晶片(10)的直径的预设直径上增厚所述绝缘层(2)。
7.根据权利要求1的方法，其中所述至少一个成形的表面具有交替凸起和平坦的区域。
8.根据权利要求1的方法，其中所述至少一个成形的表面为均匀凹陷的。
9.根据权利要求8的方法，其中所述在所述晶片(10)中形成氧化物绝缘层(2)的步骤(b)使用定量氧注入机(50)来完成，以及所述形成至少一个均匀凹陷表面的步骤(d)包括减小注入剂量、能量和温度的一个或多个，以在外直径不超过所述晶片(10)的直径和内直径大于零的环形区域中增厚环绕所述晶片(10)的所述绝缘层(2)。
10.根据权利要求9的方法，还包括调节所述注入机(50)，以只扫描预设直径内的环绕所述晶片(10)的所述环形区。
11.根据权利要求1的方法，其中所述至少一个成形的表面具有交替凹陷和平坦的区域。
12.根据权利要求1的方法，其中所述至少一个成形的表面包括凸起、凹陷和平坦的部分的组合。
13.根据权利要求12的方法，其中所述在所述晶片(10)中形成氧化物绝缘层(2)的步骤(b)使用定量氧注入机(50)来完成，以及所述形成至少一个成形的表面的步骤(d)包括减小注入剂量、能量和温度的一个或多个，以用预定坐标处的形貌选择性构图所述掩埋绝缘层(2)。
14.一种用于制造绝缘体上硅晶片(10)的方法，包括以下步骤:
(a)提供硅衬底(4)；
(b)在所述晶片(10)中形成氧化物绝缘层(2)，所述绝缘层(2)掩埋于所述硅衬底(4)中，将所述硅衬底(4)与顶部硅层(6)分离，并具有顶部表面(8)和底部表面(12)；
(c)增厚所述绝缘层(2)；
(d)产生用于所述晶片(10)的芯片周期并设定预期所述掩埋氧化物绝缘层(2)的预定形貌的坐标；
(e)将所述坐标转移到用于执行的氧注入机(50)；
(f)根据来自所述芯片周期图的预设坐标，以所需的预定厚度和图形，利用所述注入机(50)的扫描和所述晶片(10)的倾斜或旋转调节所述氧注入的能量、剂量或温度，由此形成所述绝缘层(2)的成形的顶部表面(8a、8b、8c、8d、8e)和成形的底部表面(12e)的至少一个；以及
(e)退火以进一步增厚并成形所述绝缘层(2)。
CNB2003801108263A 2003-12-16 2003-12-16 绝缘体上硅晶片的成形绝缘层及其制造方法 Expired - Fee Related CN100466203C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2003/040079 WO2005062364A1 (en) 2003-12-16 2003-12-16 Contoured insulator layer of silicon-on-onsulator wafers and process of manufacture

Publications (2)

Publication Number Publication Date
CN1879206A CN1879206A (zh) 2006-12-13
CN100466203C true CN100466203C (zh) 2009-03-04

Family

ID=34709668

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801108263A Expired - Fee Related CN100466203C (zh) 2003-12-16 2003-12-16 绝缘体上硅晶片的成形绝缘层及其制造方法

Country Status (7)

Country Link
US (2) US7935613B2 (zh)
EP (1) EP1695379B1 (zh)
JP (1) JP4701085B2 (zh)
KR (1) KR100956711B1 (zh)
CN (1) CN100466203C (zh)
AU (1) AU2003297191A1 (zh)
WO (1) WO2005062364A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100466203C (zh) 2003-12-16 2009-03-04 国际商业机器公司 绝缘体上硅晶片的成形绝缘层及其制造方法
DE102007015504B4 (de) * 2007-03-30 2014-10-23 Advanced Micro Devices, Inc. SOI-Transistor mit Drain- und Sourcegebieten mit reduzierter Länge und einem dazu benachbarten verspannten dielektrischen Material und Verfahren zur Herstellung
US7897428B2 (en) * 2008-06-03 2011-03-01 International Business Machines Corporation Three-dimensional integrated circuits and techniques for fabrication thereof
US7955887B2 (en) * 2008-06-03 2011-06-07 International Business Machines Corporation Techniques for three-dimensional circuit integration
US20120190137A1 (en) * 2011-01-24 2012-07-26 Sumitomo Electric Industries, Ltd. Cross section observation method
JP5454485B2 (ja) * 2011-02-09 2014-03-26 信越半導体株式会社 貼り合わせ基板の製造方法
US9149870B2 (en) 2012-09-14 2015-10-06 Aerojet Rocketdyne Of De, Inc. Additive manufacturing chamber with reduced load
US12217036B2 (en) 2016-02-10 2025-02-04 Vignet Incorporated Automating interactions for health data collection and patient engagement
US9858063B2 (en) 2016-02-10 2018-01-02 Vignet Incorporated Publishing customized application modules
US9848061B1 (en) 2016-10-28 2017-12-19 Vignet Incorporated System and method for rules engine that dynamically adapts application behavior
US10803411B1 (en) 2017-04-17 2020-10-13 Microstrategy Incorporated Enterprise platform deployment
US10770327B2 (en) * 2017-07-28 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for correcting non-ideal wafer topography
US10775974B2 (en) 2018-08-10 2020-09-15 Vignet Incorporated User responsive dynamic architecture
US11158423B2 (en) 2018-10-26 2021-10-26 Vignet Incorporated Adapted digital therapeutic plans based on biomarkers
US11714658B2 (en) 2019-08-30 2023-08-01 Microstrategy Incorporated Automated idle environment shutdown
US11755372B2 (en) 2019-08-30 2023-09-12 Microstrategy Incorporated Environment monitoring and management
WO2021128031A1 (zh) * 2019-12-25 2021-07-01 南昌欧菲光电技术有限公司 感光组件制作方法、感光组件、摄像模组和移动终端
CN112551482B (zh) * 2020-12-10 2023-04-18 电子科技大学 一种微棒腔自由频谱宽度的精细控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0570057A2 (en) * 1992-05-15 1993-11-18 ENICHEM S.p.A. SOI structure with a deep thin oxide layer prepared by ion implantation at high energy followed by thermal treatment
US5888297A (en) * 1995-01-09 1999-03-30 Nec Corporation Method of fabricating SOI substrate
US5930642A (en) * 1997-06-09 1999-07-27 Advanced Micro Devices, Inc. Transistor with buried insulative layer beneath the channel region
CN1279505A (zh) * 2000-04-27 2001-01-10 中国科学院上海冶金研究所 一种低剂量注氧制作绝缘层上硅(soi)电路的器件工艺
US6548369B1 (en) * 2001-03-20 2003-04-15 Advanced Micro Devices, Inc. Multi-thickness silicon films on a single semiconductor-on-insulator (SOI) chip using simox

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2563377B1 (fr) * 1984-04-19 1987-01-23 Commissariat Energie Atomique Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique
FR2616590B1 (fr) * 1987-06-15 1990-03-02 Commissariat Energie Atomique Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
JPH04226079A (ja) * 1990-04-17 1992-08-14 Canon Inc 半導体装置及びその製造方法及びそれを有する電子回路装置
US5278077A (en) * 1993-03-10 1994-01-11 Sharp Microelectronics Technology, Inc. Pin-hole patch method for implanted dielectric layer
US5364800A (en) * 1993-06-24 1994-11-15 Texas Instruments Incorporated Varying the thickness of the surface silicon layer in a silicon-on-insulator substrate
JPH0778994A (ja) * 1993-09-07 1995-03-20 Hitachi Ltd Ｍｏｓ型半導体装置及びその製造方法
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
JP3036619B2 (ja) * 1994-03-23 2000-04-24 コマツ電子金属株式会社 Ｓｏｉ基板の製造方法およびｓｏｉ基板
JP3254889B2 (ja) * 1994-03-25 2002-02-12 ソニー株式会社 Ｍｏｓ型半導体記憶装置及びその製造方法
US5589407A (en) * 1995-09-06 1996-12-31 Implanted Material Technology, Inc. Method of treating silicon to obtain thin, buried insulating layer
US5773356A (en) * 1996-02-20 1998-06-30 Micron Technology, Inc. Gettering regions and methods of forming gettering regions within a semiconductor wafer
US6309934B1 (en) * 1996-08-08 2001-10-30 The United States Of America As Represented By The Secretary Of The Navy Fully self-aligned high speed low power MOSFET fabrication
FR2756847B1 (fr) * 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
US20070122997A1 (en) * 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
JPH1140512A (ja) * 1997-07-22 1999-02-12 Komatsu Denshi Kinzoku Kk 半導体基板の製造方法
KR100281110B1 (ko) 1997-12-15 2001-03-02 김영환 반도체소자및그제조방법
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6171965B1 (en) * 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
EP1939932A1 (en) * 1999-08-10 2008-07-02 Silicon Genesis Corporation A substrate comprising a stressed silicon germanium cleave layer
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
US6180487B1 (en) * 1999-10-25 2001-01-30 Advanced Micro Devices, Inc. Selective thinning of barrier oxide through masked SIMOX implant
US6602767B2 (en) * 2000-01-27 2003-08-05 Canon Kabushiki Kaisha Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery
US6613643B1 (en) * 2000-01-28 2003-09-02 Advanced Micro Devices, Inc. Structure, and a method of realizing, for efficient heat removal on SOI
US6417078B1 (en) * 2000-05-03 2002-07-09 Ibis Technology Corporation Implantation process using sub-stoichiometric, oxygen doses at different energies
US6300218B1 (en) * 2000-05-08 2001-10-09 International Business Machines Corporation Method for patterning a buried oxide thickness for a separation by implanted oxygen (simox) process
JP2002026137A (ja) 2000-07-05 2002-01-25 Hitachi Ltd 半導体集積回路装置およびその製造方法
US7166524B2 (en) * 2000-08-11 2007-01-23 Applied Materials, Inc. Method for ion implanting insulator material to reduce dielectric constant
US20020190318A1 (en) * 2001-06-19 2002-12-19 International Business Machines Corporation Divot reduction in SIMOX layers
US6737332B1 (en) * 2002-03-28 2004-05-18 Advanced Micro Devices, Inc. Semiconductor device formed over a multiple thickness buried oxide layer, and methods of making same
US6784072B2 (en) * 2002-07-22 2004-08-31 International Business Machines Corporation Control of buried oxide in SIMOX
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
US7316979B2 (en) * 2003-08-01 2008-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for providing an integrated active region on silicon-on-insulator devices
US7153753B2 (en) * 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
US7247569B2 (en) * 2003-12-02 2007-07-24 International Business Machines Corporation Ultra-thin Si MOSFET device structure and method of manufacture
CN100466203C (zh) 2003-12-16 2009-03-04 国际商业机器公司 绝缘体上硅晶片的成形绝缘层及其制造方法
FR2867307B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Traitement thermique apres detachement smart-cut

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0570057A2 (en) * 1992-05-15 1993-11-18 ENICHEM S.p.A. SOI structure with a deep thin oxide layer prepared by ion implantation at high energy followed by thermal treatment
US5888297A (en) * 1995-01-09 1999-03-30 Nec Corporation Method of fabricating SOI substrate
US5930642A (en) * 1997-06-09 1999-07-27 Advanced Micro Devices, Inc. Transistor with buried insulative layer beneath the channel region
CN1279505A (zh) * 2000-04-27 2001-01-10 中国科学院上海冶金研究所 一种低剂量注氧制作绝缘层上硅(soi)电路的器件工艺
US6548369B1 (en) * 2001-03-20 2003-04-15 Advanced Micro Devices, Inc. Multi-thickness silicon films on a single semiconductor-on-insulator (SOI) chip using simox

Also Published As

Publication number Publication date
US7935613B2 (en) 2011-05-03
JP2007524981A (ja) 2007-08-30
CN1879206A (zh) 2006-12-13
AU2003297191A1 (en) 2005-07-14
EP1695379B1 (en) 2012-12-05
JP4701085B2 (ja) 2011-06-15
KR20060118548A (ko) 2006-11-23
US8405150B2 (en) 2013-03-26
KR100956711B1 (ko) 2010-05-06
US20110101490A1 (en) 2011-05-05
EP1695379A4 (en) 2008-06-04
EP1695379A1 (en) 2006-08-30
US20100013044A1 (en) 2010-01-21
WO2005062364A1 (en) 2005-07-07

Similar Documents

Publication Publication Date Title
CN100466203C (zh) 绝缘体上硅晶片的成形绝缘层及其制造方法
US5212397A (en) BiCMOS device having an SOI substrate and process for making the same
US5140388A (en) Vertical metal-oxide semiconductor devices
US4116720A (en) Method of making a V-MOS field effect transistor for a dynamic memory cell having improved capacitance
US7618870B2 (en) Non-uniformly doped high voltage drain-extended transistor and method of manufacture thereof
US6593627B2 (en) SOI semiconductor wafer having different thickness active layers and semiconductor device formed therein
US6723587B2 (en) Ultra small-sized SOI MOSFET and method of fabricating the same
KR20020076386A (ko) 수직형 채널을 가지는 초미세 ｍｏｓ 트랜지스터 및 그제조방법
JP3078436B2 (ja) Ｂｉ−ＣＭＯＳ構造を形成する方法およびＢｉ−ＣＭＯＳ構造
US7977768B2 (en) Semiconductor devices and methods of manufacture thereof
JP2005101602A (ja) 高耐圧電界効果トランジスタ及びこれの形成方法
JP5220970B2 (ja) 高電圧トランジスタの製造方法
US6252269B1 (en) Semiconductor memory device
CN111696854B (zh) 半导体器件的制造方法
JPH036040A (ja) 半導体装置の製造方法
CN116190319A (zh) 一种基于hvcmos平台的mos器件及其制造方法
KR100252925B1 (ko) 반도체 장치의 플래쉬 이피롬 제조방법
KR20100081543A (ko) 반도체 소자의 제조 방법
TW202205543A (zh) 用於製作絕緣體上半導體(SeOI)積體電路晶片的方法
CN115548088A (zh) 一种半导体器件
CN119153487A (zh) 绝缘体上硅半导体元器件及工艺平台、制造方法
JPH0338836A (ja) 半導体装置の製造方法
KR20060007677A (ko) 바이폴라 접합 트랜지스터의 제조방법
KR20010098897A (ko) 디램 및 논리회로 장치가 내장된 집적회로의 제조 공정
JPH10154715A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171117

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171117

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090304

Termination date: 20181216

CF01 Termination of patent right due to non-payment of annual fee