JPH10154715A - 半導体素子の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 正確な相補型素子構造に適した形態を同一基
板上に形成し得るようにした半導体素子及びその製造方
法を提供する。 【解決手段】 本発明は、絶縁基板上に島形状に形成さ
れた第１導電型層内の一部に第２導電型不純物領域を形
成させ、さらにその第２導電型不純物領域内の一部に第
１導電型不純物領域を形成させた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体素子に係り、
特に超高速、超高集積集及び高信頼性に適した半導体素
子の製造方法に関する。

【０００２】

【従来の技術】一般に、ＳＯＩウェーハの製造方式は、
ウェーハに絶縁膜を形成した後ウェーハを互いに接合す
る方法、或いはウェーハに高エネルギーで加速させた酸
素イオンを注入し、熱処理をする方法のＳＩＭＯＸ(Sep
aration by Implanted Oxygen)法が代表的な技術であ
る。このような方法で絶縁膜の上にシリコンを形成させ
たＳＯＩウェーハを作成した後、活性領域以外のシリコ
ン部分を全てエッチングして半導体素子を形成させる。
したっがって、普通のバルク素子における問題であった
ラッチアッブ現像を完全に除去した素子を製造すること
ができる。そのため、隔離が容易で、かつ集積度が大き
い素子とすることができる。さらに、寄生キャパシター
が少なく、素子の速度が速い。

【０００３】また、ＳＯＩ技術は絶縁層上にシリコン単
結晶薄膜を形成し、その上に超高集的回路ＬＳＩを形成
する技術である。ＳＯＩ構造は完全な素子分離構造を実
現することができるので高速動作が可能である。そし
て、ＰＮ接合分離構造で現われる寄生ＭＯＳトランジス
タや寄生バイポーラトランジスタなどの能動的な寄生効
果が得られないので、ラッチアップ現象或はソフトエラ
ー現象の無い回路を構成し得るという長所がある。この
ＳＯＩ技術は、素子の微細化が限界になれば、集積度を
向上させるために素子を重ね、相互配線して従来２次元
的な超高集的回路の限界を超える３次元デバイスの可能
性をもたらす。

【０００４】以下、添付図面を参照して従来の半導体素
子の製造方法を説明する。図１〜図３は従来の半導体素
子の製造方法を示す工程断面図である。まず、図１ａに
示したように、Ｐ形半導体基板１１上に第１酸化膜１２
を形成する。続いて、第１酸化膜１２上に第１感光膜１
３を塗布した上、それを露光及び現像工程によってパタ
ーニングし、そのパターニングされた第１感光膜１３を
マスクとして不純物イオンとしてのリンをＰ形半導体基
板１１内に注入する。そして、アニーリング工程によっ
て不純物イオンを拡散させることにより、ｎ⁺ 埋込層１
４を形成する。

【０００５】次に、図１ｂに示したように、第１感光膜
１３と第１酸化膜１２を除去し、埋込層１４を含んだ全
面にＮ形エピタキシャル層１５を形成する。そして、前
記その上に第２酸化膜１６と第１窒化膜１７を順次形成
する。続いて、第１窒化膜１７上に第２感光膜(図示せ
ず)を塗布した後、露光及び現像工程によってパターニ
ングし、そのパターニングされた第２感光膜をマスクと
して第１窒化膜１７と第２酸化膜１６を選択的に除去し
て、エピタキシャル１５の表面が一定部分露出されるよ
うにコンタクトホール１８を形成する。その後、第１窒
化膜１７をマスクとして不純物イオンとしてのボロンを
エピタキシャル層１５内に注入する。

【０００６】そして、図１ｃに示したように、第１窒化
膜１７をマスクとしてＬＯＣＯＳ工程を施して、コンタ
クトホール１８の形成されている部分にフィールド酸化
膜１９を形成する。このフィールド酸化膜１９は、半導
体基板１１内に達する深さまで形成される。続いて、第
１窒化膜１７と第２酸化膜１６を除去する。そのとき同
時にフィールド酸化膜１９のエピタキシャル層１５の表
面より高く露出した部分も同時に選択的に除去する。次
に、フィールド酸化膜１９を含んだ全面に第３酸化膜２
０と第２窒化膜２１を順次形成し、第２窒化膜２１上に
第３感光膜２２を塗布した後、露光及び現像工程によっ
てパターニングする。

【０００７】続いて、パターニングされた第３感光膜２
２をマスクとして第２窒化膜２１と第３酸化膜２０を選
択的に除去して、エピタキシャル層１５表面が一定部分
露出されるようにする。そして、第３感光膜２２を除去
し、第２窒化膜２１を含んだ全面に高濃度の第１ポリシ
リコン層２３を形成する。その後、第１ポリシリコン層
２３上に第４感光膜２４を塗布した後、それを露光及び
現像工程によってパターニングする。そのパターニング
された第４感光膜２４をマスクとして第１ポリシリコン
層２３を選択的に除去して、図２ｄに示したように、エ
ピタキシャル層１５の表面が所定部分露出されるように
する。そして、第４感光膜２４をマスクとして全面にボ
ロンを注入する。

【０００８】次に、図２ｅに示したように、第４感光膜
２４を除去し、第１ポリシリコン層２３を含んだ全面に
ＣＶＤ法によって第３酸化膜２５を形成する。この時、
前記ＣＶＤ工程時、熱拡散によってエピタキシャル層１
５の表面部分にｐ^- 不純物領域２６とｐ⁺ 不純物領域２
７が同時に形成される。そして、図３ｆに示したよう
に、第３酸化膜２５上に第５感光膜(図示せず)を塗布し
た後、それを露光及び現像工程によってパターニング
し、そのパターニングされた第５感光膜をマスクとして
第３酸化膜２５を選択的に除去して、ｐ^- 不純物領域２
６が一部分露出されるようにする。続いて、第３酸化膜
２５を含んだ全面にアンドープトポリシリコン層２８を
形成し、全面にリンイオンを注入することにより、前記
ｐ^-不純物領域２６内にｎ⁺不純物領域２９を形成する。
それによりＮＰＮトランジスタが形成される。

【０００９】

【発明が解決しようとする課題】しかし、前記のような
従来の半導体素子は、半導体基板上に素子を形成してあ
るので、素子間隔離領域として膨大な隔離領域が必要と
なり、素子が大きい。また、素子間の完全な隔離が不可
能なので、ラッチアップ及び漏洩電流が生じる。さら
に、製造工程が複雑なので高周波特性をもつトランジス
タの形成に限界がある。本発明はかかる従来の問題点を
解決するためのもので、正確な相補型素子構造に適した
形態を同一基板上に形成し得るようにした半導体素子及
びその製造方法を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明による半導体素子の構造は、絶縁基板上に島
形状に形成された第１導電型層内の一部に第２導電型不
純物領域を形成させ、その第２導電型不純物領域内の一
部に第１導電型不純物領域を形成させたことを特徴とす
る。また、このような構造を有する本発明による半導体
素子の製造方法は、絶縁基板上に島形状に第１導電型半
導体層を形成し、その第１導電型半導体層内に第２導電
型不純物領域を形成し、その第２導電型不純物領域内に
第１導電型不純物領域を形成する。

【００１１】

【発明の実施の形態】以下、添付図面を参照して本発明
実施形態による半導体素子の構造及び製造方法を詳しく
説明する。図２は本実施形態による半導体素子の構造を
示す構造断面図である。図２に示したように、サファイ
ア基板３１上に孤立させて島の形状にｎ形多結晶シリコ
ンパターン３４が形成され、そのｎ形多結晶シリコンパ
ターン３４内に所定の深さにｐ形不純物領域３６が形成
され、かつそのｐ形不純物領域３６内に所定の深さにｎ
⁺形不純物領域３８が形成されている。

【００１２】図５は前記構造を有する本実施形態による
半導体素子の製造方法を示す工程断面図である。まず、
図５ａに示したように、絶縁体であるサファイア(α−
ＡＩ₂Ｏ₃）基板３１上に単結晶エピタキシャル成長した
ｎ形多結晶シリコン層３２を形成し、そのｎ形多結晶シ
リコン層３２上に第１感光膜３３を塗布した後、それを
露光及び現像工程によってパターニングする。続いて、
前記パターニングされた第１感光膜３３をマスクとして
前記ｎ形多結晶シリコン層３２を選択的に除去すること
により、サファイア基板３１上に孤立した島形状のｎ形
多結晶シリコンパターン３４を形成する。そして第１感
光膜３３を除去し、ｎ形多結晶シリコンパターン３４を
含んだ全面に第２感光膜３５を塗布した上、図５ｂに示
したように、第２感光膜３５を露光及び現像工程によっ
てパターニングし、そのパターニングされた第２感光膜
３５をマスクとして全面に不純物としてリンイオンを注
入することにより、ｎ形多結晶シリコンパターン３４内
に所定の深さにｐ形不純物領域３６を形成する。

【００１３】そして、図５ｃに示したように、第２感光
膜３５を除去し、ｎ形多結晶シリコンパターン３４を含
んだ全面に第３感光膜３７を塗布した上、第３感光膜３
７を露光及び現像工程によってパターニングしてｐ形不
純物領域３６の一部と、ｎ形多結晶シリコンパターン３
４のｐ形不純物領域３６を形成させなかった部分の一部
を露出させる。その露出した部分にボロンイオンを注入
することにより、前記ｐ形不純物領域３６内に所定の深
さにｎ+ 形不純物領域３８を形成し、同時にｎ形多結晶
シリコンパターン３４内にもｎ+ 形不純物領域３８を形
成する。次に、図３ｄに示したように、前記第３感光膜
３７を除去してＮＰＮトランジスタを形成する。本実施
形態においては、ｎ+ 形不純物領域３８をｎ形多結晶シ
リコンパターン３４の一部にも形成させてあるが、それ
は必ずしも必要ではなく、図４に示した形状としてもよ
い。

【００１４】図面には示していないが、前記のような工
程順序によって同一のサファイア基板上にｎ形多結晶シ
リコンパターンを形成し、ｎ形多結晶シリコンパターン
にボロンイオンを注入してそのｎ形シリコンパターンを
ｐ形多結晶シリコンパターンに転換して、そのｐ形多結
晶シリコンパターン内に所定の深さにｎ形不純物領域を
形成し、そのｎ形不純物領域内に所定の深さにｐ形不純
物領域を形成することによってＰＮＰトランジスタを形
成することもできる。したがって、ＰＮＰトランジスタ
とＮＰＮトランジスタを同一のサファイア基板上に一定
の間隔をあけてＮＰＮ素子とＰＮＰ素子を全てイオン注
入工程によって垂直型構造として、正確な相補型トラン
ジスタを形成することができる。

【００１５】

【発明の効果】以上説明したように、本発明による半導
体素子は、ＮＰＮ素子、ＰＮＰ素子を同一の基板上にそ
れぞれ垂直型構造として形成してあるので、正確な相補
型素子とすることができる。また、本発明素子は、素子
間隔離領域を完全絶縁体のサファイアで構成されている
ので、超高集積、超高速、高信頼性の素子とすることが
できる。さらに、サファイア基板による完全な隔離が行
われているのでラッチアップ、漏洩電流に対する問題が
なくなる。さらに、本発明製造方法は、完全な絶縁体の
サファイア基板を用いることにより素子隔離領域が要ら
ないので、素子の大きさを減らすことができ、製造工程
を簡素化することができる。さらに、本発明方法は、島
形状の多結晶パターンを形成させ、そこにそれぞれの不
純物領域を形成させるので、その島形状パターンを一部
をｎ型、一部をｐ型とすることが容易であるので、相補
型素子を容易に製造することができる。

【図面の簡単な説明】

【図１】従来の半導体素子の製造方法を示す工程断面
図。

【図２】従来の半導体素子の製造方法を示す工程断面
図。

【図３】従来の半導体素子の製造方法を示す工程断面
図。

【図４】本発明実施形態の半導体素子の構造を示す構造
断面図。

【図５】本発明方法の実施形態を示す工程断面図。

【符号の説明】

３１ サファイア基板 ３２ ｎ形多結晶シリコン層 ３３ 第１感光膜 ３４ ｎ形多結晶シリコンパターン ３５ 第２感光膜 ３６ ｐ形不純物領域 ３７ 第３感光膜 ３８ ｎ形不純物領域

Claims (7)

【特許請求の範囲】
1. 【請求項１】 絶縁基板と、 前記絶縁基板上に島形状で形成される第１導電型層と、 前記第１導電型半導体層内の一部に形成される第２導電
   型不純物領域と、 前記第２導電型不純物領域内の一部に形成される第１導
   電型不純物領域とを有することを特徴とする半導体素子
   の構造。
2. 【請求項２】 前記絶縁基板はサファイア基板から構成
   されることを特徴とする請求項１記載の半導体素子の構
   造。
3. 【請求項３】 前記第１導電型不純物領域と第１導電型
   半導体層との間を第２導電型不純物領域が隔離している
   ことを特徴とする請求項１記載の半導体素子の構造。
4. 【請求項４】 絶縁基板上に島形状に第１導電型半導体
   層を形成する段階と、 前記第１導電型半導体層内に第２導電型不純物領域を形
   成する段階と、 前記第２導電型不純物領域内に第１導電型不純物領域を
   形成する段階とを有することを特徴とする半導体素子の
   構造方法。
5. 【請求項５】 前記第１導電型半導体はエピタキシャル
   成長した多結晶シリコン層で形成することを特徴とする
   請求項４記載の半導体素子の製造方法。
6. 【請求項６】 絶縁基板上に島形状で第１導電型半導体
   層を形成する段階と、 前記第１導電型半導体層内に第２導電型領域を形成する
   段階と、 前記第２導電型不純物領域内と前記第１導電型半導体層
   内に同時に第１導電型不純物領域を形成する段階とを含
   んでなることを特徴とする半導体素子の製造方法。
7. 【請求項７】 絶縁基板上に島形状で第１導電型半導体
   層を形成する段階と、 前記第１導電型半導体層内に第２導電型不純物イオンを
   注入して第２導電型半導体層に転換する段階と、 前記第２導電型半導体層内に第１導電型不純物領域を形
   成する段階と、 前記第１導電型不純物領域内に第２導電型不純物領域を
   形成する段階とを有することを特徴とする半導体素子の
   製造方法。