[go: up one dir, main page]

KR20060007677A - 바이폴라 접합 트랜지스터의 제조방법 - Google Patents

바이폴라 접합 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR20060007677A
KR20060007677A KR1020040056539A KR20040056539A KR20060007677A KR 20060007677 A KR20060007677 A KR 20060007677A KR 1020040056539 A KR1020040056539 A KR 1020040056539A KR 20040056539 A KR20040056539 A KR 20040056539A KR 20060007677 A KR20060007677 A KR 20060007677A
Authority
KR
South Korea
Prior art keywords
base region
type
type base
region
implanting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020040056539A
Other languages
English (en)
Other versions
KR101077057B1 (ko
Inventor
장덕기
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040056539A priority Critical patent/KR101077057B1/ko
Publication of KR20060007677A publication Critical patent/KR20060007677A/ko
Application granted granted Critical
Publication of KR101077057B1 publication Critical patent/KR101077057B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors

Landscapes

  • Bipolar Transistors (AREA)

Abstract

본 발명은 고전압(high voltage)용으로 사용가능한 바이폴라 접합 트랜지스터(bipolar junction transistor : BJT)의 제조방법을 개시한다. 개시된 본 발명의 방법은, 고전압용 P형 웰이 구비된 반도체 기판을 제공하는 단계; 상기 기판의 소정 영역에 P형 불순물을 이온주입하여 팔각형 모양(octagonal)의 P형 베이스 영역을 형성하는 단계; 상기 기판 결과물에 대해 열처리를 실시하는 단계; 상기 P형 베이스 영역 내에 N형 불순물을 이온주입하여 팔각형 모양의 N형 베이스 영역을 형성하는 단계; 상기 P형 베이스 영역과 N형 베이스 영역의 경계 사이의 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계; 상기 트렌치를 매립하도록 상기 트렌치 표면에 매립 산화막을 증착하여 소자분리막을 형성하는 단계; 상기 N형 베이스 영역 내에 N형 불순물을 이온주입하여 팔각형 모양의 에미터 영역을 형성하는 단계; 상기 N형 베이스 영역 내에 N형 불순물을 이온주입하여 상기 소자분리막을 경계로 상기 에미터 영역 양측에 콜렉터 영역을 형성하는 단계; 및 상기 P형 베이스 영역 내에 P형 불순물을 이온주입하여 상기 P형 베이스 영역 경계와 소자분리막 사이의 P형 베이스 영역 내에 베이스 영역을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

바이폴라 접합 트랜지스터의 제조방법{METHOD FOR MANUFACTURING BIPOLAR JUNCTION TRANSISTOR}
도 1은 종래 바이폴라 접합 트랜지스터를 나타낸 단면도.
도 2는 종래 바이폴라 접합 트랜지스터의 문제점을 설명하기 위한 평면도.
도 3a 내지 도 3c는 본 발명의 일실시예에 따른 바이폴라 접합 트랜지스터의 제조방법을 설명하기 위한 공정 단면도.
도 4는 본 발명의 일실시예에 따른 바이폴라 접합 트랜지스터를 나타낸 평면도.
*도면의 주요 부분에 대한 부호의 설명*
20 : 반도체 기판 21 : P형 웰
22 : P형 베이스 영역 23 : N형 베이스 영역
24 : 트렌치 25 : 소자분리막
26a : 에미터 영역 26b : 콜렉터 영역
26c : 베이스 영역 27 : 층간절연막
28 : 콘택홀 29 : 플러그
30a : 에미터 콘택 30b : 콜렉터 콘택
30c : 베이스 콘택
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 콜렉터 영역을 팔각형 모양(octagonal)으로 형성함으로써 접합면적을 늘려 전류량을 증가시킴과 동시에 고전압 마진을 확보할 수 있는 바이폴라 접합 트랜지스터(bipolar junction transisotr)의 제조방법에 관한 것이다.
최근들어 고전압 소자와 저전압 소자를 하나의 반도체 칩에 집적하는 기술이 광범위하게 응용되고 있으며, 이에 따라 소자간의 격리에 SOI(Silicon On Insulator) 웨이퍼를 이용한 소자 격리 기술이 각광을 받고 있다.
예를 들어, 시스템에서 사용하는 로직 IC와 고전압용 IC를 함께 구비하는 반도체 IC에 대한 기술인 스마트 파워 IC가 반도체 기술의 한 방향으로 발전하고 있는데, 이 때, 필요한 소자가 로직(Logic)용 트랜지스터, 고전압(High Voltage)용 트랜지스터, 그리고, 바이폴라 접합 트랜지스터(Bipolar Junction Transistor : BJT) 등이 있다.
한편, 고전압 공정에서는 로직(Logic)용 바이폴라 접합 트랜지스터만이 사용되고 있으나, 점차 고전압(High Voltage)용 바이폴라 접합 트랜지스터가 요구되고 있다.
이러한 고전압용 바이폴라 접합 트랜지스터를 제조함에 있어서, 가장 중요한 부분은 콜렉터(Collector) 영역으로서, 16~40V의 고전압을 사용할 때에 상기 콜렉 터 영역이 이에 대한 내압을 잘 견딜수 있느냐 하는 것, 즉, 콜렉터(Collector)와 베이스(Base) 영역의 항복 전압(Breakdown Boltage)(이하, BVCBO)을 높이는 것이 중요한 관건이다.
도 1은 종래 바이폴라 접합 트랜지스터를 나타내는 단면도이다.
도 1에 도시된 바와 같이, STI 공정을 적용하여 고전압 적용시 필요한 에미터 영역(N+), 베이스 영역(P+) 및 콜렉터 영역(HN+) 간의 거리를 확보함으로써 고전압에 동작 가능한 바이폴라 접합 트랜지스터를 형성할 수 있다. 또한, 상기 BVCBO를 높이기 위한 방법으로는 콜렉터 영역(N+)(13c)과 베이스 영역(P+)(13b) 사이의 간격(a+b)을 증가시키는 방법이 있다. 이때, 상기 BVCBO와 간격(a+b)의 관계를 나타내는 수학식 1은 다음과 같다.
Figure 112004032125607-PAT00001
Figure 112004032125607-PAT00002
여기서, RB 는 베이스 저항(PBASE), RC 는 콜렉터 저항(HNWELL), LB 는 소자분리막과 접하는 베이스 길이, LC 는 소자분리막과 접하는 콜렉터 길이, WB 및 WC 는 공핍영역의 폭, Z는 전체 폭, NB 는 도핑된 베이스 영역, NC 는 도핑된 콜렉터 영역을 각각 나타낸다. 이때, LB 및 LC , 즉, 상기 콜렉터 영역(NN+)(13c)과 베이스 영역(P+)(13b) 사이의 간격(a+b)을 증가시키면, 상기 BVCBO를 증가시킬 수 있다.
한편, 도 1에서 미설명된 도면부호 10은 반도체 기판을, 11은 N형 웰(HNWELL)을, 12는 P형 베이스 영역(PBASE)을, 13a는 에미터 영역(N+)을 각각 나타낸다.
그러나, 상기 바이폴라 접합 트랜지스터는 로직 영역에서만 사용되고 있으며, 작은 칩의 크기로 전류량을 증가시킬 수 없는 단점을 가지고 있다. 또한, 도 2에 도시된 바와 같이, 콜렉터와 베이스 영역의 항복 전압(BVCBO)을 높이기 위하여 콜렉터 영역과 베이스 영역 사이의 간격이 커짐으로 인해 칩의 크기가 커지며, 높은 전압에 견딜 수 있는 내압을 가진 소자가 없다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 콜렉터 영역을 팔각형 모양으로 형성함으로써 접합면적을 늘려 전류량을 증가시킴과 동시에 고전압 마진을 확보할 수 있는 바이폴라 접합 트랜지스터의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 고전압용 P형 웰이 구비된 반도체 기판을 제공하는 단계; 상기 기판의 소정 영역에 P형 불순물을 이온주입하여 팔각형 모양(octagonal)의 P형 베이스 영역을 형성하는 단계; 상기 기판 결과물에 대해 열처리를 실시하는 단계; 상기 P형 베이스 영역 내에 N형 불순물을 이온주입하여 팔각형 모양의 N형 베이스 영역을 형성하는 단계; 상기 P형 베이스 영역과 N형 베이스 영역의 경계 사이의 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단 계; 상기 트렌치를 매립하도록 상기 트렌치 표면에 매립 산화막을 증착하여 소자분리막을 형성하는 단계; 상기 N형 베이스 영역 내에 N형 불순물을 이온주입하여 팔각형 모양의 에미터 영역을 형성하는 단계; 상기 N형 베이스 영역 내에 N형 불순물을 이온주입하여 상기 소자분리막을 경계로 상기 에미터 영역 양측에 콜렉터 영역을 형성하는 단계; 및 상기 P형 베이스 영역 내에 P형 불순물을 이온주입하여 상기 P형 베이스 영역 경계와 소자분리막 사이의 P형 베이스 영역 내에 베이스 영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 3a 내지 도 3c는 본 발명의 일실시예에 따른 바이폴라 접합 트랜지스터의 제조방법을 설명하기 위한 공정 단면도이다.
도 3a에 도시된 바와 같이, 고전압용 P형 웰(HPWELL : 21)이 구비된 반도체 기판(20)을 제공한다. 그 다음, 상기 기판(20)의 소정 영역에 STI(shallow trench isolation) 공정을 적용하여 필드 산화막(미도시)을 형성함으로써 액티브 영역을 정의한다. 이어서, 상기 기판(20)의 소정 영역에 P형 불순물을 이온주입하여 팔각형 모양(octagonal)의 P형 베이스 영역(PBASE : 22)을 형성한 다음, 상기 기판(20) 결과물에 대해 열처리를 실시한다. 그 다음, 상기 P형 베이스 영역(22) 내에 N형 불순물을 이온주입하여 팔각형 모양의 N형 베이스 영역(NBASE : 23)을 형성한다.
도 3b에 도시된 바와 같이, 상기 P형 베이스 영역(22)의 기판(20)을 소정 깊 이로 식각하여 트렌치(24)를 형성한다. 이어서, 상기 트렌치(24)를 매립하도록 상기 트렌치(24) 표면을 포함한 기판 상에 HDP 산화막을 증착한 다음, 상기 기판(20)이 노출되도록 HDP 산화막 표면을 CMP하여 P형 베이스 영역(22)과 N형 베이스 영역(23)의 경계 사이에 소자분리막(25)을 형성한다.
그 다음, 상기 N형 베이스 영역(23)의 소정 영역에 제1감광막 패턴(미도시)을 형성한다. 이어서, 상기 감광막 패턴을 이온주입 마스크로 이용하여 상기 N형 베이스 영역(23) 내에 N형 불순물을 이온주입하여 팔각형 모양의 에미터 영역(HN+)(26a)을 형성한다. 그 다음, 상기 N형 베이스 영역(23) 내에 N형 불순물을 이온주입하여 상기 소자분리막(25)을 경계로 상기 에미터 영역(HN+)(26a) 양측에 콜렉터 영역(HN+)(26b)을 형성한다.
이어서, 상기 제1감광막 패턴을 제거한 후에 상기 P형 베이스 영역(22) 경계와 소자분리막 사이의 P형 베이스 영역(22) 상에 제2감광막 패턴(미도시)을 형성한다. 그 다음, 상기 제2감광막 패턴을 이온주입 마스크로 이용하여 상기 P형 베이스 영역(22) 내에 P형 불순물을 이온주입하여 상기 P형 베이스 영역(22) 경계와 소자분리막 사이의 P형 베이스 영역(22) 내에 베이스 영역(P+)(26c)을 형성한다.
도 3c에 도시된 바와 같이, 상기 제2감광막 패턴을 제거한 다음, 상기 기판 결과물 상에 층간절연막(27)을 형성한다. 이어서, 상기 베이스 영역(26c)와 콜렉터 영역(26b) 및 에미터 영역(26a)이 노출되도록 상기 층간절연막을 식각하여 콘택홀(28)들을 형성한다. 그 다음, 상기 콘택홀(28)들이 매립되도록 도전막을 증착하여상기 베이스 영역(26c)와 콜렉터 영역(26b) 및 에미터 영역(26a)들과 각각 콘택되 는 플러들(29)을 형성한다.
이어서, 상기 플러그(29)들 상에 상기 베이스 영역(26c)와 콜렉터 영역(26b) 및 에미터 영역(26a)과 각각 콘택되는 베이스 콘택(30c)와 콜렉터 콘택(30b) 및 에미터 콘택(30a)을 형성한다.
또한, 본 발명은 도 4에 도시된 바와 같이, 바이폴라 접합 트랜지스터를 형성하기 위해 팔각형 모양의 P형 베이스 영역(22)과 N형 베이스 영역을 형성한 후에 P형 베이스 영역(22)과 N형 베이스 영역의 경계 사이에 소자분리막(STI)을 형성한다. 그 다음, N형 베이스 영역 내에 에미터 영역(26a)과 콜렉터 영역(26b)을 형성한 후에 P형 베이스 영역(22) 내에 베이스 영역(26c)을 형성함으로써 접합 면적을 증가시킬 수 있다. 이로 인해, 기존의 바이폴라 접합 트랜지스터가 차지하는 총 단위 면적에 비례해서 전류량을 증가시킬 수 있다.
또한, 상기 에미터 영역(26a)과 콜렉터 영역(26b)은 N형 베이스 영역이 감싸게 되고, 에미터 영역(26a), P형 베이스 영역(22) 및 콜렉터 영역(26b) 사이에는 각각 소자분리막이 형성되며, P형 웰 영역의 가장 외부에 형성되는 베이스 영역(26c)은 P형 베이스 영역(22) 영역이 감싸게 되어 고전압 마진을 확보할 수 있다.
이상에서와 같이, 본 발명은 바이폴라 접합 트랜지스터 제조시 팔각형 모양의 P형 베이스 영역과 N형 베이스 영역을 형성한 후에 P형 베이스 영역과 N형 베이스 영역의 경계 사이에 소자분리막을 형성함으로써 접합 면적을 증가시킬 수 있으며, 이로 인해 상대적으로 전류량이 증가된 바이폴라 접합 트랜지스터를 제조할 수 있다.
또한, P형 베이스 영역과 N형 베이스 영역의 경계 사이에 소자분리막을 형성함으로써 에미터 영역, 베이스 영역 및 콜렉터 영역 경계에서 고전압 마진을 확보할 수 있다.

Claims (1)

  1. 고전압용 P형 웰이 구비된 반도체 기판을 제공하는 단계;
    상기 기판의 소정 영역에 P형 불순물을 이온주입하여 팔각형 모양(octagonal)의 P형 베이스 영역을 형성하는 단계;
    상기 기판 결과물에 대해 열처리를 실시하는 단계;
    상기 P형 베이스 영역 내에 N형 불순물을 이온주입하여 팔각형 모양의 N형 베이스 영역을 형성하는 단계;
    상기 P형 베이스 영역과 N형 베이스 영역의 경계 사이의 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계;
    상기 트렌치를 매립하도록 상기 트렌치 표면에 매립 산화막을 증착하여 소자분리막을 형성하는 단계;
    상기 N형 베이스 영역 내에 N형 불순물을 이온주입하여 팔각형 모양의 에미터 영역을 형성하는 단계;
    상기 N형 베이스 영역 내에 N형 불순물을 이온주입하여 상기 소자분리막을 경계로 상기 에미터 영역 양측에 콜렉터 영역을 형성하는 단계; 및
    상기 P형 베이스 영역 내에 P형 불순물을 이온주입하여 상기 P형 베이스 영역 경계와 소자분리막 사이의 P형 베이스 영역 내에 베이스 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 바이폴라 접합 트랜지스터의 제조방법.
KR1020040056539A 2004-07-20 2004-07-20 바이폴라 접합 트랜지스터의 제조방법 Expired - Lifetime KR101077057B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040056539A KR101077057B1 (ko) 2004-07-20 2004-07-20 바이폴라 접합 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040056539A KR101077057B1 (ko) 2004-07-20 2004-07-20 바이폴라 접합 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20060007677A true KR20060007677A (ko) 2006-01-26
KR101077057B1 KR101077057B1 (ko) 2011-10-26

Family

ID=37118885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040056539A Expired - Lifetime KR101077057B1 (ko) 2004-07-20 2004-07-20 바이폴라 접합 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR101077057B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446241A (zh) * 2020-04-30 2020-07-24 上海维安半导体有限公司 一种低电容大功率瞬态电压抑制器及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000236070A (ja) 1999-02-17 2000-08-29 Hitachi Ltd 外部端子保護回路および半導体集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446241A (zh) * 2020-04-30 2020-07-24 上海维安半导体有限公司 一种低电容大功率瞬态电压抑制器及其制造方法
CN111446241B (zh) * 2020-04-30 2024-06-11 上海维安半导体有限公司 一种低电容大功率瞬态电压抑制器及其制造方法

Also Published As

Publication number Publication date
KR101077057B1 (ko) 2011-10-26

Similar Documents

Publication Publication Date Title
KR100275500B1 (ko) 집적화된 고전압 전력 소자 제조방법
KR100418435B1 (ko) 전력 집적회로 소자의 제조 방법
US7749859B2 (en) Semiconductor devices and methods of manufacture thereof
JP2005516397A (ja) 電気的に絶縁された高電圧ｉ／ｏトランジスタによる基板ノイズの除去
KR100432887B1 (ko) 다중격리구조를 갖는 반도체 소자 및 그 제조방법
KR100924194B1 (ko) 반도체 소자 및 그 제조 방법
JP5558243B2 (ja) 半導体装置
KR100854077B1 (ko) 웨이퍼 본딩을 이용한 ｓｏｉ 기판 제조 방법과 이 ｓｏｉ기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법
KR100707900B1 (ko) 반도체 장치의 제조 방법
KR20000027485A (ko) 스마트 전력집적회로의 제조 방법
KR101099564B1 (ko) 바이폴라 접합 트랜지스터 및 그의 제조방법
KR101077056B1 (ko) 바이폴라 정션 트랜지스터의 제조방법
KR101099563B1 (ko) 바이폴라 접합 트랜지스터 및 그의 제조방법
KR101077057B1 (ko) 바이폴라 접합 트랜지스터의 제조방법
KR101450436B1 (ko) 반도체 소자의 웰 형성 방법
JP2718257B2 (ja) 集積回路における埋込み層容量の減少
KR20060005710A (ko) 바이폴라 접합 트랜지스터의 제조방법
KR100731092B1 (ko) 고전압 반도체소자 및 그 제조방법
KR101044387B1 (ko) 바이폴라 접합 트랜지스터의 제조방법
KR20100079158A (ko) 바이폴라 접합 트랜지스터 제조 방법 및 이를 구현하기 위한 바이폴라 접합 트랜지스터
KR100444772B1 (ko) 상보형 모스 트랜지스터의 제조방법
KR101025917B1 (ko) Ｍｏｓ 트랜지스터 및 그 제조 방법
KR101010439B1 (ko) 반도체 소자의 제조 방법
KR100200881B1 (ko) 고전압 반도체 소자 및 그의 제조방법
US7402494B2 (en) Method for fabricating high voltage semiconductor device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040720

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20041006

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20090710

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20040720

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110228

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110921

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111020

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111020

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140917

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150923

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150923

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160926

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20170920

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20180918

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20200917

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20211020

Start annual number: 11

End annual number: 11

PC1801 Expiration of term

Termination date: 20250120

Termination category: Expiration of duration