[go: up one dir, main page]

TWI739653B - 增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法 - Google Patents

增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法 Download PDF

Info

Publication number
TWI739653B
TWI739653B TW109138841A TW109138841A TWI739653B TW I739653 B TWI739653 B TW I739653B TW 109138841 A TW109138841 A TW 109138841A TW 109138841 A TW109138841 A TW 109138841A TW I739653 B TWI739653 B TW I739653B
Authority
TW
Taiwan
Prior art keywords
trench
heavily doped
doped region
type
oxide layer
Prior art date
Application number
TW109138841A
Other languages
English (en)
Other versions
TW202220059A (zh
Inventor
崔秉鉞
呂放心
施依廷
Original Assignee
國立陽明交通大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立陽明交通大學 filed Critical 國立陽明交通大學
Priority to TW109138841A priority Critical patent/TWI739653B/zh
Priority to JP2021004192A priority patent/JP7141758B2/ja
Priority to US17/161,951 priority patent/US11538920B2/en
Application granted granted Critical
Publication of TWI739653B publication Critical patent/TWI739653B/zh
Publication of TW202220059A publication Critical patent/TW202220059A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

一種增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法，其係提供一N型半導體基板，在其中形成N型漂移區、N型重摻雜區、P型重摻雜區、P型基底區，利用微影蝕刻定義出溝槽區域，並以熱氧化或沉積沿著溝槽形成墊層氧化層。一氧化障礙層係覆蓋於墊層氧化層上，通過一熱氧化製程，使溝槽轉角處氧化生成明顯的轉角氧化層。在去除墊層氧化層與氧化障礙層後，可接續進行後端製程，完成電晶體結構。本發明可實現溝槽側壁底部氧化層增厚的目的，且可應用於碳化矽等高壓元件，有效解決溝槽轉角處電場集中效應，提高元件耐壓。

Description

增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法
本發明係有關於一種溝槽式閘極功率金氧半場效電晶體製程技術，特別是一種可用於增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法。
溝槽式閘極功率金氧半場效電晶體（UMOSFET, U-METAL-OXIDE-SEMICONDUCTOR FIELD-EFFECT TRANSISTOR）係為目前高功率金氧半場效電晶體中元件胞週期（cell pitch）最小，因此單位面積導通阻抗最低的元件。第1圖係為現有技術一N型UMOSFET之基本結構示意圖，如圖所示，當閘極10施以一閘極電壓，使其足夠在p型基底12和閘極氧化層13介面產生反轉層，亦即該閘極電壓大於電晶體操作之臨界電壓（Threshold voltage），在此情況下，電子會從上方的N+源極14流入反轉層通道，再進入N-漂移區（drift region）15，最終達到背面的N+汲極16。大抵而言，為了形成完整的通道，溝槽式閘極10的深度必須超過p型基底12進入N-漂移區15。
以現有技術的發展趨勢看來，由於碳化矽（silicon carbide, SiC）具有比矽基材較寬的能帶和更高的崩潰電壓，相較之下以碳化矽製成的UMOSFET其絕緣可承受的擊穿強度是矽基材的10倍，因此能夠以低阻抗、薄厚度的漂移層實現高耐壓。然而，值得注意的是，如第2圖所示，當在汲極施加大電壓時，其電晶體閘極的底部兩側因為較小的曲率半徑，常會有電場集中的效應產生，如圖中虛線範圍所示。除此之外，對SiC元件而言，常用的晶片正面是(0001)晶面，溝槽側壁則是(11-20)晶面，一般而言，電子沿(11-20)晶面的遷移率會遠高於沿著(0001)晶面，使電晶體可具有較低的導通電阻，但是(0001)晶面的熱氧化速率遠低於(11-20)晶面，若以熱氧化方式製成電晶體的閘極氧化層，將會使其溝槽底部的厚度薄於側壁，若再加上如第2圖所示，溝槽底部兩側轉角的電場強化效應，便會使得電晶體因閘極氧化層的崩潰而失效。已有相關技術利用控制化學氣相沈積的製程參數，使其側壁覆蓋率低於底部覆蓋率，可以讓底部氧化層厚度略厚於側壁，不過溝槽底部兩側轉角的電場強化效應仍無法避免，使得電晶體的耐壓仍然受制於閘極氧化層崩潰。
有鑑於此，另有先前技術，如第3圖所示，利用在N-漂移區30靠近閘極32的底部附近增設有一P型區域31，並利用p-n接面空乏的效果，屏蔽溝槽底部，藉此降低閘極氧化層的電場。然而，在電晶體導通時，這些p-n接面所形成的空乏區（depletion area）亦會阻擋電流通過，產生JFET效應，進而增加元件的導通阻抗，仍具有其無法避免的缺失存在。除此之外，另有現有文獻公開，可在溝槽完成蝕刻之後，先以二氧化矽填滿溝槽，再以化學機械研磨（CMP）製程將溝槽外的二氧化矽移除，續以乾蝕刻製程蝕刻溝槽中的二氧化矽，只留下符合需要厚度的二氧化矽，不過使用這種方式必需結合高成本的CMP製程，除此之外，溝槽底部的氧化層厚度亦難以達到精確的控制數值，因此仍然無法應用於實際量產。
另一方面而言，亦有現有文獻提出可利用離子植入將溝槽底部的碳化矽非晶化，增加其氧化速率，以期以熱氧化方式成長出較厚的氧化層。不過，值得注意的是，在此方式中所進行氧化的氧化溫度會比碳化矽進行再結晶所需的溫度來的低，因此極有可能在元件結構中殘留缺陷，進而影響元件性能，因此仍未可達實際應用的層面。
緣此，考慮到上述所列之眾多問題點，極需要採納多方面的考量。故，本發明之發明人係有感於上述缺失之可改善，且依據多年來從事此方面之相關經驗，悉心觀察且研究之，並配合學理之運用，而提出一種設計新穎且有效改善上述缺失之本發明，其係揭露一種新穎的製造方法，並通過此創新的製造方法，可以有效增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層之厚度，並避免諸多先前技術所存在已久的缺失，其具體之架構及實施方式將詳述於下。
為解決習知技術存在的問題，本發明之一目的係在於提供一種增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法，通過本發明所揭露之方法，其係可較佳地控制溝槽式閘極功率金氧半場效電晶體之溝槽在其轉角處的氧化層厚度，可在不影響閘極氧化層厚度的情況下，增加溝槽側壁接近底部的氧化層厚度，在相同電壓下，可以降低氧化層中的電場強度，有效提高元件的耐壓能力。
為了實現上述發明目的，本發明係旨在提供一種可用以增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的方法，包括以下步驟：
(a): 提供一N型半導體基板，並在該N型半導體基板上形成一N型漂移區。
(b): 在該N型漂移區中形成一N型重摻雜區。
(c): 在該N型重摻雜區之相異二側各自形成有一第一P型重摻雜區與一第二P型重摻雜區，並且，一P型基底區係形成於所述的N型重摻雜區、第一P型重摻雜區、第二P型重摻雜區與N型漂移區之間。
(d): 沉積一蝕刻阻擋層於所述的N型重摻雜區、第一P型重摻雜區與第二P型重摻雜區之上，並通過一微影蝕刻製程形成一溝槽。其中，根據本發明之實施例，該溝槽係延伸通過所述的N型重摻雜區與P型基底區，且該溝槽之底部係終止於N型漂移區。
(e): 沿著該溝槽之二相對側壁與一底部形成一墊層氧化層，其中該溝槽之各側壁與其底部之間係具有一轉角。根據本發明之實施例，該墊層氧化層係可選擇性地通過熱氧化或沉積方式形成於該溝槽之側壁與其底部上，並具有0至100奈米之厚度。
(f): 提供一氧化障礙層於該墊層氧化層之上，並執行一熱氧化製程，該熱氧化製程係使該溝槽之轉角處係氧化生成一轉角氧化層。根據本發明之一實施例，其中，所述氧化障礙層之材質係可為氮化矽(Si 3N 4)、氧化鋁(Al 2O 3)或氮化鋁(AlN)。氧化障礙層之厚度係可為50至300奈米。
該熱氧化製程之條件包含：製程溫度為攝氏900至1300度之間、製程時間為10至600分鐘之間、使用氧氣(O 2)、水(H 2O)、或氫氣(H 2)與氧氣(O 2)之混和氣體。通過該熱氧化製程所生成轉角氧化層的厚度例如可為50至100奈米。總括來說，熟習本技術領域之具備通常知識的技術人士能夠在不脫離本發明精神之前提下，根據本發明所披露之技術方案進行適當的修飾或變化，惟仍應隸屬本發明之發明範疇。本發明並不以該等所揭之參數及其條件為限。
(g): 去除該氧化障礙層與墊層氧化層，並執行一閘極氧化製程以形成一閘極氧化層，閘極氧化層係沿著該溝槽之側壁與其底部生成並與所述的轉角氧化層相接。
(h): 在溝槽內形成一閘極導電層，並在該閘極導電層上續沉積一介電層。
根據本發明之實施例，其中該閘極導電層的形成係首先通過一低壓化學氣相沉積製程，沉積複晶矽作為其閘極材料，再經由一回蝕刻製程反蝕刻該複晶矽，以形成所述的閘極導電層。
(i): 形成至少一接觸金屬窗區，其係延伸通過該介電層與蝕刻阻擋層並電性連接於所述的N型重摻雜區、第一P型重摻雜區與第二P型重摻雜區，以提供電性導通。
較佳地，根據本發明之實施例，其中，所採用半導體基板之材質係可為一碳化矽基板，使得所形成的轉角氧化層係由位於該溝槽之轉角處的碳化矽，通過該熱氧化製程而氧化生成。在一實施例中，該轉角氧化層之材質係為二氧化矽，並且，該轉角氧化層之厚度係可為50至100奈米。
綜上所陳，可以顯見，本發明主要係公開了一種增加溝槽側壁底部的氧化層厚度之溝槽式閘極功率金氧半場效電晶體結構及其製作技術。根據本發明所揭露的製程技術，在溝槽側壁底部所成長出的厚氧化層（轉角氧化層），即是以一氧化障礙層作為側壁層，進行高溫熱氧化，使含氧分子可從該氧化障礙層的底部擴散進入障礙層與碳化矽之間的間隙，與碳化矽反應形成二氧化矽。如此一來，本發明便可以在不影響閘極氧化層厚度的前提下，有效增加溝槽側壁底部的氧化層厚度，以增強元件耐壓，進而降低其閘極-汲極電容。
值得說明的是，本發明所揭實施例係以碳化矽作為一示性例進行說明，其目的係為了使本領域之人士可充分瞭解本發明之技術思想，而並非用以限制本發明之應用。換言之，本發明所公開之製程方法，其係可應用於不限碳化矽基材，亦可及於各種半導體材料。
底下係進一步藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
以上有關於本發明的內容說明，與以下的實施方式係用以示範與解釋本發明的精神與原理，並且提供本發明的專利申請範圍更進一步的解釋。有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
其中，參考本發明之優選實施例，其示例係於附圖中示出，並在其附圖與說明書中，本發明係盡可能使用相同的附圖標記指代相同或相似的元件。
以下本發明所公開之實施方式係為了闡明本發明之技術內容及其技術特點，並為了俾使本領域之技術人員能夠理解、製造、與使用本發明。 然而，應注意的是，該些實施方式並非用以限制本發明之發明範疇。 因此，根據本發明精神的任何均等修改或其變化例，亦應也當涵蓋於本發明之發明範圍內，乃合先敘明。
本發明係揭露一種可用以增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的方法。請配合參閱本發明圖示第4A至4K圖所示，其係為應用本發明所揭露方法之溝槽式閘極功率金氧半場效電晶體之結構剖面示意圖。首先，如第4A圖所示，提供一N型半導體基板(N+ sub)40，並在該N型半導體基板40上形成一N型漂移區(N- drift)42。在此步驟中，本發明之一較佳實施例係採用N型碳化矽作為N+基板，並在該基板正面以磊晶方式成長濃度為1x10 16cm -3，厚度為5.5μm的N型碳化矽磊晶層作為N-漂移區，形成如第4A圖所示之結構。
之後，經過RCA清洗後，沉積二氧化矽作為阻擋層，並通過微影蝕刻定義出N+源極窗口，並進行源極離子植入後，去除該阻擋層，形成如第4B圖所示之N型重摻雜區 (N+) 44。隨後，接續重複RCA清洗的步驟，沉積二氧化矽作為阻擋層，進行P+區域之定義及離子植入，去除該阻擋層，以在該N型重摻雜區44之相異二側各自形成有一第一P型重摻雜區(P+)46與一第二P型重摻雜區(P+)48，並再一次以二氧化矽作為阻擋層，並通過微影蝕刻定義出P型基底區域窗口，進行基底離子植入，之後去除該阻擋層，使一P型基底區(P body)47係形成於所述的N型重摻雜區44、第一P型重摻雜區46、第二P型重摻雜區48與N型漂移區42之間，形成如第4C圖所示之結構。
之後，如第4D圖所示，本發明續沉積一蝕刻阻擋層50，其材質例如可為二氧化矽(SiO 2)，以作為電晶體溝槽閘極區域之外的蝕刻阻擋層。 該蝕刻阻擋層50係沉積於所述的N型重摻雜區44、第一P型重摻雜區46與第二P型重摻雜區48之上，並通過一微影蝕刻製程定義出溝槽區域，以形成圖中所示之溝槽(trench)52。
其中，根據本發明之實施例，該溝槽52係延伸通過所述的N型重摻雜區44與P型基底區47，並以其底部終止於N型漂移區42。
之後，如第4E圖所示，本發明係可選擇性地以熱氧化或沉積方式形成一墊層氧化層60，如圖所示，該墊層氧化層60係沿著溝槽52之二相對側壁S1, S2與底部B1生成，溝槽之二側壁S1, S2與其底部B1之間係具有一轉角C1。根據本發明之實施例，其中所生成墊層氧化層60的厚度例如可為0至100奈米，在一較佳實施態樣中，係以10奈米厚度之墊層氧化層60作為一示性例進行說明。
之後，提供一氧化障礙層於該墊層氧化層60之上，其中，所述氧化障礙層之材質例如可以為氮化矽(Si 3N 4)、氧化鋁(Al 2O 3)或氮化鋁(AlN)等材料。在本發明之一實施例中，例如可先以化學氣相沉積技術沉積氮化矽，之後，續執行一非等向性蝕刻製程，以形成如第4F圖中所示的氧化障礙層70。更進一步而言，根據本發明之一實施例，在提供該氧化障礙層70的步驟之前，位於溝槽底部的墊層氧化層60係可選擇性地移除或選擇保留，一般來說，根據非等向性蝕刻製程之蝕刻速率，本實施例中所示的位於溝槽底部之墊層氧化層60會隨氧化障礙層70的非等向性蝕刻步驟而一併被蝕刻掉，而形成第4F圖中所示之氧化障礙層70，其係覆蓋於溝槽二側壁之墊層氧化層60之上，該氧化障礙層70之厚度例如可為50至300奈米；較佳地，可為100奈米。
之後，執行一熱氧化製程，如第4G圖所示，該熱氧化製程係可使溝槽側壁底部（即轉角C1）區域內氧化生成明顯的轉角氧化層62。舉本發明之一種實施態樣而言，所執行的熱氧化製程之條件例如可包含：製程溫度：攝氏900至1300度之間；製程時間：10至600分鐘之間；並且使用氧氣(O 2)、水(H 2O)、或氫氣(H 2)與氧氣(O 2)之混和氣體。因此，當此製程係應用於一碳化矽基板時，則可以理解的是，經由此高溫的熱氧化製程，含氧分子，例如水分子(H 2O)，便可以由氧化障礙層70的底部擴散進入該氧化障礙層70與碳化矽之間的空隙，使位於轉角C1處的碳化矽氧化成為二氧化矽。舉例來說，通過此熱氧化製程所生成之轉角氧化層62的厚度，例如可以為50至100奈米等級。
一般而言，位於溝槽轉角C1處的氧化層（意即所生成轉角氧化層62）之厚度與其沿著溝槽垂直延伸的高度，皆可以藉由調變墊層氧化層60的厚度、氧化障礙層70的厚度、以及執行熱氧化製程的條件，例如：製程溫度、氧化時間等，而具有一定的製程彈性。值得提醒的是，本發明並不以此所揭之實施態樣所公開之厚度、尺寸等，抑或是製程參數，包含製程溫度、製程時間、通入氣體等為限制。本領域具通常知識之技術人士，當可在不脫離本發明之精神前提下，自行變化其實施態樣，惟在其均等範圍內，仍應隸屬於本發明之發明範疇。
之後，請參閱第4H圖，本發明係續將前述的氧化障礙層70與墊層氧化層60去除，並接著執行閘極氧化製程以形成一閘極氧化層66，該閘極氧化層66係沿著溝槽52之側壁S1, S2與其底部B1生成並與在前一步驟所生成的轉角氧化層62相接，形成圖中所示之氧化層範圍。
接著，如第4I圖所示，在溝槽內形成一閘極導電層80，根據本發明之實施例，由於在現行溝槽式閘極功率金氧半場效電晶體的製程中通常會先通過一低壓化學氣相沉積（Low-pressure CVD，LPCVD）製程，沉積複晶矽作為其閘極材料，並接著通過一回蝕刻（etch back）製程，經由沉積再反蝕刻的方式，形成第4I圖所示之閘極導電層80結構。接著，如第4J圖所示，本發明係續沉積一介電層82在該閘極導電層80上。最後，如第4K圖所示，形成至少一接觸金屬窗區84，以進行接觸窗蝕刻、金屬沉積、金屬蝕刻等等製程步驟，其中，所述的接觸金屬窗區84係延伸通過介電層82與蝕刻阻擋層50，並電性連接於前述的N型重摻雜區44、第一P型重摻雜區46與第二P型重摻雜區48，以提供電性導通。另一方面而言，若由另一視角來看（本圖中此一視角未能見），則複晶矽閘極亦會需要有所述的金屬接觸，惟其位置並非座落於此視角之剖面線上，本領域具通常知識之技術人士當可自行實施，本發明係不在此贅述。
大抵而言，自第4H圖至第4K圖間的製程步驟，包含：閘極氧化、閘極沉積、介電層沉積、接觸窗蝕刻、金屬沉積、以及金屬蝕刻等步驟，皆大致與一般的UMOSFET製程相同，本發明係不在此贅述。其原因在於，本發明之核心乃在於如何於UMOSFET的溝槽蝕刻完成後，藉由在溝槽的側壁形成氧化障礙側壁層（Si 3N 4），再通過一高溫氧化製程的方式，來實現增加溝槽側壁底部之氧化層厚度的發明目的，緣此，通過本發明所公開的製程方法，可以使得閘極底部及溝槽轉角處皆可達到圓滑化（smooth），由此有效地消弭習見溝槽側壁電場集中的效應及其衍發的種種問題。
接著，請參閱第5至6圖所示，其係為根據本發明實施例所揭露之製造方法實際製作出的溝槽式閘極功率金氧半場效電晶體其剖面TEM（穿透式電子顯微鏡，Transmission Electron Microscopy，TEM ）圖，第6圖係為第5圖之局部放大示意圖，如圖中虛線區域R1所陳，在電晶體溝槽側壁近底部區域，確實可以觀察到氧化層增厚的現象，並且，因為溝槽側壁底部經過額外的氧化製程，因此消耗較多的碳化矽，使碳化矽側壁會向外側擴張，即如第6圖中之虛線DL所標記，這便是電晶體在其側壁底部發生氧化的證據。有鑒於此，基於第5～6圖所提供之TEM實作圖，可以確信的是：通過本發明上述所公開之該些製程步驟，確實可以實現UMOSFET溝槽側壁底部氧化層增厚的目的。
更進一步而言，以下本申請人係接著針對本案與傳統溝槽式金氧半場效電晶體，分別在汲極電壓600V時進行溝槽側壁電場強度的模擬，並且，由此佐證本發明確實可經由增厚溝槽轉角氧化層之厚度，來達成消弭習知電場集中效應問題的目標。
首先，請參見第7圖所示，其係為依據溝槽轉角氧化層厚度增加所對應之溝槽側壁之電場分佈圖。與第2圖之先前技術相比，可以明顯看出當溝槽轉角氧化層的厚度變厚時，可以使得閘極底部及溝槽轉角處皆達到圓滑化，以使溝槽側壁的電場強度較低，亦較為均勻。再者，第8圖係為根據本發明及先前技術之電場模擬數據的比較結果示意圖，其中實線所示係為第2圖先前技術之一傳統UMOSFET的電場模擬數據，虛線所示係為利用本發明所公開之製造方法所製成之SiC UMOSFET的電場模擬數據，由此一二維電場分佈的模擬比較結果可以明顯觀之，本發明係可成功地降低溝槽側壁之電場強度，並將其最大電場降低至少可達42%，具有極佳的效果。
緣此，綜上所述，本發明係提出一種極為新穎的製程技術，其旨在利用溝槽側壁(11-20)晶面的熱氧化速率較(0001)晶面快的特性，在不影響閘極氧化層厚度的前提下，可有效增加溝槽側壁接近底部的氧化層厚度。利用本發明之製程方法，可以在相同電壓下，有效地降低氧化層中的電場強度，增強元件耐壓，進一步地降低電晶體閘極-汲極間電容，極具創新性與實用價值。
值得提醒的是，本發明並不以上揭之數個製程佈局為限。換言之，熟習本領域之技術人士當可依據其實際的產品規格，基於本發明之發明意旨與其精神思想進行均等之修改和變化，惟該等變化實施例仍應落入本發明之發明範疇。
鑒於以上，與現有技術相較之下，可以確信的是通過本發明所公開之實施例及其製程方法，其係可有效地解決溝槽底部兩側轉角的電場強化效應，從而避免了現有技術中尚存之缺失。並且，基於本發明係可有效地應用於碳化矽基材，同時更可廣泛及於各種半導體材料，顯見本申請人在此案所請求之技術方案的確具有極佳之產業利用性及競爭力。同時，本申請人也通過各項TEM檢視、電場模擬數據分析等等，驗證本發明所揭露之技術特徵、方法手段與達成之功效係顯著地不同於現行方案，實非為熟悉該項技術者能輕易完成者，而應具有專利要件。
以上所述之實施例僅係為說明本發明之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。
10:閘極 12:p型基底 13:閘極氧化層 14:N+源極 15:N-漂移區 16:N+汲極 30:N-漂移區 31:P型區域 32:閘極 40:N型半導體基板 42:N型漂移區 44:N型重摻雜區 46:第一P型重摻雜區 47:P型基底區 48:第二P型重摻雜區 50:蝕刻阻擋層 52:溝槽 60:墊層氧化層 62:轉角氧化層 66:閘極氧化層 70:氧化障礙層 80:閘極導電層 82:介電層 84:接觸金屬窗區 S1:側壁 S2:側壁 B1:底部 C1:轉角 R1:虛線區域 DL:虛線
第1圖係為現有技術一N型UMOSFET之基本結構示意圖。 第2圖係為現有技術一UMOSFET中溝槽側壁之電場分佈圖。 第3圖係為現有技術在UMOSFET之閘極底部形成P型區域之示意圖。 第4A圖係為根據本發明實施例在N型半導體基板上形成N型漂移區之示意圖。 第4B圖係為根據第4A圖之結構進行源極離子植入後之示意圖。 第4C圖係為根據第4B圖之結構形成N型及P型重摻雜區之示意圖。 第4D圖係為根據第4C圖之結構通過微影蝕刻製程定義出溝槽區域之示意圖。 第4E圖係為根據第4D圖之結構形成一墊層氧化層之示意圖。 第4F圖係為根據第4E圖之結構在墊層氧化層上形成一氧化障礙層之示意圖。 第4G圖係為根據第4F圖之結構進行熱氧化製程以成長轉角氧化層之示意圖。 第4H圖係為根據第4G圖之結構去除氧化障礙層與墊層氧化層，並執行閘極氧化後之示意圖。 第4I圖係為根據第4H圖之結構在溝槽內形成一閘極導電層之示意圖。 第4J圖係為根據第4I圖之結構進行介電層沉積之示意圖。 第4K圖係為根據第4J圖之結構形成接觸金屬窗區，以完成電晶體製作之示意圖。 第5圖係為根據本發明實施例所揭露之製造方法實際製作出的溝槽式閘極功率金氧半場效電晶體其剖面TEM示意圖。 第6圖係為根據第5圖之局部放大示意圖。 第7圖係為依據溝槽轉角氧化層厚度增加所對應之溝槽側壁的電場分佈圖。 第8圖係為根據本發明及先前技術之電場模擬數據的比較結果示意圖。
40:N型半導體基板
42:N型漂移區
46:第一P型重摻雜區
47:P型基底區
48:第二P型重摻雜區
50:蝕刻阻擋層
62:轉角氧化層
70:氧化障礙層
C1:轉角

Claims (14)

  1. 一種增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法，包括：提供一N型半導體基板，並在該N型半導體基板上形成一N型漂移區；在該N型漂移區中形成一N型重摻雜區；在該N型重摻雜區之相異二側各自形成有一第一P型重摻雜區與一第二P型重摻雜區，並且，一P型基底區係形成於該N型重摻雜區、該第一P型重摻雜區、該第二P型重摻雜區與該N型漂移區之間；沉積一蝕刻阻擋層於該N型重摻雜區、該第一P型重摻雜區與該第二P型重摻雜區之上，並通過一微影蝕刻製程形成一溝槽，該溝槽具有二相對側壁與一底部，其中各該側壁與該底部之間係形成一直角；沿著該溝槽之該二相對側壁與該底部形成一墊層氧化層；提供一氧化障礙層於該墊層氧化層之上，並執行一熱氧化製程，其中，該N型半導體基板之材質係為N型碳化矽基板，鄰近該溝槽之該直角的碳化矽，係通過該熱氧化製程而氧化生成一轉角氧化層，該溝槽之該二相對側壁的熱氧化速率係高於該溝槽之該底部的熱氧化速率，以藉由該轉角氧化層使該溝槽之該直角轉為圓滑；去除該氧化障礙層與該墊層氧化層，並執行一閘極氧化製程以形成一閘極氧化層，該閘極氧化層係沿著該溝槽之該些側壁與該底部生成並與該轉角氧化層相接；在該溝槽內形成一閘極導電層，並在該閘極導電層上續沉積一介電層；以及 形成至少一接觸金屬窗區，其係延伸通過該介電層與該蝕刻阻擋層並電性連接於該N型重摻雜區、該第一P型重摻雜區與該第二P型重摻雜區，以提供電性導通。
  2. 如請求項1所述之製造方法，其中，該轉角氧化層之材質係為二氧化矽，該轉角氧化層之厚度係為50至100奈米。
  3. 如請求項1所述之製造方法，其中，在該N型漂移區中形成該N型重摻雜區的步驟中，更包括通過一源極離子植入製程，以形成該N型重摻雜區。
  4. 如請求項1所述之製造方法，其中，該蝕刻阻擋層之材質係為二氧化矽。
  5. 如請求項1所述之製造方法，其中，該溝槽係延伸通過該N型重摻雜區與該P型基底區，且該溝槽之該底部係終止於該N型漂移區。
  6. 如請求項1所述之製造方法，其中，該氧化障礙層之材質係可為氮化矽(Si3N4)、氧化鋁(Al2O3)或氮化鋁(AlN)。
  7. 如請求項1所述之製造方法，其中，該氧化障礙層之厚度係可為50至300奈米。
  8. 如請求項1所述之製造方法，其中，該墊層氧化層之厚度係可為0至100奈米。
  9. 如請求項1所述之製造方法，其中，該墊層氧化層係可選擇性地通過熱氧化或沉積方式形成於該溝槽之該些側壁與該底部之上。
  10. 如請求項1所述之製造方法，其中，在提供該氧化障礙層的步驟之前，位於該溝槽之該底部的該墊層氧化層係可選擇性地保留，或是通過一非等向性蝕刻步驟而將其移除。
  11. 如請求項1所述之製造方法，其中，該熱氧化製程之製程溫度係為攝氏900至1300度之間。
  12. 如請求項1所述之製造方法，其中，該熱氧化製程之製程時間係為10至600分鐘之間。
  13. 如請求項1所述之製造方法，其中，該熱氧化製程係可使用氧氣(O2)、水(H2O)、或氫氣(H2)與氧氣(O2)之混和氣體。
  14. 如請求項1所述之製造方法，其中，在該溝槽內形成該閘極導電層的步驟中，更包括：通過一低壓化學氣相沉積製程沉積一複晶矽；以及利用一回蝕刻製程反蝕刻該複晶矽，以形成該閘極導電層。
TW109138841A 2020-11-06 2020-11-06 增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法 TWI739653B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109138841A TWI739653B (zh) 2020-11-06 2020-11-06 增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法
JP2021004192A JP7141758B2 (ja) 2020-11-06 2021-01-14 Ｕ字型ゲートｍｏｓｆｅｔのトレンチコーナー部酸化物層の厚さを増加させる製造方法
US17/161,951 US11538920B2 (en) 2020-11-06 2021-01-29 Method for increasing an oxide thickness at trench corner of an U-shaped gate metal-oxide-semiconductor field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109138841A TWI739653B (zh) 2020-11-06 2020-11-06 增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法

Publications (2)

Publication Number Publication Date
TWI739653B true TWI739653B (zh) 2021-09-11
TW202220059A TW202220059A (zh) 2022-05-16

Family

ID=78778168

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109138841A TWI739653B (zh) 2020-11-06 2020-11-06 增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法

Country Status (3)

Country Link
US (1) US11538920B2 (zh)
JP (1) JP7141758B2 (zh)
TW (1) TWI739653B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115172450A (zh) * 2021-04-02 2022-10-11 芯恩（青岛）集成电路有限公司 一种沟槽栅极结构器件及其制作方法
TWI810076B (zh) * 2022-09-26 2023-07-21 國立陽明交通大學 溝槽式閘極功率金氧半場效電晶體之閘極製程方法及其形成之溝槽式閘極結構
TWI863629B (zh) * 2022-10-23 2024-11-21 即思創意股份有限公司 碳化矽半導體元件
TWI848809B (zh) * 2023-09-01 2024-07-11 漢磊科技股份有限公司 半導體裝置及製造半導體裝置的方法
TWI856895B (zh) * 2023-12-07 2024-09-21 國立陽明交通大學 增加功率電晶體底部閘極氧化層厚度的製程方法及其形成之溝槽式閘極結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201005876A (en) * 2008-06-20 2010-02-01 Fairchild Semiconductor Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
TWI512844B (zh) * 2012-12-21 2015-12-11 Alpha & Omega Semiconductor 利用耗盡ｐ－屏蔽的低輸出電容的高頻開關ｍｏｓｆｅｔ
TWI538224B (zh) * 2010-12-14 2016-06-11 萬國半導體股份有限公司 具有整合二極體之自對準溝槽之金氧半場效應電晶體元件及其製備方法
US20180097102A1 (en) * 2016-09-30 2018-04-05 Sanken Electric Co., Ltd. Semiconductor device and method of manufacturing a semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4914058A (en) 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
EP1302987A1 (en) * 2001-10-16 2003-04-16 Siliconix, Inc. Trench-gated vertical MOSFET having gate oxide layer containing cesium and process of forming the same
JP2006510217A (ja) * 2002-12-14 2006-03-23 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ トレンチ・ゲート半導体デバイスの製造
US7648877B2 (en) * 2005-06-24 2010-01-19 Fairchild Semiconductor Corporation Structure and method for forming laterally extending dielectric layer in a trench-gate FET
KR100625795B1 (ko) * 2005-08-25 2006-09-18 주식회사 하이닉스반도체 반도체 소자의 게이트 및 그 형성방법
JP5358653B2 (ja) 2011-11-15 2013-12-04 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー トレンチゲート型トランジスタの製造方法
JP6061504B2 (ja) * 2012-06-07 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US10141415B2 (en) * 2016-01-12 2018-11-27 Infineon Technologies Americas Corp. Combined gate and source trench formation and related structure
JP2019040923A (ja) 2017-08-22 2019-03-14 株式会社デンソー岩手 半導体装置およびその製造方法
CN111684607A (zh) 2018-01-17 2020-09-18 罗姆股份有限公司 半导体装置及其制造方法
JP6627948B2 (ja) 2018-10-31 2020-01-08 富士電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201005876A (en) * 2008-06-20 2010-02-01 Fairchild Semiconductor Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
TWI538224B (zh) * 2010-12-14 2016-06-11 萬國半導體股份有限公司 具有整合二極體之自對準溝槽之金氧半場效應電晶體元件及其製備方法
TWI512844B (zh) * 2012-12-21 2015-12-11 Alpha & Omega Semiconductor 利用耗盡ｐ－屏蔽的低輸出電容的高頻開關ｍｏｓｆｅｔ
US20180097102A1 (en) * 2016-09-30 2018-04-05 Sanken Electric Co., Ltd. Semiconductor device and method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
JP7141758B2 (ja) 2022-09-26
JP2022075445A (ja) 2022-05-18
US11538920B2 (en) 2022-12-27
US20220148923A1 (en) 2022-05-12
TW202220059A (zh) 2022-05-16

Similar Documents

Publication Publication Date Title
TWI739653B (zh) 增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法
CN113571584B (zh) 一种SiC MOSFET器件及其制备方法
US20220246745A1 (en) Silicon Carbide Devices, Semiconductor Devices and Methods for Forming Silicon Carbide Devices and Semiconductor Devices
JPH09260653A (ja) 半導体装置の製造方法
CN112635315B (zh) 沟槽氧化层和沟槽栅的制备方法及半导体器件
CN114678425A (zh) 碳化硅半导体器件及其制作方法
CN107658215A (zh) 一种碳化硅器件及其制作方法
CN102945799B (zh) 纵向功率半导体器件的制造方法
CN117577688A (zh) 一种沟槽型碳化硅mosfet器件及其制造方法
CN103681256B (zh) 一种碳化硅mosfet器件及其制作方法
CN104103693A (zh) 一种u形沟槽的功率器件及其制造方法
TWI810076B (zh) 溝槽式閘極功率金氧半場效電晶體之閘極製程方法及其形成之溝槽式閘極結構
CN110718452A (zh) 碳化硅器件及其制造方法
CN115938945B (zh) 屏蔽栅功率器件及其制备方法
TWI830380B (zh) 立體式源極接觸結構之製程方法
CN116895531A (zh) 碳化硅场效应晶体管的制备方法及碳化硅场效应晶体管
TW202407808A (zh) 功率半導體裝置及其製造方法
WO2023206986A1 (zh) 碳化硅半导体器件及其制作方法
CN214378460U (zh) 一种带屏蔽区的非对称碳化硅umosfet器件
KR102330787B1 (ko) 트렌치 게이트형 ＳｉＣ ＭＯＳＦＥＴ 디바이스 및 그 제조 방법
TWI856895B (zh) 增加功率電晶體底部閘極氧化層厚度的製程方法及其形成之溝槽式閘極結構
CN111489963A (zh) 一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法
CN221379377U (zh) 一种链型半导体器件
CN114093950B (zh) 一种阶梯型sti辅助式场板的ldmos器件及其制造方法
CN113054014A (zh) SiC沟槽氧化层和SiC MOSFET沟槽栅的制备方法及SiC MOSFET器件