[go: up one dir, main page]

CN115172450A - 一种沟槽栅极结构器件及其制作方法 - Google Patents

一种沟槽栅极结构器件及其制作方法 Download PDF

Info

Publication number
CN115172450A
CN115172450A CN202110361602.XA CN202110361602A CN115172450A CN 115172450 A CN115172450 A CN 115172450A CN 202110361602 A CN202110361602 A CN 202110361602A CN 115172450 A CN115172450 A CN 115172450A
Authority
CN
China
Prior art keywords
region
trench gate
trench
substrate
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110361602.XA
Other languages
English (en)
Inventor
刘聪慧
李鹏
季明华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SiEn Qingdao Integrated Circuits Co Ltd
Original Assignee
SiEn Qingdao Integrated Circuits Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiEn Qingdao Integrated Circuits Co Ltd filed Critical SiEn Qingdao Integrated Circuits Co Ltd
Priority to CN202110361602.XA priority Critical patent/CN115172450A/zh
Priority to US17/707,548 priority patent/US12183795B2/en
Publication of CN115172450A publication Critical patent/CN115172450A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/491—Vertical IGBTs having both emitter contacts and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种沟槽结构器件及其制作方法，器件包括：衬底，具有第一导电性，具有相对设置的第一主面与第二主面；漂移区，形成于衬底的第一主面，漂移区具有第一导电性，漂移区的载流子浓度低于衬底；阱区，形成于漂移区上，阱区具有与所述第一导电性相反的第二导电性；沟槽栅极，穿过所述阱区达到所述漂移区沟槽栅极两侧底角具有向外展宽的缺口形状，缺口形状的内角小于90°；重掺杂区，形成于阱区中并位于沟槽栅极的侧缘，重掺杂区具有第一导电性；重掺杂区上设置有电极，电极与所述重掺杂区接触并在所述阱区中至少部分地延伸。本发明工艺简单，可提供更好的VDMOS和IGBT击穿电压，同时兼顾开态电阻和氧化物的可靠性。

Description

一种沟槽栅极结构器件及其制作方法
技术领域
本发明涉及一种半导体器件及其制作方法，特别是涉及一种沟槽栅极结构器件及其制作方法。
背景技术
沟槽栅极结构是MOSFET和IGBT常用的功能结构。基于沟槽栅极结构的VDMOS如图1所示，包括位于n+衬底100之上的漂移区200，所述漂移区200为n-外延层。在漂移区200之上设置有p-阱300，在p-阱300中设置有重掺杂n+区500。功率MOSFET还包括位于漂移区200之上的栅极材料401，在栅极401与p-阱300之间还设置有栅介质层402。在p-阱300之上设置有源极电极600，同时在衬底另一侧还设置有背金电极700以作为漏极。
沟槽栅极结构的器件发展至今，已经从直角底部结构演变为底部圆化结构和底部厚氧结构。在传统沟槽形成工艺中，沟槽侧壁(110)晶面上的氧化物比底部(100)晶面厚；对于较小的沟槽底部宽度，由于应力原因以及在较小的沟槽宽度限制氧气扩散进入绝缘体和侧壁衬底之间的角部界面，热氧化物的生长受限造成沟槽底部拐角处的弱点；对于较大的沟槽底部宽度，由于沟槽底部的(100)晶面氧化速率较慢，氧化层比侧壁薄，而底角处的氧化物厚度与侧壁上的厚度相同。
研究表明，通过对沟槽底部进行离子刻蚀来提高氧化速率，即通过一定角度在沟槽底部注入Ar、As、P、O离子的技术来提高沟槽底部Si的氧化速率。两次牺牲氧化层可以使沟槽底部的直角圆滑，氧化速率更均匀，两次牺牲氧化层会抑制底部氧化层变薄，但对于宽度<0.5um的栅极，在拐角处仍然不够。因此，将两者结合，在沟槽蚀刻过程使用两次牺牲氧化层使得沟槽底部圆化，可以同时获得圆化的厚氧化层栅极底部。
对于常规的功率MOSFET和IGBT，栅极结构的开态电阻Ron(饱和电压Vsat)与击穿电压(BV)正相关。而沟槽栅极结构基础上发展出来的分裂栅型沟槽可以更好地平衡Ron(Vsat)和BV。另外，超结技术可以通过更复杂的p漂移区变为n漂移区以进行电荷补偿的过程进一步提高BV并同时降低Ron。这些结构复杂且工艺路线都过于冗长。因此，对于功率MOSFET和IGBT器件的沟槽栅极结构，如何获得更简单的结构和工艺，实现底部氧化物厚度，Ron(Vsat)和BV之间等参数有效平衡，是技术人员面临的一大技术难题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种沟槽栅极结构器件及其制作方法，用于解决现有技术中功率器件击穿电压，开态电阻和氧化物可靠性难以兼顾的问题。
为实现上述目的及其他相关目的，本发明提供一种沟槽栅极结构器件，所述沟槽结构器件至少包括：
衬底，所述衬底具有第一导电性，所述衬底具有相对设置的第一主面与第二主面；
漂移区，形成于所述衬底的第一主面，所述漂移区具有第一导电性，所述漂移区的载流子浓度低于所述衬底；
阱区，形成于所述漂移区上，所述阱区具有与所述第一导电性相反的第二导电性；
沟槽栅极，所述沟槽栅极穿过所述阱区达到所述漂移区，所述沟槽栅极两侧底角具有向外展宽的缺口形状，所述缺口形状的内角小于90°；
重掺杂区，形成于所述阱区中并位于所述沟槽栅极的侧缘，所述重掺杂区具有第一导电性；
所述重掺杂区上设置有电极，所述电极与所述重掺杂区接触并在所述阱区中至少部分地延伸。
优选地，所述衬底包括硅、碳化硅、锗及氮化镓中的一种。
优选地，所述电极为金属材质。
所述沟槽栅极包括沟槽、位于所述沟槽壁上的栅介质层以及填充于所述沟槽中的栅极材料，所述栅极材料包括多晶硅、金属或金属硅化物中的至少一种，所述栅介质层包括二氧化硅、氮化硅等绝缘层。
优选地，所述衬底的第二主面还形成有漏极，以形成VDMOS器件。
优选地，所述衬底的第二主面还形成有第二导电性的集电区，所述集电区表面还形成有集电极，以形成IGBT器件。
优选地，所述缺口形状的内角在20～70°之间。
本发明还提供一种沟槽栅极结构器件的制作方法，包括以下步骤：
提供一衬底，所述衬底具有第一导电性，所述衬底具有相对设置的第一主面与第二主面；
于所述衬底的第一主面上形成漂移区，所述漂移区具有第一导电性，所述漂移区的载流子浓度低于所述衬底；
于所述漂移区上形成阱区，所述阱区具有与所述第一导电性相反的第二导电性；
形成穿过所述阱区达到所述漂移区的沟槽栅极，所述沟槽栅极两侧底角具有向外展宽的缺口形状，所述缺口形状的内角小于90°；
于所述阱区中形成重掺杂区，所述位于所述沟槽栅极的侧缘，所述重掺杂区具有第一导电性；
于所述重掺杂区上设置有电极，所述电极与所述重掺杂区接触并在所述阱区中至少部分地延伸。
优选地，所述沟槽栅极的制作方法包括：首先通过向垂直方向进行各向异性沟槽蚀刻直到接近所需的深度，然后在沟槽底部进行各向同性蚀刻，所述各向同性蚀刻同时向横向发展从而形成向外展宽的缺口形状。
优选地，所述缺口形状的内角通过各向同性蚀刻速率、蚀刻时间和蚀刻温度来调节。
如上所述，本发明的一种沟槽栅极结构器件及其制作方法，具有以下有益效果：本发明用于VDMOS和IGBT的带有底角的新型沟槽栅极结构可以在Ron(Vsat)，BV和氧化物厚度之间取得更好的平衡，可提供更好VDMOS和IGBT击穿电压，同时兼顾开态电阻和氧化物的可靠性。用于VDMOS和IGBT的沟槽栅极结构无需特殊的沟槽底部倒圆，无需额外连接源极(接地)，也不需要复杂的外延工艺形成超结结构，制作方法简单易行。该工艺和结构适用于所有沟槽栅极结构的Si、SiC以及GaN基功率器件。
附图说明
图1显示为传统沟槽栅极结构示意图。
图2显示为本发明一种沟槽栅极结构VDMOS器件示意图。
图3显示为直角沟槽栅极结构、圆角沟槽栅极结构和本发明栅极结构的VDMOS的TCAD电性能模拟示意图。
图4显示为本发明一种沟槽栅极结构IGBT器件示意图。
元件标号说明
100 衬底
200 漂移区
300 阱区
400 沟槽栅极
401 栅极材料
402 栅介质层
500 重掺杂区
600 源极
700 漏极
800 集电区
900 集电极
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状、形成方法及尺寸绘制，其实际实施时各组件的型态、、形成方法、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图2所示，本实施例提供一种基于沟槽栅极结构的VDMOS器件，至少包括：
衬底100，具有第一导电性，衬底100具有相对设置的第一主面与第二主面；衬底100可以是硅、碳化硅、锗及氮化镓中的一种。
漂移区200，形成于衬底100的第一主面，漂移区200具有第一导电性，漂移区200的载流子浓度低于所述衬底。
阱区300，形成于漂移区200上，阱区300具有与所述第一导电性相反的第二导电性。
沟槽栅极400，所述沟槽栅极400穿过阱区300达到漂移区200，沟槽栅极400两侧底角具有向外展宽的缺口形状，缺口形状的内角小于90°，优选在20～70°之间。沟槽栅极400包括沟槽、位于沟槽壁上的栅介质层402以及填充所述沟槽中的栅极材料401，栅极材料401可以是多晶硅、金属或金属硅化物中的至少一种，栅介质层402可以是二氧化硅、氮化硅等绝缘层。
重掺杂区500，形成于阱区300中并位于所述沟槽栅极400的侧缘，重掺杂区500具有第一导电性；重掺杂区上设置有电极600，电极600为金属材质，电极600与重掺杂区500接触并在阱区300中至少部分地延伸。
衬底100的第二主面形成有漏极700。
如图2所示，本实施例还提供一种基于沟槽栅极结构的VDMOS器件本的制作方法，包括以下步骤：
提供一衬底100，具有第一导电性，衬底具有相对设置的第一主面与第二主面。
于衬底100的第一主面上形成漂移区200，漂移区200具有第一导电性，漂移区200的载流子浓度低于所述衬底。
于漂移区200上形成阱区300，阱区300具有与所述第一导电性相反的第二导电性。
形成穿过阱区300达到漂移区200的沟槽栅极400，沟槽栅极400两侧底角具有向外展宽的缺口形状，缺口形状的内角小于90°。具体地，可以首先通过向垂直方向进行各向异性沟槽蚀刻直到接近所需的深度，然后在沟槽底部进行各向同性蚀刻，所述各向同性蚀刻同时向横向发展从而形成向外展宽的缺口形状。缺口形状的内角通过各向同性蚀刻速率、蚀刻时间和蚀刻温度来调节。
于阱区300中形成重掺杂区500，位于所述沟槽栅极400的侧缘，重掺杂区500具有第一导电性。
于重掺杂区500上设置有电极600，电极600与重掺杂区500接触并在阱区300中至少部分地延伸。
于衬底100的第二主面形成漏极700，得到VDMOS器件。
如图3所示，对直角沟槽栅极结构、圆角沟槽栅极结构和本发明栅极结构的VDMOS进行TCAD电性能模拟。同时，下表给出了直角沟槽栅极结构、圆角沟槽栅极结构和本发明栅极结构的VDMOS的沟槽栅底部缺口形状的在不同内角下的BV、Vsat及最大场强的对比数据。
Figure BDA0003005821340000061
由图3及上表数据可以看出，直角沟槽栅极结构最大场强在尖角处。圆化沟槽的栅极氧化层都比较薄，直角BV更厚，但Vsat增大的并不多。由数据分析可知，对比与前两种结构，本发明沟槽结构栅极有着更好的BV和更小的Vsat，并且随着内角(α)的减小，即随着栅极底部宽度的增大，BV逐渐增大，Vsat小幅增加。
与离子体损伤、注入物种类、晶体表面取向等因素相比，圆角底部在传统概念中不认为是增加氧化物厚度的主要方式，而且，圆角底部也不能明显改善BV和Ron。相反，TCAD结果显示，沟槽底部拐角处的槽口形状可以显着提高BV。由于内部拐角处的氧化物较厚，可以提高氧化物可靠性；底角的沟槽栅极尖端处的电场增强，使得Ron降低。
表面上看，氧化物厚度减薄会导致导通状态下氧化物可靠性问题，但实际上氧化物厚度可由内角(α)控制，即底部尖角结构中较小的内角可能会导致氧化物厚度大于较大内角(>90°)的圆角结构，因此，底角的缺口对氧化物厚度起到增益作用。
在导通状态下，尽管缺口角占据一部分N-漂移区，Ron可能会略微降低，但较尖锐的多晶硅栅极处的高电场将在靠近缺口角的漂移区域中感应出更多的累积载流子，最终效果对Ron的影响很小。而在截止状态下，首先，耗尽区中的电场更均匀地重新分布，从而提高了击穿电压；其次，底角内的Si氧化物可能比Si厚，并且更耐击穿；另外，由于电场仅与耗尽层中的离子掺杂剂有关，凹角处较尖的拐角在截止状态下不会产生更大的电场，所以，本发明沟槽栅极使得截止状态下击穿电压增加。
综上，本发明通过简单的工艺结构设计，有效实现器件氧化物厚度、Ron和BV性能的平衡和优化。
如图4所示，本实施例还提供一种基于沟槽栅极结构的IGBT器件，至少包括：
衬底100，具有第一导电性，衬底100具有相对设置的第一主面与第二主面；衬底100可以是硅、碳化硅、锗及氮化镓中的一种。
漂移区200，形成于衬底100的第一主面，漂移区200具有第一导电性，漂移区200的载流子浓度低于所述衬底。
阱区300，形成于漂移区200上，阱区300具有与所述第一导电性相反的第二导电性。
沟槽栅极400，所述沟槽栅极400穿过阱区300达到漂移区200，沟槽栅极400两侧底角具有向外展宽的缺口形状，缺口形状的内角小于90°，优选在20～70°之间。沟槽栅极400包括沟槽、位于沟槽壁上的栅介质层402以及填充所述沟槽中的栅极材料401，栅极材料401可以是多晶硅、金属或金属硅化物中的至少一种，栅介质层402可以是二氧化硅、氮化硅等绝缘层。
重掺杂区500，形成于阱区300中并位于所述沟槽栅极400的侧缘，重掺杂区500具有第一导电性；重掺杂区上设置有电极600，电极600为金属材质，电极600与重掺杂区500接触并在阱区300中至少部分地延伸。
衬底100的第二主面还形成有第二导电性的集电区800，所述集电区800表面形成有集电极900。
如图4所示，本实施例还提供一种基于沟槽栅极结构的IGBT器件本的制作方法，包括以下步骤：
提供一衬底100，具有第一导电性，衬底具有相对设置的第一主面与第二主面。
于衬底100的第一主面上形成漂移区200，漂移区200具有第一导电性，漂移区200的载流子浓度低于所述衬底。
于漂移区200上形成阱区300，阱区300具有与所述第一导电性相反的第二导电性。
形成穿过阱区300达到漂移区200的沟槽栅极400，沟槽栅极400两侧底角具有向外展宽的缺口形状，缺口形状的内角小于90°；首先通过向垂直方向进行各向异性沟槽蚀刻直到接近所需的深度，然后在沟槽底部进行各向同性蚀刻，所述各向同性蚀刻同时向横向发展从而形成向外展宽的缺口形状。缺口形状的内角通过各向同性蚀刻速率、蚀刻时间和蚀刻温度来调节。
于阱区300中形成重掺杂区500，位于所述沟槽栅极400的侧缘，重掺杂区500具有第一导电性。
于重掺杂区500上设置有电极600，电极600与重掺杂区500接触并在阱区300中至少部分地延伸。
于衬底100的第二主面形成集电区800，集电区800具有与所述第一导电性相反的第二导电性，于集电区800表面形成集电极900，得到IGBT器件。
综上所述，本发明提供了一种沟槽栅极结构器件及其制作方法，可用于VDMOS和IGBT，本发明的沟槽栅极结构可以在Ron(Vsat)，BV和氧化物厚度之间取得更好的平衡，可提供更好VDMOS和IGBT击穿电压，同时兼顾开态电阻和氧化物的可靠性。用于VDMOS和IGBT的沟槽栅极结构无需特殊的沟槽底部倒圆，无需额外连接源极(接地)，也不需要复杂的外延工艺形成超结结构，制作方法简单易行。该工艺和结构适用于所有沟槽栅极结构的Si、SiC以及GaN基功率器件。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种沟槽栅极结构器件，其特征在于，所述沟槽结构器件至少包括：
衬底，所述衬底具有第一导电性，所述衬底具有相对设置的第一主面与第二主面；
漂移区，形成于所述衬底的第一主面，所述漂移区具有第一导电性，所述漂移区的载流子浓度低于所述衬底；
阱区，形成于所述漂移区上，所述阱区具有与所述第一导电性相反的第二导电性；
沟槽栅极，所述沟槽栅极穿过所述阱区达到所述漂移区，所述沟槽栅极两侧底角具有向外展宽的缺口形状，所述缺口形状的内角小于90°；
重掺杂区，形成于所述阱区中并位于所述沟槽栅极的侧缘，所述重掺杂区具有第一导电性；
所述重掺杂区上设置有电极，所述电极与所述重掺杂区接触并在所述阱区中至少部分地延伸。
2.根据权利要求1所述的一种沟槽栅极结构器件，其特征在于：所述衬底包括硅、碳化硅、锗及氮化镓中的一种。
3.根据权利要求1所述的一种沟槽栅极结构器件，其特征在于：所述电极为金属材质。
4.根据权利要求1所述的一种沟槽栅极结构器件，其特征在于：所述沟槽栅极包括沟槽、位于所述沟槽壁上的栅介质层以及填充于所述沟槽中的栅极材料，所述栅极材料包括多晶硅、金属或金属硅化物中的至少一种，所述栅介质层包括二氧化硅及氮化硅层中的一种。
5.根据权利要求1所述的一种沟槽栅极结构器件，其特征在于：所述衬底的第二主面还形成有漏极，以形成VDMOS器件。
6.根据权利要求1所述的一种沟槽栅极结构器件，其特征在于：所述衬底的第二主面还形成有第二导电性的集电区，所述集电区表面还形成有集电极，以形成IGBT器件。
7.根据权利要求1所述的一种沟槽栅极结构器件，其特征在于：所述缺口形状的内角在20～70°之间。
8.一种沟槽栅极结构器件的制作方法，其特征在于，包括步骤：
提供一衬底，所述衬底具有第一导电性，所述衬底具有相对设置的第一主面与第二主面；
于所述衬底的第一主面上形成漂移区，所述漂移区具有第一导电性，所述漂移区的载流子浓度低于所述衬底；
于所述漂移区上形成阱区，所述阱区具有与所述第一导电性相反的第二导电性；
形成穿过所述阱区达到所述漂移区的沟槽栅极，所述沟槽栅极两侧底角具有向外展宽的缺口形状，所述缺口形状的内角小于90°；
于所述阱区中形成重掺杂区，所述位于所述沟槽栅极的侧缘，所述重掺杂区具有第一导电性；
于所述重掺杂区上设置有电极，所述电极与所述重掺杂区接触并在所述阱区中至少部分地延伸。
9.根据权利要求8所述的一种沟槽栅极结构器件的制作方法，其特征在于：首先通过向垂直方向进行各向异性沟槽蚀刻直到接近所需的深度，然后在沟槽底部进行各向同性蚀刻，所述各向同性蚀刻同时向横向发展从而形成向外展宽的缺口形状。
10.根据权利要求9所述的一种沟槽栅极结构器件的制作方法，其特征在于：所述缺口形状的内角通过各向同性蚀刻速率、蚀刻时间和蚀刻温度来调节。
CN202110361602.XA 2021-04-02 2021-04-02 一种沟槽栅极结构器件及其制作方法 Pending CN115172450A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110361602.XA CN115172450A (zh) 2021-04-02 2021-04-02 一种沟槽栅极结构器件及其制作方法
US17/707,548 US12183795B2 (en) 2021-04-02 2022-03-29 Notch shape of trench gate bottom corner for better breakdown voltage of power MOSFET and IGBT with good trade off to ron and ox reliability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110361602.XA CN115172450A (zh) 2021-04-02 2021-04-02 一种沟槽栅极结构器件及其制作方法

Publications (1)

Publication Number Publication Date
CN115172450A true CN115172450A (zh) 2022-10-11

Family

ID=83449170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110361602.XA Pending CN115172450A (zh) 2021-04-02 2021-04-02 一种沟槽栅极结构器件及其制作方法

Country Status (2)

Country Link
US (1) US12183795B2 (zh)
CN (1) CN115172450A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117238971A (zh) * 2023-11-13 2023-12-15 珠海格力电子元器件有限公司 半导体器件及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739653B (zh) * 2020-11-06 2021-09-11 國立陽明交通大學 增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法

Also Published As

Publication number Publication date
US12183795B2 (en) 2024-12-31
US20220320303A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
US8890280B2 (en) Trench-type semiconductor power devices
TWI478336B (zh) 減少表面電場的結構及橫向雙擴散金氧半導體元件
CN103887173A (zh) 利用耗尽p-屏蔽的低输出电容的高频开关mosfet
CN102148163B (zh) 超结结构和超结半导体器件的制造方法
CN104064470B (zh) 半导体装置及其制造方法
CN104241383B (zh) 功率半导体器件及制造工艺
US20220246745A1 (en) Silicon Carbide Devices, Semiconductor Devices and Methods for Forming Silicon Carbide Devices and Semiconductor Devices
CN104638007B (zh) 短通道沟槽mosfet及制备方法
CN108807541B (zh) 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件
CN102280486A (zh) 半导体器件及其制作方法
JP2018056463A (ja) 半導体装置及びその製造方法
CN114284358A (zh) 一种碳化硅功率器件及其制备方法
CN102945799B (zh) 纵向功率半导体器件的制造方法
CN118763119A (zh) 一种超结功率器件及其制造方法
CN114023810B (zh) 一种L型基区SiC MOSFET元胞结构、器件及制造方法
CN108054202A (zh) 一种半导体结构及其形成方法
CN103311272A (zh) 具有介电隔离沟槽的横向mosfet
CN115172450A (zh) 一种沟槽栅极结构器件及其制作方法
CN117174757B (zh) 一种超结槽栅碳化硅mosfet及其制备方法
CN104319284A (zh) 一种半导体器件结构及其制造方法
CN117316769B (zh) 一种自对准的碳化硅mosfet器件及其制备方法
TW202407808A (zh) 功率半導體裝置及其製造方法
CN110491935A (zh) 具有高沟道密度的分离栅vdmos器件及制造方法
US8080457B1 (en) Fabrication method of power semiconductor structure with low gate charge
US11728423B2 (en) Integrated planar-trench gate power MOSFET

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination