CN107658215A - 一种碳化硅器件及其制作方法 - Google Patents

Abstract

本发明提供一种碳化硅器件制作方法，其中包括：步骤一、提供N⁺‑SiC衬底，在N⁺‑SiC衬底上形成N^‑‑SiC外延层，在N^‑‑SiC外延层两端离子注入形成P阱；步骤二、在器件表面外延N型沟道层；步骤三、在器件两端进行离子注入，形成相邻的N⁺源区和P⁺源区；步骤四、在器件表面生长栅氧化层，在栅氧化层上方生长多晶硅层并进行刻蚀，得到栅电极；步骤五、在栅氧化层表面淀积层间介质并刻蚀层间介质以及栅氧化层，用于形成源电极与N⁺源区和P⁺源区的接触窗口；步骤六、在器件的正面和反面形成源电极和漏电极。本发明还提供一种碳化硅器件。本发明能够保证导电沟道深度，抑制注入工艺带来的接触界面粗糙，并且简化器件制备工艺流程。

Description

一种碳化硅器件及其制作方法

技术领域

本发明涉及半导体功率器件技术领域，尤其涉及一种碳化硅器件及其制作方法。

背景技术

相对于以硅为代表的第一代半导体和以砷化镓为代表的第二代半导体，第三代半导体材料碳化硅(SiC)具有比硅更大的禁带宽度和更高的临界击穿场强，相比同等耐压等级的硅功率器件，SiC具有更高的掺杂浓度和更小的外延层厚度，因此正向导通电阻能够大大减小，功率损耗大幅度地降低；同时，碳化硅具有较高的热导率和耐高温能力且电子饱和速率较高，适合大电流大功率运用，能够降低散热设备的要求，缩小设备体积，提高可靠性，减小成本。所以碳化硅被认为是新一代高效能电力电子器件重要的发展方向，在新能源汽车、轨道交通、机车牵引、智能电网等领域具有广阔的应用前景。

离子注入是实现SiC器件掺杂的重要工艺之一，注入后的高温退火是实现高激活率的必要步骤，然而高温退火使得SiC与SiO₂的界面态质量很差，界面态密度高，表面粗糙，例如，1600℃的高温退火会导致碳化硅器件表面的粗糙度增加10倍以上，这会直接导致器件沟道迁移率的退化，降低器件电流能力。

为降低碳化硅表面粗糙度，提高器件电流能力的双外延MOSFET(DEMOSFET)的结构被提出，这一结构能够避免离子注入工艺导致的界面高粗糙度。但P⁺外延后的沟槽刻蚀导致器件击穿电压明显退化。SHINSUKE HARAD等人提出一种注入外延金属氧化物半导体场效应晶体管(IEMOSFET)结构。这一结构能够避免沟槽刻蚀，并结合掩埋沟道结构，削弱SiC和SiO₂接触界面对沟道迁移率的影响。但由于该结构的掩埋沟道结构仍由离子注入形成，虽然在一定程度上改善了器件的界面特性，但依然存在SiC和SiO₂界面处的高粗糙度、高晶格损伤、低激活率等问题。

为此，Xiaoyan Tang等人提出一种外延沟道IEMOSFET结构。采用该结构和工艺虽然解决了沟道表面粗糙度高的问题，但制备工艺复杂，需要在N^-外延层上再进行两次外延生长和一次被迫JFET区注入。在P^-外延层作用并不明显的情况下，加大了流片难度，拉长了流片周期。

因此，亟需设计一种碳化硅器件及其制作方法，保留IEMOSFET已有的优点，同时提供电子迁移率高、导通电阻低、工艺简单的碳化硅器件和制作方法。

发明内容

本发明提供的碳化硅器件及其制作方法，能够针对现有技术的不足，提供电子迁移率高、导通电阻低、工艺简单的碳化硅器件和制作方法。

第一方面，本发明提供一种碳化硅器件制作方法，其中包括：

步骤一、提供N⁺-SiC衬底，在所述N⁺-SiC衬底上形成N^--SiC外延层，在所述N^--SiC外延层两端离子注入形成P阱；

步骤二、在所述器件表面外延N型沟道层；

步骤三、在所述器件两端进行离子注入，形成相邻的N⁺源区和P⁺源区；

步骤四、在所述器件表面生长栅氧化层，在所述栅氧化层上方生长多晶硅层并进行刻蚀，得到栅电极；

步骤五、在所述栅氧化层表面淀积层间介质并刻蚀所述层间介质以及栅氧化层，用于形成源电极与N⁺源区和P⁺源区的接触窗口；

步骤六、在所述器件的正面和反面形成源电极和漏电极。

可选地，上述步骤一中的P阱由多次离子注入形成。

可选地，上述步骤二中的N型沟道层纵向位于所述栅氧化层和所述N^--SiC外延层之间，并且横向与所述器件两端的N⁺源区及所述P阱区接触。

可选地，上述步骤二中的N型沟道层为氮离子掺杂。

可选地，上述步骤三中的N⁺源区和P⁺源区由多次离子注入形成。

可选地，上述步骤四中的栅氧化层为通过热氧化方法形成的SiO₂层。

可选地，上述步骤四中的多晶硅层形成栅电极还包括经过离子注入激活和图形化刻蚀。

可选地，上述步骤五中的层间介质层为通过化学气相沉积的方法形成的SiO₂。

可选地，上述步骤六在所述器件的正面溅射金属作为源极、在所述器件的背面溅射金属作为漏极。

可选地，上述步骤六还包括高温退火形成欧姆接触的步骤。

另一方面，本发明还提供一种根据上述方法制作的碳化硅器件，包括：

N⁺-SiC衬底；

位于所述N⁺-SiC衬底上的N^--SiC外延层；

位于所述N^--SiC外延层两端的P阱；

位于所述P阱中且相邻的N⁺源区和P⁺源区；

N型沟道层，所述N型沟道层横向位于所述器件两端的N⁺源区及所述P阱区之间；

位于所述N⁺源区和P⁺源区之上的源电极；以及

位于所述N型沟道层上方的栅氧化层和位于所述栅氧化层上方的栅电极；

位于源电极与栅电极之间的淀积的层间介质SiO₂；

其中，上述N型沟道层纵向位于所述栅氧化层和所述N^--SiC外延层之间，并且与所述器件两端的N⁺源区及所述P阱区接触。

本发明提供的碳化硅器件及其制作方法，通过结合注入外延金属氧化物半导体场效应晶体管(IEMOSFET)与垂直双扩散金属氧化物半导体场效应晶体管(VDMOSFET)器件结构的特点，能够抑制注入工艺带来的SiC和SiO₂的接触界面粗糙的问题，简化器件制备工艺流程，减少版图开销，缩短流片周期。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为现有技术中的IEMOSFET器件结构示意图；

图2为本发明一实施例提供的N外延沟道碳化硅IEMOSFET器件的结构示意图；

图3为本发明一实施例提供的N外延沟道碳化硅IEMOSFET器件与现有技术中双注入金属氧化物半导体场效应晶体管(DIMOSFET)器件的仿真结果对比图；

图4A至图4J是本发明一实施例提供的N外延沟道碳化硅IEMOSFET器件制备工艺的步骤结构图；

图5是本发明一实施例提供的N外延沟道碳化硅IEMOSFET器件制备工艺的方法流程图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1示出了现有技术中的IEMOSFET器件的结构示意图。如图所示，器件包括：N⁺-SiC衬底111，N⁺-SiC衬底111可以通过在半导体材料如碳化硅(SiC)晶圆片中重掺杂例如磷、氮、砷或锑等V族杂质形成；在N⁺-SiC衬底111上覆有N^--SiC外延层110，N^--SiC外延层110可以在SiC中轻掺杂例如磷、氮、砷或锑等V族杂质形成。

在N^--SiC外延层110的内部具有P阱109，P阱109可以通过在N^--SiC外延层110中重掺杂例如硼、铝、铟等III族元素形成。在P阱109之上具有P⁺源区106和外延生长的P^-外延层108，P^-外延层108可以通过轻掺杂例如硼、铝、铟等III族元素形成。器件两侧P^-外延层108之间具有通过选择性离子注入的方式形成的JEFT注入区107，P^-外延层108之上具有N⁺源区105。在JEFT注入区107之上及两侧N⁺源区105之间具有外延生长形成的外延沟道104。能够避免注入沟道带来的接触界面粗糙、高晶格损伤、低激活率的缺陷。此外器件还包括外延沟道104上方的SiO₂栅氧化层102和多晶硅栅电极101，位于有P⁺源区106和N⁺源区105上方的源电极103，以及位于器件底部的漏电极112。

图2示出了本发明一实施例提供的N外延沟道碳化硅IEMOSFET器件的结构示意图。如图所示，本发明的实施例提供的N外延沟道碳化硅IEMOSFET器件包括：N⁺-SiC衬底211，N⁺-SiC衬底211可以通过在半导体材料如碳化硅(SiC)晶圆片中重掺杂例如磷、氮、砷或锑等V族杂质形成；在N⁺-SiC衬底211上覆有N^--SiC外延层210，N^--SiC外延层210可以在SiC中轻掺杂例如磷、氮、砷或锑等V族杂质形成。

在N^--SiC外延层210的内部具有P阱209，P阱209可以通过在N^--SiC外延层210中离子注入例如硼、铝、铟等III族元素形成。在P阱209之上具有P⁺源区206和N⁺源区205，分别由重掺杂V族元素和III族元素得到。在两侧的N⁺源区205之间具有外延生长形成的外延沟道204。此外器件还包括位于外延沟道204上方的SiO₂栅氧化层202及多晶硅栅电极201、位于有P⁺源区206和N⁺源区205上方的源电极203，位于源电极与栅极之间的淀积的层间介质SiO₂213以及位于器件底部的漏电极112。

图3示出了本发明一实施例提供的N外延沟道碳化硅IEMOSFET器件与现有技术中碳化硅双注入金属氧化物半导体场效应晶体管(DIMOSFET)器件的仿真结果对比图。如图所示，三角线表示现有技术中的DIMOSFET器件的漏极电压与漏电流的相关关系，方块线表示本发明实施例提供的N外延沟道碳化硅IEMOSFET器件的漏极电压与漏电流的相关关系。由图可见，在相同的栅源电压的条件下，在漏电压相同时，本发明实施例提供的N外延沟道碳化硅IEMOSFET器件能够提供更好的电流性能。

图4A至图4J是本发明一实施例提供的N外延沟道碳化硅IEMOSFET器件制备工艺的步骤结构图。

如图4A所示，提供N⁺-SiC衬底211，N⁺-SiC衬底211可以通过在半导体材料如碳化硅(SiC)晶圆片中重掺杂例如磷、氮、砷或锑等V族杂质形成。在N⁺-SiC衬底211上外延生长N^--SiC外延层210，N^--SiC外延层210可以在SiC中轻掺杂例如磷、氮、砷或锑等V族杂质形成。优选地，由N⁺-SiC衬底211和N^--SiC外延层210形成的外延片经过清洗后再进行离子注入。典型的，N^--SiC外延层210的浓度为7.5x10¹⁵cm^-3，厚度为12um。

如图4B所示，在N^--SiC外延层210上通过离子注入形成P阱209。优选的，在N^--SiC外延层210上可以通过多次离子注入硼、铝、铟等III族元素形成P阱209。典型的，通过四次Al离子注入形成P阱；四次Al离子注入的能量分别为540keV，400keV，280keV，100keV，四次Al离子注入的剂量分别为4.5x10¹³cm^-2，3.25x10¹³cm^-2，2.4x10¹³cm^-2，8x10¹²cm^-2。典型的，P阱在保证器件耐压需求的同时，可以将器件表面浓度提高到1×10¹⁸cm^-3～1×10¹⁹cm^-3。

如图4C所示，在P阱209上外延生长外延层204。典型的，外延层204由氮离子掺杂而成，外延层204的厚度为0.1um，掺杂浓度为4x10¹⁶cm^-3。

如图4D所示，在N外延层204上通过离子注入磷、氮、砷或锑等V族元素形成N⁺源区205。典型的，离子注入形成的N⁺源区205的峰值浓度为1x10¹⁹cm^-3，深度0.3um。

如图4E所示，在N外延层204上通过离子注入硼、铝、铟等III族元素形成P⁺源区206。典型的，离子注入形成的P⁺源区206的峰值浓度为1x10¹⁹cm^-3，深度0.3um。

如图4F所示，在碳化硅器件的表面生成氧化层202。优选的，通过高温热氧化的方式在碳化硅器件表面生长氧化层202，典型的，该氧化层202的材料为SiO₂。

如图4G所示，在氧化层202的表面进行多晶硅层201的淀积，并且在多晶硅层201淀积后进行离子注入激活。

如图4H所示，刻蚀多晶硅层201，形成栅极电极。

如图4I所示，在栅氧化层表面利用等离子体增强化学气相沉积方法淀积氧化层213，典型的，该氧化层213的材料为SiO₂，并刻蚀部分氧化层213和热氧202，形成层间介质，用于形成源电极与N⁺源区205和P⁺源区206的接触窗口。

如图4J所示，在器件的正反面溅射源漏电极金属，Ni，进行欧姆接触退火后形成源漏电极203。典型的，源漏电极的材料可以是Ti、Co、Ni、、W、合金、金属硅化物等，并进行金属加厚。典型的，在970±30℃下退火5分钟形成欧姆接触。

图5示出了本发明一实施例提供的N外延沟道碳化硅IEMOSFET器件制备工艺的方法流程图。如图所示，S51表示提供碳化硅外延片，并进行清洗；S52表示通过离子注入形成P阱；S53表示在P阱上外延生长N型沟道区；S54表示离子注入形成N⁺源区和P⁺源区；S55表示高温热氧化生长栅介质，并且生长刻蚀多晶硅，S56表示进行层间介质淀积与开孔，用于形成与N⁺源区和P⁺源区的接触窗口；S57表示在器件的正反面形成欧姆合金，并进行金属加厚。

本发明提供的碳化硅器件及其制作方法，结合了注入外延金属氧化物半导体场效应晶体管(IEMOSFET)与垂直双扩散金属氧化物半导体场效应晶体管(VDMOSFET)器件结构的有点，在栅氧化层和N-漂移层之间设有N型外延层沟道，保证器件在工作状态下的导电沟道深度，减少表面散射对迁移率的影响，并且能够抑制注入工艺带来的SiC和SiO₂的接触界面粗糙的问题，简化器件制备工艺流程，减少版图开销，缩短流片周期。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (11)

1.一种碳化硅器件制作方法，其特征在于，包括：

步骤一、提供N⁺-SiC衬底，在所述N⁺-SiC衬底上形成N^--SiC外延层，在所述N^--SiC外延层两端进行离子注入形成P阱；

步骤二、在所述器件表面外延N型沟道层；

步骤三、在所述器件两端进行离子注入，形成相邻的N⁺源区和P⁺源区；

步骤四、在所述器件表面生长栅氧化层，在所述栅氧化层上方生长多晶硅层并进行刻蚀，得到栅电极；

步骤五、在所述栅氧化层表面淀积层间介质并刻蚀所述层间介质以及栅氧化层，用于形成源电极与所述N⁺源区和P⁺源区的接触窗口；

步骤六、在所述器件的正面和反面形成所述源电极和漏电极。

2.根据权利要求1所述的方法，其特征在于，所述步骤一中的P阱由多次离子注入形成。

3.根据权利要求1所述的方法，其特征在于，所述步骤二中的N型沟道层纵向位于所述栅氧化层和所述N^--SiC外延层之间，并且横向与所述器件两端的N⁺源区及所述P阱区接触。

4.根据权利要求3所述的方法，其特征在于，所述步骤二中的N型沟道层为氮离子掺杂。

5.根据权利要求1所述的方法，其特征在于，所述步骤三中的N⁺源区和P⁺源区由多次离子注入形成。

6.根据权利要求1所述的方法，其特征在于，所述步骤四中的栅氧化层为通过热氧化方法形成的SiO₂层。

7.根据权利要求6所述的方法，其特征在于，所述步骤四中的多晶硅层形成栅电极还包括经过离子注入激活和图形化刻蚀。

8.根据权利要求1所述的方法，其特征在于，所述的步骤五中的层间介质为在栅氧化层表面上利用等离子体增强化学气相沉积方法PECVD淀积的SiO₂层。

9.根据权利要求1所示的方法，其特征在于，所述步骤六在所述器件的正面溅射金属作为源极、在所述器件的背面溅射金属作为漏极。

10.根据权利要求9所示的方法，其特征在于，所述步骤六还包括高温退火形成欧姆接触。

11.一种根据权利要求1所述方法制作的碳化硅器件，包括：

N⁺-SiC衬底；

位于所述N+-SiC衬底上的N^--SiC外延层；

位于所述N^--SiC外延层两端的P阱；

位于所述P阱中且相邻的N⁺源区和P⁺源区；

N型沟道层，所述N型沟道层横向位于所述器件两端的N⁺源区及所述P阱区之间；

位于所述N⁺源区和P⁺源区之上的源电极；以及

位于所述N型沟道层上方的栅氧化层和位于所述栅氧化层上方的栅电极；

位于源电极与栅电极之间的淀积的层间介质SiO₂；

其特征在于，所述N型沟道层纵向位于所述栅氧化层和所述N^--SiC外延层之间，并且与所述器件两端的N⁺源区及所述P阱区接触。