[go: up one dir, main page]

CN103681256B - 一种碳化硅mosfet器件及其制作方法 - Google Patents

一种碳化硅mosfet器件及其制作方法 Download PDF

Info

Publication number
CN103681256B
CN103681256B CN201310377625.5A CN201310377625A CN103681256B CN 103681256 B CN103681256 B CN 103681256B CN 201310377625 A CN201310377625 A CN 201310377625A CN 103681256 B CN103681256 B CN 103681256B
Authority
CN
China
Prior art keywords
layer
silicon carbide
region
gate
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310377625.5A
Other languages
English (en)
Other versions
CN103681256A (zh
Inventor
黄国华
冯明宪
门洪达
张伟
王坤池
周月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XIAMEN TIANRUI ELECTRONICS Co Ltd
Original Assignee
XIAMEN TIANRUI ELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XIAMEN TIANRUI ELECTRONICS Co Ltd filed Critical XIAMEN TIANRUI ELECTRONICS Co Ltd
Priority to CN201310377625.5A priority Critical patent/CN103681256B/zh
Publication of CN103681256A publication Critical patent/CN103681256A/zh
Application granted granted Critical
Publication of CN103681256B publication Critical patent/CN103681256B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种新型碳化硅MOSFET器件及其制作方法，包括碳化硅衬底、缓冲层和位于缓冲层上的导电外延层，在所述导电外延层上设有栅电极和源极，所述栅电极包括栅介质层，在所述导电外延层内设有阱区和第一类杂质离子区，在所述阱区内设有第二类杂质离子区，所述栅电极还包括金属层，所述金属层位于所述栅介质层的下面。

Description

一种碳化硅MOSFET器件及其制作方法
技术领域
本发明涉及一种碳化硅半导体器件，尤其涉及一种碳化硅MOSFET器件及其制作方法。
背景技术
高压功率器件的耐压与器件漂移区(浓度较低的n型区域，通常用外延工艺形成)的厚度成正比例关系，而外延层厚度与材料的临界电场成反比例关系。由于碳化硅(SiC)的大临界电场(是Si的10倍)，这样应用较薄的外延层，就能实现器件的耐压要求，还可以实现更低的器件导通电阻。另一方面，碳化硅(SiC)材料具有大带隙(是Si的3倍)、高导热率(是Si的4倍)以及大电子饱和度(是Si的2倍)等特性，采用碳化硅作为形成半导体器件的材料与采用硅作为材料的半导体器件相比，其在高温环境下使用时特性降低的可能性更小，这使得碳化硅成为用于制造诸如MOSFET之类器件的更加理想材料。
常规碳化硅功率器件制作流程是先生长栅氧和多晶，光刻并刻蚀多晶，然后进行Pwell区的注入和扩散，由此形成的横向扩散区就是器件的沟道区，由于需要高温度、长时间的扩散工艺，才能形成所需要的沟道通道，这样的扩散工艺条件在一般的半导体FAB难以实现，或者需要大量资金投入以购买、改正新设备，这样不仅带来固定资金的大量投入，还极大的增加了工艺的不稳定性，因为在如此高的温度下，设备的稳定性不容易控制，另外一个不利的地方在于生产制造成本的增加。
传统碳化硅功率MOSFET器件应用多晶硅作为栅极材料，由于多晶硅的导电性(电阻率)是由磷掺杂工艺来决定，此工艺步骤之后的所有热工艺过程都会都它产生影响，结构是多晶硅的电阻率稳定性难以控制。在MOSFET和IGBT等器件结构中，栅极电阻与器件的动态开关特性有极大的关系，例如在器件导通过程中，栅极电阻越大，器件的开启速度就越慢，相应的导通时间就越长，从而导致器件的开通功耗就会越大，不仅造成转换功率的降低和能耗增加，能耗的增加会引起器件发热和参数退化，甚至损坏失效。
在通常碳化硅MOSFET和IGBT结构中，栅电极下面的介质层是一层与栅氧工艺同时生长的一层热氧化层，通常这层热氧化层都比较薄，原则是保证足够的栅源耐压，原因是由于在栅极氧化物与SiC衬底之间的界面具有大量的界面陷阱，这些界面陷阱以各种方式对沟道区的电子迁移产生影响。当前在SiC衬底的Si面上制造的SiC MOSFET已显示出极低的反型层迁移率，这比期望的迁移率值要低两个数量级，但是若要加厚这层氧化层，则会产生更多的界面陷阱，上述迁移率低的问题就会更加严重。
中国专利授权公告号：CN102227000A，授权公告日：2011年10月26日，公开了一种基于超级结的碳化硅MOSFET器件及制备方法，它包括栅极、二氧化硅氧化物介质、源极、N+源区、P+接触区、P阱、JFET区、N-外延层、N+衬底和漏极，N-外延层的两侧且在P阱的正下方设有厚度为0.5～5um，铝离子掺杂浓度为5×1015～1×1016cm-3的P-基，以使P阱和JFET区拐点处的电场分布更加均匀，提高器件的击穿电压，该发明专利主要解决现有技术中碳化硅MOSFET器件在低通电阻时击穿电压难以提高的问题，然而其存在以下不足之处：制作流程是先生长栅氧和多晶，光刻并刻蚀多晶，然后进行Pwell区的注入和扩散，由此形成的横向扩散区就是器件的沟道区，由于需要高温度、长时间的扩散工艺，才能形成所需要的沟道通道，这样的扩散工艺条件在一般的半导体FAB难以实现，或者需要大量资金投入以购买、改正新设备，这样不仅带来固定资金的大量投入，还极大的增加了工艺的不稳定性，因为在如此高的温度下，设备的稳定性不容易控制，且其制造成本高。
发明内容
本发明是为了克服现有技术的不足之处，提供了一种碳化硅MOSFET器件及其制作方法，其改变了传统碳化硅功率MOSFET器件的工艺流程，避免了在栅氧之后的高温工艺过程，从而避免了阱区推进工艺对栅介质层或沟道区浓度的影响，改善了其对栅氧质量和器件参数的影响，改善了器件的动态特性和提高了器件的可靠性，并且降低了制造成本。
为了实现上述目的，本发明采用以下技术方案：
一种碳化硅MOSFET器件的制作方法，包括以下步骤：
(1).提供一个碳化硅材料，所述碳化硅材料包括碳化硅衬底和在碳化硅衬底表面淀积形成的一层较薄的缓冲层以及位于缓冲层上的导电外延层；
(2)在所述碳化硅材料的上表面涂覆光刻胶，光刻、刻蚀，注入第一类杂质离子形成第一类杂质离子区；
(3)去除上述碳化硅材料上表面的光刻胶，再重新涂覆光刻胶，光刻、刻蚀，应用离子注入机在高温度下注入第一类杂质离子，并进行高温扩散，从而形成阱区；
(4)重新涂覆光刻胶，在高温度下注入第二类杂质离子，形成第二类杂质离子区；
(5)采用CVD工艺，在碳化硅材料的上表面上均匀生长第一层氧化物层，利用光刻胶作为掩蔽层，对该第一层氧化物层进行光刻和刻蚀，从而形成层间介质层；
(6)去除上述碳化硅材料上表面上的光刻胶，并在碳化硅材料的上表面上生长栅氧化物；
(7)在上述栅氧化层和绝缘介质层上进行接触孔的光刻和刻蚀，得到栅极和源极引线孔；
(8)在碳化硅材料上表面淀积第一层金属层，通过对第一层金属层进行光刻和刻蚀得到源极；
(9)在所述碳化硅材料的上表面淀积第二层金属层，所述第二层金属层覆盖上述的层间介质层和栅氧化物；
(10)利用光刻胶作掩蔽层，选择性地刻蚀上述第二层金属层以及栅氧化物，从而形成栅电极。
本发明制作碳化硅功率的工艺流程与传统的不同，本发明在制作碳化硅MOSFET器件的工艺流程中，采取先完成器件沟道的阱区和器件源区的第二类杂质离子区，这样避免了在栅氧之后的高温工艺过程，改善了其对栅氧质量和器件参数的影响；阱区的最外表面与栅氧接触的部分，在器件工作时形成反型区而具有导电能力，即沟道区，相比传统工艺中应用高温、长时间的横向扩散形成器件沟道，本发明的器件沟道长度由光刻版图、光刻工艺来决定，而不需要高温度、长时间的扩散工艺扩散工艺所需要的特别设备，其制造成本低，并有效的避开了特高温不稳定的问题。
作为优选，所述第一层金属层的材料采用Ni或铝材料，并在真空或氩气气氛中进行快速热处理(RTP)退化，以实现理想的欧姆接触。
作为优选，所述第二层金属层为硅铝合金层或纯铝层，其厚度为2～4微米。该优选方案中，第二层金属层采用硅铝合金材料或纯铝材料，厚度在2～4微米之间，其优点在于这样的栅极金属层可以实现较低的栅极寄生电阻，从而提高器件的开关速度，减少开关损耗，而这对于器件能否进行高频应用至关重要。
作为优选，所述第一层氧化物层采用CVD工艺形成，其厚度为0.5～1.0微米。该优选方案中，第一层氧化物层采用CVD工艺形成，这样形成的氧化硅介质层其厚度较厚，而传统结构中得氧化硅介质层其厚度较薄，采用较厚的氧化硅介质层，其优点在于能够有效降低米勒电容，从而提高器件的工作频率和抗雪崩击穿的能力。
作为优选，所述栅氧化物的厚度为10～20纳米。该优选方案中，栅氧化物的厚度在10～20纳米之间，由于其厚度小，所以热氧化的过程少，其与碳化硅衬底的界面陷阱会比较小。
作为优选，所述碳化硅衬底材料的掺杂浓度至少为E18/cm3。该优选方案中，碳化硅衬底材料的掺杂浓度在E18/cm3以上，其好处在于可以降低衬底材料形成的串联电阻，从而降低器件的导通电阻。
一种碳化硅MOSFET器件，包括碳化硅衬底、缓冲层和位于缓冲层上的导电外延层，在所述导电外延层上设有栅电极和源极，所述栅电极包括栅介质层，在所述导电外延层内设有阱区和第一类杂质离子区，在所述阱区内设有第二类杂质离子区，所述栅电极还包括金属层。
作为优选，所述金属层采用Ni或铝等金属材料。
作为优选，所述氧化硅介质层厚度为0.5～1.0微米。该优选方案中，氧化硅介质层的厚度在0.5～1.0微米之间，其厚度比较厚，这样的好处在于较厚的氧化硅介质层，其优点在于能够有效降低米勒电容，从而提高器件的工作频率和抗雪崩击穿的能力。
作为优选，所述碳化硅衬底为n型碳化硅衬底或P型碳化硅衬底。该优选方案中，碳化硅衬底可以为n型碳化硅衬底，也可以为P型碳化硅衬底，n型碳化硅衬底可以用于制作MOSFET器件，p型碳化硅衬底可以用于制作IGBT器件。
与现有技术相比，本发明具有如下有益效果：(1)本发明改变了传统碳化硅功率MOSFET器件的工艺流程，先完成构成器件沟道的Pwell区域和器件源区的N+区，这样避免了在栅氧之后的高温工艺过程，改善其对栅氧质量和器件参数的影响，并且降低了制造成本；(2)本发明应用Ni等金属材料代替传统工艺中的多晶硅，作为碳化硅功率MOSFET器件的栅极材料，能够很大程度的减少栅极电阻，从而提高器件的开关速度，减少开关损耗，这对器件能够进行高频应用尤其重要；(3)在栅极和漏极交叠的区域，本发明改变了传统结构中应用厚度较薄的栅氧化层，而代之以用CVD工艺形成的较厚的氧化硅介质层，其能够有效降低Cge电容(米勒电容)，从而提高了器件的工作频率和抗雪崩击穿的能力。
附图说明
图1为本发明n型碳化硅功率MOSFET的一种结构示意图。
图中，1—漏极，2—碳化硅衬底，3—n+缓冲层，4—碳化硅外延层，5—P+区，6—N+区，7—P阱区，8—栅极，9—层间介质，10—JFET区，11—氧化物介质层，12—源极，13—源极接触孔。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步的描述。
本发明中所提出的碳化硅衬底材料既可以为n型碳化硅衬底，也可以采用p型碳化硅衬底，以下实施例中以n型碳化硅衬底为例，如图1所示。
实施例：
如图1所示：一种碳化硅MOSFET器件的制作方法，其特征在于包括以下步骤：
(1).提供一个碳化硅材料，所述碳化硅材料包括碳化硅衬底2和在碳化硅衬底2表面淀积形成的一层较薄的n+缓冲层3以及位于n+缓冲层3上的碳化硅外延层4，其中n+缓冲层3的掺杂浓度设定为比碳化硅外延层4的掺杂浓度高一个数量级，n+缓冲层3的掺杂浓度设置在E14/cm3以下；
(2)在所述碳化硅材料的上表面涂覆光刻胶，光刻、刻蚀，注入元素选择为三价的元素，如铝元素，从而形成P+区5；P+区5用于形成器件阱区与源极的接触，从而防止器件发生latchup效应；
(3)去除上述碳化硅材料上表面的光刻胶，再重新涂覆光刻胶，光刻、刻蚀，应用高能量离子注入机在高温度下进行离子注入工艺，注入离子选择三价元素，如铝元素，并进行高温扩散，从而形成P阱区7，在所述P阱区7之间形成有JFET区10；P阱区7其最外表面与栅氧接触的部分，在器件工作时形成反型区而具有导电能力，即沟道区，相比传统工艺中应用高温、长时间的横向扩散形成器件沟道，本发明的器件沟道长度由光刻版图、光刻工艺来决定，而不需要高温扩散工艺所需要的特别设备，并有效的避开了特高温工艺不稳定问题。
(4)重新涂覆光刻胶，在高温度下进行离子注入工艺，注入离子选择为五价元素，如氮元素，形成N+区6；
(5)采用CVD工艺，在碳化硅材料的上表面上均匀生长第一层氧化物层，其厚度在0.5～1.0微米之间，利用光刻胶作为掩蔽层，对该第一层氧化物层进行光刻和刻蚀，从而形成层间介质层；该区域一部分位于栅金属与n-外延层交叠区，由于应用了比较厚的介质材料，降低了器件的栅源电容，该区域另一部分位于源极、栅极金属，SiC外延层(包括n+,p+,PW等)之间，起到比较好的隔离作用；
(6)去除上述半导体主表面上的光刻胶，并在半导体的主表面上生长栅氧化物；栅氧化物的厚度在40～60nm之间，其实现方法为利用热氧化工艺重新生长的一层热氧化层，生长温度控制在1150～1200摄氏度之间，并在氮气气氛中进行高温退火处理，以减少氧化界面缺陷，提高器件稳定性；退火温度可以与氧化温度相同，氮气气氛可以是N2，NO等不同气体；
(7)在上述栅氧化层和绝缘介质层上进行源极接触孔13的光刻和刻蚀，得到栅极8和源极12；在所述碳化硅衬底2的底部形成有漏极1；
(8)在碳化硅材料上表面淀积第一层金属层，通过对第一层金属层进行光刻和刻蚀得到源极12，所述第一层金属层可以是Al、Ti、Ni、钨等一层或或多层金属，或其合金，其实现的条件为在真空或氩气气氛中，850C-1050C温度，进行快速热处理(RTP)退火，以实现小于5E-6ohm.cm2的欧姆接触；
(9)在所述碳化硅材料的上表面淀积第二层金属层，所述第二层金属层覆盖上述的层间介质层9和氧化物介质层11；第二层金属层可以为Al或者Ni等金属材料；
(10)利用光刻胶作掩蔽层，选择性地刻蚀上述第二层金属层以及栅氧化物，从而形成栅电极，在所述第二层金属层上有氧化物介质层11。

Claims (2)

1.一种碳化硅MOSFET器件的制作方法，其特征在于包括以下步骤：
（1）提供一个碳化硅材料，所述碳化硅材料包括碳化硅衬底和在碳化硅衬底表面淀积形成的一层较薄的n+缓冲层以及位于n+缓冲层上的碳化硅外延层，其中n+缓冲层的掺杂浓度设定为比碳化硅外延层的掺杂浓度高一个数量级，n+缓冲层的掺杂浓度设置在E14/cm3以下；
（2）在所述碳化硅材料的上表面涂覆光刻胶，光刻、刻蚀，注入元素选择为三价的铝元素，从而形成P+区；P+区用于形成器件阱区与源极的接触；
（3）去除上述碳化硅材料上表面的光刻胶，再重新涂覆光刻胶，光刻、刻蚀，应用高能量离子注入机在高温度下进行离子注入工艺，注入离子选择三价元素，并进行高温扩散，从而形成P阱区，在所述P阱区之间形成有JFET区；P阱区其最外表面与栅氧接触的部分，在器件工作时形成反型区而具有导电能力， 即沟道区，
（4）重新涂覆光刻胶，在高温度下进行离子注入工艺，注入离子选择为五价元素，形成N+区；
（5）采用CVD工艺，在碳化硅材料的上表面上均匀生长第一层氧化物层，其厚度在0.5~1.0微米之间，利用光刻胶作为掩蔽层，对该第一层氧化物层进行光刻和刻蚀，从而形成层间介质层；层间介质层一部分位于栅金属与n-外延层交叠区，层间介质层另一部分位于源极、栅极金属，SiC外延层之间；
（6）去除上述第一氧化物层的表面上的光刻胶，并在第一氧化物层的表面上生长栅氧化物；栅氧化物的厚度在40~60nm之间，其实现方法为利用热氧化工艺重新生长的一层热氧化层，生长温度控制在1150~1200摄氏度之间，并在氮气气氛中进行高温退火处理，以减少氧化界面缺陷，提高器件稳定性；退火温度与氧化温度相同，氮气气氛是N2或NO；
（7）在上述栅氧化层和绝缘介质层上进行源极接触孔的光刻和刻蚀，得到栅极和源极；在所述碳化硅衬底的底部形成有漏极；
（8）在碳化硅材料上表面淀积第一层金属层，通过对第一层金属层进行光刻和刻蚀得到源极，所述第一层金属层是Al、Ti、Ni、钨的一层或多层金属，或其合金，其实现的条件为在真空或氩气气氛中， 850℃-1050℃温度，进行快速热处理退火，以实现小于5E-6 ohm.cm2的欧姆接触；
（9）在所述碳化硅材料的上表面淀积第二层金属层，所述第二层金属层覆盖上述的层间介质层和氧化物介质层；第二层金属层为Al或者Ni；
（10）利用光刻胶作掩蔽层，选择性地刻蚀上述第二层金属层以及栅氧化物，从而形成栅电极，在所述第二层金属层上有氧化物介质层。
2.一种碳化硅MOSFET器件，包括碳化硅衬底、缓冲层和位于缓冲层上的导电外延层，在所述导电外延层上设有栅电极和源极，所述栅电极包括栅介质层，在所述导电外延层内设有阱区和第一类杂质离子区，在所述阱区内设有第二类杂质离子区，其特征在于：所述栅电极还包括金属层，该碳化硅MOSFET器件的制作方法如权利要求1所述。
CN201310377625.5A 2013-08-27 2013-08-27 一种碳化硅mosfet器件及其制作方法 Expired - Fee Related CN103681256B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310377625.5A CN103681256B (zh) 2013-08-27 2013-08-27 一种碳化硅mosfet器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310377625.5A CN103681256B (zh) 2013-08-27 2013-08-27 一种碳化硅mosfet器件及其制作方法

Publications (2)

Publication Number Publication Date
CN103681256A CN103681256A (zh) 2014-03-26
CN103681256B true CN103681256B (zh) 2016-12-07

Family

ID=50318465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310377625.5A Expired - Fee Related CN103681256B (zh) 2013-08-27 2013-08-27 一种碳化硅mosfet器件及其制作方法

Country Status (1)

Country Link
CN (1) CN103681256B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104966735A (zh) * 2015-05-26 2015-10-07 株洲南车时代电气股份有限公司 一种碳化硅mosfet器件及其制备方法
CN107068762A (zh) * 2017-03-20 2017-08-18 西安电子科技大学 具有多凹陷缓冲层的4H‑SiC金属半导体场效应管的制备方法
CN112750912A (zh) * 2021-02-18 2021-05-04 厦门芯一代集成电路有限公司 一种高压碳化硅mos器件及其制备方法
CN113066867B (zh) * 2021-03-15 2022-09-09 无锡新洁能股份有限公司 高可靠的碳化硅mosfet器件及其工艺方法
CN116994956B (zh) * 2023-09-26 2023-12-05 深圳市万微半导体有限公司 一种碳化硅功率器件及其制备方法、芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165822A (en) * 1998-01-05 2000-12-26 Denso Corporation Silicon carbide semiconductor device and method of manufacturing the same
CN101933146A (zh) * 2008-01-31 2010-12-29 株式会社东芝 碳化硅半导体器件
CN102007595A (zh) * 2008-04-15 2011-04-06 住友电气工业株式会社 半导体器件及其制造方法
CN102187463A (zh) * 2008-10-17 2011-09-14 松下电器产业株式会社 半导体装置及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4483900B2 (ja) * 2007-06-21 2010-06-16 株式会社デンソー 炭化珪素半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165822A (en) * 1998-01-05 2000-12-26 Denso Corporation Silicon carbide semiconductor device and method of manufacturing the same
CN101933146A (zh) * 2008-01-31 2010-12-29 株式会社东芝 碳化硅半导体器件
CN102007595A (zh) * 2008-04-15 2011-04-06 住友电气工业株式会社 半导体器件及其制造方法
CN102187463A (zh) * 2008-10-17 2011-09-14 松下电器产业株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN103681256A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
JP5452062B2 (ja) 炭化珪素半導体装置の製造方法
CN102244099B (zh) 外延沟道的SiCIEMOSFET器件及制备方法
CN104241348B (zh) 一种低导通电阻的SiC IGBT及其制备方法
CN102227000B (zh) 基于超级结的碳化硅mosfet器件及制备方法
CN102832248A (zh) 基于半超结的碳化硅mosfet及制作方法
CN101383287A (zh) 一种垂直双扩散金属氧化物半导体器件的制造方法
JP2011060930A (ja) 半導体装置および半導体装置の製造方法
CN110473911B (zh) 一种SiC MOSFET器件及其制作方法
JP5236281B2 (ja) 縦型ｍｏｓｆｅｔの製造方法
CN103681256B (zh) 一种碳化硅mosfet器件及其制作方法
CN105810722A (zh) 一种碳化硅mosfet器件及其制备方法
CN105161533A (zh) 一种碳化硅vdmos器件及其制作方法
CN102184964B (zh) N沟道积累型SiC IEMOSFET器件的制备方法
CN107658215A (zh) 一种碳化硅器件及其制作方法
CN104282766A (zh) 一种新型碳化硅mosfet及其制造方法
JP6946824B2 (ja) 半導体装置および半導体装置の製造方法
JP2009043880A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
CN107871781A (zh) 一种碳化硅mosfet及其制造方法
CN106684146B (zh) 一种栅自对准型碳化硅mosfet及其制备方法
CN110534559A (zh) 一种碳化硅半导体器件终端及其制造方法
CN112838126B (zh) 带屏蔽区的非对称碳化硅umosfet器件及制备方法
CN103928309A (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
CN103681859A (zh) 一种碳化硅半导体器件及其制作方法
CN103928321B (zh) 碳化硅绝缘栅双极型晶体管的制备方法
CN117316992A (zh) 一种双栅结构的碳化硅mosfet器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161207

Termination date: 20210827